JP2006066906A - 薄膜集積回路の剥離方法および半導体装置の作製方法 - Google Patents

薄膜集積回路の剥離方法および半導体装置の作製方法 Download PDF

Info

Publication number
JP2006066906A
JP2006066906A JP2005220262A JP2005220262A JP2006066906A JP 2006066906 A JP2006066906 A JP 2006066906A JP 2005220262 A JP2005220262 A JP 2005220262A JP 2005220262 A JP2005220262 A JP 2005220262A JP 2006066906 A JP2006066906 A JP 2006066906A
Authority
JP
Japan
Prior art keywords
substrate
thin film
peeling
integrated circuit
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005220262A
Other languages
English (en)
Other versions
JP2006066906A5 (ja
JP5041686B2 (ja
Inventor
Tomoko Tamura
友子 田村
Eiji Sugiyama
栄二 杉山
Yoshitaka Michimae
芳隆 道前
Koji Oriki
浩二 大力
Takuya Tsurume
卓也 鶴目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005220262A priority Critical patent/JP5041686B2/ja
Publication of JP2006066906A publication Critical patent/JP2006066906A/ja
Publication of JP2006066906A5 publication Critical patent/JP2006066906A5/ja
Application granted granted Critical
Publication of JP5041686B2 publication Critical patent/JP5041686B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 低コストで生産効率がよい薄膜集積回路の剥離方法および当該剥離方法を用いたICチップの作製方法の提供を課題とする。
【解決手段】 基板上に金属を含んだ膜からなる剥離層を形成し、その剥離層上に複数の薄膜集積回路を形成し、複数の薄膜集積回路上にそれぞれ樹脂膜を形成し、剥離層にフッ化ハロゲンを含む気体または液体を導入して、剥離層を除去して、基板と薄膜集積回路とのを剥離を行う。また、剥離した薄膜集積回路を、ラミネート等により封止することによってICチップを形成する。
【選択図】 図1

Description

本発明は、多くの情報を記録可能な薄膜集積回路の剥離方法、および当該剥離方法を用いた半導体装置の作製方法に関する。
近年、ガラス基板上に形成された薄膜集積回路を用いたICチップ(ICタグ、IDタグ、RFタグ(Radio Frequency)、無線タグ、電子タグともよばれる)の技術開発が進められている。このような技術においては、ガラス基板上に形成された薄膜集積回路は、完成後に支持基板であるガラス基板から分離する必要がある。そこで、支持基板上に設けられた薄膜集積回路を分離する方法として、これまで様々な技術が考えられている。
例えば、基板を研削、研磨することによって薄膜化を行い薄膜集積回路を取り出す方法や、支持基板を化学反応等によって除去する方法または支持基板と薄膜集積回路を剥がす方法等がある。
支持基板上に設けられた薄膜集積回路を剥がす方法としては、具体的に非晶質シリコン(またはポリシリコン)からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて支持基板を分離させる技術がある(特許文献1参照)。また、他にも薄膜集積回路と支持基板の間に珪素を含む剥離層を設けて、当該剥離層をフッ化ハロゲンを含む気体を用いて除去することにより、薄膜集積回路を支持基板から分離する技術がある(特許文献2参照)。このように、支持基板上に設けられた薄膜回路を分離する方法は多数ある。
特開平10−125929号公報 特開平8−254686号公報
しかしながら、支持基板を研削、研磨または溶解によって除去する方法では、一度使用した基板を再度利用することが非常に困難であり、コストが高くなるという問題がある。
また、薄膜集積回路と支持基板の間に設けられた剥離層を除去することによって、支持基板上に設けられた薄膜集積回路を分離する方法の場合、剥離層の除去が重要となってくる。つまり、剥離層に用いる材料とエッチング剤の選択により、剥離層の除去に要する時間や除去後の薄膜集積回路の状態等が左右される。その結果、支持基板と薄膜集積回路を剥離する工程が生産効率や全体のコストに大きく影響する。また、当該剥離層を用いた剥離工程において、支持基板上に設けられた薄膜集積回路を分離した際に、応力等により薄膜集積回路に歪みが生じ、元の形状の保持が困難となる問題がある。
本発明は、上記問題を鑑み、低コストで生産効率がよい薄膜集積回路の剥離方法および当該剥離方法を用いた半導体装置の作製方法の提供を課題とする。
本発明は、基板上に金属を含んだ膜からなる剥離層を形成し、その剥離層上に複数の薄膜集積回路を形成し、複数の薄膜集積回路上にそれぞれ樹脂膜を形成し、剥離層にフッ化ハロゲンを含む気体または液体を導入して、剥離層を除去して、基板と薄膜集積回路とを剥離することを特徴としている。金属を含んだ膜とは、金属を含んでいればどのような膜でもよく、例えばタングステン(W)、モリブデン(Mo)、ニオブ(Nb)またはチタン(Ti)等のいずれかを含んだ膜を用いることができる。また、金属膜の表面に当該金属膜の酸化物を形成してもよい。具体的には、W上にWOxを含む膜、Mo上にMoxを含む膜、Nb上にNbxを含む膜またはTi上にTiOxを含む膜(x=2〜3)等を形成することができる。
また、本発明の別の構成として、基板上に金属を含んだ膜からなる剥離層を形成し、剥離層上に複数の薄膜集積回路を形成し、複数の薄膜集積回路上にそれぞれ樹脂膜を形成し、剥離層にフッ化ハロゲンを含む気体または液体を導入して、薄膜集積回路の下方に位置する剥離層の少なくとも一部を残して除去し、一部の剥離層によって接着された基板と複数の薄膜集積回路とを物理的手段(物理的な力)を用いて剥離することを特徴としている。なお、物理的手段とは化学ではなく、物理学により認識される手段であり、具体的には力学の法則に当てはめることが可能な過程を有する力学的手段または機械的手段を指し、何らかの力学的エネルギー(機械的エネルギー)を変化させる手段を指している。つまり、物理的手段を用いて剥離するとは、例えば人間の手、ノズルから吹付けられるガスの風圧、超音波または楔状の部材を用いた負荷等を用いて外部から衝撃(ストレス)を与えることによって剥離することを言う。
また、本発明の別の構成として、基板上に金属を含んだ膜からなる剥離層を形成し、剥離層の一部を選択的に除去して剥離層に複数の開口部を形成し、剥離層上および開口部に薄膜集積回路を形成し、薄膜集積回路上に樹脂膜を形成し、剥離層にフッ化ハロゲンを含む気体または液体を導入して、剥離層を除去し、開口部において接着された基板と薄膜集積回路とを物理的手段を用いて剥離することを特徴としている。
また、本発明の別の構成として、基板上に金属を含んだ膜からなる剥離層を形成し、剥離層上に薄膜集積回路を形成し、薄膜集積回路上に少なくとも表面の一部に凸部を有する樹脂膜を形成し、剥離層にフッ化ハロゲンを含む気体または液体を導入して、樹脂膜の凸部の下方に位置する剥離層の少なくとも一部を残して除去し、一部の剥離層によって接着された基板と薄膜集積回路とを物理的手段を用いて剥離することを特徴としている。
本発明において、剥離層を除去するエッチング剤としては上述したフッ化ハロゲンを含む気体または液体を用いることが好ましいがこれに限られない。剥離層と反応するものであればどのようなものを用いてもよく、CF4、SF6、NF3、F2等、TMAH等もエッチング剤として用いることができる。
また、樹脂膜は薄膜集積回路の上面を全て覆っているのが好ましいが、少なくとも薄膜集積回路の一部分でも覆っていればよい。また、薄膜集積回路の上面だけではなく側面も樹脂膜で覆ってもよい。
なお、本発明の薄膜集積回路は、どのような構成でもよく、例えばLSI(large scale integrated circuit)、CPU(central processing unit)、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路がその範疇に含まれる。特に本発明の剥離方法用いて形成することができる薄膜集積回路の1つに、ICチップがある。ICチップは、無線でデータの送受信が可能な半導体装置であり、様々な分野において実用化が進められている。ICチップは、無線タグ、RFID(Radio frequency identification)タグ、ICタグ、IDチップとも呼ばれている。
本発明の剥離方法を用いて形成した半導体装置は、薄膜トランジスタを用いた集積回路を有している。また本発明の作製方法を用いた半導体装置は、該集積回路に加えてアンテナを有した形態もとりうる。集積回路は、アンテナで発生した交流の電圧を用いて動作を行い、またアンテナに印可する交流の電圧を変調することで、リーダ/ライタへの信号の送信を行うことができる。なお、アンテナは、集積回路とともに形成してもよいし、集積回路とは別個に形成し、後に電気的に接続するようにしてもよい。
本発明を用いることによって、基板に設けた薄膜集積回路を基板から剥離した後においても、薄膜集積回路の形状を保つことが可能となる。また、本発明で示した剥離層とエッチング剤の組み合わせを選択することにより、基板からの薄膜集積回路の剥離工程が短時間で行うことができ、半導体装置の作製に置いて生産効率が向上する。さらに、本発明を用いることによって、薄膜集積回路を形成する基板を再利用することができるため、低コスト化を達成することが可能となる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
本発明は、基板上に形成された薄膜集積回路を剥離する方法に関するものであり、剥離した薄膜集積回路は無線でデータの送受信が可能な半導体装置等に利用することができる。
本発明では、基板上に薄膜集積回路を形成した後に当該基板から薄膜集積回路を剥離する方法として、基板と薄膜集積回路の境界に剥離層を設け、その部分で剥離を行う手段を用いる。具体的には、一旦基板上に剥離層を介して薄膜集積回路を作製した後に、薄膜集積回路を基板から分離する。そのため、基板から薄膜集積回路を剥離した後に当該基板を再度利用することができため、低コストで薄膜集積回路の作製および剥離を行うことができる。例えば、基板としてガラス基板に比べて原価が高い石英基板を用いた場合でも、再利用することにより低コスト化が図れる。
また、本発明においては、剥離の工程が重要となってくる。つまり、剥離層の除去が短時間で可能なものであるほど、処理時間が向上し生産効率が上昇する。そのため、基板と薄膜集積回路の間に形成する剥離層と当該剥離層を除去するエッチング剤との組み合わせを十分に考慮して選択する必要がある。
また、基板から薄膜集積回路を剥離した後に、薄膜集積回路が応力等によりその形状が歪む場合がある。そのため、本発明では、剥離後の薄膜集積回路の形状を保持するために、剥離を行う前にあらかじめ薄膜集積回路に保護膜を形成しておく。保護膜を形成して薄膜集積回路を補強しておくことにより、物理的に剥離を行う際にも薄膜集積回路が応力等により損傷したり破壊されたりすることを防止することができる。
本発明では、基板と当該基板に作製した薄膜集積回路を剥離するため、最適な剥離層の材料およびエッチング剤を実施者が適宜選択して行えばよい。また、薄膜集積回路は、例えばLSI(large integrated circuit)、CPU(central processing unit)またはメモリ等から構成され、剥離後に物品に実装して利用することも可能である。
以下に、基板と当該基板に形成された薄膜集積回路の剥離方法および半導体装置の作製方法に関して図面を用いて具体的に説明を行っていく。
(実施の形態1)
本実施の形態では、基板と当該基板上に設けられた薄膜集積回路を分離する方法について説明する。ここでは、基板上に集積回路を複数設け、その後基板から当該複数の集積回路の分離を行う場合に関して図面を参照して説明する。
まず、図1(A)に示すように、基板100を用意し、基板100上に剥離層101を設ける。具体的に基板100は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。基板100の表面を、CMP法などの研磨により平坦化しておいても良い。
剥離層101としては、タングステン(W)、モリブデン(Mo)、ニオブ(Nb)、チタン(Ti)などの金属、または珪素等を含んだ膜で形成する。珪素を含む膜の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。本実施の形態では、剥離層101としてWを含んだ金属膜を用いる。なお、Wの形成方法はCVD法、スパッタ法または電子ビーム等によって形成することができ、ここではスパッタ法を用いて形成する。また、後の工程において物理的に基板と薄膜集積回路との剥離を行う場合には、金属(例えばW)または珪素を含む膜上に酸化物(例えばWOx)を形成してもよい。Wの他にも、金属膜と金属酸化膜の組み合わせとして、MoとMoOx、NbとNbOxまたはTiとTiOx等(X=2〜3)を用いることができる。
なお、図1では、基板100上に直に剥離層101を形成しているが、基板100と剥離層101の間に下地膜を形成してもよい。下地膜は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を用いることができる。特に、基板からの汚染が懸念される場合には、基板100と剥離層101間に下地膜を形成するのが好ましい。
次に、剥離層101上に薄膜トランジスタ(TFT)で形成された集積回路を有する層102(以下、TFT層102と記す)を形成する(図1(B))。TFT層102はどのような構成でもよく、例えばLSI、CPUまたはメモリ等を設けることができる。
なお、TFT層102に含まれる半導体膜は、膜厚が0.2μm以下、代表的には40nm〜170nm、好ましくは50nm〜150nmの厚さとする。このように非常に薄い半導体膜を用いるため、シリコンウェハから形成されるチップと比較して、集積回路の薄膜化を達成することができる。
次に、TFT層102上に保護膜103を形成する(図1(C))。基板100からTFT層102を分離した際に、応力等によってTFT層102が反り、TFT層に含まれる薄膜トランジスタ等が破壊される恐れがある。特にTFT層102を薄く形成するほどTFT層102が反る恐れが顕著になる。そのため、基板100からTFT層102を剥離する前にあらかじめTFT層102に保護膜を形成して補強しておくことにより、剥離後のTFT層102の反りを防止することができる。なお、図1(C)の上面図の模式図を図3(A)に示す。図3(A)は、基板100に12個の薄膜集積回路を形成する場合を示しており、A−Bで示す断面図が図1(C)に相当する。
保護膜103としては、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの有機材料、シロキサン(シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。または、置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい)等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて形成してもよい。保護膜103は、スクリーン印刷法や液滴吐出法によって形成することができる。液滴吐出法とは、導電膜や絶縁膜等の材料を含んだ組成物の液滴(ドットともいう)を選択的に吐出(噴射)して任意の場所に形成する方法であり、その方式によってはインクジェット法とも呼ばれている。また、エッチング剤に耐性がある場合は、樹脂材料に限られず無機材料を用いてもよい。
また、図1において、保護膜103をTFT層102の上面に形成している場合を示したが、TFT層102の上面と同時に側面を覆うように形成してもよい。この場合、TFT層102を基板100から剥離した際に、TFT層102の損傷や破壊をより効果的に防ぐことが可能となる。ただし、この場合、後にエッチング剤を導入するための開口部104を完全にふさがないように注意する必要がある。
続いて、開口部104へエッチング剤を導入し、剥離層101を除去する(図1(D)、図3(B))。本実施の形態では、剥離層とエッチング剤を化学的に反応させて、剥離層の除去を行う。エッチング剤としては、剥離層と反応しやすいフッ化ハロゲン(ハロゲン間化合物)を含む気体または液体を使用することができる。本実施の形態では、剥離層102に用いるWとよく反応する三フッ化塩素ガス(ClF3)を用いる。また、この他にもCF4、SF6、NF3、F2等を用いてもよく、実施者が適宜選択すればよい。
剥離層101を除去した後、基板100を分離する。本実施の形態では、剥離層101を完全に除去するため、物理的な手段を用いることなく基板100とTFT層102を分離することができる(図1(E))。
基板100から分離したTFT層102は、補強用の保護膜103が設けられているためそのまま物品へ実装してもよいし、別途転写用基板に移し替えた状態で実装してもよい。転写用基板としては、可撓性基板を用いるのが好ましい。可撓性基板には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。
また、剥離したTFT層102と可撓性基板を接着する接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤または両面テープ等を用いることができる。
剥離後にTFT層102を可撓性基板へ移し替えると、薄膜集積回路の破壊強度を高めることができる。また、絶縁基板上に形成された薄膜集積回路と比較して、軽量化、薄膜化を達成でき、可撓性を高めることができる。さらに、TFT層102を可撓性の基板を用いてラミネート処理による封止を行ってもよい。
また、剥離された基板100は再利用することができる。その結果、基板を用いた半導体装置の作製において、低コスト化を達成することができる。そのため、ガラス基板より原価の高い石英基板を用いた場合でも低コスト化を達成することができる。なお、基板を再利用する場合、剥離の工程において基板に傷が生成されないように制御するのが望ましい。しかし、傷が生成された場合であっても、有機樹脂や無機樹脂膜を塗布法や液滴吐出法によって形成したり、研削、研磨したりすることによって平坦化処理を行えばよい。
このように、絶縁表面を有する基板に薄膜集積回路を形成する場合、円形のシリコンウェハからチップを取り出すシリコンウェハで作製されたチップと比較して、母体基板の形状に制約がない。そのため、半導体装置の生産性を高め、大量生産を行うことができる。さらに、絶縁基板を再利用することができるため、コストを削減することができる。
(実施の形態2)
本実施の形態では、上記実施の形態1とは異なる方法によって、基板と当該基板上に設けられた薄膜集積回路を分離する方法について図2を参照して説明する。
本実施の形態において、図1(C)までは上記実施の形態1で示した場合と同様に行うことができる。そのため、図2(A)までは、実施の形態1で示した材料や構成を用いて行う。
その後、本実施の形態では、開口部104へエッチング剤を導入し(図2(A))、剥離層101を完全に除去せずにTFT層102の下方に位置する剥離層を少なくとも一部残す(図2(B))。剥離層をどのくらい残すかは、剥離層とエッチング剤の反応を考慮して、エッチング流量と反応時間を設定することによって制御することができる。剥離層としては、実施の形態1で示したいずれかの材料を用いることができる。なお、本実施の形態においても、剥離層としてWを含んだ金属膜を用い、エッチング剤としてClF3を用いる場合を示す。
続いて、基板100とTFT層102を剥離する。本実施の形態では基板100とTFT層102とを物理的な手段を用いて剥離を行う。ここでは、TFT層102の補強のために形成した保護膜103の上面に剥離を行うための補助基板105を設ける(図2(C))。保護膜103と補助基板105の接着に用いる接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤または両面テープ等を用いることができる。また、補助基板105としては、可撓性を有する基板を用いるとよい。例えば、ポリエステル等の可撓性を有するフィルム上に粘着剤を設けたシート材を用いることができる。
本実施の形態において、基板100とTFT層102とは物理的な手段を用いて剥離を行う。そのため、剥離層101とTFT層102間の界面の密着度が弱いほど、剥離が容易になりTFT層に与えるダメージも軽減される。従って、基板100とTFT層102間に剥離しやすい層(ここでは剥離層101)をあらかじめ形成しておくことが好ましい。また、上記実施の形態1で示したように、剥離層として用いる金属膜上に金属酸化物を設けてもよい。例えば、WやMo等を剥離層として用いた場合には、WやMoの上にSiOxを形成した後に、熱処理等によってWやMoの表面にそれぞれWOxやMoOx(X=2〜3)を形成する。このように、WやMoの金属膜上にそれぞれWOxやMoOx金属酸化膜を形成することによって、剥離層とSiOxの間で密着性が低下して剥がれやすくなり、完全に剥離層を除去しなくても容易に基板と薄膜集積回路を剥離することが可能となる。
続いて、補助基板105を利用して、基板100からTFT層102を物理的に剥離する(図2(D))。補助基板105としては、剛体であれば何でもよいが、可撓性を有する基板を用いるのが好ましく、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の合成樹脂からなる基板を用いることができる。保護膜103と補助基板105の接着に用いる接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤または両面テープ等を用いることができる。また、他にも補助基板105として、あらかじめ一方の面に接着面を有している可撓性フィルムやテープを用いて保護膜103に接着することができる。
以上の工程により、基板100からTFT層102を剥離することができる。本実施の形態に示した方法を用いることにより、剥離後のTFT層102は、剥離前と同様に規則的に配列した状態で得られる。つまり、剥離層101を完全に除去せず剥離を行うため、補助基板105に接着しているTFT層は剥離前と同様の配列をしている状態で得られる。
また、基板100からTFT層102を剥離した後に、補助基板105をダイシング、スクライビングまたはレーザーカット法により選択的に切断し、各TFT層102を取り出すことができる。例えば、ガラス基板に吸収されるレーザー、例えばCO2レーザーを使用して切断することができる。
また、TFT層の強度が十分でない場合には、別途転写用基板にTFT層102を移し替えてもよい。転写用基板としては、可撓性基板が好ましい。可撓性基板には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。また、TFT層102の強度に問題がある場合には、ラミネート等の処理を行うことが好ましい。
また、剥離された基板100は再利用することができる。その結果、基板を用いた半導体装置の作製において、低コスト化を達成することができる。そのため、ガラス基板より原価の高い石英基板を用いた場合でも低コスト化を達成することができる。なお、基板を再利用する場合、剥離の工程において基板に傷が生成されないように制御するのが望ましい。しかし、傷が生成された場合であっても、有機樹脂や無機樹脂膜を塗布法や液滴吐出法によって形成し、平坦化処理を行えばよい。
このように、絶縁表面を有する基板に薄膜集積回路を形成する場合、円形のシリコンウェハからチップを取り出すシリコンウェハで作製されたチップと比較して、母体基板の形状に制約がない。そのため、薄膜集積回路の生産性を高め、大量生産を行うことができる。さらに、絶縁基板を再利用することができるため、コストを削減することができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態3)
本実施の形態では、上記実施の形態とは異なる方法によって、基板と当該基板上に設けられた薄膜集積回路を分離する方法について図面を参照して説明する。具体的には、基板上に開口部を有する剥離層を介して薄膜集積回路を形成し、当該剥離層を除去することによって、開口部において直接接着されている基板と薄膜集積回路とを物理的手段を用いて剥離を行う場合に関して説明する。
まず、上記図1で示したように、基板100上に剥離層101を設ける(図4(A))。
次に、フォトリソグラフィ技術を用いて、剥離層101をエッチングして開口部106を複数含むパターンを形成する(図4(B))。他にも、液滴吐出方によってレジストを形成してエッチングすることによってパターンを形成してもよい。液滴吐出法とは、導電膜や絶縁膜等の材料を含んだ組成物の液滴(ドットともいう)を選択的に吐出(噴射)して任意の場所に形成する方法であり、その方式によってはインクジェット法とも呼ばれている。なお、開口部106は、後に形成するTFT層において、トランジスタが形成される領域をさけた部分に設けるのが好ましい。
次に、剥離層101上および開口部106を覆って、薄膜トランジスタ(TFT)で形成された集積回路を有する層102(以下、TFT層102と記す)を選択的に形成する(図4(C))。TFT層はどのような構成でもよく、例えばLSI(large scale integrated circuit)、CPU(central processing unit)またはメモリ等を設けることができる。
なお、TFT層102における半導体膜は、膜厚が0.2μm以下、代表的には40nm〜170nm、好ましくは50nm〜150nmの厚さとする。このように非常に薄い半導体膜を用いるため、シリコンウェハから形成されるチップと比較して、集積回路の薄膜化を達成することができる。
次に、TFT層102上に保護膜103を形成する(図4(D))。基板100からTFT層102を分離した際に、応力等によってTFT層102が反りTFTが破壊される恐れがある。特にTFT層102を薄く形成するほどTFT層102が反る恐れが顕著になる。そのため、剥離前にあらかじめTFT層102に保護膜を形成して補強しておくことにより、剥離後のTFT層102の反りを防止することができる。なお、このときの上面図を図6(A)に示す。図6(A)は、基板100に12個の薄膜集積回路を形成する場合を示しており、A−Bで示す断面図が図4(D)に相当する。
また、図4において、保護膜103をそれぞれのTFT層102の上面に形成しているが、上面と同時に側面を覆うように形成してもよい。この場合、集積回路を剥離した際に、より十分な保護膜として働く。ただし、この場合、後に剥離層を除去に用いるエッチング剤を導入するための開口部104をふさがないように注意する必要がある。
続いて、開口部104へエッチング剤を導入し(図4(E))、剥離層101を除去する(図5(A)、図6(B))。本実施の形態では、剥離層101とエッチング剤を化学的に反応させて、剥離層101の除去を行う。エッチング剤としては、剥離層と反応しやすいフッ化ハロゲン(ハロゲン間化合物)を含む気体または液体を使用することができる。本実施の形態では、剥離層102に用いるWとよく反応する三フッ化塩素ガス(ClF3)を用いる。また、この他にもCF4、SF6、NF3、F2等のフッ素を含む気体をプラズマ化して用いてもよいし、テトラエチルアンモニウムハイドロオキサイド(TMAH)のような強アルカリ溶液を用いてもよい。
剥離層101を除去した後、基板100を剥離する。本実施の形態では、剥離層を完全に除去した後(図5(A))であっても、開口部106の部分に形成された半導体層102が部分的に基板100と接続している。そのため、物理的手段を用いて、基板100とTFT層102を分離する。ここでは、TFT層102の補強のために形成した保護膜103の上面に剥離を行うための補助基板105を設ける(図5(B))。
補助基板105としては、剛体であれば何でもよいが、可撓性を有する基板を用いるのが好ましく、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の合成樹脂からなる基板を用いることができる。保護膜103と補助基板105の接着に用いる接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤または両面テープ等を用いることができる。また、他にも補助基板105として、あらかじめ一方の面に接着面を有している可撓性フィルムやテープを用いて保護膜103に接着して形成することができる。
続いて、補助基板105を用いて、物理的に基板100からTFT層102を剥離する(図5(C))。以上の工程により、基板100からTFT層102を剥離することができる。本実施に示した方法を用いることにより、剥離した後においてもTFT層102は、バラバラにならず剥離前と同様に規則的に配列した状態で得られる。
その後、基板100から分離したTFT層102は、補強用の保護膜103が設けられているためそのまま物品へ実装してもよいし、別途転写用基板に移し替えた状態で実装してもよい。転写用基板としては、可撓性基板が好ましい。可撓性基板には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。
可撓性基板を接着する接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤または両面テープ等を用いることができる。
可撓性基板へ移し替えると、薄膜集積回路の破壊強度を高めることができる。また、絶縁基板上に形成された薄膜集積回路と比較して、軽量化、薄膜化を達成し、且つ可撓性を高めることができる。
また、剥離された基板は再利用することができる。その結果、半導体装置の作製において、低コスト化を達成することができる。再利用する場合、剥離の工程において基板に傷が生成されないように制御するのが望ましい。しかし、傷が生成された場合であっても、有機樹脂や無機樹脂膜を塗布法や液滴吐出法によって形成し、平坦化処理を行えばよい。
このように、絶縁表面を有する基板に薄膜集積回路を形成する場合、円形のシリコンウェハからチップを取り出すシリコンウェハで作製されたチップと比較して、母体基板の形状に制約がない。そのため、薄膜集積回路の生産性を高め、大量生産を行うことができる。さらに、絶縁基板を再利用することができるため、コストを削減することができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態4)
本実施の形態では、上記実施の形態とは異なる方法によって、基板と当該基板上に設けられた薄膜集積回路を分離する方法について図面を参照して説明する。
まず、図7(A)に示すように、基板2000を用意し、その上に剥離層2010を設ける。具体的に基板2000は、実施の形態1で示した基板の材料のいずれかを用いることができる。また、あらかじめ基板2000の表面をCMP法などの研磨により平坦化しておいてもよい。
また、剥離層2010としては、タングステン(W)、チタン(Ti)、ニオブ(Nb)、モリブデン(Mo)などの金属、または珪素(Si)等を含んだ膜で形成する。珪素を含む膜の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。本実施の形態では、剥離層2010としてWを含んだ金属膜を用いる。なお、Wの形成方法はCVD法、スパッタ法または電子ビーム法等によって形成することができ、ここではスパッタ法を用いて形成する。また、後の工程において物理的に基板を剥離する場合には、膜(例えばW)上に酸化物(例えばWOx)を形成してもよい。他にも膜と酸化膜の組み合わせとして、MoとMoOx、NbとNbOxまたはTiとTiOx等(X=2〜3)を用いることができる。また、上述したように、基板2000と剥離層2010の間に不純物の拡散による汚染を防止するために下地膜を形成してもよい。
次に、剥離層2010上に薄膜トランジスタ(TFT)で形成された集積回路を有する層2020(以下、TFT層2020と記す)を選択的に形成する(図7(B))。TFT層はどのような構成でもよく、例えばLSI(large scale integrated circuit)、CPU(central processing unit)またはメモリ等を設けることができる。
なお、TFT層2020における半導体膜は、膜厚が0.2μm以下、代表的には40nm〜170nm、好ましくは50nm〜150nmの厚さとする。このように非常に薄い半導体膜を用いるため、シリコンウェハから形成されるチップと比較して、集積回路の薄膜化を達成することができる。
次に、TFT層2020上に保護膜2030を形成する(図7(C))。基板2000からTFT層2020を分離した際に、応力によってTFT層2020が反りTFTが破壊される恐れがある。特にTFT層2020を薄く形成するほどTFT層2020が反ってしまう恐れが顕著になる。そのため、剥離前にあらかじめTFT層2020に保護膜を形成して補強しておくことにより、剥離後のTFT層2020の反りを防止することができる。
また、本実施の形態では、保護膜2030の上面の少なくとも一部に膜厚が厚い部分(凸部領域2040)を選択的に形成する。凸部領域2040は、先に形成したTFT層において、トランジスタが形成された領域をさけた部分に設けるのが好ましい。なお、本実施の形態では、凸部領域2040を保護膜2030の隅に4カ所形成しているが、どの部分にいくつ形成しても構わない。なお、このときの上面図を図9(A)に示す。図9(A)は、基板2000に12個の薄膜集積回路を形成する場合を示しており、E−Fで示す断面図が図7(C)に相当する。
保護膜2030としては、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの有機材料、シロキサン樹脂等のシロキサン材料の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて形成してもよい。保護膜2030の形成は、スクリーン印刷法や液滴吐出法によって形成することができる。
また、図7において、保護膜2030をTFT層2020の上面に形成しているが、上面と同時に側面を覆うように形成してもよい。この場合、集積回路を剥離した際に、より十分な保護膜として働く。ただし、この場合、後に剥離層を除去するエッチング剤を導入するための開口部2050をふさがないようにする必要がある。
続いて、開口部2050へエッチング剤を導入し(図7(D))、剥離層2010を除去する(図7(E)、図9(B))。本実施の形態では、剥離層2010とエッチング剤を化学的に反応させて、剥離層2010の除去を行う。エッチング剤としては、剥離層と反応しやすいフッ化ハロゲン(ハロゲン間化合物)を含む気体または液体を使用することができる。本実施の形態では、剥離層2020に用いるWとよく反応する三フッ化塩素ガス(ClF3)を用いる。また、この他にもCF4、SF6、NF3、F2等のフッ素を含む気体をプラズマ化して用いてもよいし、テトラエチルアンモニウムハイドロオキサイド(TMAH)のような強アルカリ溶液を用いてもよい。
このとき、剥離層2010において、凸部領域2040の下方に位置する剥離層のエッチングの進行は他の剥離層の部分と比較して遅くなる。本発明の構成において、剥離層のエッチングの進行の速度は、当該剥離層の上に形成した保護膜の厚さに反比例する。つまり、保護膜を厚くするほどエッチングの進行速度が遅くなる。
そのため、保護膜2030上に膜厚の厚い部分(凸部領域2040)を設け、エッチング時間を調整することにより、凸部領域下の剥離層が残存した状態となる(図7(E))。つまり、TFT層2020と基板2000とは、剥離層の残存部2060によって接着されている。
次に、物理的手段を用いて、基板2000とTFT層2020を分離する。ここでは、TFT層2020の補強のために形成した保護膜2030の上面に剥離を行うための補助基板2070を設ける(図8(A))。補助基板2070としては、剛体であれば何でもよいが、可撓性を有する基板を用いるのが好ましく、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の合成樹脂からなる基板を用いることができる。保護膜2030と補助基板2070の接着に用いる接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤または両面テープ等を用いることができる。また、他にも補助基板2070として、あらかじめ一方の面に接着面を有している可撓性フィルムやテープを用いて保護膜2030に接着することができる。
なお、本実施の形態において、基板2000とTFT層2020とは物理的な手段を用いて剥離を行う。そのため、剥離層2010とTFT層2020間の界面の密着度が弱いほど、剥離が容易になりTFT層に与えるダメージも軽減される。また、金属膜上に金属酸化物を形成しておいてもよい。例えば、WやMo等を剥離層として用いた場合には、WやMoの上にSiOxを形成した後に、熱処理等によってWやMoの表面にそれぞれWOxやMoOx(X=2〜3)を形成する。このように、WやMoの金属膜上にそれぞれWOxやMoOx金属酸化膜を形成することによって、剥離層とSiOxの間で密着性が低下して剥がれやすくなり、完全に剥離層を除去しなくても容易に基板と薄膜集積回路を剥離することが可能となる。
続いて、補助基板2070を用いて、基板2000からTFT層2020を物理的手段を用いて剥離する(図8(B))。剥離した後に、TFT層2020に剥離層が付着している場合には、再度エッチング剤を用いて除去するのが好ましい。
以上の工程により、基板2000に形成したTFT層2020を剥離することができる。本実施の形態に示した方法を用いることにより、剥離後のTFT層2020は、バラバラにならず剥離前と同様に配列した状態で得られる。
その後、基板2000から分離したTFT層2020は、補強用の保護膜2030が設けられているためそのまま物品へ実装してもよいし、別途転写用基板に移し替えた状態で実装してもよい。転写用基板としては、可撓性基板が好ましい。可撓性基板には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。
可撓性基板を接着する接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤または両面テープ等を用いることができる。
可撓性基板へ移し替えると、薄膜集積回路の破壊強度を高めることができる。また、絶縁基板上に形成された薄膜集積回路と比較して、軽量化、薄膜化を達せいでき、可撓性を高めることができる。
また、剥離された基板は再利用することができる。その結果、半導体装置の作製において、低コスト化を達成することができる。再利用する場合、剥離の工程において基板に傷が生成されないように制御するのが望ましい。しかし、傷が生成された場合であっても、有機樹脂や無機樹脂膜を塗布法や液滴吐出法によって形成し、平坦化処理を行えばよい。
このように、絶縁表面を有する基板に薄膜集積回路を形成する場合、円形のシリコンウェハからチップを取り出すシリコンウェハで作製されたチップと比較して、母体基板の形状に制約がない。そのため、半導体装置の生産性を高め、大量生産を行うことができる。さらに、絶縁基板を再利用することができるため、コストを削減することができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
本実施例では、上記実施の形態1および実施の形態2に示した剥離方法のより具体的な構成について図面を用いて説明する。
まず、図10(A)に示すように、基板200上に剥離層201を形成する。具体的に基板200は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。基板200の表面を、CMP法などの研磨により平坦化しておいても良い。なお、本実施例では基板200として石英基板を用いる。
剥離層201としては、スパッタ法によって形成された、30nm〜1μm、好ましくは30nm〜50nmの膜厚を有するWを用いる。また、Wの形成に関してはスパッタ法の他にもCVD法によっても形成することができる。本実施例では、剥離層201にWを含有した金属膜を用いるが、上記実施の形態で示した他の材料を用いても構わない。
剥離層201上の薄膜集積回路を形成する領域に選択的に絶縁膜を形成する(図10(B))。絶縁膜は、単層構造または積層構造で形成することができ、本実施例では第1の絶縁膜202、第2の絶縁膜203からなる積層構造で形成する。例えば第1の絶縁膜として酸化珪素膜、第2の絶縁膜として酸化窒素化珪素膜を用いる。また、他にも第1の絶縁膜として酸化珪素、第2の絶縁膜として窒化酸化珪素膜、第3の絶縁膜として酸化窒化珪素膜からなる3層の積層構造で形成してもよい。なお、後の工程で物理的な手段を用いて剥離を行う場合には、剥離層201と直接接触する第1の絶縁膜202として酸化珪素膜を用いるのが好ましい。
次に、絶縁膜203上に薄膜トランジスタを形成する(図10(C))。薄膜トランジスタは、少なくとも所望の形状にパターニングされた半導体膜211、212、ゲート絶縁膜として機能する絶縁膜(ゲート絶縁膜)213を介して形成されたゲート電極214、215が設けられている。
半導体膜211、212は、非晶質半導体、非晶質状態と結晶状態とが混在したSAS(Semi Amorphous Semiconductor)、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。
また成膜処理温度に耐えうる基板、例えば石英基板を使用するならば、当該基板へCVD法等により結晶性半導体膜を形成してもよい。
本実施例では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成する。加熱処理とは、加熱炉、レーザー照射、もしくはレーザー光の代わりにランプから発する光の照射(ランプアニール)、またはそれらを組み合わせて用いることができる。
レーザー照射を用いる場合、連続発振型のレーザー(CWレーザー)やパルス発振型のレーザー(パルスレーザー)を用いることができる。レーザーとしては、Arレーザー、Krレーザー、エキシマレーザー、YAGレーザー、Y23レーザー、YVO4レーザー、YLFレーザー、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種を用いることができる。このようなレーザーの基本波、及び当該基本波の第2高調波から第4高調波のレーザーを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザーのパワー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。
このとき例えば図18(A)に示すような光学系を用い、CWレーザーを用いて結晶化を行う。まず、レーザー発振器290から射出されるCWレーザービームが光学系291により長く引き伸ばされ、線状に加工される。具体的には、光学系291が有するシリンドリカルレンズや凸レンズを、レーザービームが通過すると線状に加工することができる。このときスポットの長軸の長さが、200〜350μmとなるように加工するとよい。
その後、線状に加工されたレーザービームは、ガルバノミラー293と、fθレンズ294とを介して半導体膜124へ入射する。このとき線状レーザーは、半導体膜上に所定の大きさのレーザースポット282を形成するように調整されている。またfθレンズ294により、ガルバノミラーの角度によらず、被照射物表面において、レーザースポット282の形状を一定とすることができる。
このときガルバノミラーの振動を制御する装置(制御装置)296によりガルバノミラーが振動、つまりミラーの角度が変化するようになっており、レーザースポット282は、一方向(例えば、図中のX軸方向)に移動する。例えばガルバノミラーが半周期振動すると、レーザービームが半導体膜上のX軸方向に一定幅移動するように調節されている(往路)。
そして、半導体膜はXYステージ295によりY軸方向へ移動する。そして同様に、ガルバノミラーにより、レーザースポットが半導体膜上のX軸方向に移動する(復路)。このようなレーザービームの往復運動を用いて、経路283をレーザースポットが移動し、レーザーアニールが行われる。
このとき図18(B)に示すように、当該薄膜トランジスタは、キャリアの移動方向284と、レーザービームの長軸への移動方向(走査方向)283とが沿うようにレーザーアニールを行う。例えば図18(B)に示す形状を有する半導体膜230の場合、レーザービームの長軸への移動方向(走査方向)と平行となるように、半導体膜に形成されるソース領域230(s)、チャネル形成領域230(c)、ドレイン領域230(d)を配置する。その結果、キャリアが横切る粒界を少なくする又はなくすことができるため、薄膜トランジスタの移動度を高めることができる。
またさらにレーザーの入射角を、半導体膜に対してθ(0°<θ<90°)となるようにしてもよい。その結果、レーザーの干渉を防止することができる。
なお連続発振の基本波のレーザー光と連続発振の高調波のレーザー光とを照射するようにしてもよいし、連続発振の基本波のレーザー光とパルス発振の高調波のレーザー光とを照射するようにしてもよい。複数のレーザー光を照射することにより、エネルギーを補うことができる。
またパルス発振型のレーザーであって、半導体膜がレーザー光によって溶融してから固化するまでに、次のパルスのレーザー光を照射できるような発振周波数でレーザー光を発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。すなわち、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルスビームを使用することができる。
実際に用いることができるパルスビームの発振周波数は10MHz以上であって、通常用いられている数十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を使用する。
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザー光を照射するようにしてもよい。これにより、レーザー光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
またSiH4とF2、又はSiH4とH2を用いて微結晶半導体膜を形成し、その後上記のようなレーザー照射をおこなって結晶化してもよい。
その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を500〜550℃で2〜20時間かけて加熱する。このとき、徐々に高温となるように温度を500〜550℃の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、いわゆる水素だしを行うことができる。さらに、結晶化を促進させる金属元素、例えばNiを非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。このような金属元素を用いた結晶化であっても、600〜950℃に加熱しても構わない。
但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。例えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう工程を行えばよい。
また直接被形成面に、結晶性半導体膜を形成してもよい。この場合、GeF4、又はF2等のフッ素系ガスと、SiH4、又はSi26等のシラン系ガスとを用い、熱又はプラズマを利用して直接被形成面に、結晶性半導体膜を形成することができる。このように直接結晶性半導体膜を形成する場合であって、高温処理が必要となるときは、耐熱性の高い石英基板を用いるとよい。
このように半導体膜に加熱する工程により、剥離層へ加熱の影響があると考えられる。例えば、炉を用いた加熱処理を行う場合や、532nmの波長を用いてレーザー照射を行う場合、剥離層までエネルギーが到達することがある。
一方、効率よく半導体膜を結晶化するため、剥離層へレーザーによるエネルギーを到達させないように、下地膜の構造を選択することもできる。例えば、下地膜の材料、膜厚、積層順を選択する。
以上に示したいずれかの手段により形成される半導体膜は、シリコンウェハから形成されるチップと比べて多くの水素を有する。具体的には、水素を1×1019〜1×1022/cm3、好ましくは1×1019〜5×1020/cm3有するように形成することができる。この水素により、半導体膜中の欠陥を緩和する、所謂欠陥のターミネート効果を奏することができる。加えて水素により、薄膜集積回路の柔軟性を高めることができる。
さらに、パターニングされた半導体膜が薄膜集積回路において占める面積の割合を、1〜30%とすることで、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。
また、ゲート絶縁膜213は、半導体膜211、212を覆うように形成されている。ゲート絶縁膜213には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いて単層または複数の膜を積層させて形成することができる。また成膜方法は、プラズマCVD法、スパッタ法などを用いることができる。ここでは、スパッタ法を用いて、膜厚を30nm〜200nmとして珪素を含む絶縁膜で形成する。
ゲート電極214、215は、ゲート絶縁膜213上に第1の導電層とその上に第2の導電層を形成し、第1の導電層と第2の導電層をパターニングすることによって形成することができる。本実施例においては、第1の導電層として窒化タンタル(TaN)を用い、第2の導電層としてタングステン(W)を用いて形成する。TaN膜、W膜は共にスパッタ法で形成すればよく、TaN膜はTaのターゲットを用いて窒素雰囲気中で、W膜はWのターゲットを用いて成膜すれば良い。
なお、本実施例では第1の導電層をTaN、第2の導電層をWとしたが、これに限定されず、第1の導電層と第2の導電層は共にTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。さらに、その組み合わせも適宜選択すればよい。膜厚は第1の導電層が20〜100nm、第2の導電層が100〜400nmの範囲で形成すれば良い。また、本実施例では、2層の積層構造としたが、1層としてもよいし、もしくは3層以上の積層構造としてもよい。
次に、ゲート電極またはレジストを形成しパターニングしたものをマスクとして用い、半導体膜211、212にn型またはp型の導電性を付与する不純物を選択的に添加する。半導体膜211、212は、チャネル形成領域および不純物領域(ソース領域、ドレイン領域、GOLD領域、LDD領域を含む)を有し、添加される不純物元素の導電型によりnチャネル型TFT204、またはpチャネル型TFT205と区別することができる。
図10では、nチャネル型TFT204はゲート電極214の側壁にサイドウォールを有し、半導体膜211にn型の導電性を付与する不純物が選択的に添加されたソース領域、ドレイン領域およびLDD領域が形成されている。また、pチャネル型TFT205は半導体膜212にp型の導電性を付与する不純物が選択的に添加されたソース領域およびドレイン領域が形成されている。ここでは、ゲート電極214、215の側壁にサイドウォールを形成し、nチャネル型TFT204に選択的にLDD領域を形成した構造を示したが、この構造に限定されず、pチャネル型TFT205にもLDD領域を形成してもよいし、pチャネル型TFT205にサイドウォールを設けなくてもよい。
また、nチャネル型TFT204とpチャネル型TFT205を相保的に組み合わせたCMOS構造で形成してもよい。なお、あらかじめゲート電極の下方に位置する半導体膜のチャネル領域に不純物元素(ボロン、リン等)をドーピング等によって添加してもよい。半導体膜のチャネル領域に不純物元素を添加しておくことにより閾値のばらつき等を抑え特性のよい薄膜トランジスタを得ることができる。
次に、層間絶縁膜206を形成する(図10(D))。層間絶縁膜206としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜としては、CVD法により形成された酸化シリコン膜や酸化窒化珪素膜、またはSOG(Spin On Glass)法により塗布された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。また、アクリル膜と酸化窒化シリコン膜の積層構造を用いても良い。
また、層間絶縁膜として、シロキサン樹脂等のシロキサン材料を用いることができる。シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
シロキサン材料は、その構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。また、Si−N結合を有するポリマー(ポリシラザン)を含む材料で層間絶縁膜を形成してもよい。
上記の材料を用いることで、膜厚を薄くしても十分な絶縁性および平坦性を有する層間絶縁膜を得ることができる。また、上記の材料は耐熱性が高いため、多層配線におけるリフロー処理にも耐えうる層間絶縁膜を得ることができる。さらに、吸湿性が低いため、脱水量の少ない層間絶縁膜を形成することができる。
本実施例では、シロキサン材料を層間絶縁膜206として形成する。層間絶縁膜206によって、基板上に形成されたTFTによる凹凸を緩和し、平坦化することができる。とくに、層間絶縁膜206は平坦化の意味合いが強いので、平坦化されやすい材質の絶縁膜を用いることが好ましい。
また、層間絶縁膜206を形成する前に、第1のパッシベーション膜を形成してもよい。パッシベーション膜としてはシリコンを含む絶縁膜を100〜200nmの厚さに形成する。成膜法としてはプラズマCVD法や、スパッタ法を用いればよい。他にもパッシベーション膜としてSiH4、N2O、H2から作製される酸化窒化水素化珪素膜を適用しても良い。もちろん、パッシベーション膜は、単層構造もしくは積層構造として形成することができる。
また、層間絶縁膜206を形成した後に、窒化酸化シリコン膜等からなる第2のパッシベーション膜を形成してもよい。膜厚は10〜200nm程度で形成すれば良く、第2のパッシベーション膜によって層間絶縁膜206へ水分が出入りすることを抑制することができる。第2のパッシベーション膜には、他にも窒化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、ダイヤモンドライクカーボン(DLC)膜やカーボンナイトライド(CN)膜も同様に使用できる。
次いで、層間絶縁膜206をエッチングし、ソースおよびドレイン領域に達するコンタクトホールを形成する。続いて、各ソースおよびドレイン領域とそれぞれ電気的に接続する配線207a〜207cを形成する。配線207a〜207cとしては、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素または該元素を複数含む合金からなる単層または積層構造を用いることができる。ここでは、Alを含んだ金属膜で形成することが好ましい。本実施の形態では、Ti膜とAlとTiを含む合金膜との積層膜をパターニングして形成する。もちろん、2層構造に限らず、単層構造でも良いし、3層以上の積層構造にしても良い。また、配線材料としては、AlとTiの積層膜に限られない。例えばTaN膜上にAl膜やCu膜を形成し、更にTi膜を形成した積層膜をパターニングして配線を形成しても良い。
続いて、配線207a〜cを覆うように絶縁膜208を形成する。絶縁膜208としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素、又は窒素を有する絶縁膜を用いることができるが、代表的には窒化酸化珪素(SiNxOy)を用いるとよい。また、他にも樹脂膜を用いて形成してもよい。
次に、図11(A)に示すように、絶縁膜208上に保護膜209を形成する。保護膜209の材料として、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン樹脂等のシロキサン材料の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて形成してもよい。保護膜209は、スクリーン印刷法や液滴吐出法によって形成することができる。なお、本実施例では、保護膜209としてスクリーン印刷法で形成したエポキシ樹脂を用いる。
保護膜209を設けることにより、基板200からTFT層102を分離した際に応力によってTFT層102が反ることを防止することができる。
その後、剥離膜201を完全に除去する。本実施例では、剥離層とエッチング剤を化学的に反応させて、剥離層の除去を行う。図21に示すように、エッチング剤としてフッ化ハロゲンを含む気体又は液体を導入することにより剥離層を除去する。ここでは、図21に示すような減圧手段、加圧手段、温度制御手段を備えた装置89を用い、エッチング剤としてClF3(三フッ化塩素)を用いて、温度:室温〜150℃、流量:50sccm、気圧:9Torr(約1200Pa)の条件で剥離層を除去するが、この条件に限定されるものではない。また図21に示す装置は、複数の基板200を処理することができるようなベルジャー91を有する。そして、ガス導入管よりClF3115が導入され、排気管92より不要なガスが排気される。さらに当該装置の側面には加熱手段、例えばヒータ91を設けてもよい。
図11に示すように、フッ化ハロゲンを含む気体又は液体を開口部104へ導入する。このとき、加熱手段により処理温度を100℃〜300℃とすると反応速度を高めることができる。その結果、ClF3ガスの使用量を少なくすることができ、処理時間を短縮することもできる。
このとき、TFT層102の各層がエッチングされないようにエッチング剤、ガス流量、温度等を設定する。本実施例で用いるClF3は、Wを選択的にエッチングする特性があるため、剥離層であるWを選択的に除去する。そのため剥離層には、Wを含有した金属膜からなる層を用い、下地膜に酸素、又は窒素を有する絶縁膜を用いる。これらの反応速度の差、つまり選択比が高いため、TFT層102を保護しつつ、剥離層を容易に除去することができる。本実施例では、TFT層の上下に設けられた絶縁膜、側面に露出する層間絶縁膜、ゲート絶縁膜、配線等の端部により、TFT層102が、ClF3によりエッチングされることはない。
なお、ClF3は、塩素を200℃以上でフッ素と反応させることにより、Cl2(g)+3F2(g)→2ClF3(g)の過程を経て生成することができる。またClF3は、反応空間の温度によっては液体の場合もあり(沸点11.75℃)、その際にはウェットエッチングを採用することもできる。
その他のフッ化ハロゲンを含む気体として、ClF3等に窒素を混合したガスを用いてもよい。
また、剥離層をエッチングし、下地膜をエッチングしないようなエッチャントであれば、ClF3に限定されるものでなく、またフッ化ハロゲンに限定されるものでもない。例えば、CF4、SF6、NF3、F2等のフッ素を含む気体をプラズマ化して用いることもできる。その他のエッチング剤として、テトラエチルアンモニウムハイドロオキサイド(TMAH)のような強アルカリ溶液を用いてもよい。
さらに、ClF3等のフッ化ハロゲンを含む気体によって化学的に除去する場合、選択的にエッチングされる材料を剥離層として用い、エッチングされない材料を下地膜として用いるという条件に従うならば、剥離層及び下地膜の組合せは、上記材料に限定されるものではない。
次に、剥離層201を除去した後、基板200を剥離する。剥離層201を完全に除去した場合は、物理的な手段を用いることなく基板100とTFT層102を分離することができる(図11(B))。
一方、剥離層を完全に除去せず基板200とTFT層102を分離する方法に関して、図12、図13に示す。
図12(A)において、図11(A)までと同様に形成した後、開口部104にエッチング剤を導入し、剥離層201を完全に除去せずに一部の剥離層221を残す。剥離層221をどのくらい残すかは、剥離のエッチング剤の流量と反応時間を調整することによって制御する。
その後、保護膜209上に補助基板222を設ける(図12(B))。補助基板222としては、石英基板や可撓性基板を用いる。可撓性基板を用いる場合には、一方の面に接着剤を有している可撓性フィルムを用いて保護膜209に接着することができる。この場合、保護膜209と補助基板222の接着に用いる接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシまたはアクリル樹脂系接着剤、樹脂添加剤等の接着剤またはテープ等を用いることができる。
続いて、補助基板221を用いて、物理的に基板200からTFT層102を剥離する(図12(C))。以上の工程により、基板100からTFT層102を剥離することができる。この方法を用いることによって、剥離層を完全に除去せず基板からTFT層を剥離することができるため、剥離工程の処理時間が向上する。また、剥離後のTFT層102は、剥離前と同様に規則的に配列した状態で得られる。つまり、剥離層101を完全に除去せず剥離を行うため、補助基板105に接着しているTFT層は剥離前と同様の配列をしている状態で得ることができる。そのため、その後の工程においても処理時間の向上が可能となる。
その後、基板100から剥離したTFT層102は、補強用の保護膜209が設けられているためそのまま物品へ実装してもよいし、別途転写用基板に移し替えた状態で実装してもよい。別途転写用基板に移し替える場合について図13に示す。
図13(A)に示すように、剥離したTFT層102を転置用基板223に貼り付ける。転置用基板223としては、可撓性基板を用いるのが好ましい。可撓性基板には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。また、TFT層102の強度に問題がある場合には、ラミネート等の処理を行うことが好ましい。
その後、補助基板222を剥離し、転置用基板223をダイシング、スクライビングまたはレーザーカット法により選択的に切断して(図13(B))、各々の薄膜集積回路を分離する(図13(C))。ここではガラス基板に吸収されるCO2レーザー用いて切断を行う。また、TFT層102の側面等の周囲にエポキシ樹脂等の有機樹脂を設けて補強してもよい。その結果、TFT層102は外部から保護され、より機械的強度が向上することができる。
また、剥離された基板200は再利用することができる。その結果、基板を用いた半導体装置の作製において、低コスト化を達成することができる。例えば、石英基板は平坦性に優れ、高耐熱性である等の利点を有しているが、原価が高いという問題があった。しかし、基板を再利用することによって、ガラス基板より原価の高い石英基板を用いた場合でも低コスト化を達成することができる。
図31に本実施例で示した半導体装置の写真を示す。図31(A)は、基板から剥離した薄膜集積回路を封止して作製した半導体装置を示す写真である。薄膜集積回路の剥離は、剥離層を完全に除去することにより行った。つまり、ここで示す半導体装置は、実施の形態1で説明した方法を用いることにより作製を行った。上記実施の形態で示したように半導体装置は半導体層と保護膜が形成されている構成であるため、図31(B)に示すような湾曲した形状をとることができる。
なお、本実施例は上記の実施の形態と自由に組み合わせて行うことができる。
本実施例では、上記実施の形態3および実施の形態4に示した剥離方法のより具体的な構成について図面を用いて説明する。
はじめに、上記実施の形態3で示した剥離方法について、より具体的な構成と剥離方法に関し図14、図15に示す。
まず、図14(A)に示すように、基板300上に剥離層301を形成する。具体的に基板300は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。基板300の表面を、CMP法などの研磨により平坦化しておいても良い。なお、本実施例では基板300としてガラス基板を用いる。
剥離層301としては、スパッタ法によって形成された、30nm〜1μm、好ましくは30nm〜50nmの膜厚を有するWを用いる。また、Wの形成に関してはスパッタ法の他にもCVD法によっても形成することができる。本実施例では、剥離層301にWを含有した金属膜を用いるが、上記実施の形態で示した他の材料を用いても構わない。
次に、剥離層301に選択的にエッチング処理を行いパターンを形成する(図14(B))。パターンの形成は、フォトリソグラフィまたは液滴吐出方等を用いて行うことができる。本実施例では、フォトリソグラフィによって、剥離層301をエッチングして開口部306を複数含むパターンを形成する(図14(B))。また、液滴吐出法を用いてパターンの形成を行ってもよく、その場合は直接レジストを形成することが可能となり、マスクが不要となる。なお、開口部306は、後に形成するTFT層において、トランジスタが形成される領域をさけた部分に設けるのが好ましい。
続いて、剥離層301上に半導体層を形成する(図14(C))。半導体層は、少なくとも絶縁膜、半導体膜、ゲート絶縁膜、ゲート電極、層間絶縁膜および配線を含んでおり、以下に具体的な剥離方法に関して説明する。
まず、剥離層301上の薄膜集積回路を形成する領域に選択的に絶縁膜を形成する。絶縁膜は、単層構造または積層構造で形成することができ、本実施例では第1の絶縁膜302、第2の絶縁膜303からなる積層構造で形成する。例えば第1の絶縁膜として酸化珪素膜、第2の絶縁膜として酸化窒素化珪素膜を用いる。また、他にも第1の絶縁膜として酸化珪素膜、第2の絶縁膜として窒化酸化珪素膜、第3の絶縁膜として酸化窒化珪素膜からなる3層の積層構造で形成してもよい。なお、後の工程で物理的な手段を用いて剥離を行う場合には、剥離層301と直接接触する第1の絶縁膜として酸化珪素膜を用いるのが好ましい。また、この際の開口部306においては第1の絶縁膜302が基板300と直接接した状態となっている。
次に、絶縁膜303上に薄膜トランジスタを形成する。薄膜トランジスタは、少なくとも所望の形状にエッチングされた半導体膜311、312、ゲート絶縁膜として機能する絶縁膜(ゲート絶縁膜)313を介して形成されたゲート電極314、315が設けられている。
半導体膜311、312は、非晶質半導体、非晶質状態と結晶状態とが混在したSAS、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。
また成膜処理温度に耐えうる基板、例えば石英基板を使用するならば、当該基板へCVD法等により結晶性半導体膜を形成してもよい。
本実施例では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成する。加熱処理とは、加熱炉、レーザー照射、もしくはレーザー光の代わりにランプから発する光の照射(ランプアニール)、またはそれらを組み合わせて用いることができる。
レーザー照射を用いる場合、連続発振型のレーザー(CWレーザー)やパルス発振型のレーザー(パルスレーザー)を用いることができる。レーザーとしては、Arレーザー、Krレーザー、エキシマレーザー、YAGレーザー、Y23レーザー、YVO4レーザー、YLFレーザー、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種を用いることができる。このようなレーザーの基本波、及び当該基本波の第2高調波から第4高調波のレーザーを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザーのパワー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。
このとき例えば上述した図18に示すような光学系を用い、CWレーザーを用いて結晶化を行うことができる。
その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を500〜550℃で2〜20時間かけて加熱する。このとき、徐々に高温となるように温度を500〜550℃の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、いわゆる水素だしを行うことができる。さらに、結晶化を促進させる金属元素、例えばNiを非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。このような金属元素を用いた結晶化であっても、600〜950℃に加熱しても構わない。
但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。例えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう工程を行えばよい。
また直接被形成面に、結晶性半導体膜を形成してもよい。この場合、GeF4、又はF2等のフッ素系ガスと、SiH4、又はSi26等のシラン系ガスとを用い、熱又はプラズマを利用して直接被形成面に、結晶性半導体膜を形成することができる。このように直接結晶性半導体膜を形成する場合であって、高温処理が必要となるときは、耐熱性の高い石英基板を用いるとよい。
このように半導体膜に加熱する工程により、剥離層へ加熱の影響があると考えられる。例えば、炉を用いた加熱処理を行う場合や、532nmの波長を用いてレーザー照射を行う場合、剥離層までエネルギーが到達することがある。
一方、効率よく半導体膜を結晶化するため、剥離層へレーザーによるエネルギーを到達させないように、下地膜の構造を選択することもできる。例えば、下地膜の材料、膜厚、積層順を選択する。
以上に示したいずれかの手段により形成される半導体膜は、シリコンウェハから形成されるチップと比べて多くの水素を有する。具体的には、水素を1×1019〜1×1022/cm3、好ましくは1×1019〜5×1020/cm3有するように形成することができる。この水素により、半導体膜中の欠陥を緩和する、所謂欠陥のターミネート効果を奏することができる。加えて水素により、薄膜集積回路の柔軟性を高めることができる。
さらに、所望の形状にエッチングされた半導体膜が薄膜集積回路において占める面積の割合を、1〜30%とすることで、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。
また、ゲート絶縁膜313は、半導体膜311、312を覆うように形成されている。ゲート絶縁膜313には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いて単層または複数の膜を積層させて形成することができる。また成膜方法は、プラズマCVD法、スパッタ法などを用いることができる。ここでは、スパッタ法を用いて、膜厚を30nm〜200nmとして珪素を含む絶縁膜で形成する。
ゲート電極314、315は、ゲート絶縁膜313上に第1の導電層とその上に第2の導電層を形成し、第1の導電層と第2の導電層をパターニングすることによって形成することができる。本実施例においては、第1の導電層として窒化タンタル(TaN)を用い、第2の導電層としてタングステン(W)を用いて形成する。TaN膜、W膜は共にスパッタ法で形成すればよく、TaN膜はTaのターゲットを用いて窒素雰囲気中で、W膜はWのターゲットを用いて成膜すれば良い。
なお、本実施例では第1の導電層をTaN、第2の導電層をWとしたが、これに限定されず、第1の導電層と第2の導電層は共にTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。さらに、その組み合わせも適宜選択すればよい。膜厚は第1の導電層が20〜100nm、第2の導電層が100〜400nmの範囲で形成すれば良い。また、本実施例では、2層の積層構造としたが、1層としてもよいし、もしくは3層以上の積層構造としてもよい。
次に、ゲート電極または選択的に形成されたレジストをマスクとして用い、半導体膜311、312にn型またはp型の導電性を付与する不純物を選択的に添加する。半導体膜311、312は、チャネル形成領域および不純物領域(ソース領域、ドレイン領域、GOLD領域、LDD領域を含む)を有し、添加される不純物元素の導電型によりnチャネル型TFT304、またはpチャネル型TFT305と区別することができる。
図14では、nチャネル型TFT304はゲート電極214の側壁にサイドウォールを有し、半導体膜311にn型の導電性を付与する不純物が選択的に添加されたソース領域、ドレイン領域およびLDD領域が形成されている。また、pチャネル型TFT305は半導体膜312にp型の導電性を付与する不純物が選択的に添加されたソース領域およびドレイン領域が形成されている。ここでは、ゲート電極314、315の側壁にサイドウォールを形成し、nチャネル型TFT204に選択的にLDD領域を形成した構造を示したが、この構造に限定されず、pチャネル型TFT205にもLDD領域を形成してもよいし、pチャネル型TFT205にサイドウォールを設けなくてもよい。
また、nチャネル型TFT304とpチャネル型TFT305を相保的に組み合わせたCMOS構造で形成してもよい。なお、あらかじめ半導体膜のチャネル領域にドーピング等によって不純物元素を添加してもよい。半導体膜のチャネル領域に不純物元素を添加しておくことにより閾値のばらつき等を抑え特性のよい薄膜トランジスタを得ることができる。
次に、層間絶縁膜307を形成する。層間絶縁膜307としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜としては、CVD法により形成された酸化シリコン膜や酸化窒化珪素、またはSOG(Spin On Glass)法により塗布された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。また、アクリル膜と酸化窒化シリコン膜の積層構造を用いても良い。
また、層間絶縁膜はとしてシロキサン樹脂等のシロキサン材料を用いてもよい。
シロキサン材料は、その構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。また、Si−N結合を有するポリマー(ポリシラザン)を含む材料で層間絶縁膜を形成してもよい。
上記の材料を用いることで、膜厚を薄くしても十分な絶縁性および平坦性を有する層間絶縁膜を得ることができる。また、上記の材料は耐熱性が高いため、多層配線におけるリフロー処理にも耐えうる層間絶縁膜を得ることができる。さらに、吸湿性が低いため、脱水量の少ない層間絶縁膜を形成することができる。
本実施例では、シロキサン材料を層間絶縁膜307として形成する。層間絶縁膜307によって、基板上に形成されたTFTによる凹凸を緩和し、平坦化することができる。とくに、層間絶縁膜307は平坦化の意味合いが強いので、平坦化されやすい材質の絶縁膜を用いることが好ましい。
また、層間絶縁膜307を形成する前に、第1のパッシベーション膜を形成してもよい。パッシベーション膜としてはシリコンを含む絶縁膜を100〜200nmの厚さに形成する。成膜法としてはプラズマCVD法や、スパッタ法を用いればよい。他にもパッシベーション膜としてSiH4、N2O、H2から作製される酸化窒化水素化珪素膜を適用しても良い。もちろん、パッシベーション膜は、単層構造もしくは積層構造として形成することができる。
また、層間絶縁膜307を形成した後に、窒化酸化シリコン膜等からなる第2のパッシベーション膜を形成してもよい。膜厚は10〜200nm程度で形成すれば良く、第2のパッシベーション膜によって層間絶縁膜206へ水分が出入りすることを抑制することができる。第2のパッシベーション膜には、他にも窒化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、ダイヤモンドライクカーボン(DLC)膜やカーボンナイトライド(CN)膜も同様に使用できる。
次いで、層間絶縁膜307をエッチングし、ソースおよびドレイン領域に達するコンタクトホールを形成する(図14(D))。続いて、各ソースおよびドレイン領域とそれぞれ電気的に接続する配線308a〜308cを形成する。配線308a〜308cとしては、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素または該元素を複数含む合金からなる単層または積層構造を用いることができる。ここでは、Alを含んだ金属膜で形成することが好ましい。本実施の形態では、Ti膜とAlとTiを含む合金膜との積層膜を所望の形状にエッチングして形成する。もちろん、2層構造に限らず、単層構造でも良いし、3層以上の積層構造にしても良い。また、配線材料としては、AlとTiの積層膜に限られない。例えばTaN膜上にAl膜やCu膜を形成し、更にTi膜を形成した積層膜を所望の形状にエッチングして配線を形成しても良い。
続いて、配線308a〜308cを覆うように絶縁膜309を形成する。絶縁膜309としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素、又は窒素を有する絶縁膜を用いることができるが、代表的には窒化酸化珪素(SiNxOy)を用いるとよい。
次に、絶縁膜309上に保護膜310を形成する。保護膜310の材料として、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン樹脂等のシロキサン材料の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて形成してもよい。保護膜310の形成は、スクリーン印刷法や液滴吐出法によって形成することができる。なお、本実施例では、保護膜310としてスクリーン印刷法で形成したエポキシ樹脂を用いる。
保護膜310を設けることにより、基板300からTFT層102を分離した際に応力によってTFT層102が反ることを防止することができる。
その後、剥離膜301を完全に除去する。本実施例では、剥離層とエッチング剤を化学的に反応させて、剥離層の除去を行う。
図14(D)に示すように、ハロゲン化フッ素を含む気体又は液体を開口部322へ導入する。このとき、加熱手段により処理温度を100℃〜300℃とすると反応速度を高めることができる。その結果、ClF3ガスの使用量を少なくすることができ、処理時間を短縮することもできる。
このとき、TFT層102の各層がエッチングされないようにエッチング剤、ガス流量、温度等を設定する。本実施例で用いるClF3は、Wを選択的にエッチングする特性があるため、剥離層であるWを選択的に除去する。そのため剥離層には、Wを含有した金属膜からなる層を用い、下地膜に酸素、又は窒素を有する絶縁膜を用いる。これらの反応速度の差、つまり選択比が高いため、TFT層102を保護しつつ、剥離層を容易に除去することができる。本実施例では、TFT層の上下に設けられた絶縁膜、側面に露出する層間絶縁膜、ゲート絶縁膜、配線等の端部により、TFT層が、ClF3によりエッチングされることはない。
なお、ClF3は、塩素を200℃以上でフッ素と反応させることにより、Cl2(g)+3F2(g)→2ClF3(g)の過程を経て生成することができる。またClF3は、反応空間の温度によっては液体の場合もあり(沸点11.75℃)、その際にはハロゲン化フッ素を含む液体としてウェットエッチングを採用することもできる。
その他のハロゲン化フッ素を含む気体として、ClF3等に窒素を混合したガスを用いてもよい。
また、剥離層をエッチングし、下地膜をエッチングしないようなエッチャントであれば、ClF3に限定されるものでなく、またハロゲン化フッ素に限定されるものでもない。例えば、CF4、SF6、NF3、F2等のフッ素を含む気体をプラズマ化して用いることもできる。その他のエッチング剤として、テトラエチルアンモニウムハイドロオキサイド(TMAH)のような強アルカリ溶液を用いてもよい。
さらに、ClF3等のハロゲン化フッ素を含む気体によって化学的に除去する場合、選択的にエッチングされる材料を剥離層として用い、エッチングされない材料を下地膜として用いるという条件に従うならば、剥離層及び下地膜の組合せは、上記材料に限定されるものではない。
次に、剥離層301を除去した後、基板300を剥離する。本実施例では、剥離層301を完全に除去した後であっても、開口部306において、半導体層102に含まれる絶縁膜が基板300と接着している(図15(A))。そのため、物理的な手段を用いることによって、半導体層102と基板300の剥離を行う。以下にその具体的な方法に関して説明する。
図15(B)に示すように、保護膜310上に補助基板316を設ける。補助基板316としては、石英基板や可撓性基板を用いる。可撓性基板を用いる場合には、一方の面に接着剤を有している可撓性フィルムを用いて保護膜310に接着することができる。この場合、保護膜209と補助基板222の接着に用いる接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシまたはアクリル樹脂系接着剤、樹脂添加剤等の接着剤またはテープ等を用いることができる。
続いて、補助基板316を用いて、物理的に基板300とTFT層102を剥離する(図15(C))。以上の工程により、基板300からTFT層102を剥離することができる。
次に、上記実施の形態4で示した剥離方法について、より具体的な構成と剥離方法に関して図16、図17を用いて説明する。
まず、図16(A)に示すように基板400を用意し、基板400上に剥離層401を形成する。
次に、図16においては剥離層401のパターニングは行わず、そのまま剥離層401上にTFT層2020を形成する(図16(B))。
次に、TFT層2020上に保護膜410を形成する。本実施例では、保護膜410の端部に他の部分より膜厚が厚い部分(凸部領域411)を設ける。凸部領域411は保護膜410の他の部分より膜厚が厚くなるように形成する。また、凸部領域411は保護膜410と同じ材料で形成してもよいし、凸部領域410のみ違う材料で別途形成してもよい。凸部領域411は、液滴吐出法を用いると容易に形成することが可能となる。なお、本実施例では、保護膜410の端部に形成した例を示したが、保護膜410のどの部分にいくつ形成してもよく、好ましくは下方に薄膜トランジスタがない部分に形成するのがよい。
次に開口部422にエッチング剤を導入し(図16(C))、剥離層401を除去する(図17(A))。この際に、エッチング剤の流量と反応時間を制御することによって、凸部領域411の下方に位置する剥離層以外を除去する。凸部領域411の下方に位置する剥離層401はエッチングの進行が遅いため、選択的に残すことができる。
次に、図17(B)に示すように、保護膜410上に補助基板416を設ける。その後、補助基板416を用いて、物理的に基板400とTFT層2020を剥離する(図17(C))。以上の工程により、基板400からTFT層2020を剥離することができる。
本実施例に示した方法を用いることにより、剥離後のTFT層2020は、バラバラにならず剥離前と同様に配列した状態で得ることができる。
なお、本実施例においては、補助基板416とTFT層2020との剥離を補助基板を別途貼り付けて行っているが、他の方法を用いて剥離を行ってもよい。
その後、基板400から分離したTFT層2020は、そのまま物品へ実装してもよいし、別途転写用基板に移し替えた状態で実装してもよい。転写用基板としては、可撓性基板が好ましい。可撓性基板には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。
可撓性基板を接着する接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤または両面テープ等を用いることができる。
可撓性基板へ移し替えると、薄膜集積回路の破壊強度を高めることができる。また、絶縁基板上に形成された薄膜集積回路と比較して、軽量化、薄膜化を達せいでき、可撓性を高めることができる。
また、剥離された基板は再利用することができる。その結果、半導体装置の作製において、石英基板等を用いた場合であっても低コスト化を達成することができる。再利用する場合、剥離の工程において基板に傷が生成されないように制御するのが望ましい。しかし、傷が生成された場合であっても、有機樹脂や無機樹脂膜を塗布法や液滴吐出法によって形成し、平坦化処理を行えばよい。
このように、絶縁表面を有する基板に薄膜集積回路を形成する場合、円形のシリコンウェハからチップを取り出すシリコンウェハで作製されたチップと比較して、母体基板の形状に制約がない。そのため、薄膜集積回路の生産性を高め、大量生産を行うことができる。さらに、絶縁基板を再利用することができるため、コストを削減することができる。
なお、本実施例は上記の実施の形態と自由に組み合わせて行うことができる。
本実施の形態では、上記実施の形態または実施例とは異なる形態に関して図22、23を用いて説明する。
図22(A)に示すように、基板200、剥離層201、TFT層102、保護膜209を順次形成する。なお、図22(A)は上面図を表し、E−Fの断面図が図22(B)、G−Hの断面図が図22(C)に対応している。
本実施例では、基板200上の薄膜集積回路を設ける領域109にそれぞれTFT層102を構成する絶縁膜や導電膜を選択的に形成すると同時に、開口部104の一部の領域にも同時に絶縁膜または導電膜を選択的に形成する。なお、開口部104において選択的に絶縁膜または導電膜が形成された領域を接続領域108と表記する。
なお、接続領域108はTFT層102の作製工程において同時に形成され、TFT層102同士が一体となるようにつなぎ止める機能を有していればよい。また、接続領域108は、単層構造でも積層構造でもよく、絶縁膜または導電膜によって形成されている。本実施例では、接続領域108は、第1および第2の絶縁膜202、203、ゲート絶縁膜213、層間絶縁膜206および絶縁膜208の積層構造から形成されている(図22(C))。
次に、開口部104へエッチング剤を導入し、剥離層201を完全に除去する(図23(A)〜(C))。エッチング剤としては、実施の形態で示したように、フッ化ハロゲンを含む気体または液体を使用することができる。
このとき、接続領域108の下方に位置する剥離層まで除去するように、反応時間および導入量を調整する。その結果、剥離層を完全に除去した場合に基板100とTFT層102は分離するが、接続領域108により各TFT層102は結びついているため、バラバラにならず剥離前の配列を保っている。
続いて、各TFT層102をダイシング、スクライビングまたはレーザーカット法により切断する。例えば、ガラス基板に吸収されるレーザー、例えばCO2レーザーを使用して切断することができる。その後、実施の形態1と同様に、基板200から分離したTFT層102を、そのまま物品へ実装してもよいし、別途転写用基板に移し替えた状態で実装してもよい。また、剥離された基板200は、再利用することができる。
なお、本実施の形態は上記実施の形態および実施例と自由に組み合わせて行うことができる。
本実施例では、上記実施例で示したTFT層におけるゲート電極の作製方法に関して、図19、図20を用いて説明する。
まず、上記実施例で示したように、基板200上に剥離層201を形成し、剥離層201上に絶縁膜202、203を介して半導体膜211、212を設ける。また、半導体膜211、212上には、ゲート絶縁膜213を形成する。その後、ゲート絶縁膜213上に第1の導電層901、第2の導電層902を積層して形成する。本実施例では、第1の導電層として窒化タンタル(TaN)を用い、第2の導電層としてタングステン(W)を用いて形成する。TaN膜、W膜は共にスパッタ法で形成すればよく、TaN膜はTaのターゲットを用いて窒素雰囲気中で、W膜はWのターゲットを用いて成膜すれば良い。
なお、本実施例では第1の導電層901をTaN、第2の導電層902をWとしたが、これに限定されず、第1の導電層901と第2の導電層902は共にTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。さらに、その組み合わせも適宜選択すればよい。膜厚は第1の導電層901が20〜100nm、第2の導電層902が100〜400nmの範囲で形成すれば良い。また、本実施例では、2層の積層構造としたが、1層としてもよいし、もしくは3層以上の積層構造としてもよい。
次に、フォトリソグラフィや液滴吐出法によって、第2の導電層902上に選択的にレジスト903を形成する(図19(A))。その後、O2(酸素)プラズマ処理等の公知のエッチング処理を行うことによって、レジスト903をエッチングすることによって、レジスト903を縮小させる(図19(B))。このように、縮小されたレジスト904をマスクとして第1の導電層901、第2の導電層902をエッチングすることによって、より小さい幅のゲート電極を形成することができる。つまり、通常のフォトリソグラフィや液滴吐出法等によって得られるレジスト903を用いてゲート電極を形成するより、幅が小さいゲート電極を形成することができる。このように、ゲート電極の構造を小さくすることにより、チャネル形成領域の幅が小さくなり、高速動作が可能となる。
また、図19に示したゲート電極の作製方法とは異なる場合について図20を用いて説明する。
まず、図19(A)に示したように、基板200上に剥離層201、絶縁膜202、203、半導体膜211、212、ゲート絶縁膜213、第1の導電層901、第2の導電層902を積層して形成し、選択的にレジスト903を形成する。続いて、レジスト903をマスクとして第1の導電層901、第2の導電層902をエッチングする(図20(A))。この工程により、第1の導電層901、第2の導電層902からなるゲート電極906が形成される。その後、公知のエッチング方法を用いて、ゲート電極906をエッチングする。ゲート電極906上にはレジスト903が設けられているため、ゲート電極906の側面がエッチングされ、図20(B)に示すように、ゲート電極906より幅が小さいゲート電極907を形成することができる。
本実施例に示した作製方法を用いることによって、フォトリソグラフィ法等により形成できる限界以上の微細なゲート電極を作製することが可能となる。さらに、ゲート電極を小さくすることによって、より微細な素子構造を設けることができる。そのため、同じ面積により多くの素子を造り込むことができるため、高性能な回路を形成することができる。また、従来の素子数と同様の構造で形成した場合に薄膜集積回路(ICチップ等)の小型化が可能となる。また、図19の方法と図20に示した方法を組み合わせてもよく、より微細なゲート電極を形成することができる。
なお、本実施例は、上記実施の形態または実施例と自由に組み合わせて行うことができる。
本実施例では、上記実施例とは異なるTFT層の構成に関して図24を用いて説明する。
図24は、例えば図13(C)または図22(B)等に示したTFT層102の構造に、下部電極を加えた構造である。つまり、図24に示すように半導体層211のチャネル領域が絶縁膜を介して下部電極513とゲート電極214の間に挟まれている構造となっている。
下部電極513は、金属または一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、W、Mo、Ti、Ta、Alなどを用いることができる。また、下地絶縁膜として機能する窒化珪素膜514、酸化窒化珪素膜515が設けてあるが、この材料や積層順に限定されるものではない。
このように、TFT層102の構造として下部電極を有するTFTを用いても良い。一般に、TFTのサイズが小さくなり、回路を動作させるクロック周波数が向上すると、集積回路の消費電力が増加する。従って、消費電力の増加を抑止するために、下部電極にバイアス電圧を印加する方法が有効である。このバイアス電圧を変化させることで、TFTのしきい値電圧を変化させることができる。
nチャネル型TFTの下部電極に対して負のバイアス電圧の印加は、しきい値電圧を高めリークを減少させる。一方、正のバイアス電圧の印加は、しきい値電圧を下げ、チャネルに電流が流れやすくなり、TFTはより高速化、若しくは低電圧で動作する。また、pチャネル型TFTの下部電極に対して正のバイアス電圧の印加は、しきい値電圧を高めリークを減少させる。一方、負のバイアス電圧の印加は、しきい値電圧を下げ、チャネルに電流が流れやすくなり、TFTはより高速化、若しくは低電圧で動作する。このように下部電極に印加するバイアス電圧を制御することで、集積回路の特性を大きく向上させることができる。
このバイアス電圧を使って、nチャネル型TFTとpチャネル型TFTのしきい値電圧をバランスさせることで集積回路の特性を改善することができる。このとき、消費電力を低減するために、電源電圧と下部電極に印加するバイアス電圧との両方を制御しても良い。また、回路がスタンバイモードの時は、大きく逆方向のバイアス電圧を与え、動作時についても負荷の小さいときは弱い逆方向バイアス、負荷の大きいときには、弱い順バイアス電圧を印加する。バイアス電圧の印加は制御回路を設けて、回路の動作状態若しくは負荷の状態により切り替え可能とすれば良い。このような手法で、消費電力やTFTの性能をコントロールすることで、回路の性能を最大に発揮させることができる。
なお、本実施例は、上記実施の形態または実施例と自由に組み合わせて行うことができる。
本実施例では、上記実施の形態または実施例で示した薄膜集積回路を有する半導体装置をICチップ(無線タグ、RFID(Radio frequency identification)タグ、ICタグ、IDチップ等の無線でデータの送受信が可能な半導体装置)として利用する場合について説明する。
ICチップは、大きく分けると、アンテナが実装されている非接触型ICチップ(無線タグとも呼ばれる)と、アンテナは実装せずに外部電源と接続する端子を形成した接触型ICチップと、非接触型および接触型とを混在したハイブリッド型ICチップがある。
上記実施の形態または実施例で示した薄膜集積回路を有する半導体装置を接触型ICチップとして用いる場合、剥離した薄膜集積回路をそのまま物品に実装することにより利用することができる。
一方、薄膜集積回路を非接触型ICチップまたはハイブリッド型ICチップとして用いる際には、集積回路にアンテナを実装して利用することが好ましい。アンテナを実装した場合のICチップの断面図の一例を図25に示す。なお、図25に示す断面図は、基板からICチップを剥離する前の状態を表している。
図25(A)は、TFT層102上にアンテナ232を直接形成した場合のICチップの断面図を示している。上記実施例で示したように、配線207a〜207cまで形成した後、配線207a〜207cを覆って第2の層間絶縁膜231を形成する。第2の層間絶縁膜231としては、上記実施例で層間絶縁膜206の材料として示した材料のいずれかを用いることができる。ここでは、第2の層間絶縁膜231はシロキサン樹脂等のシロキサン材料を用いて形成する。
その後、第2の層間絶縁膜231に配線207a、207cに達するようにコンタクトホールを形成する。そして、配線207a、207cとそれぞれ電気的に接続するアンテナ232を形成する。アンテナ232の材料には、Ag、Al、Au、Cu、Pt等の導電性を有する材料を用いることができる。比較的抵抗の高いAlやAuを用いる際には配線抵抗が懸念されるが、アンテナを厚くしたり、アンテナの幅を広くすることによって配線抵抗を低減することができる。また、アンテナを積層して形成し、抵抗の低い材料で覆ってもよい。Cuのように拡散が懸念される導電性を有する材料は、アンテナの被形成面またはCuの周囲を覆うように絶縁膜を形成するとよい。
次に、アンテナ232を覆うように保護膜233を形成する。保護膜233も上記実施例で示したいずれかの材料を用いて形成することができる。
続いて、上記実施の形態または実施例で示したように、剥離層を除去してICチップを基板から剥離して取り出すことができる。また、剥離の方法は、剥離層を完全に除去して行ってもよいし、剥離層の一部分を残して除去した後に物理的に剥離を行ってもよく、実施者が適宜選択すればよい。その後、剥離したICチップを物品などに実装することによって利用することができる。
図25(B)には、アンテナ234をあらかじめ設けたアンテナ用基板235とTFT層102を接着剤等により貼り合わせた場合の断面図を示している。
貼り合わせる手段として、導電体237が分散している異方性導電体236がある。異方性導電体236は、ICチップの接続端子238およびアンテナ234の接続端子が設けられた領域239では、当該導電体が各接続領域端子の厚みにより圧着されるため、導通をとることができる。その他の領域では、導電体が十分な間隔を保っているため、電気的に接続されることはない。なお、異方性導電体の他に、超音波接着剤、紫外線硬化樹脂または両面テープ等を用いて貼り合わせてもよい。
また、図25と異なる構成に関して図26に示す。
図26(A)は、TFT層102上にアンテナ232を直接形成した場合のICチップの断面図を示している。上記実施例で示したように、配線207a〜207cまで同様に形成した後、配線207a〜207cを覆って第2の層間絶縁膜231を形成する。
第2の層間絶縁膜231としては、上記実施例で層間絶縁膜206の材料として示したものと同様の材料を用いることができ、層間絶縁膜206と同じ材料で形成してもよい。ここでは、第2の層間絶縁膜231はシロキサン樹脂等のシロキサン材料を用いて形成する。
その後、第2の層間絶縁膜231に配線207a、207cに達するようにコンタクトホールを形成する。そして、配線207a、207cとそれぞれ電気的に接続するアンテナ232を形成する。アンテナ232の材料には、Ag、Al、Au、Cu、Pt等の導電性を有する材料を用いることができる。比較的抵抗の高いAlやAuを用いる際には配線抵抗が懸念されるが、アンテナを厚くしたり、アンテナの幅を広くすることによって配線抵抗を低減することができる。また、アンテナを積層して形成し、抵抗の低い材料で覆ってもよい。Cuのように拡散が懸念される導電性を有する材料は、アンテナの被形成面またはCuの周囲を覆うように絶縁膜を形成するとよい。
次に、アンテナ232を覆うように保護膜233を形成する。保護膜233も上記実施例で示した材料のいずれかを用いて形成することができる。
続いて、上記実施の形態または実施例で示したように、剥離層を除去してICチップを基板から剥離して取り出すことができる。また、剥離の方法は、剥離層を完全に除去して行ってもよいし、剥離層の一部分を残して除去した後に物理的に剥離を行ってもよく、実施者が適宜選択すればよい。その後、剥離したICチップを物品などに実装することによって利用することができる。
図26(B)には、アンテナ234をあらかじめ設けたアンテナ用基板235とTFT層102を接着剤等により貼り合わせた場合の断面図を示している。
貼り合わせる手段として、導電体237が分散している異方性導電体236がある。異方性導電体236は、ICチップの接続端子238およびアンテナ234の接続端子が設けられた領域239では、当該導電体が各接続領域端子の厚みにより圧着されるため、導通をとることができる。その他の領域では、導電体が十分な間隔を保っているため、電気的に接続されることはない。なお、異方性導電体の他に、超音波接着剤、紫外線硬化樹脂または両面テープ等を用いて貼り合わせてもよい。
なお、基板から剥離した場合にICチップが応力等によって反ってしまう恐れがある場合は、アンテナ用基板234の上に保護膜を形成することが好ましい。その後、基板から分離したICチップを、そのまま物品へ実装するか、または別途転写用基板に移し替えた状態で実装することによって利用することができる。
また、本実施例で示したICチップは、シリコン基板を用いて作成するのではなく絶縁基板上に形成された薄膜集積回路を用いるため、円形のシリコン基板から形成されたチップと比較して、母体基板形状に制約がない。そのため、ICチップのコストを削減することができる。本実施例のICチップは、シリコン基板からなるチップと異なり、0.2μm以下、代表的には40nm〜170nm、好ましくは50nm〜150nmの膜厚の半導体膜を能動領域として用いているため非常に薄型となる。その結果、物品へ実装しても半導体装置の存在が認識しづらく、偽造等の改ざん防止につながる。
また、本実施例で示したICチップは、シリコン基板からなるチップと比較して電波吸収の心配がなく、高感度な信号の受信を行うことができる。さらにシリコン基板を有さない薄膜集積回路は透光性を有する。その結果、様々な物品に応用することができ、例えば物品の印字面に実装しても、デザイン性を損ねることがない。
なお、本実施例は、上記実施の形態または実施例と自由に組み合わせて行うことができる。
本実施例では、本発明の剥離方法を用いて作製されるICチップの構成について説明する。
図27(A)に、ICチップの一形態を斜視図で示す。920は集積回路、921はアンテナに相当し、アンテナ921は集積回路920に電気的に接続されている。922は基板、923はカバー材に相当し、集積回路920及びアンテナ921は、基板922とカバー材923の間に挟まれている。
次に図27(B)に、図27(A)に示したICチップの、機能的な構成の一形態をブロック図で示す。
図27(B)において、900はアンテナ、901は集積回路に相当する。また903は、アンテナ900の両端子間に形成される容量に相当する。集積回路901は、復調回路909、変調回路904、整流回路905、マイクロプロセッサ906、メモリ907、負荷変調をアンテナ900に与えるためのスイッチ908を有している。なおメモリ907は1つに限定されず、複数であっても良く、SRAM、フラッシュメモリ、ROMまたはFeRAMなどを用いることができる。
リーダ/ライタから電波として送られてきた信号は、アンテナ900において電磁誘導により交流の電気信号に変換される。復調回路909では該交流の電気信号を復調し、後段のマイクロプロセッサ906に送信する。また整流回路905では、交流の電気信号を用いて電源電圧を生成し、後段のマイクロプロセッサ906に供給する。マイクロプロセッサ906では、入力された信号に従って各種演算処理を行なう。メモリ907にはマイクロプロセッサ906において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。
そしてマイクロプロセッサ906から変調回路904にデータが送られると、変調回路904はスイッチ908を制御し、該データに従ってアンテナ900に負荷変調を加えることができる。リーダ/ライタは、アンテナ900に加えられた負荷変調を電波で受け取ることで、結果的にマイクロプロセッサ906からのデータを読み取ることができる。
なおICチップは、必ずしもマイクロプロセッサ906を有している必要はない。また信号の伝送方式は、図27(B)に示したような電磁誘導方式に限定されず、マイクロ波方式やその他の伝送方式を用いても良い。
このようにアンテナを有するICチップは、外部機器(リーダ/ライタ)とデータのやり取りが可能であるため、無線メモリや無線プロセッサとして利用することができる。
本実施例は、上記実施の形態または実施例と自由に組み合わせて行うことができる。
本実施例では、基板に設けた薄膜集積回路を剥離および封止が可能な装置(例えば、ラミネート装置)を用いて剥離・封止を行う場合に関して、図面を用いて具体的に説明する。
図28に示すように、本実施例で示すラミネート装置は、薄膜集積回路13が複数設けられた基板12を搬送する搬送手段11と、第1のシート材18が巻き付けられた第1の供給用ロール14と、基板12から薄膜集積回路13を第1のシート材18に接着させて剥離するローラー16を備えた第1の剥離手段51と、第2のシート材19が巻き付けられた第2の供給用ロール15と、第1のシート材18から薄膜集積回路13を第2のシート材19に接着させて剥離するローラー24、28を備えた第2の剥離手段52と、第1のシート材18を回収する回収用ロール21と、第3のシート材23を供給する第3の供給用ロール22と、薄膜集積回路13を第2のシート材19と第3のシート材23により封止する封止機構17(ラミネート手段)と、封止された薄膜集積回路13を巻き取る回収用ロール20とを有する。
図28に示す装置では、まず第1の供給用ロール14から供給された第1のシート材18がローラー16を備えた第1の剥離手段51によって、搬送手段11により搬送される基板12上の薄膜集積回路13に接着し、基板12から薄膜集積回路13を剥離する。その後、剥離された薄膜集積回路13は、第1のシート材18に接着されてローラー28の方向に流れていく。また、第2の供給用ロール15から供給される第2のシート材19がローラー24の方向に流れていく。
そして、第2のシート材19がローラー24、28を備えた第2の剥離手段52によって、第1のシート材18に接着されて搬送されてきた薄膜集積回路13の他方の面に接着し、第1のシート材18から薄膜集積回路13を剥離する。なお、第2の剥離手段は、第1のシート材18に接着された薄膜集積回路を第2のシート材19に接着する際に、加圧処理と加熱処理の一方または両方を行う。その後、剥離された薄膜集積回路13は、第2のシート材19に接着されて封止機構17の方向に流れていく。また、第3の供給用ロール22から供給される第3のシート材23が封止機構17の方向に流れていく。
封止機構17では、第3のシート材23に、第2のシート材に接着されて搬送されてきた薄膜集積回路13の他方の面(第2のシート材19が接着した面と反対側の面)を接着させると共に、加圧処理と加熱処理の一方または両方を行う。その後、封止された薄膜集積回路13は、回収用ロール20の方向に流れていき、回収用ロール20に巻き付いていく。
図28で示したラミネート装置は、上記したように、第1のシート材18は、第1の供給用ロールから供給され、第1の剥離手段が含むローラー16、ローラー28の順に流れて、回収用ロール21に回収される。また、第1の供給用ロール14とローラー16とローラー28は同じ方向に回転する。第2のシート材19は第2の供給用ロール15から供給され、第2の剥離手段が含むローラー24、封止機構17が含むローラー25の順に流れて回収用ロール20に回収される。また、第2の供給用ロール15とローラー24とローラー25は同じ方向に回転する。第3のシート材23は第3の供給用ロール22から供給され、封止機構17が含むローラー26を流れた後に回収用ロール20に回収される。また、第3の供給用ロール22とローラー26は同じ方向に回転する。
搬送手段11は、薄膜集積回路13が複数設けられた基板12を搬送するものであり、図28ではローラー27を具備し、当該ローラー27が回転することで、基板12が搬送される。なお、搬送手段11は基板12を搬送できるものならどのような構成でもよく、例えばベルトコンベア、複数のローラーまたはロボットアーム等を用いてもよい。ロボットアームは、基板12をそのまま搬送したり、基板12がもうけられたステージを搬送する。また、搬送手段11は、第1のシート材18が移動する速度に合わせて、所定の速度で基板12を搬送する。
第1の供給用ロール14、第2の供給用ロール15、第3の供給用ロール22にはそれぞれ、第1のシート材18、第2のシート材19、第3のシート材23が巻き付けられている。第1の供給用ロール14を所定の速度で回転することによって、第2の剥離手段が含むローラー28に向かって第1のシート材を所定の速度で流し、第2の供給用ロール15および第3の供給用ロール22をそれぞれ所定の速度で回転することによって、封止機構17に向かって第2のシート材19、第3のシート材23をそれぞれ所定の速度で流す。なお、第1の供給用ロール14、第2の供給用ロール15、第3の供給用ロール22は、円柱状であり、樹脂材料、金属材料またはゴム材料等からなる。
第1のシート材18は、可撓性のフィルムからなっており、少なくとも一方の面に粘着剤を有する面が設けてある。具体的には、ポリエステル等の基材として用いるベースフィルム上に粘着剤が設けてある。粘着剤としては、アクリル樹脂等を含んだ樹脂材料または合成ゴム材料からなる材料を用いることができる。また、第1のシート材18には粘着力が弱いフィルム(粘着力が、好ましくは0.01N〜0.5N、より好ましくは0.05N〜0.35N)を用いるのが好ましい。これは、基盤に設けられた薄膜集積回路を第1のシート材に接着した後に、再度、第2のシート材に薄膜集積回路を接着させるためである。接着剤の厚さは、1μm〜100μm、好ましくは1μm〜30μmにすることができる。また、ベースフィルムとしては、ポリエステル等のフィルムを用いて10μm〜1mmで形成すると加工時に扱いやすく好ましい。
粘着層の表面がセパレーターで保護されている場合は、使用する時に図13に示すようにセパレーター回収ロール30を設け、使用時にセパレーター29を除去すればよい。また、基材として用いたベースフィルム上に帯電防止処理が施されたものを用いることもできる。セパレーターはポリエステル等のフィルムや紙等からなるが、ポリエチレンテレフタレート等のフィルムで形成されている場合は、加工時に紙粉などが生じないため好ましい。
第2のシート材19と第3のシート材23は、可撓性のフィルムからなっており、例えばラミネートフィルムや繊維質な材料からなる紙などに相当する。ラミネートフィルムは、ラミネート処理に用いることができるフィルム全般を指し、ポリプロピレン、ポリスチレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、メタクリル酸メチル、ナイロン、ポリカーボネート等の材料からなり、その表面にエンボス加工等の加工処理が施されていてもよい。
また、本実施の形態では、ホットメルト接着剤を用いて薄膜集積回路の封止を行うのが好ましい。ホットメルト接着材は、水や溶剤を含まず、室温では固体で不揮発性の熱可塑性材料からなり、溶融状態で塗布し冷却することにより物と物を接着する化学物質である。また、接着時間が短く、無公害、安全で衛生的、省エネルギーであり、低コストであるといった利点を有する。
ホットメルト接着剤は常温で固体であるため、あらかじめフィルム状、繊維状に加工したもの、またはポリエステル等のベースフィルム上にあらかじめ接着層を形成してフィルム状にしたものを用いることができる。ここでは、ポリエチレンテレフタレートからなるベースフィルム上にホットメルトフィルムを形成したシート材を用いる。ホットメルトフィルムは、ベースフィルムよりも軟化点の低い樹脂からなっており、加熱することによってホットメルとフィルムのみが溶融してゴム状になり接着し、冷却すると硬化する。また、ホットメルとフィルムとして、例えばエチレン・酢酸ビニル共重合体(EVA)系、ポリエステル系、ポリアミド系、熱可塑性エラストマー系、ポリオレフィン系等を主成分としたフィルムを用いることができる。
また、第2のシート材19と第3のシート材23の一方または両方は、一方の面に接着面を有していてもよい。接着面は、熱硬化樹脂性樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、光硬化型接着剤、湿気硬化型接着剤、樹脂添加剤等の接着剤を塗布したものを用いることができる。
また、第2のシート材19と第3のシート材23の一方または両方は、透光性を有していてもよい。また、第2のシート材19と第3のシート材23の一方または両方に、封止する薄膜集積回路13を保護するために、静電気をチャージすることでその表面を導電性材料によりコーティングしてもよい。また、第2のシート材19と第3のシート材23の一方または両方に、保護膜として炭素を主成分とする薄膜(ダイヤモンドライクカーボン膜)や、インジウム錫酸化物(ITO)等の導電性材料によりコーティングしてもよい。
第1の剥離手段51は、少なくともローラー16を備え、薄膜集積回路13の一方の面を、第1のシート材18の一方の面に接着させて、基板12から薄膜集積回路13を剥離する。ローラー16が回転することによって、薄膜集積回路13が第1のシート材18に接着し、基板12から薄膜集積回路13が剥離される。従って、ローラー16は、薄膜集積回路13が設けられた側の基板12と対向するように設けられる。また、ローラー16は円柱状であり、樹脂材料、金属材料またはゴム材料等からなり、好ましくは柔らかい材料からなる。
第2の剥離手段52は、少なくとも対向するローラー24、28を備え、第1のシート材18に接着した薄膜集積回路13を、第2のシート材19の一方の面に接着させて、第1のシート材18から薄膜集積回路13を剥離する。このとき、第2の供給用ロール15からローラー24に向かって流れる第2のシート材19に、薄膜集積回路を接着させると共に、ローラー24とローラー28の間を通過する際に、ローラー24とローラー28の一方または両方を用いて、加圧処理と加熱処理の一方または両方を行う。
この処理を行うことによって、第1のシート材18に接着された薄膜集積回路13が第2のシート材19に接着する。加熱処理の方法としては、熱エネルギーを加えることができればどのような方法でもよく、例えばオーブン、電熱線のヒータ、オイル等の温媒、ホットスタンプ、サーマルヘッド、レーザー光、赤外線フラッシュ、熱ペン等を適宜選択して用いることができる。また、ローラー24とローラー28は円柱状であり、樹脂材料、金属材料またはゴム材料等からなり、好ましくは柔らかい材料からなる。
封止機構17は、一方の面が第2のシート材19に接着した薄膜集積回路13が流れてくると、当該薄膜集積回路13の他方の面に第3のシート材23を接着させると共に、薄膜集積回路13を第2のシート材19と第3のシート材23により封止する。また、封止機構17は、互いに対向して設けられたローラー25とローラー26を有する。そして、第3の供給ロール22からローラー26に向かって流れる第3のシート材23に、薄膜集積回路13の他方の面を接着させると共に、ローラー25とローラー26の間を通過する際に、ローラー25とローラー26を用いて、加圧処理と加熱処理の一方または両方を行う。この処理を行うことによって、薄膜集積回路13は、第2のシート材19と第3のシート材23によって封止される。
封止機構17を構成するローラー25、26の一方または両方は、加熱手段を有する。加熱手段は、例えば、オーブン、電熱線のヒータ、オイル等の温媒、ホットスタンプ、サーマルヘッド、レーザー光、赤外線フラッシュ、熱ペン等を用いることができる。また、ローラー25とローラー26は、ローラー24と第2の供給用ロール15と第3の供給用ロール22の回転する速度に合わせて、所定の速度で回転する。また、ローラー25とローラー26は円柱状であり、樹脂材料、金属材料またはゴム材料等からなり、好ましくは柔らかい材料からなる。
回収用ロール20は、第2のシート材19と第3のシート材23により封止された薄膜集積回路13を巻き取ることで回収するロールである。回収用ロール20は、ローラー25とローラー26の回転する速度に合わせて、所定の速度で回転する。また、回収用ロール20は、円柱状であり、樹脂材料、金属材料またはゴム材料等からなり、好ましくは柔らかい材料からなる。
このように、図28に示したラミネート装置によると、第1〜第3の供給用ロール14、15、21、ローラー16、ローラー24、28、ローラー25、26および回収用ロール20が回転することで、基板12上に設けられた複数の薄膜集積回路13を連続的に剥離・封止・回収することができる。
以上のように、本実施例で示したラミネート装置は、基板に設けられた薄膜集積回路の剥離・封止を連続して行うことができる。そのため、例えば、図12(A)に示した状態の薄膜集積回路を、図28に示したラミネート装置を用いることによって剥離・封止・回収を効率的に行うことができるため、量産性が高く、製造効率を向上させることができる。
なお、本実施例は上記実施の形態または実施例と自由に組み合わせて行うことができる。
本実施の形態では、上記実施の形態または実施例で示した薄膜集積回路の用途に関して説明する。基板から剥離した薄膜集積回路はICチップとして利用することができ、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類(運転免許証や住民票等、図29(A)参照)、包装用容器類(包装紙やボトル等、図29(B)参照)、DVDソフトやCDやビデオテープ等の記録媒体(図29(C)参照)、車やバイクや自転車等の乗り物類(図29(D)参照)、鞄や眼鏡等の身の回り品(図29(E)参照)、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビまたはテレビ受像器とも呼ぶ)および携帯電話機等を指す。
なお、ICチップは、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にICチップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にICチップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にICチップを設けることにより、偽造や盗難を防止することができる。
また、ICチップを物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、図30に示すように、表示部270を含む携帯端末の側面にリーダ/ライタ271を設け、品物273の側面にICチップ272を設ける場合を考える(図30(A))。この場合、リーダ/ライタ271にICチップ272をかざすと、表示部270に品物273の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダ/ライタ274を設ける場合、品物276の検品を簡単に行うことができる(図30(B))。
本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の剥離方法を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の薄膜集積回路の断面図。 本発明の薄膜集積回路の断面図。 本発明の半導体装置の作製装置を示す図。 本発明の薄膜集積回路の断面図。 本発明の薄膜集積回路の断面図。 本発明の薄膜集積回路の断面図。 本発明の半導体装置の断面を示す図。 本発明の半導体装置の断面を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の作製装置を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の写真を示す図。

Claims (22)

  1. 基板上に金属を含む剥離層を形成し、
    前記剥離層上に複数の薄膜集積回路を形成し、
    前記複数の薄膜集積回路の上面および側面をそれぞれ樹脂膜で覆い、
    エッチング剤を用いることにより、前記剥離層を除去し、
    前記基板と前記複数の薄膜集積回路とを剥離することを特徴とする薄膜集積回路の剥離方法。
  2. 基板上に金属を含む剥離層を形成し、
    前記剥離層上に複数の薄膜集積回路を形成し、
    前記複数の薄膜集積回路の上面および側面をそれぞれ樹脂膜で覆い、
    エッチング剤を用いることにより、前記薄膜集積回路の下方に位置する前記剥離層の少なくとも一部を残して除去し、
    前記一部の剥離層によって接着された前記基板と前記複数の薄膜集積回路とを剥離することを特徴とする薄膜集積回路の剥離方法。
  3. 基板上に金属を含む剥離層を形成し、
    前記剥離層の一部を選択的に除去して前記剥離層に複数の開口部を形成し、
    前記剥離層上および前記複数の開口部に薄膜集積回路を形成し、
    前記薄膜集積回路上に樹脂膜を形成し、
    エッチング剤を用いて前記剥離層を除去することによって、前記複数の開口部において前記基板と前記薄膜集積回路とが接着している状態とし、
    前記基板と前記薄膜集積回路とを剥離することを特徴とする薄膜集積回路の剥離方法。
  4. 基板上に金属を含んだ膜からなる剥離層を形成し、
    前記剥離層上に薄膜集積回路を形成し、
    前記薄膜集積回路上に少なくとも表面の一部に凸部を有する樹脂膜を形成し、
    エッチング剤を用いることにより、前記樹脂膜の凸部の下方に位置する前記剥離層の少なくとも一部を残して除去し、
    前記一部の剥離層によって接着された前記基板と前記薄膜集積回路とを剥離することを特徴とする薄膜集積回路の剥離方法。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記剥離層は、タングステン(W)、モリブデン(Mo)、ニオブ(Nb)またはチタン(Ti)を含んだ金属膜で形成することを特徴とする薄膜集積回路の剥離方法。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記金属膜は、表面に金属酸化物が形成されていることを特徴とする薄膜集積回路の剥離方法。
  7. 請求項1乃至請求項5のいずれか一項において、
    前記剥離層は、W上にWOxを含む膜、Mo上にMoOxを含む膜、Nb上にNbOxを含む膜またはTi上にTiOxを含む膜(X=2〜3)で形成されていることを特徴とする薄膜集積回路の剥離方法。
  8. 請求項1乃至請求項7のいずれか一項において、
    前記エッチング剤として、フッ化ハロゲンを含む液体または気体を用いることを特徴とする薄膜集積回路の剥離方法。
  9. 請求項8において、
    前記フッ化ハロゲンを含む液体または気体として、三フッ化塩素(ClF3)を用いることを特徴とする薄膜集積回路の剥離方法。
  10. 請求項1乃至請求項9のいずれか一項において、
    前記樹脂膜として、エポキシ樹脂を用いることを特徴とする薄膜集積回路の剥離方法。
  11. 請求項1乃至請求項10のいずれか一項において、
    前記基板として、ガラス基板または石英基板を用いることを特徴とする薄膜集積回路の剥離方法。
  12. 基板上に金属を含む剥離層を形成し、
    前記剥離層上に複数の薄膜集積回路を形成し、
    前記複数の薄膜集積回路の上面および側面をそれぞれ樹脂膜で覆い、
    エッチング剤を用いることにより、前記剥離層を除去し、
    前記基板と前記複数の薄膜集積回路とを剥離し、
    前記剥離した複数の薄膜集積回路を可撓性基板へ固着することを特徴とする半導体装置の作製方法。
  13. 基板上に金属を含む剥離層を形成し、
    前記剥離層上に複数の薄膜集積回路を形成し、
    前記複数の薄膜集積回路の上面および側面をそれぞれ樹脂膜で覆い、
    エッチング剤を用いることにより、前記薄膜集積回路の下方に位置する前記剥離層の少なくとも一部を残して除去し、
    前記一部の剥離層によって接着された前記基板と前記複数の薄膜集積回路とを剥離し、
    前記剥離した複数の薄膜集積回路を可撓性基板へ固着することを特徴とする半導体装置の作製方法。
  14. 基板上に金属を含む剥離層を形成し、
    前記剥離層の一部を選択的に除去して前記剥離層に複数の開口領域を形成し、
    前記剥離層上および前記開口領域に薄膜集積回路を形成し、
    前記薄膜集積回路上に樹脂膜を形成し、
    エッチング剤を用いて前記剥離層を除去することによって、前記複数の開口部において前記基板と前記薄膜集積回路とが接着している状態とし、
    前記基板と前記薄膜集積回路とを剥離し、
    前記剥離した薄膜集積回路を可撓性基板へ固着することを特徴とする半導体装置の作製方法。
  15. 基板上に金属を含む剥離層を形成し、
    前記剥離層上に薄膜集積回路を形成し、
    前記薄膜集積回路上に少なくとも表面の一部に凸部を有する樹脂膜を形成し、
    エッチング剤を用いることにより、前記樹脂膜の凸部の下方に位置する前記剥離層の少なくとも一部を残して除去し、
    前記一部の剥離層によって接着された前記基板と前記薄膜集積回路とを剥離し、
    前記剥離した薄膜集積回路を可撓性基板へ固着することを特徴とする半導体装置の作製方法。
  16. 請求項12乃至請求項15のいずれか一項において、
    前記剥離層は、タングステン(W)、モリブデン(Mo)、ニオブ(Nb)またはチタン(Ti)を含んだ金属膜で形成することを特徴とする半導体装置の作製方法。
  17. 請求項12乃至請求項16のいずれか一項において、
    前記金属膜は、表面に金属酸化物が形成されていることを特徴とする半導体装置の作製方法。
  18. 請求項12乃至請求項17のいずれか一項において、
    前記剥離層は、W上にWOxを含む膜、Mo上にMoOxを含む膜、Nb上にNbOxを含む膜またはTi上にTiOxを含む膜(X=2〜3)で形成されていることを特徴とする半導体装置の作製方法。
  19. 請求項12乃至請求項17のいずれか一項において、
    前記エッチング剤として、フッ化ハロゲンを含む液体または気体を用いることを特徴とする半導体装置の作製方法。
  20. 請求項19において、
    前記フッ化ハロゲンを含む液体または気体として、三フッ化塩素(ClF3)を用いることを特徴とする半導体装置の作製方法。
  21. 請求項12乃至請求項20のいずれか一項において、
    前記樹脂膜として、エポキシ樹脂を用いることを特徴とする半導体装置の作製方法。
  22. 請求項12乃至請求項21のいずれか一項において、
    前記基板として、ガラス基板または石英基板を用いることを特徴とする半導体装置の作製方法。





JP2005220262A 2004-07-30 2005-07-29 薄膜集積回路の剥離方法および半導体装置の作製方法 Expired - Fee Related JP5041686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005220262A JP5041686B2 (ja) 2004-07-30 2005-07-29 薄膜集積回路の剥離方法および半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004224803 2004-07-30
JP2004224762 2004-07-30
JP2004224803 2004-07-30
JP2004224762 2004-07-30
JP2005220262A JP5041686B2 (ja) 2004-07-30 2005-07-29 薄膜集積回路の剥離方法および半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006066906A true JP2006066906A (ja) 2006-03-09
JP2006066906A5 JP2006066906A5 (ja) 2008-08-07
JP5041686B2 JP5041686B2 (ja) 2012-10-03

Family

ID=36113046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005220262A Expired - Fee Related JP5041686B2 (ja) 2004-07-30 2005-07-29 薄膜集積回路の剥離方法および半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5041686B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007280372A (ja) 2006-03-15 2007-10-25 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置を具備するidラベル、idタグ、idカード
JP2008211191A (ja) * 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008270784A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010050484A (ja) * 2006-09-29 2010-03-04 Semiconductor Energy Lab Co Ltd 剥離装置
JP2010118638A (ja) * 2008-11-13 2010-05-27 Samsung Electro-Mechanics Co Ltd 薄膜素子の製造方法
JP2011181591A (ja) * 2010-02-26 2011-09-15 Sumitomo Chemical Co Ltd 薄膜半導体装置、薄膜半導体製造装置及び薄膜半導体製造方法
JP2012519937A (ja) * 2009-03-04 2012-08-30 エスアールアイ インターナショナル 有機電気装置のための封入方法および誘電体層
US8582343B2 (en) 2007-02-27 2013-11-12 Fujitsu Semiconductor Limited Semiconductor storage device, semiconductor storage device manufacturing method and package resin forming method
JP2014078725A (ja) * 2006-03-15 2014-05-01 Semiconductor Energy Lab Co Ltd 半導体装置
KR20150013106A (ko) * 2006-09-29 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
WO2016031762A1 (ja) * 2014-08-26 2016-03-03 株式会社ニコン デバイス製造方法および転写基板
JP2016165013A (ja) * 2011-05-27 2016-09-08 エムシー10 インコーポレイテッドMc10,Inc. 電子的、光学的、且つ/又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法
CN108109950A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
JP2018205750A (ja) * 2012-04-05 2018-12-27 三星ディスプレイ株式會社Samsung Display Co.,Ltd. フィルム型ディスプレイ基板の製造方法およびフィルム型ディスプレイ基板製造用工程フィルム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496165B1 (en) 2015-07-09 2016-11-15 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2002353235A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
EP1434263A2 (en) * 2002-12-27 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Separating method for a layer that is to be transferred
JP2004214281A (ja) * 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、剥離方法並びに転写方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2002353235A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
EP1434263A2 (en) * 2002-12-27 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Separating method for a layer that is to be transferred
JP2004214281A (ja) * 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、剥離方法並びに転写方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078725A (ja) * 2006-03-15 2014-05-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007280372A (ja) 2006-03-15 2007-10-25 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置を具備するidラベル、idタグ、idカード
US9472429B2 (en) 2006-09-29 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010050484A (ja) * 2006-09-29 2010-03-04 Semiconductor Energy Lab Co Ltd 剥離装置
KR20180034362A (ko) * 2006-09-29 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US9570329B2 (en) 2006-09-29 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US9087931B2 (en) 2006-09-29 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US9397126B2 (en) 2006-09-29 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US10134784B2 (en) 2006-09-29 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US8889438B2 (en) 2006-09-29 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
KR101589950B1 (ko) * 2006-09-29 2016-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR20150013106A (ko) * 2006-09-29 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR101955913B1 (ko) * 2006-09-29 2019-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR101513008B1 (ko) * 2006-09-29 2015-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US9054141B2 (en) 2006-09-29 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9184221B2 (en) 2007-02-02 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8994060B2 (en) 2007-02-02 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2008211191A (ja) * 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8921125B2 (en) 2007-02-27 2014-12-30 Fujitsu Semiconductor Limited Method of making ferroelectric memory device with barrier layer and novolac resin passivation layer
US8582343B2 (en) 2007-02-27 2013-11-12 Fujitsu Semiconductor Limited Semiconductor storage device, semiconductor storage device manufacturing method and package resin forming method
JP2008270784A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010118638A (ja) * 2008-11-13 2010-05-27 Samsung Electro-Mechanics Co Ltd 薄膜素子の製造方法
JP2012519937A (ja) * 2009-03-04 2012-08-30 エスアールアイ インターナショナル 有機電気装置のための封入方法および誘電体層
JP2011181591A (ja) * 2010-02-26 2011-09-15 Sumitomo Chemical Co Ltd 薄膜半導体装置、薄膜半導体製造装置及び薄膜半導体製造方法
JP2017108160A (ja) * 2011-05-27 2017-06-15 エムシー10 インコーポレイテッドMc10,Inc. 電子的、光学的、且つ/又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法
JP2016165013A (ja) * 2011-05-27 2016-09-08 エムシー10 インコーポレイテッドMc10,Inc. 電子的、光学的、且つ/又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法
JP2018205750A (ja) * 2012-04-05 2018-12-27 三星ディスプレイ株式會社Samsung Display Co.,Ltd. フィルム型ディスプレイ基板の製造方法およびフィルム型ディスプレイ基板製造用工程フィルム
US11084270B2 (en) 2012-04-05 2021-08-10 Samsung Display Co., Ltd. Method of manufacturing a flexible display substrate and process film for manufacturing a flexible display substrate
US11951726B2 (en) 2012-04-05 2024-04-09 Samsung Display Co., Ltd. Method of manufacturing a flexible display substrate and process film for manufacturing a flexible display substrate
KR20170048353A (ko) * 2014-08-26 2017-05-08 가부시키가이샤 니콘 디바이스 제조 방법 및 전사 기판
WO2016031762A1 (ja) * 2014-08-26 2016-03-03 株式会社ニコン デバイス製造方法および転写基板
JP2020074364A (ja) * 2014-08-26 2020-05-14 株式会社ニコン 転写基板
KR102454094B1 (ko) 2014-08-26 2022-10-14 가부시키가이샤 니콘 디바이스 제조 방법 및 전사 기판
CN108109950A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Also Published As

Publication number Publication date
JP5041686B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
JP5041686B2 (ja) 薄膜集積回路の剥離方法および半導体装置の作製方法
US9941115B2 (en) Method for manufacturing semiconductor device
JP5072210B2 (ja) 半導体装置の作製方法
KR101254277B1 (ko) 라미네이팅 시스템, ic 시트, ic 시트 두루마리, 및ic 칩의 제조방법
JP4749074B2 (ja) Icチップの作製方法及び装置
JP5712162B2 (ja) 半導体装置
US7736964B2 (en) Semiconductor device, and method for manufacturing the same
KR101219748B1 (ko) 박막 집적회로 제작방법
US9559129B2 (en) Semiconductor device having antenna and method for manufacturing thereof
JP5008289B2 (ja) 半導体装置の作製方法、剥離方法
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
JP2006310810A (ja) 半導体装置及びその作製方法、並びに半導体装置の測定方法
JP5030388B2 (ja) 薄膜集積回路の作製方法
KR101397567B1 (ko) 반도체막의 결정화 방법 및 반도체장치의 제작방법
JP5072217B2 (ja) 半導体装置の作製方法
US11188805B2 (en) Lamination system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
JP4912900B2 (ja) 半導体装置の作製方法
JP2006121062A (ja) 半導体装置の作製方法、半導体装置及び電子機器
JP4789580B2 (ja) アンテナおよびその作製方法並びに当該アンテナを備えた半導体装置およびその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120710

R150 Certificate of patent or registration of utility model

Ref document number: 5041686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees