JP5712162B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5712162B2
JP5712162B2 JP2012105546A JP2012105546A JP5712162B2 JP 5712162 B2 JP5712162 B2 JP 5712162B2 JP 2012105546 A JP2012105546 A JP 2012105546A JP 2012105546 A JP2012105546 A JP 2012105546A JP 5712162 B2 JP5712162 B2 JP 5712162B2
Authority
JP
Japan
Prior art keywords
layer
film
peeled
substrate
separation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012105546A
Other languages
English (en)
Other versions
JP2012178591A (ja
Inventor
桑原 秀明
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012105546A priority Critical patent/JP5712162B2/ja
Publication of JP2012178591A publication Critical patent/JP2012178591A/ja
Application granted granted Critical
Publication of JP5712162B2 publication Critical patent/JP5712162B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Description

本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用
いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタは
ICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが
、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用され
ているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板
や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表
的にはフレキシブルなプラスチックフィルムの上にTFT素子を形成することが試みられ
ている。
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせ
ざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成でき
ないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や
発光素子は実現されていない。
そこで、ガラス基板上に形成した素子を基板から剥離し、他の基材、例えばプラスチッ
クフィルムなどに転写する技術が提案されている。
本出願人は、特許文献1や特許文献2に記載の剥離および転写技術を提案している。また
、本出願人は、特許文献6に記載の剥離および転写技術も提案している。
また、ICのような微小なデバイスにおいては、半導体ウェハを粘着シートに貼り付け
た状態でチップ単位に切断し、該切断された半導体素子を粘着シートからピックアップし
、ICカード等を構成する回路基板に搭載して実装することが行われている。半導体ウェ
ハを用いているため、ピックアップ時において傷ついたり、割れやすい欠点を有していた
また、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が既に
提案されている。例えば、特許文献3、特許文献4に記載された技術は、非晶質シリコン
(またはポリシリコン)からなる分離層を設け、基板を通過させてレーザー光を照射して
非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離さ
せるというものである。加えて、この技術を用いて特許文献5には被剥離層(公報では被
転写層と呼んでいる)をプラスチックフィルムに貼りつけて液晶表示装置を完成させると
いう記載もある。
しかしながら、上記方法では、透光性の高い基板を使用しており、基板を通過させ、さ
らに非晶質シリコンに含まれる水素を放出させるに十分なエネルギーを与えるため、比較
的大きなレーザー光の全面照射が望ましいとされ、被剥離層に損傷を与えてしまうという
問題がある。また、上記方法では、分離層上に素子を作製した場合、素子作製プロセスで
高温の熱処理等を行えば、分離層に含まれる水素が拡散して低減してしまい、レーザー光
を分離層に照射しても剥離が十分に行われない恐れがある。従って、分離層に含まれる水
素量を維持するため、分離層形成後のプロセスが制限されてしまう問題がある。また、上
記公報には、被剥離層への損傷を防ぐため、遮光層または反射層を設ける記載もあるが、
その場合、透過型液晶表示装置を作製することが困難である。加えて、上記方法では、大
きな面積を有する被剥離層を剥離するのは困難である。
特開平8−288522号公報 特開平8−250745号公報 特開平10−125929号公報 特開平10−125931号公報 特開平10−125930号公報 特開2003−174153
また、近年では、非接触で情報を記録し、且つ読み取りできる「非接触ICタグ」(一
般的に非接触データキャリアとも呼ぶ)が物品や商品の情報管理、物流管理等に利用する
ことが検討されている。
ICカードや非接触ICタグに用いる半導体チップの母体となる半導体ウェハは高価で
あり、大量生産には不向きである。
また、ガラス基板上に多数の電子部品素子を搭載し、個別に切断して製品とするマトリッ
クスタイプ(多数個取りタイプ)の製造方法が普及しつつある。大量生産上、大きな基板
に小さなデバイスを作製することが好ましい。
また、基板上に薄膜からなる集積回路を形成し、基板から剥離する際、集積回路に亀裂
(クラックとも呼ぶ)が生じることがあった。
そこで、本発明は、大面積のガラス基板上に薄膜からなる集積回路を形成した後、基板
から剥離を行い、接触、好ましくは非接触でデータの受信または送信が可能な微小なデバ
イスを大量に効率よく作製する方法を提供することを課題とする。特に薄膜からなる集積
回路は、非常に薄いため、搬送時に飛んでしまう恐れがあり、取り扱いが難しかった。
本発明は、分離層(剥離層とも呼ぶ)に対して少なくとも異なる2種類の方法を用いて
ダメージ(レーザ光照射によるダメージ、エッチングによるダメージ、または物理的手段
によるダメージ)を複数回与えることにより、基板から被剥離層を効率よく分離(剥離と
も呼ぶ)することを特徴としている。少なくとも異なる2種類の方法を用いてダメージを
複数回与えることにより、1つの剥離方法のみを用いて剥離するのに比べて格段に剥離し
やすくなる相乗効果が得られる。1つの剥離方法のみを用いて剥離するのに比べて格段に
剥離しやすくなるため、特に大面積基板を用いて剥離を行うのに適している。
本発明の一つは、絶縁基板上に分離層と、該分離層上に素子を含む被剥離層とを設けた
後、選択的にレーザー光を照射して、照射された領域の分離層にアブレーションを生じさ
せて経路(亀裂、孔、変質部分などからなる)を形成して第1剥離工程を行い、その経路
を利用してフッ化ハロゲンを含む気体又は液体によるエッチングによる第2剥離工程の促
進を図り、分離層の除去工程の短縮を図るものである。アブレーションさせた経路部分は
、フッ化ハロゲンを含む気体又は液体が導入されやすくなる。
アブレーションとは、照射光を吸収した部分(分離層の一部)が光化学的または熱的に
励起され、その表面や内部の原子または分子の結合が切断されて放出することを言い、主
に、分離層の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象と
して現れる。また、前記相変化によって微小な発泡状態となり、結合力が低下することも
ある。
レーザ光としては、エキシマレーザー、CO2レーザー、アルゴンレーザー等の気体レ
ーザーや、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイア
レーザなどの固体レーザーや、YAG、YVO4、YLF、YAlO3などの結晶にNd、
Tm、Hoをドープした結晶を使った固体レーザーや、半導体レーザーを用いればよく、
分離層に照射すると、気体が発生するものを用いる。或いは、レーザ光として、上記のい
ずれかを用いたレーザ光であり、分離層に照射すると、分離層を構成する物質の原子間ま
たは分子間の結合力が消失または減少するものを用いる。
また、レーザー発振の形態は、連続発振、パルス発振のいずれでもよく、レーザービー
ムの形状も線状、矩形状、円状、楕円状のいずれでもよい。また、使用する波長は、基本
波、第2高調波、第3高調波のいずれでもよく、実施者が適宜選択すればよい。また、走
査方法は、縦方向、横方向、斜め方向のいずれでもよく、さらに往復させてもよい。
従来のレーザー光照射による剥離方法は、1回の剥離工程で剥離するため、分離層の全
面に照射することが望ましく、照射されない領域がないようにレーザー光を照射するもの
であった。一方、本発明は、1回目の剥離工程でレーザー光を一部に照射すればよく、レ
ーザー光などに影響を受けやすい素子が設けられている領域を除いて照射しても2回目の
エッチングによる剥離工程で剥離を完了させるものである。
また、フッ化ハロゲンを含む気体又は液体によるエッチングによる従来の剥離方法は、
エッチングを促進するための穴を開けている。しかし、穴を開けるためのフォトリソ工程
が増加してしまい、さらに微細なデバイスにおいては穴を開ける領域には素子が配置でき
ず、集積化が困難なものとなっている。また、気体又は液体によるエッチングによる従来
の剥離方法は、エッチング終了時には基板から剥離されるため、被剥離層を固定すること
ができなかった。一方、本発明は、レーザー光の照射を行うだけでエッチングを促進する
ための経路が形成でき、レーザー光の照射領域を適宜設計することで、分離層の一部を残
存させやすくして被剥離層を固定することができる。
本明細書で開示する半導体装置の作製方法に関する発明の構成は、
第1の基板上に分離層を形成し、
前記分離層上に半導体素子を含む被剥離層を形成し、
前記分離層の一部に光を照射して前記分離層の一部における層内または界面に亀裂また
は穴を形成し、
前記亀裂または穴から前記分離層と反応する気体または液体を導入して分離層を除去し
て前記第1の基板と前記被剥離層とを分離し、
第2の基板に前記被剥離層を転置することを特徴とする半導体装置の作製方法である。
また、光の照射により、分離層またはその一部を変質(酸化、還元など)させて変質層
(酸化層など)の形成、または分離層またはその一部にエッチングレートの異なる層の形
成を行ってもよく、他の構成は、
第1の基板上に分離層を形成し、
前記分離層上に半導体素子を含む被剥離層を形成し、
前記分離層の一部に光を照射して前記分離層の一部を変質させ、
前記変質した部分から前記分離層と反応する気体または液体を進入させて分離層を除去
して前記第1の基板と前記被剥離層とを分離し、
第2の基板に前記被剥離層を転置することを特徴とする半導体装置の作製方法である。
また、本発明のもう一つは、絶縁基板上に分離層と、該分離層上に素子を含む被剥離層
とを設けた後、第1剥離工程で分離層をフッ化ハロゲンを含む気体又は液体によるエッチ
ングによって選択的に除去し、残存した分離層で固定させておき、第2剥離工程としてレ
ーザー光の照射によるアブレーションを行い、基板から被剥離層を剥離してもよい。
また、他の発明の構成は、
第1の基板上に分離層を形成し、
前記分離層上に半導体素子を含む被剥離層を形成し、
前記分離層に前記分離層と反応する気体または液体を曝して少なくとも分離層の一部を
残して除去し、
前記分離層の一部に光を照射して前記第1の基板と前記被剥離層とを分離し、
第2の基板に前記被剥離層を転置することを特徴とする半導体装置の作製方法である。
また、基板の裏面側からレーザ光を照射してもよく、基板を裏返しておき、裏面側から
レーザー光を照射することで基板から剥離させたデバイスを落下させることができる。
また、他の発明の構成は、
第1の基板上に分離層を形成し、
前記分離層上に半導体素子を含む被剥離層を形成し、
前記分離層に前記分離層と反応する気体または液体を曝して少なくとも分離層の一部を
残して除去し、
前記第1の基板の被剥離層が設けられている面を下に向け、第1の基板と対向する下方
の位置に第2の基板を配置し、
前記第1の基板の裏面側から前記分離層の一部に光を照射して前記第1の基板と前記被
剥離層とを分離して、前記被剥離層を前記第2の基板上に落下させて第2の基板に前記被
剥離層を転置することを特徴とする半導体装置の作製方法である。
また、本発明のもう一つは、絶縁基板上に分離層と、該分離層上に素子を含む被剥離層
とを設けた後、第1剥離工程として、素子が設けられている領域以外、即ち素子の回りに
レーザー光を照射して、照射された領域の分離層にアブレーションを生じさせて経路(亀
裂、孔、変質部分などからなる)を形成し、その後、第2剥離工程として、経路で囲まれ
た部分を物理的手段で剥離をするものである。
また、他の発明の構成は、
第1の基板上に分離層を形成し、
前記分離層上に半導体素子を含む被剥離層を形成し、
前記半導体素子の周辺に光を照射して前記分離層の一部における層内または界面に亀裂
または穴を形成し、
前記半導体素子と重なる一部の分離層によって固定された前記第1の基板と被剥離層と
を物理的手段を用いて剥離しと、
第2の基板に前記被剥離層を転置することを特徴とする半導体装置の作製方法である。
上記構成において、物理的手段を用いて剥離するため、前記分離層は、W上にWOX
含む膜、Mo上にMoOXを含む膜、Nb上にNbOXを含む膜、Ti上にTiOXを含む
膜で形成されていることを特徴の一つとしている。
また、剥離する際、チャック爪などでつまみやすい箇所を設けることが好ましい。分離
層上に被剥離層が設けられた基板における四隅のうち、一つの角部にレーザ光を照射させ
て意図的に被剥離層を反らせて、つまみやすい箇所を設け、その箇所をチャック爪による
物理的手段で他角方向へ引っ張る。基板の辺に対して斜めの方向に剥離させる。
また、本発明のもう一つは、絶縁基板上に分離層と、該分離層上に素子を含む被剥離層
とを設けた後、第1剥離工程として素子が設けられている領域以外、即ち素子の回りにレ
ーザー光を照射して、照射された領域の分離層にアブレーションを生じさせて経路(亀裂
、孔、変質部分などからなる)を形成する。その後、第2剥離工程として、一つの角部だ
けを剥離するため、エッチャントに浸けて分離層を部分的に除去して意図的に被剥離層の
一つの角部を反らせる。そうすることによって、つまみやすい箇所を設けてもよい。その
後、第3剥離工程として、一つの角部だけ剥離させた所を物理的手段で剥離していき、経
路で囲まれた部分も剥離をする。この場合においては、異なる3種類の方法を用いて剥離
を行っている。
分離層は、剥離工程に用いる気体または液体で分解または溶解が可能な材料とする。ま
た、分離層は、照射する光(レーザ光、ハロゲンランプからの光など)を吸収し、その層
内および/または界面において剥離(以下、「層内剥離」、「界面剥離」とも呼ぶ)を生
じるような性質を有するものであり、好ましくは、光の照射により、分離層を構成する物
質の原子間または分子間の結合力が消失または減少すること、或いは、アブレーションを
生ぜしめることにより層内剥離および/または界面剥離に至るものを用いる。また、光の
照射により、分離層またはその一部を変質(酸化、還元など)させて変質層(酸化層など
)の形成、または分離層またはその一部にエッチングレートの異なる層の形成が可能な材
料を用いる。
さらに、光の照射により、分離層から気体が放出され、分離効果が発現される場合もある
。すなわち、分離層に含有されていた成分が気体となって放出される場合と、分離層が光
を吸収して一瞬に気体となり、その蒸気が放出され、分離に寄与する場合とがある。
このような分離層の組成としては、例えば次のようなものが挙げられる。
分離層の組成の一例としては、半導体材料、代表的には非晶質シリコンが挙げられる。
非晶質シリコンは、ハロゲン化フッ素を含む気体(例えば三フッ化塩素(ClF3)、C
lF4とO2との混合ガスなど)やハロゲン化フッ素を含む液体(例えばKOH、TMAH
など)でエッチング可能であり、且つ、非晶質シリコン中に水素を所定量含有させること
によって照射光の照射により、水素が放出され、分離層に内圧が発生し、それが上下の薄
膜を剥離する力となる。非晶質シリコン中のHの含有量は、成膜条件、例えばCVDにお
けるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を
適宜設定することにより調整することができる。
また、他の分離層の組成の一例としては、W、Mo、Nb、Tiまたはこれらのいずれ
か一種を含む合金が挙げられる。中でもWは、ハロゲン化フッ素を含む気体(例えば三フ
ッ化塩素(ClF3)でエッチング可能であり、且つ、光の照射により、表面が変質(こ
こでは酸化)されて形成される酸化タングステン(WOX)は、Wよりもエッチングされ
やすくなる。また、光の照射により密着性を変化させて上下の薄膜を剥離することもでき
る。なお、酸化タングステン(WOX)を形成するために、酸素を含む材料層(酸化シリ
コンなど)と接してW膜を形成しておき、光の照射を行うことが好ましい。
また、他の分離層の組成の一例としては、酸化ケイ素またはケイ酸化合物、酸化チタン
またはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたは
ランタン酸化合物等の各種酸化物セラミックスを挙げることができる。酸化ケイ素として
は、SiO、SiO2 、Si323、Li2SiO3、CaSiO3、ZrSiO4、Na2
SiO3 が挙げられる。酸化チタンとしては、TiO、Ti23、TiO2 が挙げられ
、チタン酸化合物としては、例えば、BaTiO4、BaTiO3、Ba2Ti920、Ba
Ti511、CaTiO3、SrTiO3、PbTiO3、MgTiO3、ZrTiO2、Sn
TiO4、Al2TiO5、FeTiO3が挙げられる。酸化ジルコニウムとしては、ZrO
2が挙げられ、ジルコン酸化合物としては、例えばBaZrO3、ZrSiO4、PbZr
3、MgZrO3、K2ZrO3が挙げられる。セラミックスとしては、PZT、PLZT
、PLLZT、PBZT等や、窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミック
スが挙げられる。
また、他の分離層の組成の一例としては、有機高分子材料が挙げられる。有機高分子材料
としては、−CH2 −、−CO−(ケトン)、−CONH−(アミド)、−NH−(イ
ミド)、−COO−(エステル)、−N=N−(アゾ)、−CH=N−(シフ)等の結合
(照射光7の照射によりこれらの結合が切断される)を有するもの、特にこれらの結合を
多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳
香族炭化水素(1または2以上のベンゼン環またはその縮合間)を有するものであっても
よい。
このような有機高分子材料の具体的例としては、ポリエチレン、ポリプロピレンのよう
なポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート
(PMMA)、ポリフェニレンサルファイド(PPS)、ポリエーテルスルホン(PES
)、エポキシ樹脂等が挙げられる。
また、分離層の厚さは、剥離目的や分離層の組成、層構造、形成方式等の諸条件により異
なるが、通常は1nm〜10μm程度であるのが好ましい。分離層の膜厚が小さすぎると
、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、
分離層の良好な剥離性を確保するために、照射する光のパワー(光量)を大きくすること
が望ましい。なお、分離層の膜厚は、できるだけ均一であるのが好ましい。
また、分離層の形式方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選
択される。例えば、CVD(LPCVD、ECR−CVD、MOCVDを含む)、蒸着、
分子線蒸着(MB)、スパッタリング、イオンプレーティング、PVD等の各種気相成膜
法、無電解メッキ法、ラングミュア・ブロジェット(LB)法、スピンコート、スプレー
コート、ロールコート等の塗布法、各種印刷法、インクジェット法、粉末ジェット法等が
挙げられ、これらのうちの2以上を組み合わせて形成することもできる。
また、剥離工程により基板から剥離された被剥離層は、応力の関係により端部が遠ざか
るように反りが生じる。この反りをなくすために反りを戻そうとして被剥離層に力を加え
るとクラックが生じる恐れがある。従って、本発明では、転写する基体として被剥離層の
反りの方向と一致する反りを有するフィルムを用い、反り量をある程度の範囲に制御する
。即ち、得られる半導体装置は初期状態で大部分が反っていることとなる。
また、初期状態で少なくとも一部が反っている半導体装置の構成も本明細書で開示する
発明の一つであり、その構成は、アンテナを含む層と、薄膜トランジスタを含む層との積
層を有する半導体装置であり、半導体装置の少なくとも一部は、アンテナを含む層側を内
側にした反りを有していることを特徴とする半導体装置である。
また、半導体装置の初期状態を反らせることによって、表裏をわかりやすくすることが
できる。また、初期状態とは逆側に反らせると壊れやすい面側をわかりやすくすることが
できる。また、半導体装置の初期状態を反らせることによって、非常に薄いデバイスであ
っても平坦な面に置かれたデバイスをピックアップしやすくなる。
また、上記構成において、半導体装置の初期状態を反らせるために、素子を含む被剥離
層を一軸延伸後のフィルムで固定する。なお、被剥離層は、少なくとも1枚のフィルムで
固定すればよい。また、延伸方向を合わせた2枚のフィルム(一軸延伸後のフィルム)で
素子を含む被剥離層を挟んで固定し、封止してもよい。
或いは、上記構成において、熱膨張係数の異なる複数のフィルムで挟んで半導体装置の
初期状態を反らせてもよい。なお、初期状態とは、半導体装置に何も外力(重力を除く)
が加えられていない状態を指す。
或いは、上記構成において、前記半導体装置を第1のフィルムと第2のフィルムで挟み
、アンテナを含む層側に配置される第1のフィルムの熱収縮率よりも、薄膜トランジスタ
を含む層側に配置される第2のフィルムの熱収縮率を小さくすることを特徴の一つとして
もよい。
また、ラミネート処理の際にラミネートフィルムに反りを与えてデバイスの少なくとも
一部を反らせてもよい。
なお、本明細書でラミネートフィルムとは、基材フィルムと接着性合成樹脂フィルムと
の積層フィルム、または2種類以上の積層フィルムを指す。基材フィルムとしては、PE
TやPBT等のポリエステル、ナイロン6、ナイロン66等のポリアミド、また無機蒸着
フィルム、または紙類を用いればよい。また、接着性合成フィルムとしてはPEやPP等
のポリオレフィン、アクリル系合成樹脂、エポキシ系合成樹脂などを用いればよい。ラミ
ネートフィルムはラミネート装置により、被処理体と熱圧着によりラミネート処理される
。なお、ラミネート工程を行う前処理としてアンカーコート剤を塗布することが好ましく
、ラミネートフィルムと被処理体との接着を強固なものとすることができる。アンカーコ
ート剤としてはイソシアネート系などを用いればよい。
また、本明細書でヒートシールとは、加熱圧着により封止することを指しており、フィ
ルム基材にパートコートされている接着剤層か、ラミネートフィルムの融点の低い最外層
または最内層を熱によって溶かし、加圧によって接着することを言う。
また、本発明の他の構成は、アンテナを含む層と、薄膜トランジスタを含む層との積層
を有する半導体装置であり、半導体装置は、アンテナを含む層側を内側にした反りを有し
、反り量は、半導体装置の幅に対して0を越え1%以上20%以下であることを特徴とす
る半導体装置である。反り量が20%を越えると、TFTの電気的特性が大幅に変化し、
半導体装置の集積回路が機能しなくなる恐れがある。また、本発明の半導体装置は、アン
テナを含む層と、薄膜トランジスタを含む層との積層に限定されず、少なくともアンテナ
と半導体素子を有する集積回路とを含む構成であればよい。
なお、本明細書で反り量は、焦点深度法により測定して得られる値(b−a)を指して
いる。即ち、図3(C)に示すように、焦点距離を測定可能な顕微鏡を備えた焦点合わせ
手段1202に、反ったデバイス(フィルムで固定されている)の両側縁が接触するよう
に載置し、デバイスの最も高い位置の焦点距離(a)を測定し、この焦点距離(a)と測
定定盤1200上面に対する焦点距離(b)との差(b−a)を求め、この値を反り量と
定義している。
デバイスが矩形であり、デバイスの一辺がX方向の幅、デバイスのもう一辺がY方向の
幅である場合、図3(A)或いは図3(B)の2通り状態が考えられる。図3(A)にお
いては、短辺方向に反りを有しているデバイス1201を示しており、図3(B)におい
ては長辺方向に反りを有しているデバイス1211を示している。どちらの状態において
もアンテナ側を内側にした反りとなるように設計し、反り量は、半導体装置の幅(X方向
の幅、或いはY方向の幅)に対して0を越え1%以上20%以下とすることを特徴の一つ
とする。また、デバイスの反り量の調節は、基板上に形成する膜の膜厚を調節することで
可能である。本明細書においては、アンテナ側を内側にした反りとすることが原則である
が、少なくともデバイスの一部がアンテナ側を内側にした反りをもっていれば、一部がア
ンテナ側を外側にして反りを有していてもよい。
また、上記構成において、前記薄膜トランジスタは、中央演算装置、またはメモリを備え
た薄膜集積回路を構成することを特徴の一つとしている。
また、上記薄膜集積回路を構成する素子のチャネルとして機能する領域のチャネル長方
向を全て同一方向に配置し、チャネル長方向と異なっている方向、即ちチャネル長方向と
垂直なチャネル幅方向に反ったデバイスとすることが望ましい。図10(A)にその一例
を示す。図10(A)は定盤1000の平坦な面上に載せたデバイス1001の斜視図で
ある。デバイス1001は集積回路部1004に配置されるTFTのチャネル幅方向10
08に反っている。なお、図10(A)では、分かりやすくするため、TFTの島状の半
導体層1002を図示しており、チャネル幅方向と垂直なチャネル長方向1007も図示
した。また、図10(A)に対応する断面図が図10(B)である。チャネル長方向とデ
バイスが反っている方向とが異なっているため、素子特性への影響を最小限に抑えること
ができる。即ち、ある方向(ここではデバイスが反っている方向)への変形に強い半導体
装置を提供できる。加えて、ある決められた方向(ここではデバイスが反っている方向)
以外の変形が起こりにくい半導体装置を提供できる。
また、上記構成において、前記半導体装置は、リーダ/ライタ装置から発信される通信
手段により、前記薄膜トランジスタを有する薄膜集積回路が駆動することを特徴の一つと
している。
なお、図10(A)では、デバイスに含まれるアンテナを渦巻き状としているが、アン
テナとして機能する長さを有していれば特にアンテナの形状は限定されない。また、図1
0(A)において、デバイス1001は、アンテナ部1003の短手方向と同じ方向10
05に反りを有している。アンテナ部1003も様々な方向に曲げられた場合に断線など
が生じる恐れがあるため、ある方向(ここではデバイスが反っている方向)に反っても大
丈夫なアンテナ形状とすることが好ましい。例えば、アンテナの短手方向1006の部分
をアンテナの長手方向1005の部分よりも太くすることでデバイス1001を補強して
もよい。また、図10(A)に示すように長手方向におけるアンテナ形状を直線状にする
ことも好ましい。長手方向におけるアンテナ形状を直線状にすることでさらに変形に強い
半導体装置を提供できる。
また、アンテナ及び集積回路を有するデバイスが反る方向は、特に限定されず、デバイ
スが矩形であれば、対角を結ぶ方向に反らせてもよいし、デバイスの一部のみをある決め
られた方向に反らせてもよい。図10(A)とは異なる他の例として図10(C)を示す
図10(C)は定盤1100の平坦な面上に載せたデバイス1111の斜視図である。
デバイス1111は集積回路部1114に配置されるTFTのチャネル幅方向1108に
反っている。なお、図10(A)では、分かりやすくするため、TFTの島状の半導体層
1102を図示しており、チャネル幅方向と垂直なチャネル長方向1107も図示した。
また、図10(C)に対応する断面図が図10(D)である。また、図10(C)におい
て、デバイス1111は、アンテナ部1113の長手方向と同じ方向1105に反りを有
している。図10(C)においては、ある方向(ここではデバイスが反っている方向)に
反っても大丈夫なアンテナ形状とするため、アンテナの長手方向1105の部分をアンテ
ナの短手方向1106の部分よりも太くする。
フレキシブルな基板上に形成されたアンテナと集積回路を含むデバイスは、様々な方向
に曲げられた場合、断線や接触不良を起こす恐れがある。本発明は、予め、ある決められ
た方向に反らせた状態をデバイスの初期状態とすることで、他の方向に反りにくくするこ
とができる。また、デバイスを反らせた初期状態を考慮に入れてデバイス設計、例えば、
アンテナの形状や配置、TFTの配置などを行い、丈夫なデバイスを実現することができ
る。また、アンテナの形状や配置、TFTの配置などを利用して、デバイス全体がある決
められた方向に反らせた状態を維持しやすい構造としてもよい。
また、TFT構造に関係なく本発明を適用することが可能であり、例えば、トップゲート
型TFTや、ボトムゲート型(逆スタガ型)TFTや、順スタガ型TFTを用いることが
可能である。また、シングルゲート構造のTFTに限定されず、複数のチャネル形成領域
を有するマルチゲート型TFT、例えばダブルゲート型TFTとしてもよい。
また、TFTの活性層としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造
を含む化合物半導体膜などを適宜用いることができる。さらにTFTの活性層として、非
晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安
定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領
域を含んでいるセミアモルファス半導体膜(微結晶半導体膜、マイクロクリスタル半導体
膜とも呼ばれる)も用いることができる。
本発明により、複数回の剥離処理によって、基板から被剥離層の剥離を効率よく行うこ
とができる。
また、本発明により、初期状態でのデバイスの反りを制御することによって、平坦な面
に置かれたデバイスをピックアップしやすくすることができる。
本発明の薄膜集積回路の作製方法を説明する断面図および上面図。(実施の形態1) 本発明の薄膜集積回路の作製方法を説明する断面図。(実施の形態1) 本発明の薄膜集積回路の斜視図および、反り量の定義を示す図。 本発明の薄膜集積回路の作製方法を説明する断面図。(実施の形態2) 本発明の薄膜集積回路の作製方法を説明する上面図。(実施の形態2) 薄膜集積回路の製造装置を示した図である。 薄膜集積回路を説明するブロック図。 薄膜集積回路の使用形態について説明する図。 薄膜集積回路の使用形態について説明する図。 (A)は本発明のデバイスの一例を示す斜視図、(B)はその断面図。(C)は本発明のデバイスの他の一例を示す斜視図、(D)はその断面図。 は本発明のデバイスの一例を示す斜視図。
本発明の実施形態について、以下に説明する。
(実施の形態1)
ここでは、本発明の半導体装置の作製方法について以下に説明する。
まず、絶縁表面を有する基板10上に分離層11aを形成する。なお、絶縁表面を有す
る基板10とは、ガラス基板、石英基板、プラスチック基板、アクリル等の可撓性を有す
る合成樹脂からなる樹脂基板、金属基板に相当する。また、分離層11aは、珪素を含む
層をスパッタリング法やプラズマCVD法等の公知の方法により形成する。珪素を含む層
とは、非晶質半導体層、非晶質状態と結晶質状態とが混在したセミアモルファス半導体層
、結晶質半導体層に相当する。
次いで、無機絶縁膜からなる下地絶縁層12を形成する。下地絶縁層12は、プラズマ
CVD法やスパッタリング法等の公知の方法を用いて、酸化珪素、窒化珪素、酸化窒化珪
素、窒化酸化珪素等からなる単層膜、またはこれらの積層膜を形成する(図1(A)参照
)。下地絶縁層12は、後の工程で使用するハロゲン化フッ素を含む気体又は液体と化学
反応しにくい材料、或いは化学反応しない材料とすることが好ましく、例えば窒化珪素膜
、酸化珪素膜、または酸化窒化珪素膜とする。
次いで、絶縁膜12aを下地膜とする被剥離層13を形成する(図1(B)参照)。図
1(B)では、第1の素子群を含む被剥離層と、第1の素子群を含む被剥離層に隣接する
第2の素子群を含む被剥離層とを示した例を示しているが、特に限定されず、絶縁表面を
有する基板10には多数の素子群が設けられており、最終的に個別に切断して製品とする
。なお、第1の素子群を含む被剥離層13は、第1の層間絶縁層13a、第2の層間絶縁
層13b、複数のTFT13cとアンテナとして機能する導電層とを含んでおり、最終的
には第1の素子群を含む被剥離層13が一つのデバイスとなる。
また、被剥離層13上に、スクリーン印刷法または液滴吐出法により保護層を形成しても
よい。保護層も、後の工程で使用するハロゲン化フッ素を含む気体又は液体と化学反応し
ない材料であることが好ましい。例えば、保護層として、エポキシ樹脂などの有機樹脂を
用いればよい。
次いで、光の照射を選択的に行って分離層の一部を変質、好ましくはアブレーションさ
せて第1段階の剥離処理を行う(図1(C))。第1段階の剥離処理後において、被剥離
層は未照射領域の分離層で基板に固定されている。光の照射は、少なくとも基板周縁部に
行う。また、被剥離層に含まれる素子に照射されないようにすることが好ましい。また、
この段階での上面図を図1(D)に示す。図1(D)の実線A−Bで切断した断面図が図
1(C)に相当する。
ここで照射する光としては、分離層のアブレーションを起こしやすいという点でエキシ
マレーザが好ましい。分離層の一部にアブレーションを生じさせる際、光に波長依存性が
ある場合、照射されるレーザ光の波長は100nm〜350nm程度であるのが好ましい
。また、分離層の一部に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性
を与える場合、照射されるレーザ光の波長は350nm〜1200nm程度であるのが好
ましい。
また、照射するエキシマレーザのエネルギー密度は100〜500mJ/cm2程度と
するのが好ましい。また、照射時間は10〜100nsecとするのが好ましい。本発明
においては、十分なアブレーション等を生じさせる必要は特になく、部分的にアブレーシ
ョンさせ、後の工程で使用するハロゲン化フッ素を含む気体(又は液体)が光照射領域を
通過(又は浸透)しやすくできればよい。
勿論、レーザ光が照射された領域における分離層を完全にアブレーションさせて空間を
形成してもよい。形成された空間がハロゲン化フッ素を含む気体(又は液体)の経路とな
って、さらに効率よく残りの分離層を除去することができる。なお、完全にアブレーショ
ンさせても被剥離層13は、残りの分離層で基板10と固定されている。
次いで、被剥離層がバラバラになるのを防ぐために、第1接着層18aを有する第1フ
ィルム19aで被剥離層13を固定する。また、第1フィルム19aとしては、樹脂材料
(ポリエステル、ポリプロピレン、ポリ塩化ビニル、ポリスチレン、ポリアクリロニトリ
ル、ポリエチレンテレフタレート、ナイロン等)、代表的には熱可塑性のプラスチック、
PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、またはアクリル樹脂フ
ィルムであるプラスチック基板(厚さ200μm〜500μm)を用いる。さらに第1フ
ィルム19aとしては低熱膨張性であることが好ましい。また、ラミネートフィルムを用
いて熱圧着で被剥離層を固定してもよい。また、ここでは、光の照射後に第1フィルムで
固定した例を示したが、工程順序は特に限定されず、例えば、光の照射前にフィルムで固
定し、フィルムを透過させて光を照射してもよい。
次いで、エッチング剤を用いて、光照射領域以外の分離層を除去して第2段階の剥離処
理を行う(図1(E))。第2段階の剥離処理後の段階で基板10から被剥離層13が剥
離する。ここではエッチング剤として三フッ化塩素(ClF3)を使用する。また、同時
に、残りの分離層だけでなく、光照射領域の分離層も除去される。
また、図1(E)に示す矢印の方向にエッチングさせて、エッチングが終了する箇所、
即ち最後までエッチングされずに残る分離層の一部11bが被剥離層と重ならない位置と
なるように光の照射領域11cと被剥離層の位置を設計することが好ましい。エッチング
が終了する箇所にはクラック等が生じやすいので、後にデバイスとなる被剥離層と重なら
ないようにすることが重要である。ここでは、エッチングが終了する箇所が隣合う2つの
被剥離層の間に位置するようにしている。
前の工程で光照射された領域における分離層は、部分的なアブレーションにより穴や亀
裂を有しており、効率よく残りの分離層を除去することができる。即ち、レーザ光が照射
された領域が三フッ化塩素の経路となって、効率よく分離層を除去させることができる。
次いで、第2接着層20aを有する第2フィルム21aで被剥離層を固定する(図2(
A)参照)。また、第2フィルム21aとしては、樹脂材料(ポリエステル、ポリプロピ
レン、ポリ塩化ビニル、ポリスチレン、ポリアクリロニトリル、ポリエチレンテレフタレ
ート、ナイロン等)、代表的には熱可塑性のプラスチック、PVF(ポリビニルフルオラ
イド)フィルム、マイラーフィルム、またはアクリル樹脂フィルムであるプラスチック基
板(厚さ200μm〜500μm)を用いる。さらに第2フィルム21aとしては低熱膨
張性であることが好ましい。
最後に、個々に分断を行って図2(B)の状態を得ることができる。素子を含む被剥離
層13は、第1接着層18bを有する第1フィルム19bと第2接着層20bを有する第
2フィルム21bとで封止される。
このように、大面積のガラス基板上に薄膜からなる集積回路を形成した後、剥離処理を
2回行うことによって、基板から剥離を行い、接触、好ましくは非接触でデータの受信ま
たは送信が可能な微小なデバイスを大量に効率よく作製する方法を提供することができる
。本実施の形態に示した方法においては、アブレーションするためのレーザ光を素子に対
して照射しないため、剥離前後で素子特性が変化することがない。
また、被剥離層に含まれる半導体素子の作製工程において、半導体膜の結晶化や活性化
などにレーザ光を用いた場合、同時に下方に位置する分離層の一部にもレーザ光が照射さ
れるため、より剥離しやすくなる。
また、ここでは分離層としてアモルファスシリコンを用い、分離層に照射する光として
レーザ光を用い、分離層をエッチングするエッチング剤として三フッ化塩素を用いた例を
示したが特に限定されず、実施者が適宜選択すればよい。
(実施の形態2)
また、ここでは実施の形態1とは異なる作製方法を図4、図5を用いて説明する。
まず、絶縁表面を有する基板410全面上に分離層411aを形成する。ここでは分離
層としてスパッタ法により得られるタングステン(W)膜を用いる。次いで、無機絶縁膜
からなる下地絶縁層412aを形成する(図4(A)参照)。下地絶縁層412aは、後
の工程で使用するハロゲン化フッ素を含む気体又は液体と化学反応しにくい材料、或いは
化学反応しない材料とすることが好ましい。下地絶縁層412aとしては酸化珪素膜また
は窒化珪素膜の積層とすることが好ましく、ここでは、タングステン膜に接する酸化珪素
膜上に窒化珪素膜を積層する。
次いで、下地絶縁層412aを下地膜とする被剥離層413を形成する。なお、第1の
素子群を含む被剥離層413は、第1の層間絶縁層413a、第2の層間絶縁層413b
、複数のTFT413cとアンテナとして機能する導電層413dとを含んでおり、最終
的には第1の素子群を含む被剥離層413が一つのデバイスとなる。
また、被剥離層413に含まれる半導体素子の作製工程中では、加熱処理やレーザ光照
射を行うため、その際に分離層と下地絶縁層の界面に酸化タングステンからなる層(図示
しない)が形成される。また、分離層上に下地絶縁層を積層する際にも界面に酸化タング
ステンからなる層(図示しない)が形成される。
次いで、スクリーン印刷法または液滴吐出法により保護層416を形成する。なお、こ
こでは保護層416は第1の素子群を含む被剥離層と第2の素子群を含む被剥離層との両
方を覆うように形成する(図4(B)参照)。保護層も、後の工程で使用するハロゲン化
フッ素を含む気体又は液体と化学反応しない材料であることが好ましい。例えば、保護層
として、エポキシ樹脂などの有機樹脂を用いればよい。
次いで、保護層416をマスクとして下地絶縁層412aを選択的にエッチングすると
ともに分離層411aを露呈させる(図4(C)参照)。
なお、この段階での上面図を図5(A)に示す。図5(A)の実線A−Bで切断した断
面図が図4(C)に相当する。
次いで、エッチング剤を用いて、分離層を除去して第1段階の剥離処理を行う。なお、
ここでのエッチングでは、分離層を全部除去するのではなく、エッチングを途中で止めて
分離層411bを一部残存させ、残存させた部分で被剥離層を固定する。ここではエッチ
ング剤として三フッ化塩素(ClF3)を使用する。なお、エッチング終了後の断面図を
図4(D)に示す。エッチングは被剥離層を回り込むように行われ、エッチングの進行に
つれて被剥離層はアンテナ側を内側にして反る。
一つの被剥離層は、一方向からエッチングされるように被剥離層と保護層とが配置され
ている。残った分離層411bが被剥離層と重ならない位置となるように被剥離層の位置
を設定しておく。
なお、この段階での上面図を図5(B)に示す。図5(B)の実線C−Dで切断した断
面図が図4(D)に相当する。
エッチングの終了後、本実施の形態では被剥離層413が残存した分離層411bで固
定された状態となっている。分離層のエッチングが進行してもクラックの発生しやすい箇
所には被剥離層が配置されていない。
次いで、残存した分離層411bに対して光照射を行い、第2段階の剥離処理を行う。
図4(E)では絶縁表面を有する基板410を上下逆さまに保持して、絶縁表面を有する
基板410を通過させて光照射を行った例を示している。光照射を行うことによって分離
層411bと絶縁表面を有する基板410の密着性を低下させ、絶縁表面を有する基板4
10から被剥離層413が切り離される。
照射する光として、レーザ光を用いる場合には、レーザ光を走査してスポット照射した所
から一つ一つ順序よく切り離すことができる。また、レーザ光は、残存した分離層411
bにのみ照射すればよく、素子が形成されている部分には照射されない。
また、照射する光として、ハロゲンランプなどの光源からの光を用いる場合には、メタル
マスクで照射したい部分(素子が形成されている部分)以外を遮光することが好ましい。
また、ハロゲンランプなどの光源からの光は、全面に照射されるため、ほぼ同時に全ての
被剥離層を切り離すことができる。
そして、切り離された被剥離層413は自由落下する。平坦な面に被剥離層413を落
下させると、被剥離層413は反っているため、ピックアップしやすい。
次いで、ピックアップした被剥離層413を接着層を有するフィルムで固定する。被剥
離層417の反った状態を維持するように、一軸延伸後のフィルムで固定する。フィルム
はロール状の芯に巻き付けられて販売されているため、内側の面が露呈している下地絶縁
層418と接するように接着面を決定する。
反り量は、半導体装置の幅(反っている方向に対して垂直な方向の幅)に対して0を越
え1%以上20%以下とすることが好ましい。20%を越えると実用上、貼りつける物品
につけにくくなるといった問題や、読み取り装置でデータを読み取りにくくなるといった
問題が生じる恐れがある。また、温度変化によって逆側に反らないように反り量を制御す
ることが好ましい。
なお、反り量は、図3(C)に示す焦点合わせ手段1202を用いて得られる値を指し
ている。また、図3(A)に測定定盤1200の平坦な面上に載置された半導体装置の一
例を示す。図3(A)に示す半導体装置は、初期状態が反っているデバイスであり、アン
テナ部1203と、TFTを含む集積回路部1204とを備えている。また、図3(B)
には、図3(A)とは反っている方向が90°異なっている例を示す。図3(B)に示す
半導体装置も、初期状態が反っているデバイスであり、アンテナ部1213と、TFTを
含む集積回路部1214とを備えている。本実施の形態では、レイアウト次第でどちらの
形態も取りうる。
最後に、個々に分断を行って図4(F)の状態を得ることができる。初期状態で反りを
維持することによって、表裏をわかりやすくすることができる。また、初期状態の反りと
は逆側に反らせると壊れやすい面側をわかりやすくすることができる。また、半導体装置
の初期状態を反らせることによって、非常に薄いデバイスであっても平坦な面に置かれた
デバイスをピックアップしやすくなる。なお、図4(F)においては、デバイスが反って
いる方向とTFT413cのチャネル方向とを一致させた例を示したが、TFTサイズが
非常に小さく、且つ、反り量が小さい場合には一つ一つのTFTは曲がらずにTFTのな
い部分が曲がる。しかし、反り量が大きい、或いはTFTサイズが大きい場合には、TF
T自体が曲げられる恐れがあるため、図10(A)に示すように、デバイスが反っている
方向とTFTのチャネル方向とを異ならせることが好ましい。
また、一部だけ反っているデバイスの例を図11に示す。図11においては、アンテナ
部1504や集積回路部1503が設けられていない部分を反らせている。反らせた部分
以外は平坦であるので平面を有する物品等にデバイス1501を取り付けやすくすること
ができる。また、デバイス1501を物品等に取り付けた後、何らかの原因で剥がれ落ち
た場合、反らせた部分1502を摘んで拾いやすくすることができる。
また、少なくとも一部を反らせた状態とすることで、デバイス1501の表面と裏面と
を判別することができる。なお、デバイス1501は薄いため、裏になっても表になって
も読み取り可能、即ち、読み取り装置の配置が、デバイス1501のアンテナを含む層側
であっても、その反対側であって読み取り可能である。
また、本実施の形態では1枚のフィルムで固定した例を示したが、2枚のフィルムで挟
むように固定してもよい。例えば、延伸方向を合わせた2枚のフィルム(一軸延伸後のフ
ィルム)で素子を含む被剥離層413を挟んで固定すればよい。或いは、熱膨張係数の異
なる複数のフィルムで挟んで被剥離層413を反らせてもよい。
また、被剥離層413を第1のフィルムと第2のフィルムで挟み、アンテナを含む層側
に配置される第1のフィルムの熱収縮率よりも、薄膜トランジスタを含む層側に配置され
る第2のフィルムの熱収縮率を小さくしてもよい。
また、ラミネート処理の際にラミネートフィルムに反りを与えてデバイスの少なくとも
一部を反らせてもよい。
また、本実施の形態において、分離層に用いたタングステン膜に代えてアモルファスシ
リコン膜を用いることもできる。アモルファスシリコン膜もハロゲン化フッ素を含む気体
又は液体によって除去可能である。また、アモルファスシリコン膜は、レーザー光によっ
てアブレーションを生じさせることができる。従って、アモルファスシリコン膜を分離層
に用いる場合、ハロゲン化フッ素を含む気体又は液体によって分離層を部分的に除去する
第1の剥離処理を行った後、残存させた分離層にレーザー光を照射する第2の剥離処理を
行うことによって被剥離層を基板から切り離せばよい。
また、分離層に用いたタングステン膜に代えて酸化珪素膜を用いることもできる。酸化
珪素膜を分離層に用いる場合、フッ酸(HF)によって分離層を部分的に除去する第1の
剥離処理を行った後、残存させた分離層にレーザー光を照射して基板との密着性を低減さ
せる第2の剥離処理を行うことによって被剥離層を基板から切り離せばよい。なお、フッ
酸(HF)を用いる場合は、ガラス基板も一部溶ける。また、フッ酸(HF)を用いる場
合は、樹脂で被剥離層を覆って保護することが好ましい。
(実施の形態3)
本実施の形態では、薄膜集積回路の製造装置の例を示す。
実施の形態1のデバイスをラミネート処理によって反りを与える製造装置を図6(A)に
示す。
図6(A)に示す製造装置は、フィルムの送り出し用ロール1401と、巻き取り用ロ
ール1402と、搬送ロール1403、1404と、基板移動用アーム1409と、ロー
ル1410、1411とを有している。
実施の形態1に従って、図1(E)の状態を得て、第1フィルム19aを真空チャック
などによって基板移動用アーム1409で保持する。なお、図1と共通な部分は同じ符号
を用いる。なお、第1フィルム19aには第1接着層18aが設けられており、第1接着
層18aによってアンテナを含む層1408と、TFTを含む層1407とが接着されて
いる。
フィルムの送り出し用ロール1401から送り出されるラミネートフィルムに第1フィル
ム19aを基板移動用アーム1409でかるく押し付けることによって、簡易的に載せる
。押しつけた後は真空チャックをオフにして第1フィルム19aを解放する。
第1フィルム19aが載せられたフィルムは搬送ロール1404などによって運ばれ、
加熱するロール1410と、ロール1411とによってラミネート加工される。なお、加
熱するロールをTFTを含む層1407側になるように配置して、ラミネート処理後の薄
膜集積回路が反るようにする。そしてアライメント装置1414、例えばCCDカメラに
より、ラミネートのアライメントを制御し、ラミネート処理を行う。なお、薄膜集積回路
は、アンテナを含む層1408と、TFTを含む層1407との積層で構成されたデバイ
スを指しており、アンテナはTFTと電気的に接続されているものとする。
その後、アンテナを含む層側を内側にして反っている薄膜集積回路は、巻き取り用ロー
ル1402に巻き取られる。
以上の工程で、実施の形態1のデバイスをラミネート処理によって反りを与えることが
できる。図6(A)に示す製造装置においては、ラミネートフィルムが決まった反りの方
向で搬送されるしくみとなっている。
また、実施の形態2に示した初期状態で反っているデバイスをラミネート処理して保護
するための製造装置を図6(B)に示す。
図6(B)に示す製造装置は、フィルムの送り出し用ロール1421と、巻き取り用ロ
ール1422と、複数の搬送ロールと、基板移動用アーム1428と、フィルムの送り出
し用ロール1423と、ラミネート用ロールとを有している。
実施の形態2に従って、図4(D)の状態を得た後、絶縁表面を有する基板410を上
下逆さまにして石英窓を有する基板移動用アーム1428で保持する。また、絶縁表面を
有する基板410には残存した分離層411bによって薄膜集積回路が固定されている。
なお、薄膜集積回路は、アンテナを含む層1427と、TFTを含む層1426との積層
で構成されたデバイスを指しており、アンテナはTFTと電気的に接続されているものと
する。
そして、図6(B)に示すように絶縁表面を有する基板410を通過させて光を照射す
ることによって、アンテナを含む層1427と、TFTを含む層1426との積層で構成
された薄膜集積回路を切り離し、フィルムの送り出し用ロール1421上に載せる。なお
、薄膜集積回路の反りとフィルムの送り出し用ロール1421がほぼ一致するようにロー
ル径を適宜設定しておくことが好ましい。
フィルムの送り出し用ロール1421から送り出されるフィルムは外側に接着層を備えて
おり、薄膜集積回路を接着して載せたまま搬送される。そして、もう一つのフィルムの送
り出し用ロール1423から送り出されるラミネートフィルムでラミネート処理された後
、巻き取り用ロール1422に巻き取られる。
また、必要があれば、アライメント装置1424、例えばCCDカメラにより、ラミネー
トのアライメントを制御する。
以上の工程で、実施の形態2のデバイスの反りを維持したままラミネート処理を行うこ
とができる。図6(B)に示す製造装置においては、デバイスが初期状態の反りの方向と
は逆の方向に曲げられないようなしくみとなっている。また、ラミネートフィルムが決ま
った反りの方向で搬送されるしくみとなっている。
また、本実施の形態は実施の形態1または実施の形態2と自由に組み合わせることがで
きる。
(実施の形態4)
本実施の形態では、薄膜集積回路の作製方法の一例を示す。
まず、第1の基板上に半導体集積回路(ここではCPU)、端子電極(図示しない)を含
む被剥離層を形成する。
基板上にスパッタ法で分離層、ここではタングステン膜(膜厚10nm〜200nm、好
ましくは30nm〜75nm)を形成し、さらに大気にふれることなく、酸化物膜、ここ
では酸化シリコン膜(膜厚150nm〜200nm)を積層形成する。酸化物膜の膜厚は
、分離層の膜厚の2倍以上とすることが望ましい。なお、積層形成の際、分離層と酸化シ
リコン膜との間にアモルファス状態の酸化金属膜(酸化タングステン膜)が2nm〜5n
m程度形成される。
なお、スパッタ法では基板端面に成膜されるため、基板端面に成膜されたタングステン膜
と酸化タングステン膜と酸化シリコン膜とをO2アッシングなどで選択的に除去すること
が好ましい。
次いで、PCVD法で下地絶縁膜となる酸化窒化シリコン膜(膜厚100nm)(図示し
ない)を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜(膜
厚100nm)を積層形成する。
次いで、上記アモルファスシリコン膜を公知の技術(固相成長法、レーザー結晶化方法
、触媒金属を用いた結晶化方法など)により結晶化させて、ポリシリコン膜を活性層とす
るTFTを用いる素子を形成する。ここでは、触媒金属を用いた結晶化方法を用いてポリ
シリコン膜を得る。重量換算で10ppmのニッケルを含む酢酸ニッケル溶液をスピナー
で塗布する。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用い
てもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここではポ
リシリコン層)を形成する。ここでは熱処理(500℃、1時間)の後、結晶化のための
熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得る。
また、他の結晶化方法としては、アモルファスシリコン膜に触媒となる金属元素を添加
した後、加熱してポリシリコン膜を得た後にパルス発振型のレーザー光を照射したポリシ
リコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に連続発振型のレーザー
光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加
熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得
る方法を用いてもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、
加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を
得る方法を用いてもよい。
アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合、
結晶化させるため約410℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に
水素の拡散を行うことができる。また、410℃以上の熱処理を行うことで、アモルファ
ス状態の酸化金属膜が結晶化し、結晶構造を有する酸化金属膜が得られる。410℃以上
の加熱処理を行うことによって結晶構造を有する酸化金属膜が形成され、水素の拡散が行
われる。
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率
を高め、結晶粒内に残される欠陥を補修するためのレーザー光(XeCl:波長308n
m)の照射を大気中、または酸素雰囲気中で行う。
次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を120
秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。このバリア層は、結晶
化させるために添加したニッケルを膜中から除去するために形成する。なお、バリア層を
形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
次いで、バリア層上にスパッタ法またはPCVD法にてゲッタリングサイトとなるアルゴ
ン元素を含む非晶質シリコン膜を10nm〜400nm、ここでは膜厚100nmで成膜
する。
その後、650℃に加熱された炉に入れて3分の熱処理を行いゲッタリングして、結晶構
造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用い
てもよい。
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元
素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去す
る。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向がある
ため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
なお、触媒元素を用いて結晶化を行わない場合には、上述したバリア層の形成、ゲッタ
リングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア
層の除去などの工程は不要である。
次いで、得られた結晶構造を有するシリコン膜(ポリシリコン膜とも呼ばれる)の表面
にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状に
エッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジ
ストからなるマスクを除去する。
次いで、半導体層を覆うゲート絶縁膜の形成を行った後、ゲート絶縁膜上にゲート電極
を形成し、活性層へのドーピングによるソース領域またはドレイン領域の形成、層間絶縁
膜(無機絶縁膜)の形成、ソース電極またはドレイン電極の形成、活性化処理、水素化処
理などを適宜行ってポリシリコン膜を活性層とするトップゲート型TFTを作製する。な
お、ドーピングする不純物元素としてn型を付与するリンを添加した場合にはnチャネル
型TFTを形成することができ、p型を付与するボロンを添加した場合にはpチャネル型
TFTを形成することができ、これらを組み合わせればCMOS回路を作製することがで
きる。
なお、ここではTFTの構造としてトップゲート型の例を示したが、特にTFTの構造
は限定されず、例えばボトムゲート型や順スタガ型であってもよい。
こうして得られたポリシリコン膜からなる半導体層を用いて、TFTを代表とする様々
な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素
子やセンサ素子(代表的にはポリシリコンを用いた感圧式指紋センサー)を形成すること
ができる。
こうして、素子を有する回路を含む被剥離層を形成する。
以降の工程は、実施の形態2に従って、分離層の一部除去を行う第1剥離処理を行い、
残存した分離層にレーザ光を照射する第2剥離処理を行うことによって基板から被剥離層
を分離すればよい。
また、タングステン膜に代えて、分離層としてアモルファス膜を用いる場合、実施の形
態1に従って、選択的にレーザ光を照射する第1剥離処理を行い、照射してアブレーショ
ンさせた部分を利用して分離層をエッチングに除去する第2剥離処理を行って基板から被
剥離層を分離すればよい。
また、本実施の形態は実施の形態1、実施の形態2、または実施の形態3と自由に組み
合わせることができる。
(実施の形態5)
本発明により作製される薄膜集積回路は、複数の素子と、アンテナとして機能する導電層
とを有する。複数の素子とは、例えば、薄膜トランジスタ、容量素子、抵抗素子、ダイオ
ード等に相当する。
薄膜集積回路210は、非接触でデータを交信する機能を有し、当該薄膜集積回路210
が含む複数の素子は様々な回路を構成する。例えば、電源回路211、クロック発生回路
212、データ復調/変調回路213、制御回路214、インターフェイス回路215、
メモリ216、データバス217、アンテナ(アンテナコイルともよぶ)218等を有す
る(図7参照)。
電源回路211は、アンテナ218から入力された交流信号を基に、上記の各回路に供給
する各種電源を生成する回路である。クロック発生回路212は、アンテナ218から入
力された交流信号を基に、上記の各回路に供給する各種クロックを生成する回路である。
データ復調/変調回路213は、リーダライタ219と交信するデータを復調/変調する
機能を有する。制御回路214は、例えば、中央処理ユニット(CPU、Central
Processing Unit)やマイクロプロセッサ(MPU、MicroPro
cessor Unit)等に相当し、他の回路を制御する機能を有する。アンテナ21
8は、電磁界或いは電波の送受信を行う機能を有する。リーダライタ219は、薄膜集積
回路との交信、制御及びそのデータに関する処理を制御する。
なお、薄膜集積回路が構成する回路は上記構成に制約されず、例えば、電源電圧のリミッ
タ回路や暗号処理専用ハードウエアといった他の構成要素を追加した構成であってもよい
本実施の形態は、実施の形態1乃至4のいずれか一と自由に組み合わせることができる
(実施の形態6)
本発明により作製される薄膜集積回路の用途は広範にわたるが、例えば、食品類(ラベル
等、図8(A)参照)、包装用容器類(包装紙やボトル等、図8(B)参照)、乗物類(
自転車等、図8(C)参照)、身の回り品(鞄や眼鏡等、図8(D)参照)、衣類、生活
用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、EL
表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ
)及び携帯電話等を指す。
本発明により得られる薄膜集積回路は初期状態で反っている。従って、反りに合わせて
さまざまな物品、代表的には曲面に設けることが好ましい。初期状態で反っていることに
より、表裏がはっきりと判断できるため、物品への貼りつけミスを低減することができる
なお、薄膜集積回路は、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定さ
れる。例えば、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい
。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等
に薄膜集積回路を設けることにより、検品システムやレンタル店のシステムなどの効率化
を図ることができる。乗物類に薄膜集積回路を設けることにより、偽造や盗難を防止する
ことができる。
また、薄膜集積回路を、物の管理や流通のシステムに応用することで、システムの高機能
化を図ることができる。例えば、表示部294を含む携帯端末の側面にリーダライタ29
5を設けて、物品297の曲面を有する側面に薄膜集積回路296を設ける場合が挙げら
れる(図9(A)参照)。この場合、リーダライタ295に薄膜集積回路296をかざす
と、表示部294に物品297の原材料や原産地、流通過程の履歴等の情報が表示される
システムになっている。また、別の例として、ベルトコンベアの脇にリーダライタ295
を設ける場合が挙げられる(図9(B)参照)。この場合、物品297の検品を簡単に行
うことができる。
本実施の形態は、実施の形態1乃至5のいずれか一と自由に組み合わせることができる
本発明により、剥離工程を複数回の処理に分けて行うことができるため、大面積基板を
用いても効率よく大量生産ができる。また、剥離工程を複数回の処理に分けて行うことに
より、所定のタクトで間欠搬送する製造ラインが構築できる。加えて、半導体作製工程の
全体の工程の時間短縮も可能となる。
10 絶縁表面を有する基板
11a 分離層
11b 分離層の一部
11c 光照射領域
12 下地絶縁層
13 被剥離層
13a 第1の層間絶縁層
13b 第2の層間絶縁層
13c TFT
18a 第1接着層
18b 第1接着層
19a 第1フィルム
19b 第1フィルム
20a 第2接着層
20b 第2接着層
21a 第2フィルム
21b 第2フィルム
210 薄膜集積回路
211 電源回路
212 クロック発生回路
213 データ復調/変調回路
214 制御回路
215 インターフェイス回路
216 メモリ
217 データバス
218 アンテナ
219 リーダライタ
294 表示部
295 リーダライタ
296 薄膜集積回路
297 物品
410 絶縁表面を有する基板
411a 分離層
411b 残存した分離層
412a 下地絶縁層
412b 下地絶縁層
413 被剥離層
413a 第1の層間絶縁層
413b 第2の層間絶縁層
413c TFT
413d 導電層
416 保護層
417 被剥離層
418 下地絶縁層
1000 定盤
1001 デバイス
1002 島状の半導体層
1003 アンテナ部
1004 集積回路部
1005 アンテナの長手方向
1006 アンテナの短手方向
1007 チャネル長方向
1008 チャネル幅方向
1100 定盤
1102 島状の半導体層
1105 アンテナの長手方向
1106 アンテナの短手方向
1107 チャネル長方向
1108 チャネル幅方向
1111 デバイス
1113 アンテナ部
1114 集積回路部1200 測定定盤
1201 デバイス
1202 焦点合わせ手段
1203 アンテナ部
1204 集積回路部
1211 デバイス
1213 アンテナ部
1214 集積回路部
1401 送り出し用ロール
1402 巻き取り用ロール
1403 搬送ロール
1404 搬送ロール
1407 TFTを含む層
1408 アンテナを含む層
1409 基板移動用アーム
1410 加熱するロール
1411 ロール
1414 アライメント装置
1421 送り出し用ロール
1422 巻き取り用ロール
1423 送り出し用ロール
1424 アライメント装置
1426 TFTを含む層
1427 アンテナを含む層
1428 基板移動用アーム
1500 平面を有する物品
1501 デバイス
1502 反らせた部分
1504 アンテナ部
1505 集積回路部

Claims (2)

  1. フィルム上方に、複数の半導体素子と、アンテナとしての機能を有する導電層と、を有し、
    前記複数の半導体素子のそれぞれは、チャネル長方向が第1の方向に沿うように設けられ、
    前記複数の半導体素子のそれぞれのチャネル長方向と交差する方向に反りを有し、
    前記導電層は、前記複数の半導体素子のそれぞれのチャネル長方向と交差するように設けられた第1の部分を有し、
    前記導電層は、前記複数の半導体素子のそれぞれのチャネル長方向に沿うように設けられた第2の部分を有し、
    前記第1の部分は、前記第2の部分よりも太いことを特徴とする半導体装置。
  2. フィルム上方に、複数の半導体素子を有し、
    前記複数の半導体素子上方に、アンテナとしての機能を有する導電層を有し、
    前記複数の半導体素子のそれぞれは、チャネル長方向が第1の方向に沿うように設けられ、
    前記複数の半導体素子のそれぞれのチャネル長方向と交差する方向に反りを有し、
    前記導電層は、前記複数の半導体素子のそれぞれのチャネル長方向と交差するように設けられた第1の部分を有し、
    前記導電層は、前記複数の半導体素子のそれぞれのチャネル長方向に沿うように設けられた第2の部分を有し、
    前記第1の部分は、前記第2の部分よりも太いことを特徴とする半導体装置。
JP2012105546A 2004-09-24 2012-05-04 半導体装置 Expired - Fee Related JP5712162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012105546A JP5712162B2 (ja) 2004-09-24 2012-05-04 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004277538 2004-09-24
JP2004277538 2004-09-24
JP2012105546A JP5712162B2 (ja) 2004-09-24 2012-05-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005274603A Division JP5008289B2 (ja) 2004-09-24 2005-09-21 半導体装置の作製方法、剥離方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013248847A Division JP2014082505A (ja) 2004-09-24 2013-12-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2012178591A JP2012178591A (ja) 2012-09-13
JP5712162B2 true JP5712162B2 (ja) 2015-05-07

Family

ID=36090195

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012105546A Expired - Fee Related JP5712162B2 (ja) 2004-09-24 2012-05-04 半導体装置
JP2013248847A Withdrawn JP2014082505A (ja) 2004-09-24 2013-12-02 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013248847A Withdrawn JP2014082505A (ja) 2004-09-24 2013-12-02 半導体装置

Country Status (5)

Country Link
US (1) US8058146B2 (ja)
JP (2) JP5712162B2 (ja)
KR (2) KR101223197B1 (ja)
CN (1) CN100565794C (ja)
WO (1) WO2006033451A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2009037797A1 (ja) * 2007-09-20 2009-03-26 Sharp Kabushiki Kaisha 表示装置の製造方法及び積層構造体
US8062961B1 (en) * 2008-03-28 2011-11-22 Renesas Electronics Corporation Method for manufacturing a semiconductor device
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
JP2013069769A (ja) * 2011-09-21 2013-04-18 Ulvac Japan Ltd Tft基板の製造方法およびレーザーアニール装置
WO2015019971A1 (en) 2013-08-06 2015-02-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method
JP6152010B2 (ja) * 2013-08-08 2017-06-21 株式会社Screenホールディングス 光照射装置および光照射方法
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
CN104425896A (zh) * 2013-09-06 2015-03-18 联想(北京)有限公司 一种天线及电子设备
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
KR102516162B1 (ko) 2013-12-02 2023-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
WO2015175353A1 (en) * 2014-05-13 2015-11-19 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10804407B2 (en) 2016-05-12 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and stack processing apparatus
TWI606557B (zh) * 2016-08-11 2017-11-21 矽品精密工業股份有限公司 半導體封裝元件及半導體元件封裝方法
CN110828980B (zh) * 2018-08-09 2021-10-29 中国科学院理化技术研究所 一种液态金属可重构天线及其重构方法
JP6915191B1 (ja) * 2021-01-21 2021-08-04 信越エンジニアリング株式会社 ワーク分離装置及びワーク分離方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) * 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JP2001175832A (ja) * 1999-12-16 2001-06-29 Dainippon Printing Co Ltd カード
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7030551B2 (en) * 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP2002110949A (ja) 2000-09-28 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
JP2002329181A (ja) * 2001-04-27 2002-11-15 Oji Paper Co Ltd Icカード及びicカードの製造方法
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4027740B2 (ja) * 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6887650B2 (en) * 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
JP2003123047A (ja) * 2001-10-15 2003-04-25 Sharp Corp 半導体装置及びその製造方法
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
JP4378672B2 (ja) * 2002-09-03 2009-12-09 セイコーエプソン株式会社 回路基板の製造方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4282985B2 (ja) * 2002-12-27 2009-06-24 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP4389447B2 (ja) * 2003-01-28 2009-12-24 セイコーエプソン株式会社 電気光学装置の製造方法
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
WO2005055309A1 (en) * 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP4963160B2 (ja) * 2003-12-19 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
JP4731919B2 (ja) * 2004-01-23 2011-07-27 株式会社半導体エネルギー研究所 フィルム状物品
WO2005073904A1 (en) * 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1709688A4 (en) * 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
CN100468740C (zh) * 2004-04-02 2009-03-11 株式会社半导体能源研究所 半导体器件及其驱动方法
US7772523B2 (en) * 2004-07-30 2010-08-10 Semiconductor Energy Laboratory Co., Ltd Laser irradiation apparatus and laser irradiation method
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
JP5008289B2 (ja) * 2004-09-24 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
US7972910B2 (en) * 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
TWI611565B (zh) * 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法

Also Published As

Publication number Publication date
WO2006033451A1 (en) 2006-03-30
US8058146B2 (en) 2011-11-15
JP2012178591A (ja) 2012-09-13
KR20120003981A (ko) 2012-01-11
KR101150996B1 (ko) 2012-06-08
US20070257311A1 (en) 2007-11-08
KR101223197B1 (ko) 2013-01-17
CN100565794C (zh) 2009-12-02
CN101027751A (zh) 2007-08-29
JP2014082505A (ja) 2014-05-08
KR20070105964A (ko) 2007-10-31

Similar Documents

Publication Publication Date Title
JP5712162B2 (ja) 半導体装置
JP5008289B2 (ja) 半導体装置の作製方法、剥離方法
US8201329B2 (en) Apparatus and method for manufacturing semiconductor device
US9941115B2 (en) Method for manufacturing semiconductor device
US7727809B2 (en) Attachment method, attachment apparatus, manufacturing method of semiconductor device, and manufacturing apparatus of semiconductor device
EP1014452B1 (en) Method of detaching thin-film device
US8492246B2 (en) Method of manufacturing integrated circuit device
US7422935B2 (en) Method for manufacturing semiconductor device, and semiconductor device and electronic device
JP5041686B2 (ja) 薄膜集積回路の剥離方法および半導体装置の作製方法
JP5072210B2 (ja) 半導体装置の作製方法
JP5352045B2 (ja) 集積回路装置の作製方法
JP5108381B2 (ja) 貼りあわせ方法、貼りあわせ装置、半導体装置の作製方法及び半導体装置の製造装置
JP4912900B2 (ja) 半導体装置の作製方法
JP4789580B2 (ja) アンテナおよびその作製方法並びに当該アンテナを備えた半導体装置およびその作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5712162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees