CN101027751A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101027751A
CN101027751A CNA2005800324940A CN200580032494A CN101027751A CN 101027751 A CN101027751 A CN 101027751A CN A2005800324940 A CNA2005800324940 A CN A2005800324940A CN 200580032494 A CN200580032494 A CN 200580032494A CN 101027751 A CN101027751 A CN 101027751A
Authority
CN
China
Prior art keywords
layer
semiconductor device
separating layer
film
stripped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800324940A
Other languages
English (en)
Other versions
CN100565794C (zh
Inventor
桑原秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101027751A publication Critical patent/CN101027751A/zh
Application granted granted Critical
Publication of CN100565794C publication Critical patent/CN100565794C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供用于通过在大玻璃衬底之上形成由薄膜形成的集成电路并且通过从衬底剥离该集成电路来大量和有效地制造能够在接触优选在不接触的情况下接收或发送数据的微小器件的方法。特别地，由薄膜形成的集成电路非常薄，并且因此存在在运输时集成电路飞逝的威胁，因此其操纵是困难的。根据本发明，分离层(也称作剥离层)通过至少两种不同种类的方法被多次损伤(由于激光照射的损伤、由于蚀刻的损伤、或由于物理措施的损伤)，随后，可以有效地从衬底剥离将被剥离的层。此外，通过使被剥离的器件弯曲成拱形使单独的器件的操纵变得容易。

Description

半导体器件及其制造方法
技术领域
本发明涉及具有由薄膜晶体管(下文为TFT)构成的电路的半导体器件和用于制造该半导体器件的方法。例如，本发明涉及安装有将电光器件或有机发光元件作为部件的发光显示器件的电器。
在该说明书中，术语“半导体器件”指的是大体上可以通过利用半导体特性工作的器件。电光器件、半导体电路、和电器是半导体器件。
背景技术
近年来，利用形成在具有绝缘表面衬底之上的半导体薄膜(具有大约几到几百nm的厚度)构成薄膜晶体管(TFT)的技术已经引起注意。薄膜晶体管在电子器件例如IC或电光器件中被广泛利用并且紧接着被特别地开发为图像显示器件的开关元件。
已经预期了使用这种图像显示器件的各种应用。特别地，便携式器件的应用已经引起了注意。目前，经常使用玻璃衬底或石英衬底；然而，这些衬底具有易碎和笨重的缺点。玻璃衬底或石英衬底的尺寸难以增加，并且因此这些衬底不适合批量生产。因此，试图在具有柔韧性的衬底，通常是柔韧的塑料衬底之上形成TFT元件。
然而，目前的情况是，因为塑料膜具有低的耐热性所以工艺的最高温度应当被降低，结果，不能形成具有和形成在玻璃衬底之上的TFT同样良好的电特性的TFT。因此，还没有实现利用塑料膜的高性能液晶显示器件或发光元件。
已经提出了剥离形成在玻璃衬底之上的元件并且将该剥离的元件转移到另一基底材料例如塑料膜的技术。
该申请人提出了在专利文献1和2中公开的剥离和转移技术。此外，该申请人提出了在专利文献6中公开的剥离和转移技术。
在微小器件例如IC中，粘贴在压敏粘合板上的半导体晶片被切割成每个芯片并且该被切割的半导体元件被从压敏粘合板拾取以安装到构成IC卡等的电路衬底上。然而，因为使用半导体晶片，所以该半导体元件具有容易受损和易碎的缺点。
此外，已经提出了通过分离层从衬底剥离形成在衬底之上的将被剥离的层的方法。例如，专利文献3和4公开了这样的技术：提供由非晶硅(或多晶硅)制成的分离层，借助发射激光通过衬底来释放包含在该非晶硅中的氢以产生空间，并且从分离层分离衬底。另外，专利文献5公开了通过利用前述技术将要被剥离的层(其被称作将被转移的层)粘贴到塑料膜上来完成液晶显示器件。
然而，在前述方法中，使用具有高透光特性的衬底并且提供足以穿过衬底以释放包含在非晶硅中的氢的能量，并且因此整个表面合乎需要地被相当大的激光照射。因此，出现了激光损伤将被剥离的层的问题。在采用前述方法在分离层上制造元件的情况下，当在该元件的制造工艺中实施高温热处理时，包含在分离层中的氢被释放以被减少。随后，存在这样的威胁：即使激光发射到分离层也不能充分地实施剥离。因此，存在为了保持包含在分离层中的氢的量而限制在形成分离层之后的工艺的问题。在前述的专利公开物中，描述了为了防止将被剥离的层的损伤而提供光屏蔽层或反射层，然而在该情况下，难以制造透明的液晶显示器件。另外，通过前述方法难以剥离大的将被剥离的层。
专利文献1：未经审查的专利公开号No.8-288522
专利文献2：未经审查的专利公开号No.8-250745
专利文献3：未经审查的专利公开号No.10-125929
专利文献4：未经审查的专利公开号No.10-125931
专利文献5：未经审查的专利公开号No.10-125930
专利文献6：未经审查的专利公开号No.2003-174153
发明内容
近年来，已经考虑将可以在不接触的情况下记录和读出信息的“非接触式IC标签”(一般也称作非接触式数据载体)用于产品或商品的信息管理或实体分配管理。
作为用于IC卡或非接触式IC标签的半导体芯片的母体的半导体晶片是昂贵的，并且因此它不适于批量生产。
已经广泛使用矩阵型(多图案型)的制造方法，通过该方法，多个电子部件元件被安装在玻璃衬底之上并且被切割成将成为产品的块。在批量生产中，小器件优选制造在大衬底上。
当从衬底剥离集成电路时该衬底上的由薄膜形成的集成电路可能会破裂。
鉴于前述，本发明的目的是提供用于通过在大的玻璃衬底之上形成由薄膜形成的集成电路并且通过从衬底剥离该集成电路来大量地和高效地制造能够在接触优选在不接触的情况下接收或发送数据的微小器件的方法。特别地，由薄膜形成的集成电路非常薄，并且因此存在在运输时集成电路飞逝的威胁，因此其操纵是困难的。
根据本发明，分离层(也称作剥离层)通过至少两种不同种类的方法被多次损伤(由于激光照射的损伤、由于蚀刻的损伤、或由于物理措施(physica1means)的损伤)，随后，可以有效地从衬底分离(也称作剥离)将被剥离的层。通过利用至少两种不同种类的方法多次损伤，获得比利用一种剥离方法的情形容易得多的剥离的协同效应。因为剥离可以比利用一种剥离方法的情形容易得多，所以本发明适于利用特别大的衬底的剥离。
本发明的一个实施例是，在绝缘衬底上形成分离层，在分离层之上形成将被剥离的包括元件的层，激光被选择性地发射到分离层以产生烧蚀来形成通道(由裂隙、孔、改性部分等形成)，执行第一剥离工艺，通过利用该通道来促进利用包含卤化氟的气体或液体进行蚀刻的第二剥离工艺，并且减少分离层的除去工艺。被烧蚀的通道变成容易地被引入包含卤化氟的气体或液体。
烧蚀是这样的工艺：通过该工艺，吸收照射光的部分(分离层的一部分)被用光化学方法或热激发并且在表面或内部的原子或分子的键被切断以被释放。主要地，该烧蚀被视为产生状态改变的现象，例如分离层的构成材料的全部或一部分的熔融或蒸腾(蒸发)。此外，被烧蚀的分离层由于状态改变可能变成微小泡沫的状态，其可能导致使结合力退化。
作为激光，在利用激光照射分离层时使分离层产生气体的激光，例如，使用气体激光器诸如准分子激光器、CO2激光器、或氩激光器；固体激光器诸如玻璃激光器、红宝石激光器、翠绿宝石激光器、或Ti：蓝宝石激光器；利用掺杂有Nd、Tm和Ho的晶体YAG、YVO4、YLF、YAlO3的固体激光器；或半导体激光器。可替换地，使用前述中的任何一个并且使构成分离层的物质的原子或分子之间的结合力消失或减小的激光用作该激光。
激光振荡可以是连续振荡或脉冲振荡。激光束的形状可以是线性形状、矩形形状、圆形形状、或椭圆形状。波长可以是基波、二次谐波、或三次谐波，其可以由实施本发明的人适当地选择。激光器可以沿纵向、横向、或倾斜方向扫描，另外，该激光器可以来回地扫描。
根据常规的剥离方法，期望利用激光照射将激光发射到分离层的整个表面上以便区域被激光完全照射，因为通过剥离工艺实施了一次剥离。另一方面，根据本发明，即使在除了提供有对激光等敏感的元件的区域之外发射激光，也仅需要在第一剥离工艺发射激光到分离层的一部分并且在第二蚀刻处理完全剥离该分离层。
根据常规的通过利用包含卤化氟的气体或液体进行蚀刻的剥离方法，形成用来促进蚀刻的孔。然而，有问题的是，增加光刻工艺来形成孔，元件不能被设置到在小器件中形成孔的区域，并且集成变得困难。在常规的通过利用气体或液体进行蚀刻的剥离方法中，不能固定将被剥离的层，因为该层是在蚀刻完成时从衬底剥离的。另一方面，本发明可以仅通过发射激光来形成用来促进蚀刻的通道，并且可以借助于适当地设计将用激光照射的区域使分离层的一部分容易留下来固定将被剥离的层。
本发明公开了用来制造半导体器件的方法，其包括以下步骤：在第一衬底上形成分离层；在分离层之上形成包括半导体元件的将被剥离的层；通过发射光到分离层的一部分在分离层的一部分内或在分离层的界面处形成裂隙或孔；通过借助于从裂隙或孔引入与分离层起反应的气体或液体除去分离层来从第一衬底分离将被剥离的层；以及把将被剥离的层转移到第二衬底。
此外，通过使分离层或分离层的一部分改性(氧化、还原等)来形成受影响的层(氧化物层等)，可替换地，在分离层或分离层的一部分中形成允许层具有不同的蚀刻速率的材料。本发明公开了用来制造半导体器件的方法，其包括以下步骤：在第一衬底上形成分离层；在分离层之上形成包括半导体元件的将被剥离的层；通过发射光到分离层的一部分来使分离层的该部分改性；通过借助于从改性的分离层的该部分引入与分离层起反应的气体或液体除去分离层来从第一衬底分离将被剥离的层；以及把将被剥离的层转移到第二衬底。
本发明公开了在绝缘衬底上形成分离层，在分离层上形成包括元件的将被剥离的层，该分离层通过作为第一剥离工艺的利用包含卤化氟的气体或液体进行蚀刻被选择性地除去并且通过使分离层的一部分留下而被固定，以及可以通过作为第二剥离工艺的借助于激光照射实施烧蚀来剥离将被剥离的层。
本发明公开了用来制造半导体器件的方法，其包括以下步骤：在第一衬底上形成分离层；在分离层之上形成包括半导体元件的将被剥离的层；通过将分离层暴露于与该分离层反应的气体或液体来除去分离层同时留下分离层的一部分；通过发射光到分离层的一部分从将被剥离的层分离第一衬底；以及把将被剥离的层转移到第二衬底。
激光可以发射到衬底的相反侧。可以通过翻转衬底并且发射激光到衬底的相反侧来使从衬底剥离的器件从衬底落下。
本发明公开了用来制造半导体器件的方法，其包括以下步骤：在第一衬底上形成分离层；在分离层之上形成包括半导体元件的将被剥离的层；通过发射光到半导体元件的外围在分离层的一部分内或在分离层的界面处形成裂隙或孔；从第一衬底剥离将被剥离的层，其借助与半导体元件重叠的分离层的一部分彼此固定；以及把将被剥离的层转移到第二衬底。
根据本发明，作为第一剥离工艺，激光被发射到分离层，并且在绝缘衬底之上形成分离层并且在分离层之上形成包括元件的将被剥离的层之后，通过在利用激光照射的分离层中产生烧蚀来形成通道(由裂隙、孔、被烧蚀的部分等形成)。其后，借助物理措施来剥离被通道围绕的部分。
本发明公开了用来制造半导体器件的方法，其包括以下步骤：在第一衬底上形成分离层；在分离层之上形成包括半导体元件的将被剥离的层；通过发射光到半导体元件的外围在分离层的一部分内或在分离层的界面处形成裂隙或孔；从第一衬底剥离将被剥离的层的层，其借助与半导体元件重叠的分离层的一部分彼此固定；以及把将被剥离的层转移到第二衬底。
在前述结构中，分离层由在W上包含WOx的膜、在Mo上包含MoOx的膜、在Nb上包含NbOx的膜、或在Ti上包含TiOx的膜形成。
优选设置易于用夹具爪等固定的部分。被提供有在分离层上的将被剥离的层的衬底的四个角中的一个角通过激光照射被卷起以形成易于固定的部分，并且借助物理措施利用夹具爪沿另一个角的方向拉该部分。将被剥离的层被剥离到相对于衬底的侧倾斜的方向。
根据本发明，作为第一剥离工艺，激光被发射到分离层，并且在绝缘衬底之上形成分离层并且在分离层之上形成包括元件的将被剥离的层之后，通过在利用激光照射的分离层中产生烧蚀来形成通道(由裂隙、孔、被烧蚀的部分等形成)。其后，作为第二剥离工艺，为了仅剥离一个角，分离层的一部分被除去以有目的地卷起将被剥离的层的一个角。通过这样做，可以提供易于固定的部分。然后，作为第三剥离工艺，借助物理措施剥离一个剥离的角以剥离被通道围绕的部分。在该情况下，不同的三种方法被用于剥离。
作为用于分离层的材料，使用可以分解或溶解于在剥离工艺中使用的气体或液体的材料。作为分离层，使用吸收照射光(激光、来自卤素灯的光等)并且在该层内或在界面处被剥离(在下文也称作在膜内剥离或在界面处剥离)的层，优选是其中用来构成分离层的物质的原子或分子之间的结合力消失或减弱的层或在该层内或在界面处被剥离的层。此外，通过使分离层或分离层的一部分改性(氧化、还原等)来形成受影响的层(氧化物层等)，可替换地，在分离层或分离层的一部分中形成允许层具有不同的蚀刻速率的材料。
由于光照射，气体可以从分离层被释放并且分离效果可以表现出来。即，存在这样的情况：通过瞬间吸收光包括在分离层中的构成成分被释放为气体或分离层变成气体并且蒸汽被释放以有助于分离。
例如可以指定下述作为这种分离层的成分。
可以指定半导体材料，通常是非晶硅作为分离层的成分的实例。可以利用包含卤化氟的气体(例如三氟化氯(ClF3)、ClF4、和O2的混合气体)或包含卤化氟的液体(例如KOH、TMAH等)蚀刻非晶硅。而且，在给定量的氢被包含在非晶硅中并且产生内部压力的情况下，该非晶硅可以促使剥离插入分离层的薄膜。可以通过控制沉积条件例如气体成分、气体压力、气氛、气流、温度、衬底温度、或注入功率来适当地调整非晶硅中的氢的量。
可以指定例如钨、钼、铌、或钛的元素、或包含前述中的任何一种的合金作为分离层的成分的另一实例。在所有的当中，可以借助包含卤化氟的气体(例如三氟化氯(ClF3))蚀刻钨并且通过使其表面改性(这里是氧化)形成的氧化钨(WOx)变得比钨更容易蚀刻。此外，可以通过由于光照射改变粘附力来剥离插入分离层的薄膜。为了形成氧化钨，优选形成包含氧化物(氧化硅等)的材料层以便与钨膜接触以发射光。
可以指定多种氧化物陶瓷例如氧化硅或硅酸化合物、氧化钛或钛酸化合物、氧化锆或锆酸化合物、或者氧化镧或镧酸化合物作为分离层的成分的另一实例。可以指定SiO、SiO2、Si3O2O3、Li2SiO3、CaSiO3、ZrSiO4、和Na2SiO3作为氧化硅。可以指定TiO、Ti2O3和TiO2作为氧化钛。可以指定BaTiO4、BaTiO3、Ba2Ti9O20、BaTi5O11、CaTiO3、SrTiO3、PbTiO3、MgTiO3、ZrTiO2、SnTiO4、Al2TiO5、和FeTiO3作为钛酸化合物。可以指定ZrO2作为氧化锆。可以指定BaZrO3、ZrSiO4、PbZrO3、MgZrO3、和K2ZrO3作为锆酸。可以指定PZT、PLZT、PLLZT、PBZT等或氮化物陶瓷例如氮化硅、氮化铝或氮化钛作为陶瓷。
可以指定有机聚合物材料作为分离层的成分的另一实例。任何材料都可以用作有机聚合物材料，只要它具有例如-CH2-、-CO-(酮)、-CONH-(酰胺基)、-NH-(酰亚胺)、-COO-(酯)、-N＝N-(偶氮基)、或-CH＝N-(席夫(schiff))的键(这些键通过借助照射光7的照射被切断)，尤其是具有这些键中的多个。该有机聚合物材料可以在结构式中具有芳香烃(一个或两个或更多个苯环或稠环)。
聚乙烯、例如聚丙烯的聚烯烃、聚酰亚胺、聚酰胺、聚酯、聚甲基丙烯酸甲酯(PMMA)、聚苯硫醚(PPS)、聚醚砜(PES)、或环氧树脂作为有机聚合物材料的特定实例。
分离层的厚度取决于诸如剥离的物体、分离层的成分、层结构或形成方法之类的条件。通常，分离层具有大约1到10μm的厚度。当分离层的厚度太小时，沉积的均匀性可能退化并且剥离可能会不均匀。当分离层的厚度太大时，为了保证分离层的良好的剥离特性，期望照射光的功率(光的量)增加。分离层的厚度优选尽可能地均匀。
用来形成分离层的方法并不特别受限制并且根据例如膜成分或膜厚度之类的条件被适当地选择。例如，可以指定多种真空沉积方法，例如CVD(包括LPCVD、ECR-CVD、MOCVD)、沉积、分子束蒸发(MB)、溅射、离子电镀、或PVD，涂敷法例如无电极沉积(electrolessdeposition)、朗缪尔-布罗基特(Langmuir Blodgett)(LB)、旋涂、喷涂、或滚涂，多种印刷方法，喷墨方法，粉末喷射方法等。可以使用这些方法的两种或更多种组合的方法。
由于应力关系通过剥离工艺从衬底剥离的将被剥离的层被弯成拱形以离开边缘。为了使拱形还原，存在这样的威胁：通过对其施加力可能会使该将被剥离的层破裂。因此，根据本发明具有和将被剥离的层相同的拱形方向的膜被用作转录体(tfanscriptional body)以将该拱形控制在一定范围之内。即，获得的半导体器件自其处于初始状态就被大大地弯曲成拱形。
其至少一部分被弯曲成拱形的半导体器件的结构是本发明的实施例的一个。该结构是具有由包含天线的层和包含薄膜晶体管的层构成的叠层的半导体器件。该半导体器件的至少一部分被弯曲成拱形以使包含天线的层在内侧。
通过形成自其处于初始状态就具有拱形形状的半导体器件，该器件的哪个表面是正侧或反侧就变得清楚了。在该器件被沿与初始状态相反的方向弯成拱形的情况下，易碎的表面能够变得易于分辨。通过使在初始状态的半导体器件弯曲成拱形，在平表面上的非常薄的器件能够变得易于拾取。
在前述结构中，为了使在初始状态的半导体器件弯曲成拱形，借助单轴拉伸之后的膜固定包括元件的将被剥离的层。可以通过至少一个膜固定将被剥离的层。包括元件的将被剥离的层通过插入两个被调整它们的拉伸方向的膜(单轴拉伸之后的膜)之间而被固定以便被密封。
可替换地，该半导体器件可以通过插入多个具有不同的热膨胀系数的膜之间而在它的初始状态被弯曲成拱形。
进一步可替换地，在前述的结构中，半导体器件可以被插入第一膜和第二膜之间，并且设置在包括薄膜晶体管的层的一侧的第二膜的热收缩可以小于设置在包括天线的层的一侧的第一膜的热收缩。
可以通过在实施层压工艺时使叠层膜弯曲成拱形来使器件的一部分弯曲成拱形。
如在此所使用的，术语“叠层膜”指的是由基底膜和粘附的合成树脂膜构成的叠层膜或由两种或更多种膜构成的叠层膜。聚酯例如PET或PBT、尼龙6、聚酰胺例如尼龙66、无机沉积膜、或纸作为基底膜。可以利用聚烯烃例如PE或PP、丙烯酸合成树脂、环氧合成树脂等作为粘附的合成树脂膜。利用层压器件通过热压缩将叠层膜堆叠到主体。作为用于层压工艺的预处理，优选涂敷结合层剂，其可以导致叠层膜和主体之间的粘附力增加。可以利用异氰酸盐剂等作为结合层剂。
术语“热封”指的是通过涂敷到膜基底的粘附层部分的热压缩的密封或通过具有低熔点的最外层或最内层的热压缩的密封被加热以便熔化并且通过施加压力来粘附。
本发明的另一个实施例是具有由包括天线的层和包括薄膜晶体管的层构成的叠层的半导体器件。该半导体器件弯曲成拱形以使包括天线的层在内侧。相对于该半导体器件的宽度，拱形度优选大于0，1％或更大，和20％或更小。在拱形度超过20％的情况下，存在这样的威胁：TFT的电特性大大改变并且该半导体器件的集成电路变得不再工作。此外，根据本发明的半导体器件并不限于由包括天线的层和包括薄膜晶体管的层构成的叠层。如果它具有天线和具有半导体元件的集成电路，则可以将该半导体器件形成为具有任何结构。
拱形度由通过聚焦深度的方法测量的高度(b-a)表示。即，如图3C中所示，拱形器件(被膜固定)被放在设有显微镜的调焦装置1202上，其可以测量焦距以便器件的两个边缘都与调焦装置1202接触。从而测量至最高位置的距离；焦距(a)，并且获得焦距(a)与到测量铸模压板1200的顶表面的距离之间的差；焦距(b)。所获得的差被定义为拱形度。
在该器件具有矩形形状的情况下，该器件的一边是沿X方向的宽度，并且该器件的另一边是Y方向的宽度，可以存在如图3A或3B中所示出的两种状态。在图3A中示出了具有沿短边的方向的拱形的器件1201，而在图3B中示出了具有沿长边的方向的拱形的器件1211。在任何一种状态下，该器件都被设计成使天线侧在内侧，并且相对于该半导体器件的宽度(沿X方向或Y方向的宽度)，拱形度大于0，1％或更大，和20％或更小。在该说明书中，原则是形成拱形以便天线侧在内侧；然而，该器件的一部分可以弯曲成拱形以便天线侧在外部，只要该器件的另一部分被弯曲成拱形以便天线侧在内侧。
在前述结构中，薄膜晶体管构成了中央处理单元或具有存储器的薄膜集成电路。
所希望的是，在用作构成薄膜集成电路的元件的沟道的区域中全部沟道长度方向都沿相同的方向设置以使得该器件沿与沟道长度方向不同的方向，即沿垂直于沟道长度方向的沟道宽度方向弯曲成拱形。图10A示出该器件的一个实例。图10A是用来示出安装在铸模压板1000的平表面之上的器件1001的透视图。器件1001沿提供给集成电路单元1004的TFT的沟道宽度方向1008弯曲成拱形。为了清楚地解释，图10A示出该TFT的岛状半导体层1002并且还示出垂直于沟道宽度方向的沟道长度方向1007。图10B是对应于图10A的截面图。由于沟道长度方向不同于器件的拱形方向，因此可以使对元件特性的影响最小化。即，可以提供具有相对于沿特定方向(在此是器件的拱形方向)的变形的强力的半导体器件。另外，可以提供沿除特定方向(在此是器件被弯曲成拱形的方向)以外的方向几乎不变形的半导体器件。
图10A示出包括在器件中的天线被形成为具有盘绕形状；然而，并不特别限制天线的形状，只要它具有足以用作天线的长度。此外，在图10A中，器件1001沿与天线单元1003的水平方向平行的方向1005弯曲成拱形。在天线1003沿多个方向弯曲的情况下天线1003具有破裂等的威胁。因此，天线单元1003优选被形成为具有不沿特定方向(在此是器件被弯曲成拱形的方向)弯曲成拱形的形状。例如，通过将天线的水平方向1006的一部分的尺寸制造得比天线的纵向1005的尺寸厚来加固器件1001。如图10A中所示，天线沿纵向的形状优选制作成线性形状。通过将沿纵向的天线形状形成为线性形状，可以提供抗变形的半导体器件。
并不特别限制包括天线和集成电路的器件的方向。如果器件是矩形的，那么该器件可以沿对角线方向弯曲成拱形或该器件的一部分可以沿特定的预定方向弯曲成拱形。作为与图10A中的不同的实例，示出了图10C。
图10C是用来示出安装在铸模压板1100的平表面之上的器件1101的透视图。器件1101沿提供在集成电路单元1104处的TFT的沟道宽度方向1108弯曲成拱形。为了清楚地解释，图10A示出TFT的岛状半导体层1102并且还示出垂直于沟道宽度方向的沟道长度方向1107。图10D是对应于图10C的截面图。在图10C中，器件1101沿与天线单元1103的水平方向平行的方向1105弯曲成拱形。在图10C中，为了形成具有不沿特定方向(在此是器件被弯曲成拱形的方向)弯曲成拱形的形状的天线，该天线的纵向1105的一部分被制造得比该天线的水平方向1106的厚。
存在这样的威胁：在器件沿多个方向弯曲成拱形的情况下，形成在柔性衬底上的包括天线和集成电路的器件会破裂或接触不良。预先将弯曲成拱形的状态设置为器件的初始状态，从而，根据本发明器件可以被制作得沿另一方向几乎不弯曲成拱形。通过进行器件的设计例如天线的形式或配置或TFT的配置同时考虑器件被弯曲成拱形的初始状态，可以实现坚固的器件。通过利用天线的形式或配置或TFT的配置，整个器件可以被形成为具有可以容易地保持沿预定方向弯曲成拱形的状态的结构。
在前述结构中，通过在半导体器件中与读写器件通信的装置来驱动具有薄膜晶体管的薄膜集成电路。
可以应用本发明而不考虑TFT结构。例如，可以使用顶栅TFT、底栅(反向交错)TFT、或前向交错TFT。它并不限于单栅TFT。可以使用具有多个沟道形成区的多栅TFT，例如双栅TFT。
可以适当使用非晶半导体膜、包括结晶结构的半导体膜、包括非晶结构的化合物半导体膜等作为TFT的有源层。此外，作为TFT的有源层，可以使用半非晶半导体膜(也称作微晶半导体膜)，其具有在非晶结构和结晶结构(包括单晶和多晶)之间的中间结构、相对于自由能稳定的第三态、和具有短程有序和晶格畸变的结晶区域。
根据本发明，可以通过多种剥离工艺有效地从衬底剥离将被剥离的层。
根据本发明，通过在其初始状态控制器件的拱形可以使在平表面上的器件变得容易被拾取。
附图说明
图1A到1E是用来示出根据本发明用于制造薄膜集成电路的方法(实施例1)的说明性截面图和说明性顶视图；
图2A和2B是用来示出根据本发明用于制造薄膜集成电路的方法(实施例1)的说明性视图；
图3A到3C是用来示出根据本发明的薄膜集成电路的透视图和用来示出薄膜集成电路的拱形度的定义的图；
图4A到4F是用来示出根据本发明用于制造薄膜集成电路的方法(实施例2)的说明性截面图；
图5A和5B是用来示出根据本发明用于制造薄膜集成电路的方法(实施例2)的顶视图；
图6A和6B是用来示出用于制造薄膜集成电路的器件的图；
图7是用来示出薄膜集成电路的说明性方块图；
图8A到8D是用来示出薄膜集成电路的使用类型的说明性视图；
图9A和9B是用来示出薄膜集成电路的使用类型的说明性视图；
图10A到10D分别是用来示出根据本发明的器件的实例的透视图，图10A的截面图，用来示出根据本发明的器件的另一实例的透视图；和图10C的截面图；以及
图11是用来示出根据本发明的器件的实例的透视图。
具体实施方式
在下文，将解释本发明的实施例。
实施例1
下文将解释根据本发明用来制造半导体器件的方法。
分离层11a形成在具有绝缘表面的衬底10上。具有绝缘表面的衬底10对应于玻璃衬底、石英衬底、塑料衬底、由具有柔韧性的合成树脂例如丙烯酸制成的树脂衬底、或金属衬底。通过已知的方法例如溅射方法或等离子体CVD方法由包含硅的层形成分离层11a。包含硅的层对应于非晶半导体层、其中混合了非晶状态和结晶状态的半非晶半导体层、或结晶半导体层。
由无机绝缘膜形成基底绝缘层12。由氧化硅、氮化硅、氮氧化硅、氧氮化硅等制成的单层膜；或通过已知的方法例如溅射方法或等离子体CVD方法的前述单层膜的叠层膜作为基底绝缘层12(参考图1A)。优选使用与随后的工艺中所使用的包含卤化氟的气体或液体几乎不发生化学反应或不发生化学反应的材料作为用于基底绝缘层12的材料。例如，形成氮化硅膜、氧化硅膜、或氮氧化硅膜。
形成利用绝缘膜12a作为基底膜的将被剥离的层13(参考图1B)。在图1B中，说明了示出包括第一元件组的将被剥离的层和与包括第一元件组的该将被剥离的层相邻的包括第二元件组的将被剥离的层的实例。然而，本发明并不限于此。具有绝缘表面的衬底10被提供有多个元件组并且最后被分成将成为产品的单独的块。将被剥离的层13包括第一层间绝缘层13a、第二层间绝缘层13b、多个TFT13c、和用作天线的导电层。包括第一元件组的将被剥离的层13最后变成一个器件。
可以通过丝网印刷方法或微滴泄放方法在将被剥离的层13之上形成保护层。优选使用与随后的工艺中所使用的包含卤化氟的气体或液体不发生化学反应的材料作为用于保护层的材料。例如，可以利用有机树脂例如环氧树脂作为保护层。
然后，使分离层的一部分改性或优选通过选择性地发射光而被烧蚀以实施在剥离工艺中的第一步骤(图1C)。在剥离工艺中的第一步骤之后，通过没有被光照射的区域中的分离层把将被剥离的层固定到衬底。光被至少发射到衬底的外围。包括在将被剥离的层中的元件优选不用光照射。图1D是用来示出该阶段的顶视图。图1C是沿实线A-B的图1D的截面图。
作为照射光，优选使用准分子激光器，因为该激光器容易产生分离层的烧蚀。当分离层被部分烧蚀时，在存在波长相关性的情况下照射激光优选在从大约100到350nm的波长。在通过对分离层的一部分引起状态改变例如气体发射、蒸发、或升华来给出分离特性的情况下，该照射激光优选在从大约350到1200nm的波长。
照射准分子激光器优选具有大约从100到500mJ/cm2的能量密度。照射时间优选是10到100纳秒。在本发明中，烧蚀等并不特别需要充足地产生，并且因此可以产生局部烧蚀以使包含卤化氟的气体(或液体)容易进入(透入)光照射区域。
不必说，可以通过完全烧蚀用激光照射的区域中的分离层来形成空间。所形成的空间变成用于包含卤化氟的气体(或液体)的通道，并且其余的分离层可以被更有效地除去。即使分离层被完全烧蚀，将被剥离的层13也通过该其余的分离层被固定到衬底10。
为了防止将被剥离的层散开，借助具有第一粘附层18a的第一膜19a固定将被剥离的层13。作为用于第一膜19a的材料，使用树脂材料(聚酯、聚丙烯、聚氯乙烯、聚苯乙烯、聚丙烯腈、聚对苯二甲酸乙二醇酯、尼龙等)，一般为热塑性的、PVF(聚氟乙烯)膜、聚酯薄膜、或丙烯酸树脂膜的塑料衬底(具有从200到500μm的厚度)。第一膜19a优选具有低的热膨胀特性。此外，可以利用层叠膜通过热压缩来固定将被剥离的层。在此，描述了在光照射之后借助第一膜固定将被剥离的层的实例；然而，并不特别限制工艺顺序。例如，可以在光照射之前固定将被剥离的层并且光可以通过该膜发射。
然后，在除了光照射区域以外的区域中的分离层被除去以实施剥离工艺中的第二步骤(图1E)。在剥离工艺中的第二步骤之后，从衬底10剥离将被剥离的层13。使用三氟化氯(ClF3)作为蚀刻剂。同时，不仅其余的分离层，而且在光照射区域中的分离层被除去。
光照射区域11c和将被剥离的层的位置优选被设计使得它们不与在蚀刻终止的位置中的分离层11b的一部分重叠，即，当沿图1E中用箭头表示的方向蚀刻分离层时没有被蚀刻而留下的分离层11b。由于裂隙等易于在蚀刻终止的位置产生，因此重要的是该位置不与以后用作器件的将被剥离的层重叠。在此，蚀刻终止的位置被插入在两个相邻的将被释放的层之间。
在先前工艺中利用光照射的区域中的分离层具有被部分烧蚀的孔或裂隙，并且由此剩下的分离层可以被有效除去。即，用激光照射的区域变成了用于三氟化氯的通道并且该分离层可以被有效除去。
可以借助具有第二粘附层20a的第二膜21a固定将被剥离的层(参考图2A)。作为第二膜21a，使用树脂材料(聚酯、聚丙烯、聚氯乙烯、聚苯乙烯、聚丙烯腈、聚对苯二甲酸乙二醇酯、尼龙等)，一般为热塑性的、PVF(聚氟乙烯)膜、聚酯薄膜、或丙烯酸树脂膜的塑料衬底(具有从200到500μm的厚度)。第二膜21a优选具有低的热膨胀特性。
最后，可以通过分成块来获得图2B中所示出的状态。借助具有第一粘附层18b的第一膜19b和具有第二粘附层20b的第二膜21b密封将被剥离的层13。
在大玻璃衬底之上由薄膜形成集成电路之后，实施两次剥离工艺。因此，提供了用于通过从衬底剥离元件来制造大量能够在接触优选在不接触的情况下接收和发送数据的微小器件的方法。根据在该实施例中所描述的方法，用来烧蚀的激光并不发射到元件，并且因此在实施剥离工艺的前后元件特性并不改变。
在用于包括在将被剥离的层中的半导体元件的制造工艺中激光被用于半导体膜的结晶化或激活的情况下，激光也发射到位于下面的分离层的一部分，其允许容易的剥离工艺。
在此，解释了非晶硅被用作分离层、激光被用作用于分离层的照射光、以及三氟化氯被用作用来蚀刻分离层的蚀刻剂的实例；然而，本发明并不限于此。实施本发明的人可以适当地选择这些部件。
实施例2
参考图4A到5B解释不同于实施例1中所描述的制造方法。
分离层411a形成在具有绝缘表面的衬底410的整个表面上。在此，通过溅射方法获得的钨(W)膜被用作分离层。然后，由无机绝缘膜形成基底绝缘层412a(参考图4A)。优选使用与随后工艺中所使用的包含卤化氟的气体或液体几乎不起化学反应或不起化学反应的材料作为用于基底绝缘层412a的材料。基底绝缘层412a优选由氧化硅膜或氮化硅膜的层叠层形成。在此，氮化硅膜堆叠在氧化硅膜之上，其与钨膜接触。
形成利用基底绝缘膜412a作为基底膜的将被剥离的层413。包括第一元件组的将被剥离的层包括第一层间绝缘层413a、第二层间绝缘层413b、多个TFT 413c、和用作天线的导电层413d。最后，包括第一元件组的将被剥离的层变成一个器件。
在包括在将被剥离的层413中的半导体元件的制造工艺期间，在分离层和基底绝缘层之间的界面处形成由氧化钨(未示出)制成的层。当在分离层之上堆叠基底绝缘层时也在所述界面处形成由氧化钨(未示出)制成的层。
通过丝网印刷方法或微滴泄放方法形成保护层416。在此，形成保护层416以覆盖包括第一元件组的将被剥离的层和包括第二元件组的将被剥离的层(参考图4B)。优选使用与随后的工艺中所使用的包含卤化氟的气体或液体不发生化学反应的材料作为用于保护层416的材料。例如，可以利用有机树脂例如环氧树脂作为保护层。
利用保护层416作为掩模选择性地蚀刻基底绝缘层412a以暴露分离层411a(参考图4C)。
图5A是用来示出该阶段的顶视图。图4C是沿实线A-B的图5A的截面图。
通过利用蚀刻剂除去分离层来实施剥离工艺中的第一步骤。在此，并不完全除去该分离层。通过中断蚀刻来留下分离层411b的一部分。留下的分离层411b固定将被剥离的层。三氟化氯(ClF3)被用作蚀刻剂。图4D是用来示出蚀刻之后的状态的截面图。围绕将被剥离的层实施蚀刻。如同在蚀刻之前，将被剥离的层被弯曲成拱形以使天线在内侧。
设置将被剥离的层和保护层使得沿一个方向蚀刻一个将被剥离的层。将被剥离的层被安置以便留下的分离层411b不与将被剥离的层重叠。
图5B是用来示出该阶段的顶视图。图4D是沿实线C-D的图5B的截面图。
在蚀刻后，在该实施例中借助留下的分离层411b固定将被剥离的层。即使分离层的蚀刻继续进行，将被剥离的层也没有设置在易于产生裂隙的位置中。
通过发射光到留下的分离层411b实施剥离工艺中的第二步骤。图4E示出具有绝缘表面的衬底410保持倒置并且光通过具有绝缘表面的衬底410发射到该留下的分离层411b的状态。光照射使分离层411b和具有绝缘表面的衬底410之间的粘附力退化，随后，将被剥离的层413从具有绝缘表面的衬底410分离。
在激光被用作照射光的情况下，可以从经受通过激光器扫描的亮点照射的部分开始以有序的方式一个接一个地分离将被剥离的层413。激光可以仅被发射到该留下的分离层411b并且不发射到被提供有元件的部分。
在来自光源例如卤素灯的光被用作照射光的情况下，预期被照射的另一部分(被提供有元件的部分)优选用金属掩模等覆盖。此外，来自光源例如卤素灯的光发射到整个表面，并且因此所有要释放的层可以同时从衬底分离。
被分离的将被剥离的层413自由落下。在将被剥离的层落到平表面上的情况下，该将被剥离的层413容易被拾取，因为它被弯曲成拱形。
被拾取的将被剥离的层413借助具有粘附层的膜417被固定。单轴拉伸后的膜418被用来固定将被剥离的层以便保持该将被剥离的层413的拱形形状。由于该膜以围绕辊芯缠绕的状态被出售，因此确定粘附表面以便与基底绝缘层412b接触，其内表面是暴露的。
相对于半导体器件的宽度(沿垂直于拱形方向的方向的宽度)，拱形度优选大于0，1％或更大，和20％或更小。在拱形度大于20％的情况下，存在这样的威胁：出现将被剥离的层实际上难以粘贴到产品上并且数据难以被读出装置读取的问题。优选控制拱形度以便将被剥离的层不会由于温度的变化相反地弯曲成拱形。
由通过利用图3C中所示的用来调焦的装置1202获得的高度表示拱形度。图3A示出安装在测量铸模压板1200的平表面之上的半导体器件的实例。图3A中示出的半导体器件自其处于初始状态就已经被弯曲成拱形，并且具有天线单元1203和包括TFT的集成电路部分。图3B示出了其中拱形的方向与图3A中示出的实例中的拱形方向相差90°的实例。图3B中示出的半导体器件自其处于初始状态就是弯曲成拱形的器件，并且具有天线单元1213和包括TFT的集成电路部分1214。该实施例可以根据布局采用任何一种形式。
最后，可以通过实施分割工艺获得图4F中示出的状态。通过形成自其处于初始状态就具有拱形形状的器件，该器件的哪个表面是正侧或反侧就变得清楚了。在该器件被沿与初始状态相反的方向弯曲成拱形的情况下，易碎的表面能够变得易于分辨。通过使半导体器件的初始状态弯曲成拱形，在平表面上的非常薄的器件能够变得易于被拾取。此外，图4F示出器件被弯曲成拱形的方向与TFT 413c的沟道方向彼此相符；然而，在拱形度小的情况下，很小的TFT没有弯曲成拱形而是该器件的没有提供TFT的部分弯曲成拱形。存在的威胁是在拱形度大或TFT的尺寸大的情况下TFT弯曲成拱形，因此器件被弯曲成拱形的方向与TFT的沟道方向优选彼此不同。
图11示出部分弯曲成拱形的器件的实例。在图11中示出的器件中，没有被提供有天线单元1504和集成电路单元1503的部分弯曲成拱形。因为弯曲成拱形的部分是平面，所以器件1501可以容易地安装到具有平表面的物品1500。此外，可以将弯曲成拱形的部分1502制作成在器件1501安装到产品等并且由于一些原因与该产品分开的情况下容易被拾取。
通过使器件的至少一部分弯曲成拱形，可以确定器件1501的正侧或反侧。因为器件1501是薄的，因此可以在器件面朝上或被翻转的任一种情况下读取该器件1501，即，可以在读出器件设置在器件1501的包括天线的层的一侧处或在与其相反的侧处的任一种情况下读取器件1501。
在该实施例中解释了借助一个膜固定将被剥离的层413的实例；然而，也可以利用两个膜插入将被剥离的层413以固定它。例如，将被剥离的层413被插入在两个被调整了其拉伸方向的膜(单轴拉伸之后的膜)之间以被固定。可替换地，可以通过插入在具有不同热膨胀系数的多个膜之间来使将被剥离的层413弯曲成拱形。
将被剥离的层413可以插入在第一膜和第二膜之间。设置在包括天线的层的一侧处的第一膜的热收缩可以比设置在包括薄膜晶体管的层的一侧处的第二膜的热收缩小。
此外，在实施层压工艺时可以通过使层叠膜弯曲成拱形来使器件的至少一部分弯曲成拱形。
在该实施例中可以利用非晶硅膜代替被用作分离层的钨膜。也可以用包含卤化氟的气体或液体除去非晶硅膜。非晶硅膜可以借助激光产生烧蚀。因此，在利用非晶硅膜作为分离层的情况下，可以通过实施用包含卤化氟的气体或液体除去分离层的一部分的第一剥离工艺和发射激光到留下的分离层的第二剥离工艺来从衬底分离将被剥离的层。
此外，可以利用氧化硅膜代替被用作分离层的钨膜。在利用氧化硅膜作为分离层的情况下，可以通过实施用氟化酸(fluorinatedacid)(HF)除去分离层的一部分的第一剥离工艺和借助于发射激光到留下的分离层使分离层和衬底之间的粘附力退化的第二剥离工艺来从衬底分离将被剥离的层。在使用氟化酸(HF)的情况下，玻璃衬底的一部分被溶解并且将被剥离的层优选通过用树脂覆盖而被保护。
实施例3
在该实施例中解释了制造用于薄膜集成电路的装置的实例。
图6A示出根据实施例1的通过层压使器件弯曲成拱形的制造装置。
图6A中示出的制造装置具有用于膜的传送辊1401，用于膜的卷取辊1402，运输辊1403、1404，衬底载体臂1409，和辊1410、1411。
根据实施例1，获得图1E中示出的状态，并且借助衬底载体臂1409利用真空夹具来固定第一膜19a。与实施例1的类似的部件用类似的数字表示。第一膜19a被提供有第一粘附层18a。包括天线的层1408通过第一粘附层18a粘附到包括TFT的层1407。
通过在由用于膜的传送辊1401传送的层叠膜处轻轻地按压第一膜19a来将第一膜19a简单地安装在层叠膜之上。在按压之后，通过关断真空夹具来释放第一膜19a。
安装有第一膜19a的膜通过运输辊1404被运输并且通过用于加热的辊1410和辊1411被层压。用于加热的辊1410设置在包括TFT的层1407的一侧处以使层压的薄膜集成电路弯曲成拱形。通过对准装置1414例如CCD照相机控制叠层的对准以实施层压。薄膜集成电路是由包括天线的层1408和包括TFT的层1407的叠层构成的器件。天线电连接到TFT。
其后，被弯曲成拱形以使包括天线的层在内侧的薄膜集成电路围绕卷取辊1402缠绕。
通过前述的工艺，可以通过层压使根据实施例1的器件弯曲成拱形。在图6A中示出的制造装置中，层叠膜被运输同时采取拱形的确定方向。
图6B示出根据实施例2的用来层压和保护自其处于初始状态就已经弯曲成拱形的器件的制造装置。
图6B中示出的制造装置具有用于膜的传送辊1421、用于膜的卷取辊1422，多个运输辊，衬底载体臂1428，用于膜的传送辊1423，和层压辊。
在根据实施例2获得图4D中示出的状态之后，具有绝缘表面的衬底410被倒置以被具有石英窗口的衬底载体臂1428固定。薄膜集成电路通过留下的分离层411b被固定到具有绝缘表面的衬底410。薄膜集成电路是由包括天线的层1427和包括TFT的层1426的叠层构成的器件。天线被电连接到TFT。
如图6B中所示，光通过具有绝缘表面的衬底410发射到该留下的分离层411b。因此，由包括天线的层1427和包括TFT的层1426的叠层构成的薄膜集成电路被分离以被安装到用于膜的传送辊1421上。优选适当地设置辊直径以便薄膜集成电路的拱形和用于膜的传送辊1421彼此符合。
从用于膜的传送辊1421传送的膜在它的外部表面具有粘附层并且在利用粘附的薄膜集成电路被安装的同时被运输。该膜被从用于膜的另一传送辊1423传送的叠层膜层压以围绕卷取辊1422缠绕。
如有必要，通过对准装置1424例如CCD照相机控制叠层的对准。
根据前述的工艺，根据实施例2的器件可以被层压同时保持拱形形状。图6B中示出的制造装置具有以下机制：该器件沿与初始状态下的方向相反的方向没有弯曲成拱形。层叠膜被运输同时采取拱形的确定方向。
该实施例可以自由结合实施例1或2。
实施例4
该实施例示出用来制造薄膜集成电路的方法的实例。
包括半导体集成电路(在此是CPU)和端电极(未示出)的将被剥离的层形成在第一电极之上。
通过溅射方法在衬底之上形成具有从10到200nm，优选从30到75nm的厚度的分离层，在此是钨膜。然后，具有从150到200nm的厚度的氧化物层，在此是氧化硅膜，堆叠在其上而不暴露于空气。希望氧化物膜的厚度大于分离层的厚度的两倍。当堆叠这些层时，在分离层和氧化硅膜之间形成具有从大约2到5nm的厚度的非晶金属氧化物膜(氧化钨膜)。
因为在利用溅射方法的情况下膜沉积在衬底的边缘之上，所以优选通过O2灰化选择性地除去沉积在衬底边缘上的钨膜、氧化钨膜、和氧化硅膜。
然后，通过PCVD方法形成氮氧化硅膜(具有100nm的厚度)(未示出)作为基底绝缘膜。并且然后，包含氢的非晶硅膜(具有100nm的厚度)堆叠在其上而不暴露于空气。
前述的非晶硅膜通过已知的技术(固相生长方法、激光结晶化方法、利用金属催化剂的结晶化方法等)被结晶化以使用具有多晶硅膜作为有源层的TFT形成元件。在此，通过利用金属催化剂的结晶化方法获得多晶硅膜。通过旋涂器涂敷在重量上包含10ppm的镍的乙酸镍溶液。代替涂敷，可以通过溅射方法在整个表面之上喷射镍元素。然后，实施热处理来结晶化该膜以形成具有结晶结构的半导体膜(在此是多晶硅层)。在此，通过实施热处理(500℃，长达1小时)和用于结晶化的热处理(550℃，长达4小时)来获得具有结晶结构的硅膜。
作为另一结晶化方法，可以使用作为催化剂的金属元素被掺杂到非晶硅膜以通过热处理获得多晶硅膜并且脉冲振荡激光发射到该多晶硅膜的方法；连续振荡激光发射到非晶硅膜以获得多晶硅膜的方法；加热非晶硅膜以获得多晶硅膜并且连续振荡激光发射到该多晶硅膜的方法；或作为催化剂的金属元素被掺杂到非晶硅膜，实施热处理以获得多晶硅膜，并且连续振荡激光发射到多晶硅膜的方法。
非晶硅膜包括氢。当在通过热处理形成多晶硅膜的情况下在大约410℃或更高实施用于结晶化的热处理时，氢可以在形成多晶硅膜的同时扩散。通过在410℃或更高实施热处理，非晶金属氧化物膜被结晶化并且可以获得具有结晶结构的金属氧化物膜。通过在410℃或更高实施热处理，可以获得具有结晶结构的金属氧化物膜并且氢可以被扩散。
在借助稀少的(rare)氟化酸等除去在具有结晶结构的硅膜之上的氧化物膜之后，实施激光(XeCl：波长在308nm)的照射以提高结晶化速率并且在空气或氧气氛中修复留在晶粒中的缺陷。
除了通过激光照射形成的氧化物膜之外，通过利用臭氧水处理120秒由具有从1到5nm的总厚度的氧化物膜形成的阻挡层。形成阻挡层以除去被掺杂以结晶化非晶硅膜的镍。通过激光照射形成的氧化物膜可在形成阻挡膜之前被除去。
在阻挡膜之上通过溅射方法或PCVD方法形成包含将成为除气位置的氩元素的非晶硅膜以具有从10到400nm，在此为100nm的厚度。
其后，在被加热到650℃的炉中执行3分钟的热处理并且实施除气以降低具有结晶结构的半导体膜中的镍密度。可以使用灯退火装置来代替炉。
通过利用阻挡层作为蚀刻停止层来选择性地除去包含作为除气位置的氩元素的非晶硅膜，并且借助稀少的氟化酸选择性地除去阻挡层。在除气之后期望除去由氧化物膜形成的阻挡层，因为在除气时镍易于移动到具有高氧密度的区域。
在不实施利用催化剂元素的结晶化的情况下，前述的工艺，即阻挡层的形成、除气位置的形成、用来除气的热处理、除气位置的除去、阻挡层的除去等是不需要的。
借助臭氧水在获得的具有结晶结构的硅膜(也称作多晶硅膜)的表面之上形成薄的氧化物膜，并且由抗蚀剂形成掩模以通过蚀刻成期望的形状来形成被分成小岛的半导体层。在形成半导体层之后，除去由抗蚀剂形成的掩模。
在形成用来覆盖半导体层的栅绝缘膜之后，在栅绝缘膜之上形成栅电极。然后，通过适当地实施如下的工艺来制造利用多晶硅膜作为有源层的顶栅TFT，即，通过掺杂至有源层形成源区或漏区、形成层间绝缘膜(无机绝缘膜)、形成源电极或漏电极、激活处理、氢化处理等。另外，可以在掺杂给予n型的磷作为用于掺杂的杂质元素的情况下形成n沟道TFT，而可以在掺杂给予p型的硼的情况下形成p沟道TFT。可以通过结合这些TFT制造CMOS电路。
顶栅TFT的实例被描述作为TFT的结构；然而，TFT的结构并不受限制。例如可以采用底栅型或前向交错型。
可以形成由TFT为代表的多种元件(薄膜二极管、由硅的PIN结形成的光电换能器、硅电阻元件、或传感器元件(通常是利用多晶硅的压敏指纹传感器))。
如上所述，形成包括具有元件的电路的将被剥离的层。
在随后的工艺中，根据实施例2通过实施用来除去分离层的一部分的第一剥离工艺和用来发射层光到留下的分离层的第二剥离工艺来从衬底分离将被剥离的层。
在利用非晶膜代替钨膜作为分离层的情况下，通过实施用来选择性地发射激光的第一剥离工艺和用来借助由照射烧蚀的一部分通过蚀刻除去分离层的第二剥离工艺来从衬底分离将被剥离的层。
该实施例可以自由结合实施例1、2、或3。
实施例5
根据本发明制造的薄膜集成电路具有多个元件和用作天线的导电层。多个元件是例如薄膜晶体管、电容元件、电阻元件、二极管等。
薄膜集成电路210具有在非接触的情况下传输数据的功能。包括在薄膜集成电路210中的多个元件构成多种电路。薄膜集成电路210具有电源电路211、时钟产生电路212、数据调制/解调电路213、控制电路214、接口电路215、存储器216、数据总线217、天线(也称作天线线圈)218等(参考图7)。
电源电路211是用来根据从天线218输入的交变信号产生将提供给前述的每个电路的多种电源的电路。时钟产生电路212是用来根据从天线218输入的交变信号产生将提供给前述的每个电路的多种时钟的电路。数据调制/解调电路213具有调制/解调利用读写器219传输的数据的功能。控制电路214对应于中央处理单元(CPU)、微处理器单元(MPU)等并且具有发送和接收电磁场或电子波的功能。读写器219与薄膜集成电路通信，控制传输，并且控制与数据有关的处理。
由薄膜集成电路构成的电路并不限于具有前述的结构。例如，该电路可以是增加了其它部件例如电源电压的限制电路或密码处理硬件的结构。
该实施例可以自由结合实施例1、2、3、或4。
实施例6
根据本发明的薄膜集成电路是多用途的。例如薄膜集成电路可以安装到食品(标签等，参考图8A)、包装容器(包裹纸、瓶子等，参考图8B)、交通工具(汽车等，参考图8C)、日用品(提包、眼镜等，参考图8D)、服装、消费品、电器等。电器指的是液晶显示装置、EL显示装置、电视装置(也称作电视或电视机)、蜂窝电话等。
通过本发明获得的薄膜集成电路在其初始状态就被弯曲成拱形。因此，该薄膜集成电路优选根据拱形形状通常是弯曲的表面被提供给各种产品。因为薄膜集成电路自其处于初始状态就具有弯曲成拱形的形状，因此该薄膜集成电路的哪个表面是正侧或反侧就变得清楚了。因此，可以减少将该薄膜集成电路粘贴到产品上的错误。
该薄膜集成电路通过粘贴到物品的表面上或嵌入物品中而被固定到该物品。在由有机树脂制成的包装的情况下，该薄膜集成电路可以被嵌入该包装的有机树脂中。通过将薄膜集成电路提供到包装容器、记录介质、日用品、食品、服装、消费品、电器等可以制造更有效的检查系统或在租赁店(rental shop)中使用的系统。通过提供集成电路到交通工具可以防止仿造或偷窃。
通过将薄膜集成电路施加到用于食品的管理或分配的系统，该系统可以被制作成复杂的。例如，将读写器295被提供给具有显示部分294的便携式终端的侧面的情况和薄膜集成电路296被提供给物品297的具有弯曲表面的侧面的情况(图9A)作为实例。在该情况下，当薄膜集成电路296被保持在读写器295上时，关于物品297的原材料、原产地、和分配过程的历史的信息显示在显示部分294上。作为另一个实例，可以指定读写器295被设置在带式输送机的旁边的情况(参考图9B)，在该情况下，可以容易地执行物品297的检查。
该实施例可以自由结合实施例1、2、3、4、或5。
工业实用性
根据本发明可以在多个工艺中实施剥离工艺，并且因此即使利用大的衬底也可以有效地实施批量生产。通过在多个工艺中实施剥离工艺，可以构造执行预定时间的间歇输送的生产线。另外，可以减少用来制造半导体的整个工艺的时间。

Claims (27)

1.一种具有包含包括天线的层和包括薄膜晶体管的层的叠层的半导体器件；
其中该半导体器件的至少一部分弯曲成拱形使得包括天线的层在内侧。
2.根据权利要求1的半导体器件，其中该半导体器件借助单轴拉伸之后的膜被固定。
3.根据权利要求1和权利要求2的半导体器件，其中该半导体器件被插入具有不同热膨胀系数的多个膜之间。
4.根据权利要求1到3中的任何一个的半导体器件，其中该半导体器件被插入第一膜和第二膜之间，设置在包括天线的层处的第一膜的热收缩比设置在包括薄膜晶体管的层处的第二膜的热收缩小。
5.根据权利要求1到4中的任何一个的半导体器件，其中薄膜晶体管构成具有中央处理单元或存储器的薄膜集成电路。
6.根据权利要求1到5中的任何一个的半导体器件，其中借助半导体器件中与读写器件通信的装置来驱动具有薄膜晶体管的薄膜集成电路。
7.一种具有包括包含天线和薄膜晶体管的层的叠层的半导体器件；
其中该半导体器件的至少一部分弯曲成拱形使得包括天线的层在内侧，并且拱形度大于0，1％或更大，和20％或更小。
8.根据权利要求7的半导体器件，其中薄膜晶体管构成具有中央处理单元或存储器的薄膜集成电路。
9.根据权利要求7和权利要求8的半导体器件，其中借助半导体器件中与读写器件通信的装置来驱动具有薄膜晶体管的薄膜集成电路。
10.一种包括天线和集成电路的半导体器件；
其中该集成电路至少具有薄膜晶体管；并且该半导体器件的至少一部分沿与薄膜晶体管的沟道长度方向不同的方向弯曲成拱形。
11.根据权利要求10的半导体器件，其中天线至少部分地与薄膜晶体管重叠；并且半导体器件的至少一部分弯曲成拱形以使天线在内侧。
12.根据权利要求10和权利要求11的半导体器件，其中相对于该半导体器件的宽度，该半导体器件的程度大于0，1％或更大，和20％或更小。
13.一种包含天线和包括半导体元件的集成电路的半导体器件；
其中该半导体器件的至少一部分沿与纵向平行的方向或沿天线的水平方向弯曲成拱形。
14.根据权利要求13的半导体器件，其中至少部分的天线和集成电路彼此重叠；并且该半导体器件的至少一部分弯曲成拱形以使天线在内侧。
15.根据权利要求13和权利要求14的半导体器件，其中相对于该半导体器件的宽度，该半导体器件的程度大于0，1％或更大，和20％或更小。
16.一种用来制造半导体器件的方法，包括以下步骤：
在第一衬底上形成分离层；
在分离层之上形成包括半导体元件的将被剥离的层；
通过发射光到分离层的一部分在分离层的一部分内或在分离层的界面处形成裂隙或孔；
通过从裂隙或孔引入与分离层起反应的气体或液体除去分离层来从第一衬底分离该将被剥离的层；以及
把该将被剥离的层转移到第二衬底。
17.一种用来制造半导体器件的方法，包括以下步骤：
在第一衬底上形成分离层；
在分离层之上形成包括半导体元件的将被剥离的层；
通过发射光到分离层的一部分使分离层的该部分改性；
通过从分离层的被改性的部分引入与分离层起反应的气体或液体除去分离层来从第一衬底分离该将被剥离的层；以及
把该将被剥离的层转移到第二衬底。
18.一种用来制造半导体器件的方法，包括以下步骤：
在第一衬底上形成分离层；
在分离层之上形成包括半导体元件的将被剥离的层；
通过将分离层暴露到与分离层反应的气体或液体来除去分离层同时留下分离层的一部分；
通过发射光到分离层的一部分来使第一衬底与该将被剥离的层分离；以及
把该将被剥离的层转移到第二衬底。
19.一种用来制造半导体器件的方法，包括以下步骤：
在第一衬底上形成分离层；
在分离层之上形成包括半导体元件的将被剥离的层；
通过将分离层暴露到与分离层反应的气体或液体来除去分离层同时留下分离层的一部分；
提供第一衬底以便在第一衬底之上的该将被剥离的层面朝下并且提供第二衬底以便与该将被剥离的层相对；以及
通过发射光到分离层的该部分的相反侧以从第一衬底分离该将被剥离的层并且落在第二衬底上来把该将被剥离的层转移到第二衬底。
20.一种用来制造半导体器件的方法，包括以下步骤：
在第一衬底上形成分离层；
在分离层之上形成包括半导体元件的将被剥离的层；
通过发射光到半导体元件的外围在分离层的一部分内或在分离层的界面处形成裂隙或孔；
从第一衬底剥离该将被剥离的层的层，其借助与半导体元件重叠的分离层的一部分彼此固定；以及
把该将被剥离的层转移到第二衬底。
21.根据权利要求20的用来制造半导体器件的方法，其中分离层由在W上包含WOx的膜、在Mo上包含MoOx的膜、在Nb上包含NbOx的膜、或在Ti上包含TiOx的膜形成。
22.根据权利要求21的用来制造半导体器件的方法，其中分离层是具有非晶结构的半导体，陶瓷，由钨、钼、铌、或钛构成的金属材料，或有机聚合物材料。
23.根据权利要求21的用来制造半导体器件的方法，其中所述光是利用YAG激光器、YVO4激光器、GdVO4激光器、YLF激光器、或Ar激光器中的任何一种的激光，并且当该光发射到分离层时该光使分离层产生气体。
24.根据权利要求21的用来制造半导体器件的方法，其中所述光是利用YAG激光器、YVO4激光器、GdVO4激光器、YLF激光器、或Ar激光器中的任何一种的激光，并且当该光发射到分离层时该光使构成分离层的物质的原子或分子之间的结合力消失或减小。
25.根据权利要求21的用来制造半导体器件的方法，其中所述光是波长为从100到350nm的激光。
26.根据权利要求21的用来制造半导体器件的方法，其中所述光是波长为从350到1200nm的激光。
27.根据权利要求21的用来制造半导体器件的方法，其中与分离层起反应的气体或液体是包含卤化氟的气体或液体。
CNB2005800324940A 2004-09-24 2005-09-20 半导体器件及其制造方法 Expired - Fee Related CN100565794C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP277538/2004 2004-09-24
JP2004277538 2004-09-24

Publications (2)

Publication Number Publication Date
CN101027751A true CN101027751A (zh) 2007-08-29
CN100565794C CN100565794C (zh) 2009-12-02

Family

ID=36090195

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800324940A Expired - Fee Related CN100565794C (zh) 2004-09-24 2005-09-20 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US8058146B2 (zh)
JP (2) JP5712162B2 (zh)
KR (2) KR101150996B1 (zh)
CN (1) CN100565794C (zh)
WO (1) WO2006033451A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347455A (zh) * 2013-08-08 2015-02-11 斯克林集团公司 光照射装置以及光照射方法
CN104425896A (zh) * 2013-09-06 2015-03-18 联想(北京)有限公司 一种天线及电子设备
CN106663640A (zh) * 2014-05-13 2017-05-10 代表亚利桑那大学的亚利桑那校董会 提供电子器件的方法及其电子器件
CN110828980A (zh) * 2018-08-09 2020-02-21 中国科学院理化技术研究所 一种液态金属可重构天线及其重构方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8168511B2 (en) * 2007-09-20 2012-05-01 Sharp Kabushiki Kaisha Display device manufacturing method and laminated structure
US8062961B1 (en) * 2008-03-28 2011-11-22 Renesas Electronics Corporation Method for manufacturing a semiconductor device
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
JP2013069769A (ja) * 2011-09-21 2013-04-18 Ulvac Japan Ltd Ｔｆｔ基板の製造方法およびレーザーアニール装置
TWI642094B (zh) 2013-08-06 2018-11-21 半導體能源研究所股份有限公司 剝離方法
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
CN110676395A (zh) 2013-12-02 2020-01-10 株式会社半导体能源研究所 显示装置及其制造方法
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10804407B2 (en) 2016-05-12 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and stack processing apparatus
TWI606557B (zh) * 2016-08-11 2017-11-21 矽品精密工業股份有限公司 半導體封裝元件及半導體元件封裝方法
JP6915191B1 (ja) * 2021-01-21 2021-08-04 信越エンジニアリング株式会社 ワーク分離装置及びワーク分離方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) * 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JP2001175832A (ja) * 1999-12-16 2001-06-29 Dainippon Printing Co Ltd カード
US7030551B2 (en) * 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2002110949A (ja) 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
JP2002329181A (ja) * 2001-04-27 2002-11-15 Oji Paper Co Ltd Ｉｃカード及びｉｃカードの製造方法
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) * 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP2003123047A (ja) * 2001-10-15 2003-04-25 Sharp Corp 半導体装置及びその製造方法
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
JP4378672B2 (ja) * 2002-09-03 2009-12-09 セイコーエプソン株式会社 回路基板の製造方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4282985B2 (ja) * 2002-12-27 2009-06-24 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP4389447B2 (ja) * 2003-01-28 2009-12-24 セイコーエプソン株式会社 電気光学装置の製造方法
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
US7868957B2 (en) * 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP4963160B2 (ja) * 2003-12-19 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
JP4731919B2 (ja) * 2004-01-23 2011-07-27 株式会社半導体エネルギー研究所 フィルム状物品
EP1709573A4 (en) * 2004-01-30 2014-05-07 Semiconductor Energy Lab SEMICONDUCTOR APPARATUS
WO2005074030A1 (en) * 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN100468740C (zh) * 2004-04-02 2009-03-11 株式会社半导体能源研究所 半导体器件及其驱动方法
CN100565806C (zh) * 2004-07-30 2009-12-02 株式会社半导体能源研究所 激光辐照装置和激光辐照方法
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
JP5008289B2 (ja) * 2004-09-24 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
KR101272097B1 (ko) * 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
TWI611565B (zh) * 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347455A (zh) * 2013-08-08 2015-02-11 斯克林集团公司 光照射装置以及光照射方法
CN104425896A (zh) * 2013-09-06 2015-03-18 联想(北京)有限公司 一种天线及电子设备
CN106663640A (zh) * 2014-05-13 2017-05-10 代表亚利桑那大学的亚利桑那校董会 提供电子器件的方法及其电子器件
CN106663640B (zh) * 2014-05-13 2020-01-07 代表亚利桑那大学的亚利桑那校董会 提供电子器件的方法及其电子器件
CN110828980A (zh) * 2018-08-09 2020-02-21 中国科学院理化技术研究所 一种液态金属可重构天线及其重构方法

Also Published As

Publication number Publication date
US8058146B2 (en) 2011-11-15
KR20120003981A (ko) 2012-01-11
KR101223197B1 (ko) 2013-01-17
JP5712162B2 (ja) 2015-05-07
JP2012178591A (ja) 2012-09-13
US20070257311A1 (en) 2007-11-08
CN100565794C (zh) 2009-12-02
WO2006033451A1 (en) 2006-03-30
KR101150996B1 (ko) 2012-06-08
JP2014082505A (ja) 2014-05-08
KR20070105964A (ko) 2007-10-31

Similar Documents

Publication Publication Date Title
CN100565794C (zh) 半导体器件及其制造方法
US9941115B2 (en) Method for manufacturing semiconductor device
US8492246B2 (en) Method of manufacturing integrated circuit device
CN101064320B (zh) 半导体器件及其制造方法
CN100592499C (zh) 半导体器件的制造方法以及半导体器件和电子装置
CN102067281B (zh) 半导体器件及其制造方法
JP5008289B2 (ja) 半導体装置の作製方法、剥離方法
US6885389B2 (en) Method of separating thin film device, method of transferring thin film device, thin film device, active matrix substrate and liquid crystal display device
EP2565924B1 (en) Transfer method
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
CN101278398B (zh) 半导体器件的制造方法
KR20070005681A (ko) 박막 집적회로 제작방법
JP4718863B2 (ja) 半導体装置及び半導体装置の作製方法
JP5352045B2 (ja) 集積回路装置の作製方法
JP4525603B2 (ja) 薄膜トランジスタの転写方法
JP2006279031A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

CF01 Termination of patent right due to non-payment of annual fee