JP2006121062A - 半導体装置の作製方法、半導体装置及び電子機器 - Google Patents
半導体装置の作製方法、半導体装置及び電子機器 Download PDFInfo
- Publication number
- JP2006121062A JP2006121062A JP2005276315A JP2005276315A JP2006121062A JP 2006121062 A JP2006121062 A JP 2006121062A JP 2005276315 A JP2005276315 A JP 2005276315A JP 2005276315 A JP2005276315 A JP 2005276315A JP 2006121062 A JP2006121062 A JP 2006121062A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- thin film
- substrate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 本発明は、剥離層を除去した後に、基板と下地絶縁層が密着した領域を設けることで、下地絶縁層の上方に設けられた薄膜集積回路の飛散を防止することができる。従って、薄膜集積回路を含む半導体装置の製造を容易にすることができる。また、本発明は、シリコン基板以外の基板を用いて半導体装置を製造するため、大量の半導体装置を一度に形成することが可能となり、コストを低減した半導体装置を提供することができる。
【選択図】 図6
Description
(実施の形態1)
(実施の形態2)
(実施の形態3)
Claims (17)
- 第1の基板上に剥離層を選択的に形成し、
前記第1の基板と前記剥離層上に第1の絶縁層を形成し、
前記第1の絶縁層上に少なくともソース領域とドレイン領域を含む薄膜トランジスタを形成し、
前記薄膜トランジスタ上に第2の絶縁層を形成し、
前記第1の基板の一部が露出するように、前記第1の絶縁層と前記第2の絶縁層に第1の開口部を形成し、
前記薄膜トランジスタのソース領域又はドレイン領域が露出するように、前記第2の絶縁層に第2の開口部を形成し、
前記第1の開口部と前記第2の開口部を充填するように第1の導電層を形成し、
前記剥離層が露出するように、前記第1の絶縁層と前記第2の絶縁層に第3の開口部を形成し、
前記第3の開口部にエッチング剤を導入して前記剥離層を除去し、
前記第1の基板から前記薄膜トランジスタを含む積層体を剥離し、
前記第1の導電層と、第2の基板上に設けられた第2の導電層とが接するように、前記薄膜トランジスタを含む積層体と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。 - 第1の基板上に剥離層を選択的に形成し、
前記第1の基板と前記剥離層上に第1の絶縁層を形成し、
前記第1の絶縁層上に少なくともソース領域とドレイン領域を含む薄膜トランジスタを形成し、
前記薄膜トランジスタ上に第2の絶縁層を形成し、
前記第1の基板の一部が露出するように、前記第1の絶縁層と前記第2の絶縁層に第1の開口部を形成し、
前記薄膜トランジスタのソース領域又はドレイン領域が露出するように、前記第2の絶縁層に第2の開口部を形成し、
前記第1の開口部と前記第2の開口部を充填するように第1の導電層を形成し、
前記剥離層が露出するように、前記第1の絶縁層と前記第2の絶縁層に第3の開口部を形成し、
前記第3の開口部にエッチング剤を導入して前記剥離層を選択的に除去し、
物理的手段を用いて、前記第1の基板から前記薄膜トランジスタを含む積層体を剥離し、
前記第1の導電層と、第2の基板上に設けられた第2の導電層とが接するように、前記薄膜トランジスタを含む積層体と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、
前記第1の基板は、ガラス基板又は石英基板であることを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、
前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、
前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、
前記剥離層としてタングステン又はモリブデン含む層を形成し、
前記第1の絶縁層として珪素の酸化物を含む層を形成することを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、
前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする半導体装置の作製方法。 - チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第1の絶縁層と、
前記第1の絶縁層上に設けられた第2の導電層とを有し、
前記第2の導電層は、前記第1の絶縁層に設けられた第1の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第1の絶縁層に設けられた第2の開口部を介して露出されていることを特徴とする半導体装置。 - 第1の導電層と、
前記第1の導電層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第1の絶縁層と、
前記第1の絶縁層上に設けられた第2の導電層とを有し、
前記第2の導電層は、前記第1の絶縁層に設けられた第1の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第1の絶縁層に設けられた第2の開口部を介して前記第1の導電層に接続することを特徴とする半導体装置。 - 基板上に設けられた第1の導電層と、
前記第1の導電層を覆う第1の絶縁層と、
前記第1の絶縁層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第2の絶縁層と、
前記第2の絶縁層上に設けられた第2の導電層とを有し、
前記第2の導電層は、前記第2の絶縁層に設けられた第1の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第1の絶縁層と前記第2の絶縁層の各々に設けられた第2の開口部を介して前記第1の導電層に接続することを特徴とする半導体装置。 - 基板上に設けられた第1の導電層と、
前記第1の導電層を覆う第1の絶縁層と、
前記第1の絶縁層を覆う第2の絶縁層と、
前記第2の絶縁層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第3の絶縁層と、
前記第3の絶縁層上に設けられた第2の導電層とを有し、
前記第2の導電層は、前記第3の絶縁層に設けられた第1の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第1の絶縁層と前記第2の絶縁層と前記第3の絶縁層との各々に設けられた第2の開口部を介して前記第1の導電層に接続することを特徴とする半導体装置。 - 請求項10又は請求項11において、
前記基板は、可撓性を有することを特徴とする半導体装置。 - 請求項9乃至請求項11のいずれか一項において、
前記第1の導電層は、アンテナとして機能することを特徴とする半導体装置。 - 請求項8乃至請求項11のいずれか一項において、
前記薄膜トランジスタは、サイドウォール絶縁層を有することを特徴とする半導体装置。 - 請求項9乃至請求項11のいずれか一項において、
前記第1の導電層と前記第2の導電層の間に設けられた樹脂を有し、
前記樹脂は導電性粒子を含むことを特徴とする半導体装置。 - 請求項9乃至請求項11のいずれか一項において、
前記第1の導電層と前記第2の導電層の間に設けられた樹脂とバンプを有し、
前記樹脂は導電性粒子を含むことを特徴とする半導体装置。 - 請求項8乃至請求項16のいずれか一項に記載の前記半導体装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005276315A JP4749102B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004277533 | 2004-09-24 | ||
JP2004277533 | 2004-09-24 | ||
JP2005276315A JP4749102B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006121062A true JP2006121062A (ja) | 2006-05-11 |
JP2006121062A5 JP2006121062A5 (ja) | 2007-01-25 |
JP4749102B2 JP4749102B2 (ja) | 2011-08-17 |
Family
ID=36538603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005276315A Expired - Fee Related JP4749102B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4749102B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173596A (ja) * | 2004-11-22 | 2006-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US8435870B2 (en) | 2009-04-27 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8546210B2 (en) | 2004-11-22 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2015156220A (ja) * | 2006-03-15 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100450A (ja) * | 2001-06-20 | 2003-04-04 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法 |
JP2004221570A (ja) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2005
- 2005-09-22 JP JP2005276315A patent/JP4749102B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100450A (ja) * | 2001-06-20 | 2003-04-04 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法 |
JP2004221570A (ja) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173596A (ja) * | 2004-11-22 | 2006-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US8546210B2 (en) | 2004-11-22 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2015156220A (ja) * | 2006-03-15 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8435870B2 (en) | 2009-04-27 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2014222766A (ja) * | 2009-04-27 | 2014-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、及び、半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4749102B2 (ja) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7422935B2 (en) | Method for manufacturing semiconductor device, and semiconductor device and electronic device | |
US7736964B2 (en) | Semiconductor device, and method for manufacturing the same | |
KR101191094B1 (ko) | 무선 칩 및 그 제조 방법 | |
US8338931B2 (en) | Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers | |
US7968427B2 (en) | Manufacturing method of semiconductor device | |
JP5376706B2 (ja) | 半導体装置の作製方法 | |
US7906847B2 (en) | Semiconductor device | |
JP5072208B2 (ja) | 半導体装置の作製方法 | |
JP4827618B2 (ja) | アンテナの作製方法、半導体装置の作製方法 | |
JP2008252068A (ja) | 半導体装置及びその作製方法 | |
JP5072217B2 (ja) | 半導体装置の作製方法 | |
JP4912641B2 (ja) | 無線チップの作製方法 | |
JP4749102B2 (ja) | 半導体装置の作製方法 | |
JP5030470B2 (ja) | 半導体装置の作製方法 | |
JP4912900B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110323 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |