JP2006121062A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006121062A5 JP2006121062A5 JP2005276315A JP2005276315A JP2006121062A5 JP 2006121062 A5 JP2006121062 A5 JP 2006121062A5 JP 2005276315 A JP2005276315 A JP 2005276315A JP 2005276315 A JP2005276315 A JP 2005276315A JP 2006121062 A5 JP2006121062 A5 JP 2006121062A5
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating layer
- layer
- transistor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (17)
- 第1の基板上に剥離層を選択的に形成し、前記第1の基板と前記剥離層上に第1の絶縁層を形成し、
前記第1の絶縁層上に少なくともソース領域とドレイン領域を含むトランジスタを形成し、
前記トランジスタ上に第2の絶縁層を形成し、
前記第1の基板の一部が露出するように、前記第1の絶縁層と前記第2の絶縁層に第1の開口部を形成し、
前記トランジスタのソース領域又はドレイン領域が露出するように、前記第2の絶縁層に第2の開口部を形成し、
前記第1の開口部と前記第2の開口部を充填し、前記ソース領域又はドレイン領域と接続するように第1の導電層を形成し、
前記剥離層が露出するように、前記第1の絶縁層と前記第2の絶縁層に第3の開口部を形成し、
前記第3の開口部にエッチング剤を導入して前記剥離層を除去し、
前記第1の基板から前記トランジスタを含む積層体を剥離して、前記第1の導電層を露出させ、
前記露出された第1の導電層と、第2の基板上に設けられたアンテナとして機能する導電層とが前記トランジスタの下方で接するように、前記トランジスタを含む積層体と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。 - 第1の基板上に剥離層を選択的に形成し、
前記第1の基板と前記剥離層上に第1の絶縁層を形成し、
前記第1の絶縁層上に少なくともソース領域とドレイン領域を含むトランジスタを形成し、
前記トランジスタ上に第2の絶縁層を形成し、
前記第1の基板の一部が露出するように、前記第1の絶縁層と前記第2の絶縁層に第1の開口部を形成し、
前記トランジスタのソース領域又はドレイン領域が露出するように、前記第2の絶縁層に第2の開口部を形成し、
前記第1の開口部と前記第2の開口部を充填し、前記ソース領域又はドレイン領域と接続するように第1の導電層を形成し、
前記剥離層が露出するように、前記第1の絶縁層と前記第2の絶縁層に第3の開口部を形成し、
前記第3の開口部にエッチング剤を導入して前記剥離層を選択的に除去し、
物理的手段を用いて、前記第1の基板から前記トランジスタを含む積層体を剥離して、前記第1の導電層を露出させ、
前記露出された第1の導電層と、第2の基板上に設けられたアンテナとして機能する導電層とが接するように、前記トランジスタを含む積層体と前記第2の基板を貼り合わせることを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、前記第1の基板は、ガラス基板又は石英基板であることを特徴とする半導体装置の作製方法。
- 請求項1又は請求項2において、前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする半導体装置の作製方法。
- 請求項1又は請求項2において、前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
- 請求項1又は請求項2において、前記剥離層としてタングステン又はモリブデン含む層を形成し、前記第1の絶縁層として珪素の酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
- 請求項1又は請求項2において、前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする半導体装置の作製方法。
- アンテナとして機能する導電層と、
前記アンテナとして機能する導電層上に設けられたチャネル形成領域、ソース領域及びドレイン領域を含むトランジスタと、
前記トランジスタを覆う第1の絶縁層と、
前記第1の絶縁層に設けられた第1の開口部を介して前記トランジスタのソース領域又はドレイン領域に接続された第1の導電層とを有し、
前記第1の導電層は、前記第1の絶縁層を貫通して設けられた第2の開口部を介して前記トランジスタの下方で露出され、前記露出された第1の導電層は前記アンテナとして機能する導電層と接続されていることを特徴とする半導体装置。 - アンテナとして機能するアンテナとして機能する導電層と、
前記アンテナとして機能する導電層上に設けられたチャネル形成領域、ソース領域及びドレイン領域を含むトランジスタと、
前記トランジスタを覆う第1の絶縁層と、
前記第1の絶縁層に設けられた第1の開口部を介して前記トランジスタのソース領域又はドレイン領域に接続された第1の導電層と、
前記第1の導電層と同一層に形成された外部端子との接続用導電層とを有し、
前記第1の導電層は、前記第1の絶縁層を貫通して設けられた第2の開口部を介して前記トランジスタの下方で露出され、前記露出された第1の導電層は前記アンテナとして機能する導電層と接続されていることを特徴とする半導体装置。 - 基板上に設けられたアンテナとして機能する導電層と、
前記アンテナとして機能する導電層を覆う第1の絶縁層と、
前記第1の絶縁層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含むトランジスタと、
前記トランジスタを覆う第2の絶縁層と、
前記第2の絶縁層に設けられた第1の開口部を介して前記トランジスタのソース領域又はドレイン領域に接続された第1の導電層とを有し、
前記第1の導電層は、前記第1の絶縁層及び前記第2の絶縁層を貫通して設けられた第2の開口部を介して前記トランジスタの下方で露出され、かつ前記露出された第1の導電層は前記アンテナとして機能する導電層に接続することを特徴とする半導体装置。 - 基板上に設けられたアンテナとして機能する導電層と、
前記アンテナとして機能する導電層を覆う第1の絶縁層と、
前記第1の絶縁層を覆う第2の絶縁層と、
前記第2の絶縁層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含むトランジスタと、
前記トランジスタを覆う第3の絶縁層と、
前記第3の絶縁層に設けられた第1の開口部を介して前記トランジスタのソース領域又はドレイン領域に接続された第1の導電層と、
前記第1の導電層と同一層に形成された外部端子との接続用導電層とを有し、
前記第1の導電層は、前記第1の絶縁層、前記第2の絶縁層、及び前記第3の絶縁層を貫通して設けられた第2の開口部を介して前記トランジスタの下方で露出され、かつ前記露出された第1の導電層は前記アンテナとして機能する導電層に接続することを特徴とする半導体装置。 - 請求項10又は請求項11において、前記基板は、可撓性を有することを特徴とする半導体装置。
- 請求項9乃至請求項11のいずれか一項において、前記第1の導電層は、アンテナとして機能することを特徴とする半導体装置。
- 請求項8乃至請求項11のいずれか一項において、前記トランジスタは、サイドウォール絶縁層を有することを特徴とする半導体装置。
- 請求項9乃至請求項11のいずれか一項において、前記第1の導電層と前記第2の導電層の間に設けられた樹脂を有し、前記樹脂は導電性粒子を含むことを特徴とする半導体装置。
- 請求項9乃至請求項11のいずれか一項において、前記第1の導電層と前記第2の導電層の間に設けられた樹脂とバンプを有し、前記樹脂は導電性粒子を含むことを特徴とする半導体装置。
- 請求項8乃至請求項16のいずれか一項に記載の前記半導体装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005276315A JP4749102B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004277533 | 2004-09-24 | ||
JP2004277533 | 2004-09-24 | ||
JP2005276315A JP4749102B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006121062A JP2006121062A (ja) | 2006-05-11 |
JP2006121062A5 true JP2006121062A5 (ja) | 2007-01-25 |
JP4749102B2 JP4749102B2 (ja) | 2011-08-17 |
Family
ID=36538603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005276315A Expired - Fee Related JP4749102B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4749102B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7736964B2 (en) | 2004-11-22 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method for manufacturing the same |
JP5072217B2 (ja) * | 2004-11-22 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
CN101385039B (zh) * | 2006-03-15 | 2012-03-21 | 株式会社半导体能源研究所 | 半导体器件 |
JP5581106B2 (ja) * | 2009-04-27 | 2014-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4244120B2 (ja) * | 2001-06-20 | 2009-03-25 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
JP4671600B2 (ja) * | 2002-12-27 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2005
- 2005-09-22 JP JP2005276315A patent/JP4749102B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11211298B2 (en) | System and method for a transducer in an EWLB package | |
US11678133B2 (en) | Structure for integrated microphone | |
US8902123B2 (en) | Semiconductor device with wireless communication | |
JP2006121060A5 (ja) | ||
TWI502705B (zh) | 晶片封裝體及其製造方法 | |
WO2010111601A3 (en) | Methods of forming printable integrated circuit devices and devices formed thereby | |
JP6214181B2 (ja) | 信号処理装置及び表示装置の作製方法、駆動回路、信号処理装置、表示装置 | |
US9478463B2 (en) | Device and method for improving RF performance | |
CN104609358B (zh) | Mems器件及其形成方法 | |
JP2012114148A5 (ja) | ||
JP2005235858A5 (ja) | ||
WO2012177934A3 (en) | Integrated circuits with components on both sides of a selected substrate and methods of fabrication | |
WO2009023349A3 (en) | Integrated nanotube and cmos devices for system-on-chip (soc) applications and method for forming the same | |
US20150187636A1 (en) | Semiconductor device and manufacturing method thereof | |
CN103576039A (zh) | 找到连接孔顶部开路的方法 | |
US8435870B2 (en) | Method for manufacturing semiconductor device | |
JP2006121062A5 (ja) | ||
TWI689996B (zh) | 半導體裝置之中介層製造方法 | |
JP2006093678A5 (ja) | ||
TW201628054A (zh) | 半導體裝置之製造方法 | |
US6780756B1 (en) | Etch back of interconnect dielectrics | |
JP4746847B2 (ja) | 半導体装置の製造方法 | |
US9078373B1 (en) | Integrated circuit structures having off-axis in-hole capacitor and methods of forming | |
CN104934365B (zh) | 一种半导体器件的制作方法 | |
JP5917790B2 (ja) | 半導体装置及び半導体装置の製造方法 |