JP2006093678A5 - - Google Patents

Download PDF

Info

Publication number
JP2006093678A5
JP2006093678A5 JP2005241709A JP2005241709A JP2006093678A5 JP 2006093678 A5 JP2006093678 A5 JP 2006093678A5 JP 2005241709 A JP2005241709 A JP 2005241709A JP 2005241709 A JP2005241709 A JP 2005241709A JP 2006093678 A5 JP2006093678 A5 JP 2006093678A5
Authority
JP
Japan
Prior art keywords
layer
insulating layer
forming
type impurity
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005241709A
Other languages
English (en)
Other versions
JP2006093678A (ja
JP4912641B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2005241709A priority Critical patent/JP4912641B2/ja
Priority claimed from JP2005241709A external-priority patent/JP4912641B2/ja
Publication of JP2006093678A publication Critical patent/JP2006093678A/ja
Publication of JP2006093678A5 publication Critical patent/JP2006093678A5/ja
Application granted granted Critical
Publication of JP4912641B2 publication Critical patent/JP4912641B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (12)

  1. 基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁層を形成し、
    前記第1の絶縁層上に非晶質半導体層を形成し、
    前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
    前記結晶質半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極として機能する第1の導電層を形成し、
    前記第1の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第1のN型不純物領域とP型不純物領域を形成し、
    前記第1の導電層の側面に接し、前記第1のN型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
    前記サイドウォール絶縁層をマスクとして、前記第1のN型不純物領域に不純物元素を添加して、第2のN型不純物領域と第3のN型不純物領域を形成し、
    前記第1の導電層上に第2の絶縁層を形成し、
    前記第2の絶縁層に接し、ソース配線又はドレイン配線として機能する第2の導電層を形成し、
    前記第2の導電層を覆うように第3の絶縁層を形成し、
    前記第3の絶縁層に接し、アンテナとして機能する第3の導電層を形成し、
    前記剥離層が露出されるように、前記第1の絶縁層と、前記ゲート絶縁層と、前記第2の絶縁層と、前記第3の絶縁層とをエッチングして開口部を形成し、
    前記第3の導電層を覆うように第4の絶縁層を形成し、
    前記開口部にエッチング剤を導入して、前記剥離層を除去し、
    前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第1の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
  2. 基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁層を形成し、
    前記第1の絶縁層上に非晶質半導体層を形成し、
    前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
    前記結晶質半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極として機能する第1の導電層を形成し、
    前記第1の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第1のN型不純物領域とP型不純物領域を形成し、
    前記第1の導電層の側面に接し、前記第1のN型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
    前記サイドウォール絶縁層をマスクとして、前記第1のN型不純物領域に不純物元素を添加して、第2のN型不純物領域と第3のN型不純物領域を形成し、
    前記第1の導電層上に第2の絶縁層を形成し、
    前記第2の絶縁層に接し、ソース配線又はドレイン配線として機能する第2の導電層を形成し、
    前記第2の導電層を覆うように第3の絶縁層を形成し、
    前記第3の絶縁層に接し、アンテナとして機能する第3の導電層を形成し、
    前記第3の導電層を覆うように第4の絶縁層を形成し、
    前記剥離層が露出されるように、前記第1の絶縁層と、前記ゲート絶縁層と、前記第2の絶縁層と、前記第3の絶縁層と、前記第4の絶縁層をエッチングして開口部を形成し、
    前記開口部にエッチング剤を導入して、前記剥離層を除去し、
    前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第1の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
  3. 基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁層を形成し、
    前記第1の絶縁層上に非晶質半導体層を形成し、
    前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
    前記結晶質半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極として機能する第1の導電層を形成し、
    前記第1の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第1のN型不純物領域とP型不純物領域を形成し、
    前記第1の導電層の側面に接し、前記第1のN型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
    前記サイドウォール絶縁層をマスクとして、前記第1のN型不純物領域に不純物元素を添加して、第2のN型不純物領域と第3のN型不純物領域を形成し、前記第1の導電層上に第2の絶縁層を形成し、
    前記第2の絶縁層に接し、ソース配線又はドレイン配線として機能する第2の導電層を形成し、
    前記第2の導電層を覆うように第3の絶縁層を形成し、
    前記第3の絶縁層に接し、アンテナとして機能する第3の導電層を形成し、
    前記剥離層が露出されるように、前記第1の絶縁層と、前記ゲート絶縁層と、前記第2の絶縁層と、前記第3の絶縁層とをエッチングして開口部を形成し、
    前記第3の導電層を覆うように第4の絶縁層を形成し、
    前記開口部にエッチング剤を導入して、前記剥離層を選択的に除去し、
    物理的手段により、前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第1の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
  4. 基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁層を形成し、
    前記第1の絶縁層上に非晶質半導体層を形成し、
    前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
    前記結晶質半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極として機能する第1の導電層を形成し、
    前記第1の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第1のN型不純物領域とP型不純物領域を形成し、
    前記第1の導電層の側面に接し、前記第1のN型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
    前記サイドウォール絶縁層をマスクとして、前記第1のN型不純物領域に不純物元素を添加して、第2のN型不純物領域と第3のN型不純物領域を形成し、
    前記第1の導電層上に第2の絶縁層を形成し、
    前記第2の絶縁層に接し、ソース配線又はドレイン配線として機能する第2の導電層を形成し、
    前記第2の導電層を覆うように第3の絶縁層を形成し、
    前記第3の絶縁層に接し、アンテナとして機能する第3の導電層を形成し、
    前記第3の導電層を覆うように第4の絶縁層を形成し、
    前記剥離層が露出されるように、前記第1の絶縁層と、前記ゲート絶縁層と、前記第2の絶縁層と、前記第3の絶縁層と、前記第4の絶縁層をエッチングして開口部を形成し、
    前記開口部にエッチング剤を導入して、前記剥離層を選択的に除去し、
    物理的手段により、前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第1の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
  5. 請求項乃至請求項のいずれか一項において、
    前記基板はガラス基板であることを特徴とする無線チップの作製方法。
  6. 請求項乃至請求項のいずれか一項において、
    前記基板は石英基板であることを特徴とする無線チップの作製方法。
  7. 請求項乃至請求項のいずれか一項において、
    前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする無線チップの作製方法。
  8. 請求項乃至請求項のいずれか一項において、
    前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする無線チップの作製方法。
  9. 請求項乃至請求項のいずれか一項において、
    前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステンの酸化物(WOx、xは0<x<3を満たす)を含む層を形成することを特徴とする無線チップの作製方法。
  10. 請求項乃至請求項のいずれか一項において、
    前記剥離層として、タングステン又はモリブデンを含む層を形成し、前記第1の絶縁層として、珪素の酸化物を含む層を形成することを特徴とする無線チップの作製方法。
  11. 請求項乃至請求項のいずれか一項において、
    前記剥離層として、珪素を含む層を形成することを特徴とする無線チップの作製方法。
  12. 請求項乃至請求項のいずれか一項において、
    前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする無線チップの作製方法。
JP2005241709A 2004-08-23 2005-08-23 無線チップの作製方法 Expired - Fee Related JP4912641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005241709A JP4912641B2 (ja) 2004-08-23 2005-08-23 無線チップの作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004242994 2004-08-23
JP2004242994 2004-08-23
JP2005241709A JP4912641B2 (ja) 2004-08-23 2005-08-23 無線チップの作製方法

Publications (3)

Publication Number Publication Date
JP2006093678A JP2006093678A (ja) 2006-04-06
JP2006093678A5 true JP2006093678A5 (ja) 2008-07-10
JP4912641B2 JP4912641B2 (ja) 2012-04-11

Family

ID=36234303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005241709A Expired - Fee Related JP4912641B2 (ja) 2004-08-23 2005-08-23 無線チップの作製方法

Country Status (1)

Country Link
JP (1) JP4912641B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646681B (zh) 2006-10-04 2015-08-05 株式会社半导体能源研究所 半导体器件
JP5296360B2 (ja) * 2006-10-04 2013-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1988575A3 (en) * 2007-03-26 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7750852B2 (en) * 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010232362A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体素子およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197270B2 (ja) * 1994-04-29 2008-12-17 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP4748859B2 (ja) * 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2001237260A (ja) * 2000-02-22 2001-08-31 Hitachi Ltd 半導体装置
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP4393859B2 (ja) * 2002-12-27 2010-01-06 株式会社半導体エネルギー研究所 記録媒体の作製方法
JP4637477B2 (ja) * 2002-12-27 2011-02-23 株式会社半導体エネルギー研究所 剥離方法

Similar Documents

Publication Publication Date Title
JP6078063B2 (ja) 薄膜トランジスタデバイスの製造方法
US9129992B2 (en) Method for manufacturing transistor
KR100380512B1 (ko) 막구조를기체로부터박리하는공정을갖는반도체소자형성법
JP5572290B2 (ja) 薄膜トランジスタ及びその製造方法
JP2007150158A (ja) トランジスタおよびその製造方法
JP6359335B2 (ja) 半導体装置
WO2013131380A1 (zh) 阵列基板及其制作方法和显示装置
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
JP2008171989A (ja) 電界効果型トランジスタ及びその製造方法
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
JP2006093678A5 (ja)
JP2008072011A (ja) 薄膜トランジスタの製造方法
TWI544263B (zh) 陣列基板及其製造方法
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
TWI662330B (zh) 主動元件基板及其製法
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
JP2006216891A (ja) 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体
CN110931566A (zh) 晶体管基底及制造其的方法和包括其的显示装置
JP2008072012A (ja) 薄膜トランジスタおよびその製造方法
JP5558222B2 (ja) 薄膜トランジスタ基板の製造方法
WO2017024718A1 (zh) 薄膜晶体管的制作方法和阵列基板的制作方法
JP2009206388A (ja) 薄膜トランジスタとその製造方法
JP2008171990A (ja) 電界効果型トランジスタとその製造方法