JP2006093678A - 無線チップ及びその作製方法 - Google Patents
無線チップ及びその作製方法 Download PDFInfo
- Publication number
- JP2006093678A JP2006093678A JP2005241709A JP2005241709A JP2006093678A JP 2006093678 A JP2006093678 A JP 2006093678A JP 2005241709 A JP2005241709 A JP 2005241709A JP 2005241709 A JP2005241709 A JP 2005241709A JP 2006093678 A JP2006093678 A JP 2006093678A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- forming
- wireless chip
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】本発明は、ガラス基板や石英基板から剥離された薄膜集積回路が第1の基体と第2の基体に設けられた無線チップを提供する。本発明の無線チップは、シリコン基板からなる無線チップと比較して、小型、薄型、軽量を実現する。本発明の無線チップが含む薄膜集積回路は、少なくとも、LDD(Lightly Doped drain)構造のN型の薄膜トランジスタと、シングルドレイン構造のP型の薄膜トランジスタと、アンテナとして機能する導電層とを有することを特徴とする。
【選択図】図1
Description
Claims (28)
- 第1の基体と第2の基体の間に薄膜集積回路が設けられ、
前記薄膜集積回路は、
第1の絶縁層と、
前記第1の絶縁層上に設けられた第1の薄膜トランジスタ及び第2の薄膜トランジスタと、
前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタを覆う第2の絶縁層と、
前記第2の絶縁層に接し、ソース配線又はドレイン配線として機能する第1の導電層と、
前記第1の導電層を覆う第3の絶縁層と、
前記第3の絶縁層に接し、アンテナとして機能する第2の導電層と、
前記第2の導電層を覆う第4の絶縁層とを有し、
前記第1の薄膜トランジスタが含む第1の半導体層は、第1のチャネル形成領域と第1の不純物領域を有し、
前記第2の薄膜トランジスタが含む第2の半導体層は、第2のチャネル形成領域と第2の不純物領域を有することを特徴とする無線チップ。 - 第1の基体と第2の基体の間に薄膜集積回路が設けられ、
前記薄膜集積回路は、
第1の絶縁層と、
前記第1の絶縁層上に設けられた第1の薄膜トランジスタ及び第2の薄膜トランジスタと、
前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタを覆う第2の絶縁層と、
前記第2の絶縁層に接し、ソース配線又はドレイン配線として機能する第1の導電層と、
前記第1の導電層を覆う第3の絶縁層と、
前記第3の絶縁層に接し、アンテナとして機能する第2の導電層と、
前記第2の導電層を覆う第4の絶縁層とを有し、
前記第1の薄膜トランジスタは、サイドウォール絶縁層を有し、
前記第1の薄膜トランジスタが含む第1の半導体層は、第1のチャネル形成領域と第1の不純物領域と第2の不純物領域とを有し、
前記第2の薄膜トランジスタが含む第2の半導体層は、第2のチャネル形成領域と第3の不純物領域とを有し、
前記第1の不純物領域の不純物元素の濃度は、前記第2の不純物領域の不純物元素の濃度よりも低く、
前記サイドウォール絶縁層は、ゲート電極層の側面に接し、前記第1の不純物領域と重なることを特徴とする無線チップ。 - 請求項1又は請求項2において、前記第1の半導体層と前記第2の半導体層の各々のチャネル長は、1μm乃至3μmであることを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第1の薄膜トランジスタと前記第2の薄膜トランジスタの各々が含むゲート電極層は、窒化タンタル層と、前記窒化タンタル層上のタングステン層とを有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第1の導電層は、第1のチタン層と、前記第1のチタン層上の珪素が添加されたアルミニウム層と、前記アルミニウム層上の第2のチタン層とを有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第1の導電層は、窒化チタン層と、前記窒化チタン層上の第1のチタン層と、前記第1のチタン層上のアルミニウム層と、前記アルミニウム層上の第2のチタン層とを有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第2の導電層は、アルミニウム層を有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第2の導電層は、チタン層と、前記チタン層上のアルミニウム層を有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第1の絶縁層は、酸化珪素層と、前記酸化珪素層上の窒化酸化珪素層と、前記窒化酸化珪素層上の酸化窒化珪素層を有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第1の絶縁層は、第1の酸化窒化珪素層と、前記第1の酸化窒化珪素層上の窒化酸化珪素層と、前記窒化酸化珪素層上の第2の酸化窒化珪素層とを有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第1の絶縁層は、窒化酸化珪素層と、前記窒化酸化珪素層上の酸化窒化珪素層を有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第2の絶縁層は、単層又は積層の無機層を有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第3の絶縁層は、有機層と、前記有機層上の無機層を有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第3の絶縁層は、単層又は積層の無機層を有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第4の絶縁層は、有機層を有することを特徴とする無線チップ。
- 請求項1又は請求項2において、前記第1の基体と前記第2の基体の一方又は両方は、一表面に接着層を有することを特徴とする無線チップ。
- 基板上に剥離層を形成し、
前記剥離層上に第1の絶縁層を形成し、
前記第1の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第1の導電層を形成し、
前記第1の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第1のN型不純物領域とP型不純物領域を形成し、
前記第1の導電層の側面に接し、前記第1のN型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第1のN型不純物領域に不純物元素を添加して、第2のN型不純物領域と第3のN型不純物領域を形成し、
前記第1の導電層上に第2の絶縁層を形成し、
前記第2の絶縁層に接し、ソース配線又はドレイン配線として機能する第2の導電層を形成し、
前記第2の導電層を覆うように第3の絶縁層を形成し、
前記第3の絶縁層に接し、アンテナとして機能する第3の導電層を形成し、
前記剥離層が露出されるように、前記第1の絶縁層と、前記ゲート絶縁層と、前記第2の絶縁層と、前記第3の絶縁層とをエッチングして開口部を形成し、
前記第3の導電層を覆うように第4の絶縁層を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を除去し、
前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第1の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。 - 基板上に剥離層を形成し、
前記剥離層上に第1の絶縁層を形成し、
前記第1の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第1の導電層を形成し、
前記第1の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第1のN型不純物領域とP型不純物領域を形成し、
前記第1の導電層の側面に接し、前記第1のN型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第1のN型不純物領域に不純物元素を添加して、第2のN型不純物領域と第3のN型不純物領域を形成し、
前記第1の導電層上に第2の絶縁層を形成し、
前記第2の絶縁層に接し、ソース配線又はドレイン配線として機能する第2の導電層を形成し、
前記第2の導電層を覆うように第3の絶縁層を形成し、
前記第3の絶縁層に接し、アンテナとして機能する第3の導電層を形成し、
前記第3の導電層を覆うように第4の絶縁層を形成し、
前記剥離層が露出されるように、前記第1の絶縁層と、前記ゲート絶縁層と、前記第2の絶縁層と、前記第3の絶縁層と、前記第4の絶縁層をエッチングして開口部を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を除去し、
前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第1の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。 - 基板上に剥離層を形成し、
前記剥離層上に第1の絶縁層を形成し、
前記第1の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第1の導電層を形成し、
前記第1の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第1のN型不純物領域とP型不純物領域を形成し、
前記第1の導電層の側面に接し、前記第1のN型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第1のN型不純物領域に不純物元素を添加して、第2のN型不純物領域と第3のN型不純物領域を形成し、
前記第1の導電層上に第2の絶縁層を形成し、
前記第2の絶縁層に接し、ソース配線又はドレイン配線として機能する第2の導電層を形成し、
前記第2の導電層を覆うように第3の絶縁層を形成し、
前記第3の絶縁層に接し、アンテナとして機能する第3の導電層を形成し、
前記剥離層が露出されるように、前記第1の絶縁層と、前記ゲート絶縁層と、前記第2の絶縁層と、前記第3の絶縁層とをエッチングして開口部を形成し、
前記第3の導電層を覆うように第4の絶縁層を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を選択的に除去し、
物理的手段により、前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第1の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。 - 基板上に剥離層を形成し、
前記剥離層上に第1の絶縁層を形成し、
前記第1の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第1の導電層を形成し、
前記第1の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第1のN型不純物領域とP型不純物領域を形成し、
前記第1の導電層の側面に接し、前記第1のN型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第1のN型不純物領域に不純物元素を添加して、第2のN型不純物領域と第3のN型不純物領域を形成し、
前記第1の導電層上に第2の絶縁層を形成し、
前記第2の絶縁層に接し、ソース配線又はドレイン配線として機能する第2の導電層を形成し、
前記第2の導電層を覆うように第3の絶縁層を形成し、
前記第3の絶縁層に接し、アンテナとして機能する第3の導電層を形成し、
前記第3の導電層を覆うように第4の絶縁層を形成し、
前記剥離層が露出されるように、前記第1の絶縁層と、前記ゲート絶縁層と、前記第2の絶縁層と、前記第3の絶縁層と、前記第4の絶縁層をエッチングして開口部を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を選択的に除去し、
物理的手段により、前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第1の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。 - 請求項17乃至請求項20のいずれか一項において、前記基板はガラス基板であることを特徴とする無線チップの作製方法。
- 請求項17乃至請求項20のいずれか一項において、前記基板は石英基板であることを特徴とする無線チップの作製方法。
- 請求項17乃至請求項20のいずれか一項において、前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする無線チップの作製方法。
- 請求項17乃至請求項20のいずれか一項において、前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする無線チップの作製方法。
- 請求項17乃至請求項20のいずれか一項において、前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステンの酸化物(WOx、xは0<x<3を満たす)を含む層を形成することを特徴とする無線チップの作製方法。
- 請求項17乃至請求項20のいずれか一項において、前記剥離層として、タングステン又はモリブデンを含む層を形成し、前記第1の絶縁層として、珪素の酸化物を含む層を形成することを特徴とする無線チップの作製方法。
- 請求項17乃至請求項20のいずれか一項において、前記剥離層として、珪素を含む層を形成することを特徴とする無線チップの作製方法。
- 請求項17乃至請求項20のいずれか一項において、前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする無線チップの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005241709A JP4912641B2 (ja) | 2004-08-23 | 2005-08-23 | 無線チップの作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004242994 | 2004-08-23 | ||
JP2004242994 | 2004-08-23 | ||
JP2005241709A JP4912641B2 (ja) | 2004-08-23 | 2005-08-23 | 無線チップの作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006093678A true JP2006093678A (ja) | 2006-04-06 |
JP2006093678A5 JP2006093678A5 (ja) | 2008-07-10 |
JP4912641B2 JP4912641B2 (ja) | 2012-04-11 |
Family
ID=36234303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005241709A Expired - Fee Related JP4912641B2 (ja) | 2004-08-23 | 2005-08-23 | 無線チップの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4912641B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112988A (ja) * | 2006-10-04 | 2008-05-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2008283172A (ja) * | 2007-04-13 | 2008-11-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2010226127A (ja) * | 2007-03-13 | 2010-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2010232362A (ja) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体素子およびその製造方法 |
US20130119561A1 (en) * | 2007-03-26 | 2013-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101337319B1 (ko) | 2006-10-04 | 2013-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 이의 제작 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237260A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Ltd | 半導体装置 |
JP2001272923A (ja) * | 2000-01-17 | 2001-10-05 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
WO2003010825A1 (en) * | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
JP2004064056A (ja) * | 1994-04-29 | 2004-02-26 | Semiconductor Energy Lab Co Ltd | 半導体集積回路の作製方法 |
JP2004221561A (ja) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 剥離方法 |
JP2004220591A (ja) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | カード及び前記カードを用いた記帳システム |
-
2005
- 2005-08-23 JP JP2005241709A patent/JP4912641B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004064056A (ja) * | 1994-04-29 | 2004-02-26 | Semiconductor Energy Lab Co Ltd | 半導体集積回路の作製方法 |
JP2001272923A (ja) * | 2000-01-17 | 2001-10-05 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
JP2001237260A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Ltd | 半導体装置 |
WO2003010825A1 (en) * | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
JP2004221561A (ja) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 剥離方法 |
JP2004220591A (ja) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | カード及び前記カードを用いた記帳システム |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112988A (ja) * | 2006-10-04 | 2008-05-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
KR101337319B1 (ko) | 2006-10-04 | 2013-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 이의 제작 방법 |
KR101406770B1 (ko) | 2006-10-04 | 2014-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 이의 제작 방법 |
JP2010226127A (ja) * | 2007-03-13 | 2010-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US8552418B2 (en) | 2007-03-13 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20130119561A1 (en) * | 2007-03-26 | 2013-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8902123B2 (en) * | 2007-03-26 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with wireless communication |
JP2008283172A (ja) * | 2007-04-13 | 2008-11-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2013243385A (ja) * | 2007-04-13 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2010232362A (ja) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体素子およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4912641B2 (ja) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8790994B2 (en) | Wireless chip and manufacturing method thereof | |
US7422935B2 (en) | Method for manufacturing semiconductor device, and semiconductor device and electronic device | |
US7736964B2 (en) | Semiconductor device, and method for manufacturing the same | |
JP5376706B2 (ja) | 半導体装置の作製方法 | |
US8338931B2 (en) | Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers | |
JP5461788B2 (ja) | 半導体装置及びその作製方法 | |
US8143118B2 (en) | TFT device with channel region above convex insulator portions and source/drain in concave between convex insulator portions | |
JP4912641B2 (ja) | 無線チップの作製方法 | |
JP2006121060A (ja) | 半導体装置及びその作製方法、並びに電子機器 | |
JP4749102B2 (ja) | 半導体装置の作製方法 | |
US7745827B2 (en) | Memory device | |
JP2006186347A (ja) | 半導体装置の作製方法 | |
JP5027470B2 (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |