JP5027470B2 - 記憶装置 - Google Patents

Description

本発明は、不揮発性メモリを含むライトワンスメモリデバイスのような記憶装置に関する。

現代のように、多くの電子機器を使用する社会では、さまざまなデータが生成、使用されており、これらのデータを保存するためには、記憶装置が必要である。現在、生産、使用されているさまざまな記憶装置は、それぞれ異なる長所、短所が存在し、保存、使用するデータの種類に応じて使い分けられている。

たとえば、記憶装置の電源を切ると記憶内容が失われてしまう揮発性メモリには、ＤＲＡＭやＳＲＡＭがある。揮発性メモリは、揮発性であるために、その用途が大きく限定されてしまうが、アクセス時間が短いので、コンピュータの主記憶装置やキャッシュメモリとして使用されている。ＤＲＡＭは、メモリセルのサイズが小さいので、大容量化が容易であるが、制御方法が複雑であり、消費電力が大きいという欠点がある。ＳＲＡＭのメモリセルはＣＭＯＳで構成されており、作製工程や制御方法が容易であるが、１つのメモリセルに６つのトランジスタを必要とすることから、大容量化には向いていない。

電源を切っても記憶内容が消えない不揮発性メモリには、何度も記憶内容を書き換えることができるリライタブル型と、メモリの使用者が一度だけデータを書き込むことができるライトワンス型と、メモリの製造時にデータの内容が決定され、そのデータ内容を書き換えることができないマスクＲＯＭとがある。リライタブル型は、ＥＰＲＯＭ、フラッシュメモリ、強誘電体メモリなどが挙げられる。ＥＰＲＯＭは書き込み操作が容易であり、ビットあたりの単価も比較的小さいが、書き込みや消去時に専用のプログラム装置と消去器が必要である。フラッシュメモリや強誘電体メモリは、使用している基板上で書き換えができ、アクセス時間も短く、低消費電力であるが、製造時にフローティングゲートや、強誘電体層を作り込む工程を必要とし、ビットあたりの単価が高い。

ライトワンス型メモリのメモリセルは、ヒューズやアンチヒューズ、クロスポインタダイオード、ＯＬＥＤ（有機発光ダイオード）、双安定液晶素子、または熱や光が加えられることにより状態が変化するほかのデバイスから構成されている。また、近年は有機材料を用いたメモリ素子の開発が盛んに行われている（例えば特許文献１）。
特開平８−１１６１０９号公報

また、ライトワンス型メモリのメモリセルとして、薄膜トランジスタ上に陰極・陽極として機能する導電膜を設け、該陰極・陽極間に絶縁物を挟んだ構造のものを用いた場合、陰極・陽極間にはさむ絶縁物の層は、薄膜トランジスタ上に形成される層間絶縁膜とは別に液滴吐出法や蒸着法等により別途形成されているため、作製工程数が増加し、コストが増加してしまう問題が生じる。

本発明は、上記問題を鑑み、工程数を削減し、よりコスト削減が可能なライトワンス型の記憶装置及び該記憶装置を利用した半導体装置の提供を課題とする。

本発明の記憶装置は、第１の導電膜と、前記第１の導電膜上に形成された絶縁膜と、前記絶縁膜に形成された開口部及び前記絶縁膜上に形成された第２の導電膜とを有し、前記第１の導電膜と開口部内に形成された前記第２の導電膜との間に前記絶縁膜が存在することを特徴とする。なお、前記第１の導電膜と開口部の底部に形成された前記第２の導電膜との間に前記絶縁膜が存在することが好ましい。

本発明の記憶装置は、第１の導電膜と、前記第１の導電膜上に形成された絶縁膜と、前記絶縁膜に形成された開口部とコンタクトホール及び前記絶縁膜上に形成された第２の導電膜とを有し、前記第１の導電膜と前記開口部内に形成された前記第２の導電膜との間に前記絶縁膜が存在し、前記コンタクトホールにおいて、前記第１の導電膜と前記第２の導電膜とが電気的に接続されていることを特徴とする。

本発明の記憶装置は、基板上に形成された薄膜トランジスタと、前記薄膜トランジスタ上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１の導電膜と、前記第１の導電膜上に形成された第２の絶縁膜と、前記絶縁膜に形成された開口部に前記第２の絶縁膜上に形成された第２の導電膜とを有し、前記第１の導電膜と前記開口内に形成された前記第２の導電膜との間に前記第２の絶縁膜が存在することを特徴とする。

本発明の記憶装置は、基板上に形成された薄膜トランジスタと、前記薄膜トランジスタ上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１の導電膜と、前記第１の導電膜上に形成された第２の絶縁膜と、前記第２の絶縁膜に形成された開口部とコンタクトホール及び前記第２の絶縁膜上に形成された第２の導電膜とを有し、前記第１の導電膜と前記開口部内に形成された前記第２の導電膜との間に前記第２の絶縁膜が存在し、前記コンタクトホールにおいて、前記第１の導電膜と前記第２の導電膜とが電気的に接続されていることを特徴とする。

本発明の記憶装置は、前記第１の導電膜と前記第２の導電膜とは、前記開口部の底部において、絶縁破壊により短絡する程度に近接していることを特徴とする。なお、本発明の記憶装置は、前記開口の底部において絶縁膜と前記第１の導電膜と前記第２の導電膜とで記憶素子部を構成し、前記絶縁膜を破壊して前記第１の導電膜と前記第２の導電膜とを短絡させることによりデータを記憶させることができる。

本発明の記憶装置は、基板上に形成された下地絶縁膜と、前記下地絶縁膜上に形成された少なくとも第１の不純物領域と第２の不純物領域とを有する半導体膜と、前記半導体膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜に形成された開口部及び前記絶縁膜上に形成された第１の導電膜と、前記絶縁膜に形成されたコンタクトホール及び前記絶縁膜上に形成された第２の導電膜とを有し、前記第１の不純物領域と前記開口内に形成された前記第１の導電膜との間に前記絶縁膜が存在し、前記コンタクトホールにおいて、前記第２の不純物領域と前記第２の導電膜とが電気的に接続されていることを特徴とする。

本発明の記憶装置は、前記第１の不純物領域と前記第１の導電膜とは、前記開口部の底部において、絶縁破壊により短絡する程度に近接していることを特徴とする。なお、本発明の記憶装置は、前記開口部の底部において絶縁膜と前記第１の不純物領域と前記第１の導電膜とで記憶素子部を構成し、絶縁膜を破壊して前記第１の不純物領域と前記第１の導電膜とを短絡させることによりデータを記憶させることができる。

本発明において、層間絶縁膜の一部を記憶装置の２つの電極にはさまれる絶縁膜として利用することで、工程数を削減することができ、コストの削減が可能となる。

本発明を実施するための最良の形態を、図面を用いながら説明する。但し、本発明は以下の形態に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、以下の実施の形態１〜７は自由に組み合わせて用いることができる。

（実施の形態１）
本実施の形態において、絶縁膜の一部をメモリとして利用する記憶装置について説明する。

まず、基板１００上に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）１１０を形成する（図１（Ａ））。薄膜トランジスタ１１０は、少なくとも基板１００上に下地絶縁膜１０１を介して設けられた不純物領域１０２、１０３を有する半導体膜１０４と、当該半導体膜１０４上にゲート絶縁膜１０５を介して設けられたゲート電極１０６と、ゲート電極１０６を覆って設けられた膜厚５０ｎｍ〜２００ｎｍの絶縁膜１０７とを有している。なお、薄膜トランジスタの形態は本実施の形態に示すものに限られない。

次に、絶縁膜１０７上に膜厚６００ｎｍ〜１５００ｎｍの絶縁膜１０８を単層又は積層して形成する（図１（Ａ））。絶縁膜１０７上に形成される絶縁膜１０８は、プラズマＣＶＤ法やＳＯＧ法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。

なお、絶縁膜１０７、１０８を形成する前、絶縁膜１０７を形成した後、又は絶縁膜１０８を構成する少なくとも１つの薄膜を形成した後に、半導体膜１０４の結晶性の回復や半導体膜１０４に添加された不純物元素の活性化、半導体膜１０４の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。

次に、絶縁膜１０８をエッチングして絶縁膜１０８に開口部を形成する。エッチングはフォトリソグラフィ法などを用いることができる。続いて、該開口部及び絶縁膜１０８上に導電膜を形成し（図示しない）、該導電膜をエッチングして膜厚５００ｎｍ〜９００ｎｍの導電膜（配線）１１１〜１１３を形成する（図１（Ａ））。ここで、導電膜（配線）１１２、１１３と不純物領域１０２、１０３とは電気的に接続されている。

導電膜（配線）１１１〜１１３は、プラズマＣＶＤ法やスパッタリング法により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜（配線）１１１〜１１３は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア膜の積層構造を採用するとよい。

なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜（配線）１１１〜１１３を形成する材料として最適である。また、上下にバリア膜を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。

次に、絶縁膜１０８及び、導電膜（配線）１１１〜１１３を覆うように、単層又は積層して膜厚８００ｎｍ〜１５００ｎｍの絶縁膜１１４を形成する（図１（Ｂ））。絶縁膜１１４は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜１１４は、好適には、０．７５μｍ〜３μｍの厚さで形成する。

続いて、フォトリソグラフィ法等により絶縁膜１１４をエッチングして、孔の深さが異なる開口部１１５、１１６を形成する。このとき、開口部１１５は、図１（Ｂ）に示すように、底部において導電膜（配線）１１３を露出させないように、絶縁膜１１４の一部の膜厚が薄くなるように形成する。つまり、開口部１１５はくぼみ（凹部）であり、開口部１１５において、導電膜（配線）１１３と後工程で形成する導電膜１１７との間に、絶縁膜１１４が残存するように形成する。また、開口部１１６は、図１（Ｂ）に示すように導電膜（配線）１１１を露出させるコンタクトホールである。

孔の深さが異なる開口部１１５、１１６は、２回にわけてそれぞれの箇所を別々に開口することで形成することができる。例えば、フォトリソグラフィ法により開口部１１５のみエッチングした後、再びフォトリソグラフィ法により開口部１１６のみエッチングすることで孔の深さが異なる開口部１１５、１１６をそれぞれ形成することができる。なお、開口部１１６を形成してから開口部１１５を形成してもよい。

続いて、開口部１１５、１１６に導電膜を形成する。導電膜は、プラズマＣＶＤ法やスパッタリング法を用いて、導電性材料により形成する。次に、導電膜をエッチングして、導電膜１１７を形成する（図１（Ｃ））。導電膜１１７は、好ましくは５０ｎｍ〜４００ｎｍの膜厚で形成する。なお、導電膜１１７は、記憶素子部を形成する一対の導電膜のうちの一方の導電膜となる。好適には、導電膜１１７は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。また、導電膜１１７を形成するためのフォトリソグラフィ工程において、下層の薄膜トランジスタ１１０にダメージを与えないために、ウエットエッチング加工を行うとよい。

上記工程により、導電膜（配線）１１３、絶縁膜１１４及び導電膜１１７との積層体からなる記憶素子部１１８が完成する。つまり、記憶素子部１１８は、絶縁膜１１４と、絶縁膜１１４を介して重なる導電膜（配線）１１３及び導電膜１１７によって構成される。本実施の形態において、導電膜（配線）１１３と導電膜１１７とは、開口部１１５の底部において、絶縁破壊により短絡する程度に近接している。なお、薄膜トランジスタ１１０は、複数個ある記憶装置のうち一部を選択するためのもので、図示した構造に限定されるものではなく、スイッチング機能を有するものであればよい。

本実施の形態において、記憶装置の例えば陰極・陽極として用いられる導電膜間にはさまれる絶縁膜を別途形成しなくてすむため、作製工程数が低減し、コストを削減することができる。

（実施の形態２）
一部の膜厚が薄くなった絶縁膜を有する記憶装置の作製方法について、実施の形態１で示した方法とは異なる方法について説明する。

図２（Ａ）において、実施の形態１と同様に導電膜（配線）１１１〜１１３を形成した後、絶縁膜１１４を形成する。本実施の形態において、絶縁膜１１４として感光性の材料を用いる。フォトマスク２００を用いて、絶縁膜１１４を露光する。フォトマスク２００には、第１の光透過部２０１、第２の光透過部２０２、遮光部２０３が設けられている。本実施の形態において、フォトマスク２００に設けられた第１の光透過部２０１の径（又は面積）Ｘより第２の光透過部２０２の径（又は面積）Ｙを小さく形成する。絶縁膜１１４のエッチングは、フォトマスクに設けられた光透過部の径（又は面積）が大きいほど早く進むため、第２の光透過部２０２を介して露光された部分の絶縁膜１１４を、第１の光透過部２０１を介して露光された部分の絶縁膜１１４に比べて浅くエッチングすることができる。任意に径（又は面積）Ｘ、Ｙの大きさを変えることにより絶縁膜１１４がエッチングされる速度を制御して、一回のエッチングによって絶縁膜１１４に異なる深さの開口部を形成することができる。第１の光透過部２０１及び第２の光透過部２０２は、光を透過すればよく開口であっても良い。遮光部２０３はほとんど光を透過しない。

次に、絶縁膜１１４を現像する（図２（Ｂ））。遮光部２０３と重なる部分の絶縁膜１１４はほとんどエッチングされない。また、第１の光透過部２０１を介して露光された部分の絶縁膜１１４は大きくエッチングされるため、導電膜（配線）１１１の表面が露出した開口部１１６が形成される。また、第２の光透過部２０２を介して露光された部分の絶縁膜１１４は、第１の光透過部２０１を介して露光された部分に比べてエッチング速度が遅いため、絶縁膜１１４に開口部１１６より浅く開口された開口部１１５が形成される。こうして、絶縁膜１１４の一部が薄く残存する開口部１１５が形成される。こうして、一部の膜厚が薄くなった絶縁膜１１４が得られる。

続いて、図２（Ｃ）に示すように、開口部１１５、１１６に導電膜１１７を形成する。以上により、導電膜（配線）１１３、絶縁膜１１４及び導電膜１１７との積層体からなる記憶素子部１１８が完成する。

本実施の形態において、フォトマスクの光透過部の径（又は面積）を変えることにより絶縁膜１１４がエッチングされる速度が制御され、孔の深さが異なる複数の開口部を一回のエッチング工程により形成することができる。

（実施の形態３）
一部の膜厚が薄くなった絶縁膜を有する記憶装置の作製方法について、実施の形態１及び２で示した方法とは異なる方法について図３を用いて説明する。なお、図３において図１と同じ部分は同じ符号を用いて示し、説明は省略する。

図３（Ａ）において、実施の形態１と同様に導電膜（配線）１１１〜１１３を形成した後、絶縁膜１１４を形成する。本実施の形態において、絶縁膜１１４として感光性の材料を用いる。フォトマスク３００を用いて、絶縁膜１１４を露光する。フォトマスク３００には、第１の光透過部３０１、第２の光透過部３０２、遮光部３０３が設けられている。第１の光透過部３０１は開口であっても良い。フォトマスク３００を介して透過する光の強度は、第１の光透過部３０１よりも第２の光透過部３０２のほうが小さい。遮光部３０３はほとんど光を透過しない。本実施の形態において、フォトマスク３００として、このようなハーフトーンマスクを用いる。

次に、絶縁膜１１４を現像する（図３（Ｂ））。遮光部３０３と重なる部分の絶縁膜１１４はほとんどエッチングされない。第１の光透過部３０１を介して露光された部分の絶縁膜１１４は大きくエッチングされる。こうして、導電膜（配線）１１１の表面が露出した開口部１１６が形成される。第２の光透過部３０２を介して露光された部分の絶縁膜１１４は、第１の透過部３０１を介して露光された部分より浅くエッチングされる。こうして、絶縁膜１１４の一部が薄く残存する開口部１１５が開口部１１６より浅く形成される。こうして、一部の膜厚が薄くなった絶縁膜１１４が得られる。

続いて、図３（Ｃ）に示すように、開口部１１５、１１６に導電膜１１７を形成する。以上により、導電膜（配線）１１３、絶縁膜１１４及び導電膜１１７との積層体からなる記憶素子部１１８が完成する。

本実施の形態の方法を用いることで、孔の深さが異なる複数の開口部を一回のエッチング工程により形成することができる。

（実施の形態４）
一部の膜厚が薄くなった絶縁膜を有する記憶装置の作製方法について、実施の形態１〜３で示した方法と異なる方法について図４を用いて説明する。図４において図１と同じ部分は同じ符号を用いて示し、説明は省略する。

図４（Ａ）において、実施の形態１と同様に導電膜（配線）１１１〜１１３を形成した後、絶縁膜１１４ａを形成する。絶縁膜１１４ａ上に絶縁膜１１４ｂを形成する。絶縁膜１１４ａや絶縁膜１１４ｂとしては、無機絶縁膜や有機絶縁膜の単層または積層を用いることができる。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成されるシロキサンを用いることができる。シロキサンは、置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）を用いることができる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

次に、絶縁膜１１４ｂをエッチングして、第１の開口部４０１ａ及び第２の開口部４０２を形成する。

次に、第１の開口部４０１ａ内において絶縁膜１１４ａをエッチングして、第３の開口部４０１ｂを形成する（図４（Ｂ））。こうして、導電膜（配線）１１１の表面が露呈した第３の開口部４０１ｂと、絶縁膜１１４ａの表面が露呈した第２の開口部４０２が得られる。絶縁膜１１４ａ及び絶縁膜１１４ｂが、実施の形態１で示した絶縁膜１１４に相当する。こうして、一部の膜厚が薄くなった絶縁膜１１４が得られる。

続いて、図４（Ｃ）に示すように、導電膜１１７を形成する。以上により、導電膜（配線）１１３、絶縁膜１１４及び導電膜１１７との積層体からなる記憶素子部１１８が完成する。

（実施の形態５）
本実施の形態では、実施の形態１に示すものとは異なる構造の記憶装置について図５を用いて説明する。具体的には、ソース配線又はドレイン配線をメモリの電極の一部として利用する記憶装置について説明する。図５において図１と同じ部分は同じ符号を用いて示し、説明は省略する。

まず、基板１００上に薄膜トランジスタ１１０を形成する（図５（Ａ））。薄膜トランジスタ１１０は、少なくとも基板１００上に下地絶縁膜１０１を介して設けられた不純物領域１０２、１０３を有する半導体膜１０４と、当該半導体膜１０４上にゲート絶縁膜１０５を介して設けられたゲート電極１０６と、ゲート電極１０６を覆って設けられた絶縁膜１０７とを有している。絶縁膜１０７は単層又は積層して形成する。なお、薄膜トランジスタの形態は本実施の形態に示すものに限られない。次に、絶縁膜１０７上に絶縁膜１０８を単層又は積層して形成する（図５（Ａ））。

次に、絶縁膜１０７、１０８をエッチングして絶縁膜１０８に開口部５０１、５０２を形成する（図５（Ｂ））。 本実施の形態において、開口部５０２は、図５（Ｂ）に示すように、底部において不純物領域１０３を露出させないように、絶縁膜１０７の一部の膜厚が薄くなるように形成する。つまり、開口部５０２において、不純物領域１０３と後工程で形成する導電膜（配線）１１３との間に、絶縁膜１０７が残存するように形成する。また、開口部５０１は、図５（Ｂ）に示すように不純物領域１０２を露出させるように形成する。孔の深さが異なる開口部５０１、５０２の形成方法は実施の形態１〜４に示すいずれかの方法を用いればよい。

続いて、開口部５０１、５０２及び絶縁膜１０８上に導電膜を形成し（図示しない）、該導電膜をエッチングしてソース配線又はドレイン配線として機能する導電膜（配線）１１２、１１３を形成する（図５（Ｃ））。本実施の形態において、導電膜（配線）１１２と不純物領域１０２とは電気的に接続されている。

上記工程により、導電膜（配線）１１３、絶縁膜１０７及び不純物領域１０３との積層体からなる記憶素子部５０３が完成する。記憶素子部５０３において、導電膜（配線）１１３は、絶縁膜１０７を介して不純物領域１０３と重なっている。本実施の形態において、導電膜（配線）１１３と不純物領域１０３とは、開口部５０２の底部において、絶縁破壊により短絡する程度に近接している。なお、薄膜トランジスタ１１０は、複数個ある記憶装置のうち一部を選択するためのもので、図示した構造に限定されるものではなく、スイッチング機能を有するものであればよい。

（実施の形態６）
本実施の形態では、薄膜トランジスタ、記憶素子及びアンテナを含む本発明の半導体装置の作製方法について、図６〜図１０を用いて説明する。

まず、基板７０１の一表面に、剥離層７０２を形成する（図６（Ａ））。基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁膜を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はないため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層７０２は、基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層７０２を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１に接するように下地となる絶縁膜を形成し、当該絶縁膜に接するように剥離層７０２を形成してもよい。

剥離層７０２は、スパッタリング法やプラズマＣＶＤ法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を、単層又は積層して形成する。珪素を含む膜の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。

剥離層７０２が単層構造の場合、例えば、タングステン膜、モリブデン膜またはタングステンとモリブデンの混合物を含む膜を形成する。あるいは、タングステンの酸化物若しくは酸化窒化物を含む膜、モリブデンの酸化物若しくは酸化窒化物を含む膜またはタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む膜を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。

剥離層７０２が積層構造の場合、１層目としてタングステン膜、モリブデン膜またはタングステンとモリブデンの混合物を含む膜を形成し、２層目として、タングステン、モリブデンまたはタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。

なお、剥離層７０２として、タングステンを含む膜とタングステンの酸化物を含む膜の積層を形成する場合、タングステンを含む膜を形成し、その上に酸化珪素を含む膜を形成することで、タングステン膜と酸化珪素膜との界面に、タングステンの酸化物が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を形成する場合も同様であり、タングステンを含む膜を形成後、その上層に窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を形成するとよい。また、タングステンの酸化物は、ＷＯ_Ｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ_２）、Ｘが２．５の場合（Ｗ_２Ｏ_５）、Ｘが２．７５の場合（Ｗ_４Ｏ_１１）、Ｘが３の場合（ＷＯ_３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。なお、エッチングレートとして最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む膜（ＷＯ_Ｘ、０＜Ｘ＜３）である。従って、作製時間の短縮のため、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む膜を形成するとよい。

次に、剥離層７０２を覆うように、下地となる絶縁膜７０３を形成する。絶縁膜７０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。

次に、絶縁膜７０３上に、非晶質半導体膜７０４（例えば非晶質珪素を含む膜）を形成する。非晶質半導体膜７０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体膜７０４をレーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いた熱アニールを用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等により結晶化して、結晶質半導体膜を形成する。その後、得られた結晶質半導体膜を所望の形状に加工して、結晶質半導体膜７０６〜７１０を形成する（図６（Ｂ））。

結晶質半導体膜７０６〜７１０の作成工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いて結晶質半導体膜７０６〜７１０を形成する。レーザ結晶化法で結晶質半導体膜を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ_４、ＹＬＦ、ＹＡｌＯ_３などの結晶を使ったレーザを用いる。

また、結晶化を助長する金属元素を用いて非晶質半導体膜の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。そうすると、結晶質半導体膜中の金属元素の含有量を低減又は除去することができる。

次に、結晶質半導体膜７０６〜７１０を覆うゲート絶縁膜７０５を形成する。ゲート絶縁膜７０５は、プラズマＣＶＤ法やスパッタ法やラジカル酸化法や熱酸化法により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層又は積層して形成する。

次に、ゲート絶縁膜７０５上に、第１の導電膜と第２の導電膜を積層して形成する。第１の導電膜は、プラズマＣＶＤ法やスパッタリング法により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。

または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル（ＴａＮ）膜とタングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜とタングステン膜、窒化モリブデン（ＭｏＮ）膜とモリブデン（Ｍｏ）膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電膜（ゲート電極膜とよぶことがある）７１６〜７２５を形成する。

次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体膜７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。

次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体膜７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。

次に、ゲート絶縁膜７０５と導電膜７１６〜７２５を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタ法やラジカル酸化法又はその組み合わせにより、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜７１６〜７２５の側面に接する絶縁物（サイドウォールともよばれる）７３９〜７４３を形成する（図６（Ｃ））。また、絶縁膜７３９〜７４３の作製と同時に、ゲート絶縁膜７０５がエッチングされた絶縁膜７３４〜７３８を形成する。絶縁物７３９〜７４３は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。

次に、フォトリソグラフィ法により形成したレジストからなるマスクと、絶縁物７３９〜７４３をマスクとして用いて、結晶質半導体膜７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）７２７、７２９、７３１、７３３と、第２のＮ型不純物領域７２６、７２８、７３０、７３２とを形成する。第１のＮ型不純物領域７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。

なお、ＬＤＤ領域を形成するためには、ゲート電極を２層以上の積層構造として、当該ゲート電極をテーパー状にエッチングしたり異方性エッチングを行って、当該ゲート電極を構成する下層の導電膜をマスクとして用いる手法と、サイドウォールの絶縁物をマスクとして用いる手法がある。前者の手法を採用して形成された薄膜トランジスタは、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造となっているが、この構造は、ゲート電極をテーパー状にエッチングしたり異方性エッチングを利用するために、ＬＤＤ領域の幅を制御することが難しく、エッチング工程が良好に行われなければ、ＬＤＤ領域を形成することが出来ない場合がある。一方、後者のサイドウォールの絶縁物をマスクとして用いる手法は、前者の手法と比較すると、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。

なお、薄膜トランジスタの構造は、本実施の形態に示したものに限られない。ＬＤＤ領域を設けないものであってもよいし、サイドウォールを設けない構造であってもよい。また、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でもよいし、二つ形成されるダブルゲート構造または三つ形成されるトリプルゲート構造であってもよい。つまり、チャネル形成領域を複数有するマルチゲート構造のＴＦＴにも適用することができる。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造またはトリプルゲート構造などのマルチゲート構造であってもよい。また、本実施の形態で示した薄膜トランジスタ（ＴＦＴ）の構造に限らず、トップゲート型（プレーナー型）、ボトムゲート型（逆スタガ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極を有する、デュアルゲート型やその他の構造においても本発明を適用することができる。

続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁膜を単層又は積層して形成する（図７（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁膜は、プラズマＣＶＤ法やＳＯＧ法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。また、オキサゾール樹脂を用いることもでき、例えば感光性ポリベンゾオキサゾールなどを用いることができる。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧＡ）昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。オキサゾール樹脂は、ポリイミドより低誘電率であるので、より層間絶縁膜として適している。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁膜として、酸化珪素を含む膜と窒化珪素を含む膜を有する絶縁膜７４９を形成し、酸化珪素を含む膜を有する絶縁膜７５０を形成するとよい。

なお、絶縁膜７４９〜７５０を形成する前、又は絶縁膜７４９〜７５０を構成する膜のうちの１つ又は複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。

次に、フォトリソグラフィ法により絶縁膜７４９〜７５０をエッチングして、Ｎ型不純物領域７２６、７２８、７３０、７３２、Ｐ型不純物領域７１２を露出させるコンタクトホールを形成する。続いて、コンタクトホール上に導電膜を形成し、当該導電膜をパターン加工して、ソース配線又はドレイン配線として機能する導電膜７５２〜７６１を形成する。

導電膜７５２〜７６１は、プラズマＣＶＤ法やスパッタリング法により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜７５２〜７６１は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア膜の積層構造を採用するとよい。

なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７５２〜７６１を形成する材料として最適である。また、上層と下層のバリア膜を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。

次に、導電膜７５２〜７６１を覆うように、単層又は積層して絶縁膜７６２を形成する（図７（Ｂ））。絶縁膜７６２は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。

続いて、フォトリソグラフィ法により絶縁膜７６２をエッチングして、開口部７９５〜７９７を形成する。このとき、開口部７９５、７９６は、図７（Ｂ）に示すように、導電膜７５５、７５７を露出させないように、絶縁膜７６２の膜厚が一部薄くなるように形成する。つまり、開口部７９５〜７９６において、導電膜７５５、７５７と後工程で形成する導電膜７６３との間に、絶縁膜７６２が残存するように形成する。また、開口部７９７は、図７（Ｂ）に示すように導電膜７６１が露出されるように形成する。孔の深さが異なる開口部７９５〜７９７を形成する方法としては実施の形態１〜４に示す方法を用いることができる。

続いて、開口部７９５〜７９７に導電膜を形成する（図７（Ｃ））。導電膜は、プラズマＣＶＤ法やスパッタリング法を用いて、導電性材料により形成する。次に、導電膜をパターン加工して、導電膜７６３、７６５を形成する。なお、導電膜７６３、７６５は、記憶素子が含む一対の導電膜のうちの一方の導電膜となる。従って、好適には、導電膜７６３、７６５は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。

導電膜７６３、７６５を形成するためのフォトリソグラフィ工程において、薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよい。

以上の工程を経て、導電膜７６３、絶縁膜７６２及び導電膜７５５の積層体からなる記憶素子部７６７と、導電膜７６３、絶縁膜７６２及び導電膜７５７の積層体からなる記憶素子部７６８が完成する。つまり、記憶素子部７６７は、絶縁膜７６２と、絶縁膜７６２を介して重なる導電膜７６３及び導電膜７５５によって構成される。また、記憶素子部７６８は、絶縁膜７６２と、絶縁膜７６２を介して重なる導電膜７６３及び導電膜７５７によって構成される。

次に、導電膜７６５に接し、アンテナとして機能する導電膜７８６を形成する（図８（Ａ））。導電膜７８６は、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法を用いて、導電性材料により形成する。好ましくは、導電膜７８６は、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）チタン（Ｔｉ）、から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電膜７８６は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム膜を形成し、当該アルミニウム膜をパターン加工することにより形成する。アルミニウム膜のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は２００〜３００度の加熱処理を行うとよい。

次に、記憶素子部７６７、７６８、アンテナとして機能する導電膜７８６を覆うように、ＳＯＧ法、液滴吐出法等により、保護膜として機能する絶縁膜７７２を形成する（図８（Ｂ））。絶縁膜７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む膜、窒化珪素を含む膜、窒化酸化珪素を含む膜、又は有機材料により形成し、好ましくはエポキシ樹脂により形成する。

次に、剥離層７０２が露出するように、フォトリソグラフィ法により絶縁膜７０３、７４９、７５０、７６２及び７７２をエッチングして、開口部７７３、７７４を形成する（図９（Ａ））。開口部７７３、７７４は、レーザーなどにより剥離層７０２が露出するまで焼き切って形成してもよい。

次に、開口部７７３、７７４にエッチング剤を導入して、剥離層７０２を除去する（図９（Ｂ））。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ_３）を使用する。そうすると、薄膜集積回路７９１は、基板７０１から剥離された状態となる。なお、薄膜集積回路７９１とは、薄膜トランジスタ７４４〜７４８、記憶素子部７６７、７６８の素子群と、アンテナとして機能する導電膜７８６を合わせたものとする。なお、剥離層７０２は、全て除去せず一部分を残存させておいてもよい。こうすることによって、処理時間を短縮することが可能となる。

薄膜集積回路７９１が剥離された基板７０１は、コストの削減のために、再利用するとよい。また、絶縁膜７７２は、剥離層７０２を除去した後に、薄膜集積回路７９１が飛散しないように形成したものである。薄膜集積回路７９１は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、薄膜集積回路７９１上に絶縁膜７７２を形成することで、薄膜集積回路７９１に重みが付き、基板７０１からの飛散を防止することができる。また、薄膜集積回路７９１単体では薄くて軽いが、絶縁膜７７２を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。

次に、薄膜集積回路７９１の一方の面を、第１の基体７７６に接着させて、基板７０１から完全に剥離する（図１０）。続いて、薄膜集積回路７９１の他方の面を、第２の基体７７５に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路７９１を、第１の基体７７６と第２の基体７７５により封止する。第１の基体７７６と第２の基体７７５は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。

フィルムは、熱圧着により、被処理体の加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第１の基体７７６と第２の基体７７５の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。

以上の工程により、記憶素子部およびアンテナを有する半導体装置を作製することができる。本実施の形態の半導体装置は、非接触でデータのやりとりを行うことが可能である。また、上記工程により、可撓性を有する半導体装置を得ることができる。

（実施の形態７）
本実施の形態において、実施の形態６で示した記憶素子部およびアンテナを有する半導体装置の適用例に関して図面を参照して説明する。なお、非接触でデータのやりとりが可能である半導体装置は利用の形態によっては、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグまたは無線チップともよばれる。

ＲＦＩＤタグ８０は、非接触でデータを交信する機能を有し、電源回路８１、クロック発生回路８２、データ復調回路８３、データ変調回路８４、他の回路を制御する制御回路８５、記憶回路８６およびアンテナ８７を有している（図１１（Ａ））。なお、記憶回路は１つに限定されず、複数であってもよい。複数の回路を設ける場合、上記実施の形態で示した記憶装置を記憶素子部に用いたものに加え、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦｅＲＡＭ等を用いることができる。

リーダ／ライタ８８から電波として送られてきた信号は、アンテナ８７において電磁誘導により交流の電気信号に変換される。電源回路８１では、交流の電気信号を用いて電源電圧を生成し、電源配線を用いて各回路へ電源電圧を供給する。クロック発生回路８２は、アンテナ８７から入力された交流信号を基に、各種クロック信号を生成し、制御回路８５に供給する。復調回路８３では、当該交流の電気信号を復調し、制御回路８５に供給する。制御回路８５では、入力された信号に従って各種演算処理を行う。記憶回路８６では、制御回路８５において用いられるプログラムやデータ等が記憶されている他、演算処理時の作業エリアとしても用いることができる。そして、制御回路８５から変調回路８４にデータが送られ、変調回路８４から当該データに従ってアンテナ８７に負荷変調を加えることができる。リーダ／ライタ８８は、アンテナ８７に加えられた負荷変調を電波で受け取ることにより、結果的にデータを読み取ることが可能となる。

また、ＲＦＩＤタグは、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。

上記実施の形態で示した構成を用いることによって、折り曲げることが可能なＲＦＩＤタグを作製することが可能となるため、曲面を有する物体に貼り付けて設けることが可能となる。

次に、可撓性を有するＲＦＩＤタグの使用形態の一例について説明する。表示部３２１を含む携帯端末の側面には、リーダ／ライタ３２０が設けられ、品物３２２の側面にはＲＦＩＤタグ３２３が設けられる（図１１（Ｂ））。品物３２２が含むＲＦＩＤタグ３２３にリーダ／ライタ３２０をかざすと、表示部３２１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６をベルトコンベアにより搬送する際に、リーダ／ライタ３２４と、商品３２６に設けられたＲＦＩＤタグ３２５を用いて、該商品３２６の検品を行うことができる（図１１（Ｃ））。このように、システムにＲＦＩＤタグを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、ＲＦＩＤタグに含まれるトランジスタ等の損傷を防止し、信頼性の高いＲＦＩＤタグを提供することが可能となる。

また、上述した以外にも可撓性を有するＲＦＩＤタグの用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１２を用いて説明する。

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１２（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１２（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１２（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１２（Ｄ）参照）。書籍類とは、書物、本等を指す（図１２（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１２（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１２（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１２（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。

紙幣、硬貨、有価証券類、証書類、無記名債券類等にＲＦＩＤタグ２０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にＲＦＩＤタグ２０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にＲＦＩＤタグ２０を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。ＲＦＩＤタグ２０の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有するＲＦＩＤタグ２０を用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いてＲＦＩＤタグ２０を設けることにより、当該ＲＦＩＤタグ２０に含まれる素子の破損等を防止することができる。

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にＲＦＩＤタグを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えたＲＦＩＤタグを埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。

本実施例では、実施の形態１で示した記憶素子の作製結果について図１３及び図１４を用いて説明する。

まず、絶縁膜１３０１を形成し、絶縁膜１３０１上に膜厚１００ｎｍのチタン膜１３０２を形成した。次に、チタン膜１３０２上に膜厚１．５μｍの感光性のポリイミド膜１３０３をスピンコート法で塗布した。塗布後、フォトマスクを用いて開口部１３０５に対応する部分を露光した。次に、チタン膜１３０２が露出しないように、現像液としてＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）を用いてポリイミド膜１３０３をエッチングして開口部１３０５を形成した。その後、オーブンで３００℃の焼成を行った。続いて、該開口部上に膜厚４００ｎｍのアルミニウム膜１３０４を形成した。以上により、チタン膜１３０２、ポリイミド膜１３０３、及びアルミニウム膜１３０４からなる記憶素子部が形成された。図１３（Ａ）に、記憶装置部の断面における走査透過電子顕微鏡（Ｓｃａｎｎｉｎｇ−Ｔｒａｎｓｍｉｓｓｉｏｎ−Ｅｌｅｃｔｒｏｎ−Ｍｉｃｒｏｓｃｏｐｅ：ＳＴＥＭ）写真を示す。図１３（Ａ）から、チタン膜１３０２とアルミニウム膜１３０４との間にポリイミド膜１３０３が残存していることがわかる。

その後、チタン膜１３０２とアルミニウム膜１３０４との間に６Ｖ以上１０Ｖ以下の電圧を印加し、記憶素子部に書き込みを行った。図１３（Ｂ）に、電圧印加後の記憶素子部の断面におけるＳＴＥＭ写真を示す。図１３（Ｂ）から、電圧印加後にチタン膜１３０２及びアルミニウム膜１３０４が接触することがわかる。

また、図１４に、記憶素子部に書き込み処理を行う前後の記憶素子部の電圧電流特性を示す。図１４において、横軸にチタン膜１３０２とアルミニウム膜１３０４間の印加電圧、縦軸にチタン膜１３０２とアルミニウム膜１３０４間に流れる電流をプロットした。ここで、図１４（Ａ）に記憶素子部に書き込み処理前の記憶素子部の電圧電流特性を示し、図１４（ｂ）に記憶素子部に書き込み処理時及び書き込み処理後の記憶素子部の電圧電流特性を示した。図１４（Ａ）と図１４（Ｂ）とを比較すると、同じ印加電圧の際に書き込み前後で流れる電流値が変化し、書き込み前後で抵抗が変化していることがわかる。書き込み前後での抵抗の変化を記憶装置として利用することができる。

本発明の記憶装置の作製工程を示す図。 本発明の記憶装置の作製工程を示す図。 本発明の記憶装置の作製工程を示す図。 本発明の記憶装置の作製工程を示す図。 本発明の記憶装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の使用形態を示す図。 本発明の半導体装置の使用形態を示す図。 本発明の記憶装置の作製結果を示す図。 本発明の記憶装置の作製結果を示す図。

符号の説明

１００ 基板
１０１ 下地絶縁膜
１０２ 不純物領域
１０３ 不純物領域
１０４ 半導体膜
１０５ ゲート絶縁膜
１０６ ゲート電極
１０７ 絶縁膜
１０８ 絶縁膜
１１０ 薄膜トランジスタ
１１１ 導電膜
１１２ 導電膜
１１３ 導電膜
１１４ 絶縁膜
１１５ 開口部
１１６ 開口部
１１７ 導電膜
１１８ 記憶素子部

Claims (8)

1. 半導体膜を有するトランジスタと、
   前記トランジスタ上に設けられた第１の絶縁膜と、
   前記第１の絶縁膜上に設けられ、前記半導体膜と電気的に接続される第１の導電膜と、
   前記第１の絶縁膜上に設けられた第２の導電膜と、
   前記第１の絶縁膜、第１の導電膜及び前記第２の導電膜上に設けられ、前記第１の導電膜上に前記第１の導電膜と重なる第１の開口部、及び前記第２の導電膜表面を露出する第２の開口部を有する第２の絶縁膜と、
   前記第１の開口部内、前記第２の開口部内、及び前記第２の絶縁膜上に設けられた第３の導電膜と、
   を有し、
   前記第１の開口部において、前記第１の導電膜と前記第３の導電膜との間に前記第２の絶縁膜が存在し、
   前記第２の開口部において、前記第２の導電膜と前記第３の導電膜とは直接接続し、
   前記第１の導電膜、前記第２の絶縁膜、及び前記第３の導電膜の積層体は、記憶素子部として機能する
   ことを特徴とする記憶装置。
2. 半導体膜を有するトランジスタと、
   前記トランジスタ上に設けられた第１の絶縁膜と、
   前記第１の絶縁膜上に設けられ、前記半導体膜と電気的に接続される第１の導電膜と、
   前記第１の絶縁膜上に設けられた第２の導電膜と、
   前記第１の絶縁膜、第１の導電膜及び前記第２の導電膜上に設けられ、前記第１の導電膜上に前記第１の導電膜と重なる第１の開口部、及び前記第２の導電膜表面を露出する第２の開口部を有する第２の絶縁膜と、
   前記第１開口部内、前記第２開口部内、及び前記第２の絶縁膜上に設けられた第３の導電膜と、
   を有し、
   前記第１の開口部において、前記第１の導電膜と前記第３の導電膜との間に前記第２の絶縁膜が存在し、
   前記第２の開口部において、前記第２の導電膜と前記第３の導電膜との間に前記第２の絶縁膜が存在せず、
   前記第１の導電膜、前記第２の絶縁膜、及び前記第３の導電膜の積層体は、記憶素子部として機能する
   ことを特徴とする記憶装置。
3. 第１の半導体膜を有する第１のトランジスタと、
   第２の半導体膜を有する第２のトランジスタと、
   前記第１のトランジスタ及び前記第２のトランジスタ上に設けられた第１の絶縁膜と、
   前記第１の絶縁膜上に設けられ、前記第１の半導体膜と電気的に接続される第１の導電膜と、
   前記第１の絶縁膜上に設けられ、前記第２の半導体膜と電気的に接続される第２の導電膜と、
   前記第１の絶縁膜、第１の導電膜及び前記第２の導電膜上に設けられ、前記第１の導電膜上に前記第１の導電膜と重なる第１の開口部、及び前記第２の導電膜表面を露出する第２の開口部を有する第２の絶縁膜と、
   前記第１の開口部内において、第１の導電膜上に前記第２の絶縁膜を介して設けられた第３の導電膜と、
   前記第２の開口部内において、前記第２の導電膜上に前記第２の導電膜と直接接続するように設けられた第４の導電膜と、
   を有し、
   前記第１の導電膜、前記第２の絶縁膜、及び前記第３の導電膜の積層体は、記憶素子部として機能する
   ことを特徴とする記憶装置。
4. 第１の半導体膜を有する第１のトランジスタと、
   第２の半導体膜を有する第２のトランジスタと、
   前記第１のトランジスタ及び前記第２のトランジスタ上に設けられた第１の絶縁膜と、
   前記第１の絶縁膜上に設けられ、前記第１の半導体膜と電気的に接続される第１の導電膜と、
   前記第１の絶縁膜上に設けられ、前記第２の半導体膜と電気的に接続される第２の導電膜と、
   前記第１の絶縁膜、第１の導電膜及び前記第２の導電膜上に設けられ、前記第１の導電膜上に前記第１の導電膜と重なる第１の開口部、及び前記第２の導電膜表面を露出する第２の開口部を有する第２の絶縁膜と、
   前記第１の開口部内に設けられた第３の導電膜と、
   前記第２の開口部内に設けられた第４の導電膜と、
   を有し、
   前記第１の開口部において、前記第１の導電膜と前記第３の導電膜との間に前記第２の絶縁膜が存在し、
   前記第２の開口部において、前記第２の導電膜と前記第４の導電膜との間に前記第２の絶縁膜が存在せず、
   前記第１の導電膜、前記第２の絶縁膜、及び前記第３の導電膜の積層体は、記憶素子部として機能する
   ことを特徴とする記憶装置。
5. 請求項１乃至請求項４のいずれか一項において、
   前記第１の開口部は、前記第２の絶縁膜のくぼみまたは凹部であることを特徴とする記憶装置。
6. 請求項１乃至請求項５のいずれか一項において、
   前記記憶素子部はライトワンス型メモリとして機能することを特徴とする記憶装置。
7. 請求項１乃至請求項６のいずれか一項において、
   前記第１の導電膜と前記第３の導電膜とは、前記第１の開口部において、絶縁破壊により短絡する程度に近接していることを特徴とする記憶装置。
8. 請求項１乃至請求項７のいずれか一項の記憶装置がアンテナを有することを特徴とする半導体装置。