JPH10341000A - 半導体不揮発性記憶装置およびその製造方法 - Google Patents
半導体不揮発性記憶装置およびその製造方法Info
- Publication number
- JPH10341000A JPH10341000A JP9292711A JP29271197A JPH10341000A JP H10341000 A JPH10341000 A JP H10341000A JP 9292711 A JP9292711 A JP 9292711A JP 29271197 A JP29271197 A JP 29271197A JP H10341000 A JPH10341000 A JP H10341000A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- forming
- memory
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 データの書き込み電圧が低く高集積化が可能
で、データの誤読み出しが起こりにくくなり高信頼性化
が可能な半導体不揮発性記憶装置の構造と、この構造を
形成するための製造方法とを提供する。 【解決手段】 半導体基板１上に設ける絶縁膜２と、こ
の絶縁膜２上に設ける単結晶半導体薄膜からなる第１の
電極３と、第１の電極３上に設けるメモリ絶縁膜４と、
メモリ絶縁膜４上に設ける第２の電極５と、第１の電極
３と第２の電極５とにそれぞれ接続する金属配線６とを
備える半導体不揮発性記憶装置およびその製造方法。
で、データの誤読み出しが起こりにくくなり高信頼性化
が可能な半導体不揮発性記憶装置の構造と、この構造を
形成するための製造方法とを提供する。 【解決手段】 半導体基板１上に設ける絶縁膜２と、こ
の絶縁膜２上に設ける単結晶半導体薄膜からなる第１の
電極３と、第１の電極３上に設けるメモリ絶縁膜４と、
メモリ絶縁膜４上に設ける第２の電極５と、第１の電極
３と第２の電極５とにそれぞれ接続する金属配線６とを
備える半導体不揮発性記憶装置およびその製造方法。
Description
【０００１】
【発明の属する技術分野】この発明は、一度だけ書き込
み可能な読み出し専用の半導体不揮発性記憶装置の構造
およびその製造方法に関するものである。
み可能な読み出し専用の半導体不揮発性記憶装置の構造
およびその製造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路においては、一度だけ書
き込み可能な読み出し専用の半導体不揮発性記憶装置を
用いて、トランジスタのしきい値電圧の製造バラツキの
補正や動作条件の変更の記憶などを行うことにより、歩
留まりの向上と性能の安定化とが行われている。
き込み可能な読み出し専用の半導体不揮発性記憶装置を
用いて、トランジスタのしきい値電圧の製造バラツキの
補正や動作条件の変更の記憶などを行うことにより、歩
留まりの向上と性能の安定化とが行われている。
【０００３】一度だけ書き込み可能な読み出し専用の半
導体不揮発性記憶装置としては、従来から、レーザーヒ
ューズ溶断型や、電気ヒューズ溶断型や、絶縁破壊型な
どの各ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ−Ｒｅａｄ
−Ｏｎｌｙ−Ｍｅｍｏｒｙ）が知られている。
導体不揮発性記憶装置としては、従来から、レーザーヒ
ューズ溶断型や、電気ヒューズ溶断型や、絶縁破壊型な
どの各ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ−Ｒｅａｄ
−Ｏｎｌｙ−Ｍｅｍｏｒｙ）が知られている。
【０００４】レーザーヒューズ溶断型ＰＲＯＭは、レー
ザーにより配線金属からなるヒューズを溶断することに
より、データの書き込みを行う。このレーザーヒューズ
溶断型ＰＲＯＭは、レーザー発生のための専用装置が必
要であること、ヒューズ上の表面保護膜を開口しレーザ
ーの入射窓を形成する工程が必要であること、実装後に
情報の書き込みを行うためには実装形態が限定されるこ
となどの欠点がある。
ザーにより配線金属からなるヒューズを溶断することに
より、データの書き込みを行う。このレーザーヒューズ
溶断型ＰＲＯＭは、レーザー発生のための専用装置が必
要であること、ヒューズ上の表面保護膜を開口しレーザ
ーの入射窓を形成する工程が必要であること、実装後に
情報の書き込みを行うためには実装形態が限定されるこ
となどの欠点がある。
【０００５】電気ヒューズ型ＰＲＯＭは、ヒューズとな
る多結晶シリコン膜に電流を流すことにより、データの
書き込みを行う。この電気ヒューズ型ＰＲＯＭは、多結
晶シリコンを物理的に破壊するために、多結晶シリコン
膜のクズが発生することと、表面保護膜が劣化すること
とが起こり信頼性が低下する欠点がある。
る多結晶シリコン膜に電流を流すことにより、データの
書き込みを行う。この電気ヒューズ型ＰＲＯＭは、多結
晶シリコンを物理的に破壊するために、多結晶シリコン
膜のクズが発生することと、表面保護膜が劣化すること
とが起こり信頼性が低下する欠点がある。
【０００６】そこで、レーザーヒューズ溶断型ＰＲＯＭ
や電気ヒューズ溶断型ＰＲＯＭで発生する問題を解決す
る手段として、絶縁破壊型ＰＲＯＭが知られている。
や電気ヒューズ溶断型ＰＲＯＭで発生する問題を解決す
る手段として、絶縁破壊型ＰＲＯＭが知られている。
【０００７】従来技術の半導体不揮発性記憶装置の構造
を、図２を用いて説明する。図２は従来技術における絶
縁破壊型ＰＲＯＭの構造を示す断面図である。
を、図２を用いて説明する。図２は従来技術における絶
縁破壊型ＰＲＯＭの構造を示す断面図である。
【０００８】図２に示すように、従来技術の絶縁破壊型
ＰＲＯＭは、半導体基板１上にシリコン酸化膜からなる
絶縁膜２と、絶縁膜２上に形成する第１の多結晶シリコ
ン電極８と、この第１の多結晶シリコン電極８を熱酸化
して形成するシリコン酸化膜からなるメモリ絶縁膜４
と、メモリ絶縁膜４上に形成する第２の多結晶シリコン
電極９と、第１の多結晶シリコン電極８と第２の多結晶
シリコン電極９とにそれぞれ接続する金属配線６とから
なる構造を有する。なお、第１の多結晶シリコン電極８
に接続する金属配線６は図示していない。
ＰＲＯＭは、半導体基板１上にシリコン酸化膜からなる
絶縁膜２と、絶縁膜２上に形成する第１の多結晶シリコ
ン電極８と、この第１の多結晶シリコン電極８を熱酸化
して形成するシリコン酸化膜からなるメモリ絶縁膜４
と、メモリ絶縁膜４上に形成する第２の多結晶シリコン
電極９と、第１の多結晶シリコン電極８と第２の多結晶
シリコン電極９とにそれぞれ接続する金属配線６とから
なる構造を有する。なお、第１の多結晶シリコン電極８
に接続する金属配線６は図示していない。
【０００９】この絶縁破壊型ＰＲＯＭのデータの書き込
みは、第１の多結晶シリコン電極８を接地電位とし、第
２の多結晶シリコン電極９にメモリ絶縁膜４の絶縁耐圧
以上の書き込み電圧を印加し、メモリ絶縁膜４を破壊す
ることにより、第１の多結晶シリコン電極８と第２の多
結晶シリコン電極９とを導通状態になるようにして行な
う。
みは、第１の多結晶シリコン電極８を接地電位とし、第
２の多結晶シリコン電極９にメモリ絶縁膜４の絶縁耐圧
以上の書き込み電圧を印加し、メモリ絶縁膜４を破壊す
ることにより、第１の多結晶シリコン電極８と第２の多
結晶シリコン電極９とを導通状態になるようにして行な
う。
【００１０】この絶縁破壊型ＰＲＯＭのデータの読み出
しは、第１の多結晶シリコン電極８を接地電位とし、第
２の多結晶シリコン電極９に読み出し電圧を印加して、
第１の多結晶シリコン電極８と第２の多結晶シリコン電
極９との間に一定の電流（以下、センス電流と記載す
る）が流れるか、流れないかにより、データの書き込み
状態と非書き込み状態とを判別することにより行う。
しは、第１の多結晶シリコン電極８を接地電位とし、第
２の多結晶シリコン電極９に読み出し電圧を印加して、
第１の多結晶シリコン電極８と第２の多結晶シリコン電
極９との間に一定の電流（以下、センス電流と記載す
る）が流れるか、流れないかにより、データの書き込み
状態と非書き込み状態とを判別することにより行う。
【００１１】データの書き込み状態は、メモリ絶縁膜４
が破壊しているため第１の多結晶シリコン電極８と第２
の多結晶シリコン電極９とは導通状態であり、データの
非書き込み状態は、メモリ絶縁膜４が破壊していないた
め第１の多結晶シリコン電極８と第２の多結晶シリコン
電極９とは非導通状態である。
が破壊しているため第１の多結晶シリコン電極８と第２
の多結晶シリコン電極９とは導通状態であり、データの
非書き込み状態は、メモリ絶縁膜４が破壊していないた
め第１の多結晶シリコン電極８と第２の多結晶シリコン
電極９とは非導通状態である。
【００１２】
【発明が解決しようとする課題】従来技術の絶縁破壊型
ＰＲＯＭは、第１の多結晶シリコン電極８の熱酸化によ
り、シリコン酸化膜からなるメモリ絶縁膜４を形成する
ため、メモリ絶縁膜４の厚さを厚くする必要がある。
ＰＲＯＭは、第１の多結晶シリコン電極８の熱酸化によ
り、シリコン酸化膜からなるメモリ絶縁膜４を形成する
ため、メモリ絶縁膜４の厚さを厚くする必要がある。
【００１３】すなわち、第１の多結晶シリコン電極８の
表面は多結晶シリコン膜のグレインに基づき凸凹がある
ため、この第１の多結晶シリコン電極８を熱酸化して形
成するシリコン酸化膜は、ピンホールが発生しやすい。
メモリ絶縁膜４であるシリコン酸化膜にピンホールが発
生していると、データの非書き込み状態でも、第１の多
結晶シリコン電極８と第２の多結晶シリコン電極９とは
導通状態となる。このため、ピンホール発生を防止する
ようにメモリ絶縁膜４の厚さは厚くする必要がある。
表面は多結晶シリコン膜のグレインに基づき凸凹がある
ため、この第１の多結晶シリコン電極８を熱酸化して形
成するシリコン酸化膜は、ピンホールが発生しやすい。
メモリ絶縁膜４であるシリコン酸化膜にピンホールが発
生していると、データの非書き込み状態でも、第１の多
結晶シリコン電極８と第２の多結晶シリコン電極９とは
導通状態となる。このため、ピンホール発生を防止する
ようにメモリ絶縁膜４の厚さは厚くする必要がある。
【００１４】しかしながら、メモリ絶縁膜４の厚さを厚
くするとメモリ絶縁膜４の絶縁耐圧が高くなるため、絶
縁破壊型ＰＲＯＭのデータの書き込み電圧は高くなる。
くするとメモリ絶縁膜４の絶縁耐圧が高くなるため、絶
縁破壊型ＰＲＯＭのデータの書き込み電圧は高くなる。
【００１５】そして絶縁破壊型ＰＲＯＭのデータの書き
込み電圧が高くなると、絶縁破壊型ＰＲＯＭを制御する
周辺素子を高耐圧の構造にする必要がある。このため、
従来技術の絶縁破壊型ＰＲＯＭを搭載する半導体装置
は、製造工程が複雑になり、かつ微細化できずに集積度
が低下する問題がある。
込み電圧が高くなると、絶縁破壊型ＰＲＯＭを制御する
周辺素子を高耐圧の構造にする必要がある。このため、
従来技術の絶縁破壊型ＰＲＯＭを搭載する半導体装置
は、製造工程が複雑になり、かつ微細化できずに集積度
が低下する問題がある。
【００１６】さらに、第１の多結晶シリコン電極８の表
面は多結晶シリコン膜のグレインに基づき凸凹があるた
め、この第１の多結晶シリコン電極８を熱酸化して形成
するシリコン酸化膜の厚さは均一にならない。データの
書き込みにより、シリコン酸化膜は、厚さが薄い領域か
ら集中して絶縁破壊が起こるため、第１の多結晶シリコ
ン電極８と第２の多結晶シリコン電極９との間の全ての
領域で絶縁破壊が起こらない。
面は多結晶シリコン膜のグレインに基づき凸凹があるた
め、この第１の多結晶シリコン電極８を熱酸化して形成
するシリコン酸化膜の厚さは均一にならない。データの
書き込みにより、シリコン酸化膜は、厚さが薄い領域か
ら集中して絶縁破壊が起こるため、第１の多結晶シリコ
ン電極８と第２の多結晶シリコン電極９との間の全ての
領域で絶縁破壊が起こらない。
【００１７】したがって、従来技術の絶縁破壊型ＰＲＯ
Ｍは、データの書き込み後の第１の多結晶シリコン電極
８と第２の多結晶シリコン電極９との間の抵抗値のバラ
ツキが大きくなる。データの書き込み後の第１の多結晶
シリコン電極８と第２の多結晶シリコン電極９との間の
抵抗値のバラツキが大きくなると、データの書き込み状
態の読み出し電流のバラツキが大きくなるため、センス
電流は小さい値に設定する必要がある。
Ｍは、データの書き込み後の第１の多結晶シリコン電極
８と第２の多結晶シリコン電極９との間の抵抗値のバラ
ツキが大きくなる。データの書き込み後の第１の多結晶
シリコン電極８と第２の多結晶シリコン電極９との間の
抵抗値のバラツキが大きくなると、データの書き込み状
態の読み出し電流のバラツキが大きくなるため、センス
電流は小さい値に設定する必要がある。
【００１８】センス電流を小さい値に設定すると、ノイ
ズにより、データの非書き込み状態を書き込み状態と判
定しやすくなるため、従来技術の絶縁破壊型ＰＲＯＭ
は、データの誤読み出しが起こりやすく信頼性が低下す
る問題がある。
ズにより、データの非書き込み状態を書き込み状態と判
定しやすくなるため、従来技術の絶縁破壊型ＰＲＯＭ
は、データの誤読み出しが起こりやすく信頼性が低下す
る問題がある。
【００１９】以上のことから、従来技術の半導体不揮発
性記憶装置は、データの書き込み電圧が高く周辺素子の
高耐圧化が必要なため高集積化できない欠点と、データ
の誤読み出しが起こりやすく信頼性が低下する欠点とが
ある。
性記憶装置は、データの書き込み電圧が高く周辺素子の
高耐圧化が必要なため高集積化できない欠点と、データ
の誤読み出しが起こりやすく信頼性が低下する欠点とが
ある。
【００２０】［発明の目的］この発明の目的は、かかる
課題を除去し、データの書き込み電圧が低く、かつ高信
頼性を有する半導体不揮発性記憶装置およびその製造方
法を提供するものである。
課題を除去し、データの書き込み電圧が低く、かつ高信
頼性を有する半導体不揮発性記憶装置およびその製造方
法を提供するものである。
【００２１】
【課題を解決するための手段】この発明では、上記の目
的を達成するために、つぎに記載するような半導体不揮
発性記憶装置の構造およびその製造方法を採用する。
的を達成するために、つぎに記載するような半導体不揮
発性記憶装置の構造およびその製造方法を採用する。
【００２２】この発明の半導体不揮発性記憶装置は、半
導体基板上に設ける絶縁膜と、この絶縁膜上に設ける第
１の電極と、この第１の電極上に設けるメモリ絶縁膜
と、このメモリ絶縁膜上に設ける第２の電極と、第１の
電極と第２の電極とにそれぞれ接続する金属配線とを備
え、第１の電極は単結晶半導体薄膜であることを特徴と
する。
導体基板上に設ける絶縁膜と、この絶縁膜上に設ける第
１の電極と、この第１の電極上に設けるメモリ絶縁膜
と、このメモリ絶縁膜上に設ける第２の電極と、第１の
電極と第２の電極とにそれぞれ接続する金属配線とを備
え、第１の電極は単結晶半導体薄膜であることを特徴と
する。
【００２３】この発明の半導体不揮発性記憶装置は、半
導体基板上に設ける絶縁膜と、この絶縁膜上に島状に分
離して設け、単結晶半導体薄膜からなる第１の電極と、
この第１の電極上に設けるメモリ絶縁膜と、このメモリ
絶縁膜上に設ける第２の電極と、第１の電極と第２の電
極とにそれぞれ接続する金属配線とを備え、第２の電極
は第１の電極上面に設けるメモリ絶縁膜のみに接する領
域を有することを特徴とする。
導体基板上に設ける絶縁膜と、この絶縁膜上に島状に分
離して設け、単結晶半導体薄膜からなる第１の電極と、
この第１の電極上に設けるメモリ絶縁膜と、このメモリ
絶縁膜上に設ける第２の電極と、第１の電極と第２の電
極とにそれぞれ接続する金属配線とを備え、第２の電極
は第１の電極上面に設けるメモリ絶縁膜のみに接する領
域を有することを特徴とする。
【００２４】この発明の半導体不揮発性記憶装置は、半
導体基板上に設ける絶縁膜と、この絶縁膜上の島状に分
離した単結晶半導体薄膜に設ける第１の高濃度不純物層
とチャネル領域とチャネル領域により第１の高濃度不純
物層から離間して設ける第２の高濃度不純物層と、第１
の高濃度不純物層の上面の一部に設けるメモリ絶縁膜
と、このメモリ絶縁膜上に設けるメモリ電極と、チャネ
ル領域上に設けるゲート絶縁膜と、このゲート絶縁膜上
に設けるアドレス電極と、メモリ電極とアドレス電極と
第２の高濃度不純物層とにそれぞれ接続する金属配線と
を備えることを特徴とする。
導体基板上に設ける絶縁膜と、この絶縁膜上の島状に分
離した単結晶半導体薄膜に設ける第１の高濃度不純物層
とチャネル領域とチャネル領域により第１の高濃度不純
物層から離間して設ける第２の高濃度不純物層と、第１
の高濃度不純物層の上面の一部に設けるメモリ絶縁膜
と、このメモリ絶縁膜上に設けるメモリ電極と、チャネ
ル領域上に設けるゲート絶縁膜と、このゲート絶縁膜上
に設けるアドレス電極と、メモリ電極とアドレス電極と
第２の高濃度不純物層とにそれぞれ接続する金属配線と
を備えることを特徴とする。
【００２５】この発明の半導体不揮発性記憶装置は、半
導体基板上に設ける絶縁膜と、この絶縁膜上の島状に分
離した単結晶半導体薄膜に設ける第１の高濃度不純物層
とチャネル領域とチャネル領域により第１の高濃度不純
物層から離間して設ける第２の高濃度不純物層と、第１
の高濃度不純物層の上面の一部に設けるメモリ絶縁膜
と、このメモリ絶縁膜上に設けるメモリ電極と、チャネ
ル領域上に設けるゲート絶縁膜と、このゲート絶縁膜上
に設けるアドレス電極と、メモリ電極とアドレス電極と
第２の高濃度不純物層とにそれぞれ接続する金属配線と
を備え、メモリ電極は電極間絶縁膜を介してアドレス電
極と一部重なるごとく設けることを特徴とする。
導体基板上に設ける絶縁膜と、この絶縁膜上の島状に分
離した単結晶半導体薄膜に設ける第１の高濃度不純物層
とチャネル領域とチャネル領域により第１の高濃度不純
物層から離間して設ける第２の高濃度不純物層と、第１
の高濃度不純物層の上面の一部に設けるメモリ絶縁膜
と、このメモリ絶縁膜上に設けるメモリ電極と、チャネ
ル領域上に設けるゲート絶縁膜と、このゲート絶縁膜上
に設けるアドレス電極と、メモリ電極とアドレス電極と
第２の高濃度不純物層とにそれぞれ接続する金属配線と
を備え、メモリ電極は電極間絶縁膜を介してアドレス電
極と一部重なるごとく設けることを特徴とする。
【００２６】この発明の半導体不揮発性記憶装置の製造
方法は、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上に非晶質半導体薄膜を形成する工程と、この非
晶質半導体薄膜を単結晶半導体薄膜へ変換する工程と、
この単結晶半導体薄膜をホトエッチング処理し第１の電
極を形成する工程と、この第１の電極上にメモリ絶縁膜
を形成する工程と、このメモリ絶縁膜上に導電性材料を
形成し、さらにホトエッチング処理により第２の電極を
形成する工程と、第１の電極と第２の電極とにそれぞれ
接続する金属配線を形成する工程とを備えることを特徴
とする。
方法は、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上に非晶質半導体薄膜を形成する工程と、この非
晶質半導体薄膜を単結晶半導体薄膜へ変換する工程と、
この単結晶半導体薄膜をホトエッチング処理し第１の電
極を形成する工程と、この第１の電極上にメモリ絶縁膜
を形成する工程と、このメモリ絶縁膜上に導電性材料を
形成し、さらにホトエッチング処理により第２の電極を
形成する工程と、第１の電極と第２の電極とにそれぞれ
接続する金属配線を形成する工程とを備えることを特徴
とする。
【００２７】この発明の半導体不揮発性記憶装置の製造
方法は、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上に非晶質半導体薄膜を形成する工程と、この非
晶質半導体薄膜を単結晶半導体薄膜へ変換する工程と、
この単結晶半導体薄膜をホトエッチング処理し島状の第
１の電極を形成する工程と、この第１の電極上にメモリ
絶縁膜を形成する工程と、このメモリ絶縁膜上に導電性
材料を形成し、さらにホトエッチング処理により第１の
電極上面のメモリ絶縁膜のみに接する領域を有するよう
に第２の電極を形成する工程と、第１の電極と第２の電
極とにそれぞれ接続する金属配線を形成する工程とを備
えることを特徴とする。
方法は、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上に非晶質半導体薄膜を形成する工程と、この非
晶質半導体薄膜を単結晶半導体薄膜へ変換する工程と、
この単結晶半導体薄膜をホトエッチング処理し島状の第
１の電極を形成する工程と、この第１の電極上にメモリ
絶縁膜を形成する工程と、このメモリ絶縁膜上に導電性
材料を形成し、さらにホトエッチング処理により第１の
電極上面のメモリ絶縁膜のみに接する領域を有するよう
に第２の電極を形成する工程と、第１の電極と第２の電
極とにそれぞれ接続する金属配線を形成する工程とを備
えることを特徴とする。
【００２８】この発明の半導体不揮発性記憶装置の製造
方法は、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上に非晶質半導体薄膜を形成する工程と、この非
晶質半導体薄膜を単結晶半導体薄膜へ変換する工程と、
この単結晶半導体薄膜上にゲート絶縁膜を形成する工程
と、このゲート絶縁膜上に導電性材料を形成し、さらに
ホトエッチング処理によりアドレス電極を形成する工程
と、このアドレス電極をマスクとして単結晶半導体薄膜
に不純物を注入し、第１の高濃度不純物層と第２の高濃
度不純物層とを形成する工程と、第１の高濃度不純物層
上にメモリ絶縁膜を形成する工程と、このメモリ絶縁膜
上に導電性材料を形成し、さらにホトエッチング処理に
よりメモリ電極を形成する工程と、メモリ電極とアドレ
ス電極と第２の高濃度不純物層とにそれぞれ接続する金
属配線を形成する工程とを有することを特徴とする。
方法は、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上に非晶質半導体薄膜を形成する工程と、この非
晶質半導体薄膜を単結晶半導体薄膜へ変換する工程と、
この単結晶半導体薄膜上にゲート絶縁膜を形成する工程
と、このゲート絶縁膜上に導電性材料を形成し、さらに
ホトエッチング処理によりアドレス電極を形成する工程
と、このアドレス電極をマスクとして単結晶半導体薄膜
に不純物を注入し、第１の高濃度不純物層と第２の高濃
度不純物層とを形成する工程と、第１の高濃度不純物層
上にメモリ絶縁膜を形成する工程と、このメモリ絶縁膜
上に導電性材料を形成し、さらにホトエッチング処理に
よりメモリ電極を形成する工程と、メモリ電極とアドレ
ス電極と第２の高濃度不純物層とにそれぞれ接続する金
属配線を形成する工程とを有することを特徴とする。
【００２９】この発明の半導体不揮発性記憶装置の製造
方法は、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上に非晶質半導体薄膜を形成する工程と、この非
晶質半導体薄膜を単結晶半導体薄膜へ変換する工程と、
この単結晶半導体薄膜をホトエッチング処理し島状に加
工する工程と、島状の単結晶半導体薄膜上にゲート絶縁
膜を形成する工程と、このゲート絶縁膜上に導電性材料
を形成し、さらにホトエッチング処理によりアドレス電
極を形成する工程と、このアドレス電極をマスクとして
単結晶半導体薄膜に不純物を注入し、第１の高濃度不純
物層と第２の高濃度不純物層とを形成する工程と、第１
の高濃度不純物層上にメモリ絶縁膜を形成する工程と、
このメモリ絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理により第１の高濃度不純物層の上面の一
部のメモリ絶縁膜のみに接する領域を有するようにメモ
リ電極を形成する工程と、メモリ電極とアドレス電極と
第２の高濃度不純物層とにそれぞれ接続する金属配線を
形成する工程とを有することを特徴とする。
方法は、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上に非晶質半導体薄膜を形成する工程と、この非
晶質半導体薄膜を単結晶半導体薄膜へ変換する工程と、
この単結晶半導体薄膜をホトエッチング処理し島状に加
工する工程と、島状の単結晶半導体薄膜上にゲート絶縁
膜を形成する工程と、このゲート絶縁膜上に導電性材料
を形成し、さらにホトエッチング処理によりアドレス電
極を形成する工程と、このアドレス電極をマスクとして
単結晶半導体薄膜に不純物を注入し、第１の高濃度不純
物層と第２の高濃度不純物層とを形成する工程と、第１
の高濃度不純物層上にメモリ絶縁膜を形成する工程と、
このメモリ絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理により第１の高濃度不純物層の上面の一
部のメモリ絶縁膜のみに接する領域を有するようにメモ
リ電極を形成する工程と、メモリ電極とアドレス電極と
第２の高濃度不純物層とにそれぞれ接続する金属配線を
形成する工程とを有することを特徴とする。
【００３０】［作用］この発明における半導体不揮発性
記憶装置は、半導体基板上の絶縁膜上に設ける第１の電
極と、この第１の電極上に設けるメモリ絶縁膜と、この
メモリ絶縁膜上に設ける第２の電極と、第１の電極と第
２の電極とにそれぞれ接続する金属配線とを備え、第１
の電極は単結晶半導体薄膜である。このことにより、メ
モリ絶縁膜のピンホールの発生が抑制されメモリ絶縁膜
の厚さを薄くできるため、データの書き込み電圧を低く
できるようにしている。さらに、メモリ絶縁膜の厚さの
均一性が良くなりデータの書き込み状態の読み出し電流
のバラツキを小さくできるため、データの誤読み出しが
なくなり高信頼性になるようにしている。
記憶装置は、半導体基板上の絶縁膜上に設ける第１の電
極と、この第１の電極上に設けるメモリ絶縁膜と、この
メモリ絶縁膜上に設ける第２の電極と、第１の電極と第
２の電極とにそれぞれ接続する金属配線とを備え、第１
の電極は単結晶半導体薄膜である。このことにより、メ
モリ絶縁膜のピンホールの発生が抑制されメモリ絶縁膜
の厚さを薄くできるため、データの書き込み電圧を低く
できるようにしている。さらに、メモリ絶縁膜の厚さの
均一性が良くなりデータの書き込み状態の読み出し電流
のバラツキを小さくできるため、データの誤読み出しが
なくなり高信頼性になるようにしている。
【００３１】
【発明の実施の形態】以下図面を用いて、この発明を実
施するための最適な実施の形態における半導体不揮発性
記憶装置の構造およびその製造方法を説明する。
施するための最適な実施の形態における半導体不揮発性
記憶装置の構造およびその製造方法を説明する。
【００３２】［第１の実施形態の半導体不揮発性記憶装
置の構造：図１］図１はこの発明の第１の実施の形態に
おける半導体不揮発性記憶装置の構造を示す断面図であ
る。まず、この図１を用いて、この発明の半導体不揮発
性記憶装置の構造を説明する。
置の構造：図１］図１はこの発明の第１の実施の形態に
おける半導体不揮発性記憶装置の構造を示す断面図であ
る。まず、この図１を用いて、この発明の半導体不揮発
性記憶装置の構造を説明する。
【００３３】図１に示すように、この発明の半導体不揮
発性記憶装置は、半導体基板１上の絶縁膜２と、絶縁膜
２上の単結晶シリコン膜からなる第１の電極３と、この
単結晶シリコン膜を熱酸化して形成するシリコン酸化膜
からなるメモリ絶縁膜４と、メモリ絶縁膜４上に形成す
る多結晶シリコン膜からなる第２の電極５と、リンを含
むシリコン酸化膜からなる層間絶縁膜７と、第１の電極
３と第２の電極５とにそれぞれ接続する金属配線６とか
らなる構造とする。
発性記憶装置は、半導体基板１上の絶縁膜２と、絶縁膜
２上の単結晶シリコン膜からなる第１の電極３と、この
単結晶シリコン膜を熱酸化して形成するシリコン酸化膜
からなるメモリ絶縁膜４と、メモリ絶縁膜４上に形成す
る多結晶シリコン膜からなる第２の電極５と、リンを含
むシリコン酸化膜からなる層間絶縁膜７と、第１の電極
３と第２の電極５とにそれぞれ接続する金属配線６とか
らなる構造とする。
【００３４】半導体基板１は単結晶シリコン基板を用
い、絶縁膜２は単結晶シリコン基板を熱酸化して形成す
るシリコン酸化膜を用いる。
い、絶縁膜２は単結晶シリコン基板を熱酸化して形成す
るシリコン酸化膜を用いる。
【００３５】この発明の半導体不揮発性記憶装置のデー
タの書き込みは、第１の電極３を接地電位とし、第２の
電極５にメモリ絶縁膜４の絶縁耐圧以上のデータの書き
込み電圧を印加し、メモリ絶縁膜４を破壊することによ
り、第１の電極３と第２の電極５とを導通状態になるよ
うにして行う。
タの書き込みは、第１の電極３を接地電位とし、第２の
電極５にメモリ絶縁膜４の絶縁耐圧以上のデータの書き
込み電圧を印加し、メモリ絶縁膜４を破壊することによ
り、第１の電極３と第２の電極５とを導通状態になるよ
うにして行う。
【００３６】この発明の半導体不揮発性記憶装置のデー
タの読み出しは、第１の電極３を接地電位として、第２
の電極５にデータの読み出し電圧として電源電圧５Ｖを
印加し、第１の電極３と第２の電極５との間に、センス
電流以上の電流が流れるか、流れないかにより、データ
の書き込み状態と非書き込み状態とを判別することによ
り行なう。
タの読み出しは、第１の電極３を接地電位として、第２
の電極５にデータの読み出し電圧として電源電圧５Ｖを
印加し、第１の電極３と第２の電極５との間に、センス
電流以上の電流が流れるか、流れないかにより、データ
の書き込み状態と非書き込み状態とを判別することによ
り行なう。
【００３７】データの書き込み状態は、メモリ絶縁膜４
が破壊しているため第１の電極３と第２の電極５とは導
通状態であり、データの非書き込み状態は、メモリ絶縁
膜４が破壊していないため、第１の電極３と第２の電極
５とは非導通状態である。
が破壊しているため第１の電極３と第２の電極５とは導
通状態であり、データの非書き込み状態は、メモリ絶縁
膜４が破壊していないため、第１の電極３と第２の電極
５とは非導通状態である。
【００３８】この発明の半導体不揮発性記憶装置は、メ
モリ絶縁膜４の厚さを１０ｎｍとする。メモリ絶縁膜４
の絶縁耐圧は１０ＭＶ／ｃｍ以下であるため、この発明
の半導体不揮発性記憶装置のデータの書き込み電圧は１
０Ｖである。
モリ絶縁膜４の厚さを１０ｎｍとする。メモリ絶縁膜４
の絶縁耐圧は１０ＭＶ／ｃｍ以下であるため、この発明
の半導体不揮発性記憶装置のデータの書き込み電圧は１
０Ｖである。
【００３９】データの書き込み電圧はメモリ絶縁膜４の
厚さで決まり、メモリ絶縁膜４の厚さはデータの連続読
み出し時にメモリ絶縁膜４が破壊しない厚さに設定す
る。
厚さで決まり、メモリ絶縁膜４の厚さはデータの連続読
み出し時にメモリ絶縁膜４が破壊しない厚さに設定す
る。
【００４０】この発明の半導体不揮発性記憶装置では、
読み出し電圧を５Ｖから３Ｖへ低下させることにより、
データの書き込み電圧を１０Ｖから６Ｖへ低くすること
ができる。すなわち、この発明の半導体不揮発性記憶装
置では、読み出し電圧を５Ｖから３Ｖにすると、データ
の読み出し時にメモリ絶縁膜４に印加される電界が低下
するので、メモリ絶縁膜４の厚さを１０ｎｍから６ｎｍ
へ薄くしても、データの連続読み出し時にメモリ絶縁膜
４が破壊しなくなる。このため、メモリ絶縁膜４の厚さ
を６ｎｍと薄くすることができ、データの書き込み電圧
を６Ｖと低くすることができる。
読み出し電圧を５Ｖから３Ｖへ低下させることにより、
データの書き込み電圧を１０Ｖから６Ｖへ低くすること
ができる。すなわち、この発明の半導体不揮発性記憶装
置では、読み出し電圧を５Ｖから３Ｖにすると、データ
の読み出し時にメモリ絶縁膜４に印加される電界が低下
するので、メモリ絶縁膜４の厚さを１０ｎｍから６ｎｍ
へ薄くしても、データの連続読み出し時にメモリ絶縁膜
４が破壊しなくなる。このため、メモリ絶縁膜４の厚さ
を６ｎｍと薄くすることができ、データの書き込み電圧
を６Ｖと低くすることができる。
【００４１】従来技術の半導体不揮発性記憶装置では、
第１の多結晶シリコン電極８を熱酸化して形成するシリ
コン酸化膜はピンホールが発生しやすいため、メモリ絶
縁膜４をピンホールが発生しない厚さ１５ｎｍ以上にす
る必要がある。したがって、従来技術の半導体不揮発性
記憶装置のデータの書き込み電圧は、１５Ｖ以上と高く
なる。
第１の多結晶シリコン電極８を熱酸化して形成するシリ
コン酸化膜はピンホールが発生しやすいため、メモリ絶
縁膜４をピンホールが発生しない厚さ１５ｎｍ以上にす
る必要がある。したがって、従来技術の半導体不揮発性
記憶装置のデータの書き込み電圧は、１５Ｖ以上と高く
なる。
【００４２】したがって、この発明の半導体不揮発性記
憶装置は、従来技術よりもデータの書き込み電圧を著し
く低くすることができるため、半導体不揮発性記憶装置
を制御する周辺素子を高耐圧構造にする必要がなくな
り、製造工程が簡単で、かつ集積度が増大する。
憶装置は、従来技術よりもデータの書き込み電圧を著し
く低くすることができるため、半導体不揮発性記憶装置
を制御する周辺素子を高耐圧構造にする必要がなくな
り、製造工程が簡単で、かつ集積度が増大する。
【００４３】この発明の半導体不揮発性記憶装置は、第
１の電極３が単結晶半導体薄膜であり表面が平滑である
ため、従来技術の半導体不揮発性記憶装置と比較して、
第１の電極３を熱酸化して形成するシリコン酸化膜から
なるメモリ絶縁膜４の厚さの均一性が向上し、データの
書き込み時に、第１の電極３と第２の電極５との間の全
ての領域で、メモリ絶縁膜４の絶縁破壊が起こる。
１の電極３が単結晶半導体薄膜であり表面が平滑である
ため、従来技術の半導体不揮発性記憶装置と比較して、
第１の電極３を熱酸化して形成するシリコン酸化膜から
なるメモリ絶縁膜４の厚さの均一性が向上し、データの
書き込み時に、第１の電極３と第２の電極５との間の全
ての領域で、メモリ絶縁膜４の絶縁破壊が起こる。
【００４４】したがって、この発明の半導体不揮発性記
憶装置は、データの書き込み後の第１の電極３と第２の
電極５との間の抵抗値のバラツキが小さいため、書き込
み状態の読み出し電流のバラツキが小さくなり、センス
電流を１μＡ以上の大きな値に設定することができる。
憶装置は、データの書き込み後の第１の電極３と第２の
電極５との間の抵抗値のバラツキが小さいため、書き込
み状態の読み出し電流のバラツキが小さくなり、センス
電流を１μＡ以上の大きな値に設定することができる。
【００４５】この発明の半導体不揮発性記憶装置は、セ
ンス電流を大きな値に設定することができるため、従来
技術の半導体不揮発性記憶装置と比較して、ノイズによ
るデータの誤読み出しが起こりにくくなり信頼性が向上
する。
ンス電流を大きな値に設定することができるため、従来
技術の半導体不揮発性記憶装置と比較して、ノイズによ
るデータの誤読み出しが起こりにくくなり信頼性が向上
する。
【００４６】さらに、この発明の半導体不揮発性記憶装
置は、第２の電極５を第１の電極３の上面に設けるメモ
リ絶縁膜４のみに接するように形成することにより、さ
らにデータの誤読み出しを防止し信頼性を向上すること
ができる。
置は、第２の電極５を第１の電極３の上面に設けるメモ
リ絶縁膜４のみに接するように形成することにより、さ
らにデータの誤読み出しを防止し信頼性を向上すること
ができる。
【００４７】すなわち、第２の電極５を第１の電極３の
側面まで形成すると、第１の電極３の側面には加工時に
発生するわずかな凸凹があるため、データの書き込み後
の第１の電極３と第２の電極５との間の抵抗値のバラツ
キが大きくなり、書き込み状態の読み出し電流のバラツ
キが大きくなり、ノイズによるデータの誤読み出しが起
こりやすくなる。
側面まで形成すると、第１の電極３の側面には加工時に
発生するわずかな凸凹があるため、データの書き込み後
の第１の電極３と第２の電極５との間の抵抗値のバラツ
キが大きくなり、書き込み状態の読み出し電流のバラツ
キが大きくなり、ノイズによるデータの誤読み出しが起
こりやすくなる。
【００４８】［第１の実施形態の半導体不揮発性記憶装
置の製造方法：図３〜図１０］この発明の半導体不揮発
性記憶装置の製造方法を実施するための最良の形態にお
ける半導体不揮発性記憶装置の製造方法を説明する。図
３から図１０は、この発明の第１の実施形態の半導体不
揮発性記憶装置の製造方法を工程順に示す断面図であ
る。
置の製造方法：図３〜図１０］この発明の半導体不揮発
性記憶装置の製造方法を実施するための最良の形態にお
ける半導体不揮発性記憶装置の製造方法を説明する。図
３から図１０は、この発明の第１の実施形態の半導体不
揮発性記憶装置の製造方法を工程順に示す断面図であ
る。
【００４９】まずはじめに図３に示すように、単結晶シ
リコン基板からなる半導体基板１を温度９５０℃の水蒸
気雰囲気で熱酸化することにより、半導体基板１上にシ
リコン酸化膜からなる絶縁膜２を厚さ５００ｎｍ形成す
る。
リコン基板からなる半導体基板１を温度９５０℃の水蒸
気雰囲気で熱酸化することにより、半導体基板１上にシ
リコン酸化膜からなる絶縁膜２を厚さ５００ｎｍ形成す
る。
【００５０】なおこの絶縁膜２には、温度４６０℃でモ
ノシランと酸素との混合ガスを反応ガスとする化学的気
相成長法により半導体基板１上に形成する厚さ５００ｎ
ｍのシリコン酸化膜を用いてもよい。
ノシランと酸素との混合ガスを反応ガスとする化学的気
相成長法により半導体基板１上に形成する厚さ５００ｎ
ｍのシリコン酸化膜を用いてもよい。
【００５１】つぎに図４に示すように、絶縁膜２上に感
光性樹脂（図示せず）を回転塗布法により全面に形成
し、所定のホトマスクを用いて露光、現像処理を行い、
メモリ形成領域１０に感光性樹脂を残すように、感光性
樹脂をパターニングする。
光性樹脂（図示せず）を回転塗布法により全面に形成
し、所定のホトマスクを用いて露光、現像処理を行い、
メモリ形成領域１０に感光性樹脂を残すように、感光性
樹脂をパターニングする。
【００５２】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて、メモリ形成領域１０以外
の領域（以下、シード領域と称す）の絶縁膜２を半導体
基板１の表面までエッチングする。この絶縁膜２のエッ
チングは、フッ酸系水溶液を用いて行う。
をエッチングマスクに用いて、メモリ形成領域１０以外
の領域（以下、シード領域と称す）の絶縁膜２を半導体
基板１の表面までエッチングする。この絶縁膜２のエッ
チングは、フッ酸系水溶液を用いて行う。
【００５３】つぎに図５に示すように、減圧化学的気相
成長装置に半導体基板１を導入し、反応性ガスとして塩
素と水素との混合ガスを用いて、温度５５０℃〜６００
℃にて、シード領域の半導体基板１の表面に形成された
自然酸化膜（図示せず）を除去する。
成長装置に半導体基板１を導入し、反応性ガスとして塩
素と水素との混合ガスを用いて、温度５５０℃〜６００
℃にて、シード領域の半導体基板１の表面に形成された
自然酸化膜（図示せず）を除去する。
【００５４】その後、同一装置内において、半導体基板
１の表面の自然酸化膜を除去した同じ温度または温度５
５０℃〜６００℃で、反応ガスとしてモノシランを用い
た化学的気相成長法により、厚さ３００ｎｍの非晶質半
導体薄膜である非晶質シリコン膜１１を全面に形成す
る。
１の表面の自然酸化膜を除去した同じ温度または温度５
５０℃〜６００℃で、反応ガスとしてモノシランを用い
た化学的気相成長法により、厚さ３００ｎｍの非晶質半
導体薄膜である非晶質シリコン膜１１を全面に形成す
る。
【００５５】なお、非晶質シリコン膜１１を形成する前
に半導体基板１の表面に形成された自然酸化膜の除去
は、非晶質シリコン膜１１と半導体基板１との接触状態
をよくして、固相エピタキシャル成長の進行を促進させ
るために行う。
に半導体基板１の表面に形成された自然酸化膜の除去
は、非晶質シリコン膜１１と半導体基板１との接触状態
をよくして、固相エピタキシャル成長の進行を促進させ
るために行う。
【００５６】半導体基板１の表面の自然酸化膜を除去す
るには、上記の塩素と水素との混合ガスを用いる方法の
ほかに、アルゴン（Ａｒ）スパッタ法や、水素プラズマ
を用いるエッチング法がある。
るには、上記の塩素と水素との混合ガスを用いる方法の
ほかに、アルゴン（Ａｒ）スパッタ法や、水素プラズマ
を用いるエッチング法がある。
【００５７】つぎに図６に示すように、非晶質シリコン
膜１１の形成温度以下の温度、たとえば温度５３０℃の
窒素雰囲気で、１２時間の熱処理を行う。
膜１１の形成温度以下の温度、たとえば温度５３０℃の
窒素雰囲気で、１２時間の熱処理を行う。
【００５８】この熱処理により、まずシード領域の非晶
質シリコン膜１１と半導体基板１との接触部から垂直方
向固相エピタキシャル成長が始まり、続いて横方向エピ
タキシャル成長が起こりメモリ形成領域１０の非晶質シ
リコン膜１１が単結晶半導体薄膜である単結晶シリコン
膜１２へ変換する。
質シリコン膜１１と半導体基板１との接触部から垂直方
向固相エピタキシャル成長が始まり、続いて横方向エピ
タキシャル成長が起こりメモリ形成領域１０の非晶質シ
リコン膜１１が単結晶半導体薄膜である単結晶シリコン
膜１２へ変換する。
【００５９】つぎに図７に示すように、ホトエッチング
処理により、第１の電極３の形成領域以外の単晶質シリ
コン膜を除去する。その後、イオン注入法により単結晶
シリコン膜に不純物としてリンを注入し単結晶シリコン
膜を導電性にすることにより第１の電極３を形成する。
処理により、第１の電極３の形成領域以外の単晶質シリ
コン膜を除去する。その後、イオン注入法により単結晶
シリコン膜に不純物としてリンを注入し単結晶シリコン
膜を導電性にすることにより第１の電極３を形成する。
【００６０】つぎに図８に示すように、温度９５０℃の
酸素雰囲気または窒素希釈酸素雰囲気で第１の電極３を
熱酸化処理することにより、シリコン酸化膜からなるメ
モリ絶縁膜４を厚さ１０ｎｍで形成する。
酸素雰囲気または窒素希釈酸素雰囲気で第１の電極３を
熱酸化処理することにより、シリコン酸化膜からなるメ
モリ絶縁膜４を厚さ１０ｎｍで形成する。
【００６１】メモリ絶縁膜４には、上記の第１の電極３
を熱酸化処理することにより形成するシリコン酸化膜の
ほかに、温度４６０℃でモノシランと酸素との混合ガス
を反応ガスとする化学的気相成長法により形成する厚さ
１０ｎｍのシリコン酸化膜、または温度７００℃でアン
モニアとジクロルシランとの混合ガスを反応ガスとする
化学的気相成長法により形成する厚さ１０ｎｍのシリコ
ン窒化膜を用いてもよい。
を熱酸化処理することにより形成するシリコン酸化膜の
ほかに、温度４６０℃でモノシランと酸素との混合ガス
を反応ガスとする化学的気相成長法により形成する厚さ
１０ｎｍのシリコン酸化膜、または温度７００℃でアン
モニアとジクロルシランとの混合ガスを反応ガスとする
化学的気相成長法により形成する厚さ１０ｎｍのシリコ
ン窒化膜を用いてもよい。
【００６２】つぎに図９に示すように、温度６００℃
で、反応ガスとしてモノシランを用いた化学的気相成長
法により、メモリ絶縁膜４上に第２の電極５の導電性材
料である多結晶シリコン膜を厚さ３００ｎｍ形成する。
で、反応ガスとしてモノシランを用いた化学的気相成長
法により、メモリ絶縁膜４上に第２の電極５の導電性材
料である多結晶シリコン膜を厚さ３００ｎｍ形成する。
【００６３】その後、ホトエッチング処理を行うことに
より、第２の電極５を第１の電極３の上面のメモリ絶縁
膜４のみに接するような所定のパターンにエッチングす
る。
より、第２の電極５を第１の電極３の上面のメモリ絶縁
膜４のみに接するような所定のパターンにエッチングす
る。
【００６４】なお、第２の電極５の導電性材料は、抵抗
値を下げるため、温度６００℃で反応ガスとしてモノシ
ランとホスフィンとを用いた化学的気相成長法により形
成する厚さ３００ｎｍのリンを含む多結晶シリコン膜を
用いてもよい。
値を下げるため、温度６００℃で反応ガスとしてモノシ
ランとホスフィンとを用いた化学的気相成長法により形
成する厚さ３００ｎｍのリンを含む多結晶シリコン膜を
用いてもよい。
【００６５】つぎに図１０に示すように、リンまたはボ
ロンを含むシリコン酸化膜からなる厚さ６００ｎｍの層
間絶縁膜７を化学的気相成長法により全面に形成する。
その後、層間絶縁膜７をホトエッチング処理することに
より、第１の電極３と第２の電極５との上にコンタクト
ホールを開口する。
ロンを含むシリコン酸化膜からなる厚さ６００ｎｍの層
間絶縁膜７を化学的気相成長法により全面に形成する。
その後、層間絶縁膜７をホトエッチング処理することに
より、第１の電極３と第２の電極５との上にコンタクト
ホールを開口する。
【００６６】その後、配線金属材料としてアルミニウム
またはアルミニウムとシリコンとの合金を真空蒸着法や
スパッタリング法などを用いて全面に形成する。その
後、ホトエッチング処理を行って、第１の電極３と第２
の電極５とにそれぞれ接続する金属配線６を形成する。
またはアルミニウムとシリコンとの合金を真空蒸着法や
スパッタリング法などを用いて全面に形成する。その
後、ホトエッチング処理を行って、第１の電極３と第２
の電極５とにそれぞれ接続する金属配線６を形成する。
【００６７】つぎに温度３００℃でアンモニアとモノシ
ランとの混合ガスを反応ガスとするプラズマ化学的気相
成長法により、シリコン窒化膜からなる厚さ５００ｎｍ
の表面保護膜（図示しない）を全面に形成する。
ランとの混合ガスを反応ガスとするプラズマ化学的気相
成長法により、シリコン窒化膜からなる厚さ５００ｎｍ
の表面保護膜（図示しない）を全面に形成する。
【００６８】この発明の半導体不揮発性記憶装置の製造
方法は、上記のとおり非晶質半導体薄膜である非晶質シ
リコン膜１１から単結晶半導体薄膜である単結晶シリコ
ン膜１２への変換に固相エピタキシャル成長法を用い
る。このことにより、従来技術と同じホトマスク枚数と
同じ製造工程数とで、この発明の半導体不揮発性記憶装
置の構造を実現できる。
方法は、上記のとおり非晶質半導体薄膜である非晶質シ
リコン膜１１から単結晶半導体薄膜である単結晶シリコ
ン膜１２への変換に固相エピタキシャル成長法を用い
る。このことにより、従来技術と同じホトマスク枚数と
同じ製造工程数とで、この発明の半導体不揮発性記憶装
置の構造を実現できる。
【００６９】なお、非晶質シリコン膜１１から単結晶シ
リコン膜１２への変換方法として、非晶質シリコン膜１
１へレーザービームを照射し単結晶シリコン膜１２へ変
換するレーザーアニール法を用いても、この発明の半導
体不揮発性記憶装置の構造を実現できる。
リコン膜１２への変換方法として、非晶質シリコン膜１
１へレーザービームを照射し単結晶シリコン膜１２へ変
換するレーザーアニール法を用いても、この発明の半導
体不揮発性記憶装置の構造を実現できる。
【００７０】［第２の実施形態の半導体不揮発性記憶装
置の構造：図１１］図１１はこの発明の第２の実施の形
態における半導体不揮発性記憶装置の構造を示す断面図
である。まず、この図１１を用いて、この発明の半導体
不揮発性記憶装置の構造を説明する。
置の構造：図１１］図１１はこの発明の第２の実施の形
態における半導体不揮発性記憶装置の構造を示す断面図
である。まず、この図１１を用いて、この発明の半導体
不揮発性記憶装置の構造を説明する。
【００７１】図１１に示すように、この発明の半導体不
揮発性記憶装置は、半導体基板１上の絶縁膜２と、絶縁
膜２上に形成する第１の高濃度不純物層１３とチャネル
領域１４とチャネル領域１４により第１の高濃度不純物
層１３から離間している第２の高濃度不純物層１５と、
第１の高濃度不純物層１３の上面の一部に形成するシリ
コン酸化膜からなるメモリ絶縁膜４と、このメモリ絶縁
膜４上に形成する多結晶シリコン膜からなるメモリ電極
１６と、チャネル領域１４上に形成するゲート絶縁膜１
７と、このゲート絶縁膜１７上に形成する多結晶シリコ
ン膜からなるアドレス電極１８と、リンを含むシリコン
酸化膜からなる層間絶縁膜７と、メモリ電極１６とアド
レス電極１８と第２の高濃度不純物層１５とにそれぞれ
接続する金属配線６とからなる構造とする。
揮発性記憶装置は、半導体基板１上の絶縁膜２と、絶縁
膜２上に形成する第１の高濃度不純物層１３とチャネル
領域１４とチャネル領域１４により第１の高濃度不純物
層１３から離間している第２の高濃度不純物層１５と、
第１の高濃度不純物層１３の上面の一部に形成するシリ
コン酸化膜からなるメモリ絶縁膜４と、このメモリ絶縁
膜４上に形成する多結晶シリコン膜からなるメモリ電極
１６と、チャネル領域１４上に形成するゲート絶縁膜１
７と、このゲート絶縁膜１７上に形成する多結晶シリコ
ン膜からなるアドレス電極１８と、リンを含むシリコン
酸化膜からなる層間絶縁膜７と、メモリ電極１６とアド
レス電極１８と第２の高濃度不純物層１５とにそれぞれ
接続する金属配線６とからなる構造とする。
【００７２】半導体基板１は単結晶シリコン基板を用
い、絶縁膜２は単結晶シリコン基板を熱酸化して形成す
るシリコン酸化膜を用いる。
い、絶縁膜２は単結晶シリコン基板を熱酸化して形成す
るシリコン酸化膜を用いる。
【００７３】第１の高濃度不純物層１３と第２の高濃度
不純物層１５とは、イオン注入法により、絶縁膜２上に
形成した島状の単結晶シリコン膜へリンを注入し形成す
る。
不純物層１５とは、イオン注入法により、絶縁膜２上に
形成した島状の単結晶シリコン膜へリンを注入し形成す
る。
【００７４】なお、メモリ電極１６とアドレス電極１８
との間にシリコン酸化膜からなる電極間絶縁膜を形成す
ることにより、メモリ電極１６は電極間絶縁物を介して
アドレス電極１８と一部重なるように設けることができ
る。
との間にシリコン酸化膜からなる電極間絶縁膜を形成す
ることにより、メモリ電極１６は電極間絶縁物を介して
アドレス電極１８と一部重なるように設けることができ
る。
【００７５】図１２に示すように、この発明の半導体不
揮発性記憶装置の等価回路は、絶縁破壊型ＰＲＯＭ１９
とアドレストランジスタ２０とを直列接続した回路であ
る。アドレス電極１８はアドレストランジスタ２０のゲ
ートであり、第２の高濃度不純物層１５はアドレストラ
ンジスタ２０のドレインである。メモリ電極１６は絶縁
破壊型ＰＲＯＭ１９の電極である。この１組の絶縁破壊
型ＰＲＯＭ１９とアドレストランジスタ２０とで、１個
のメモリセルを形成する。
揮発性記憶装置の等価回路は、絶縁破壊型ＰＲＯＭ１９
とアドレストランジスタ２０とを直列接続した回路であ
る。アドレス電極１８はアドレストランジスタ２０のゲ
ートであり、第２の高濃度不純物層１５はアドレストラ
ンジスタ２０のドレインである。メモリ電極１６は絶縁
破壊型ＰＲＯＭ１９の電極である。この１組の絶縁破壊
型ＰＲＯＭ１９とアドレストランジスタ２０とで、１個
のメモリセルを形成する。
【００７６】この発明の半導体不揮発性記憶装置のデー
タの書き込みは、メモリ電極１６を接地電位として、ア
ドレス電極１８と第２の高濃度不純物層１５とにメモリ
絶縁膜４の絶縁耐圧以上のデータの書き込み電圧を印加
し、メモリ絶縁膜４を破壊することにより、絶縁破壊型
ＰＲＯＭ１９を導通状態になるようにして行う。
タの書き込みは、メモリ電極１６を接地電位として、ア
ドレス電極１８と第２の高濃度不純物層１５とにメモリ
絶縁膜４の絶縁耐圧以上のデータの書き込み電圧を印加
し、メモリ絶縁膜４を破壊することにより、絶縁破壊型
ＰＲＯＭ１９を導通状態になるようにして行う。
【００７７】この発明の半導体不揮発性記憶装置の実施
形態におけるデータの書き込み禁止は、メモリ電極１６
とアドレス電極１８と第２の高濃度不純物層１５とを接
地電位にするか、メモリ電極１６と第２の高濃度不純物
層１５とを接地電位とし、アドレス電極１８にデータの
書き込み電圧を印加するか、メモリ電極１６とアドレス
電極１８とを接地電位とし、第２の高濃度不純物層１５
にデータの書き込み電圧を印加するかのいずれかによ
り、絶縁破壊型ＰＲＯＭ１９を非導通状態に保持して行
う。なお、データの書き込み禁止とは、半導体不揮発性
記憶装置を非書き込み状態に保持することである。
形態におけるデータの書き込み禁止は、メモリ電極１６
とアドレス電極１８と第２の高濃度不純物層１５とを接
地電位にするか、メモリ電極１６と第２の高濃度不純物
層１５とを接地電位とし、アドレス電極１８にデータの
書き込み電圧を印加するか、メモリ電極１６とアドレス
電極１８とを接地電位とし、第２の高濃度不純物層１５
にデータの書き込み電圧を印加するかのいずれかによ
り、絶縁破壊型ＰＲＯＭ１９を非導通状態に保持して行
う。なお、データの書き込み禁止とは、半導体不揮発性
記憶装置を非書き込み状態に保持することである。
【００７８】この発明の半導体不揮発性記憶装置のデー
タの読み出しは、メモリ電極１６を接地電位として、ア
ドレス電極１８と第２の高濃度不純物層１５とにデータ
の読み出し電圧として電源電圧５Ｖを印加し、第２の高
濃度不純物層１５とメモリ電極１６との間に、センス電
流以上の電流が流れるか、流れないかにより、データの
書き込み状態と非書き込み状態とを判別することにより
行う。
タの読み出しは、メモリ電極１６を接地電位として、ア
ドレス電極１８と第２の高濃度不純物層１５とにデータ
の読み出し電圧として電源電圧５Ｖを印加し、第２の高
濃度不純物層１５とメモリ電極１６との間に、センス電
流以上の電流が流れるか、流れないかにより、データの
書き込み状態と非書き込み状態とを判別することにより
行う。
【００７９】データの書き込み状態は、絶縁破壊型ＰＲ
ＯＭ１９は導通状態であるため、第２の高濃度不純物層
１５とメモリ電極１６とは導通状態である。また、デー
タの非書き込み状態は、絶縁破壊型ＰＲＯＭ１９は非導
通状態であるため、第２の高濃度不純物層１５とメモリ
電極１６とは非導通状態である。
ＯＭ１９は導通状態であるため、第２の高濃度不純物層
１５とメモリ電極１６とは導通状態である。また、デー
タの非書き込み状態は、絶縁破壊型ＰＲＯＭ１９は非導
通状態であるため、第２の高濃度不純物層１５とメモリ
電極１６とは非導通状態である。
【００８０】この発明の半導体不揮発性記憶装置は、複
数個のメモリセルをマトリクス状に配置することができ
る。図１３を用いて、複数個のメモリセルを配置する方
法を説明する。
数個のメモリセルをマトリクス状に配置することができ
る。図１３を用いて、複数個のメモリセルを配置する方
法を説明する。
【００８１】図１３は４個のメモリセル２１、２２、２
３、２４をマトリクス状に配置する回路図である。水平
方向に隣接するメモリセル２１、２２はワード線２５に
接続し、メモリセル２３、２４はワード線２６に接続す
る。垂直方向に隣接する、メモリセル２１、２３はビッ
ト線２９とデータ線２７とに接続し、メモリセル２２、
２４はビット線３０とデータ線２８とに接続する。
３、２４をマトリクス状に配置する回路図である。水平
方向に隣接するメモリセル２１、２２はワード線２５に
接続し、メモリセル２３、２４はワード線２６に接続す
る。垂直方向に隣接する、メモリセル２１、２３はビッ
ト線２９とデータ線２７とに接続し、メモリセル２２、
２４はビット線３０とデータ線２８とに接続する。
【００８２】メモリセル２１のデータの書き込みは、デ
ータ線２７、２８とビット線３０とワード線２６とを接
地電位として、ワード線２５とビット線２９とにデータ
の書き込み電圧を印加して行う。このことにより、メモ
リセル２２、２３、２４はデータの書き込み禁止となる
ため、メモリセル２１は選択的にデータの書き込みがで
きる。
ータ線２７、２８とビット線３０とワード線２６とを接
地電位として、ワード線２５とビット線２９とにデータ
の書き込み電圧を印加して行う。このことにより、メモ
リセル２２、２３、２４はデータの書き込み禁止となる
ため、メモリセル２１は選択的にデータの書き込みがで
きる。
【００８３】メモリセル２１のデータの読み出しは、デ
ータ線２８とビット線３０とワード線２６とを接地電位
として、ワード線２５とビット線２９とにデータの読み
出し電圧として電源電圧５Ｖを印加し、データ線２７に
センス電流以上の電流が流れるか、流れないかにより、
データの書き込み状態と非書き込み状態とを判別するこ
とにより行う。
ータ線２８とビット線３０とワード線２６とを接地電位
として、ワード線２５とビット線２９とにデータの読み
出し電圧として電源電圧５Ｖを印加し、データ線２７に
センス電流以上の電流が流れるか、流れないかにより、
データの書き込み状態と非書き込み状態とを判別するこ
とにより行う。
【００８４】したがって、この発明の半導体不揮発性記
憶装置は、水平方向に隣接するメモリセルを１本のワー
ド線に接続でき、かつ垂直方向に隣接するメモリセルを
１本のビット線とデータ線とに接続できるため、ワード
線とビット線とデータ線との本数が少なくなり、高集積
化することが可能となる。
憶装置は、水平方向に隣接するメモリセルを１本のワー
ド線に接続でき、かつ垂直方向に隣接するメモリセルを
１本のビット線とデータ線とに接続できるため、ワード
線とビット線とデータ線との本数が少なくなり、高集積
化することが可能となる。
【００８５】さらに、この発明の半導体不揮発性記憶装
置は、絶縁破壊型ＰＲＯＭ１９とアドレストランジスタ
２０とを隣接して形成することができるため、メモリセ
ルが小さくなり、高集積化することが可能となる。
置は、絶縁破壊型ＰＲＯＭ１９とアドレストランジスタ
２０とを隣接して形成することができるため、メモリセ
ルが小さくなり、高集積化することが可能となる。
【００８６】この発明の半導体不揮発性記憶装置は、メ
モリ絶縁膜４の厚さを１０ｎｍとする。メモリ絶縁膜４
の絶縁耐圧は１０ＭＶ／ｃｍ以下であるため、この発明
の半導体不揮発性記憶装置のデータの書き込み電圧は１
０Ｖである。
モリ絶縁膜４の厚さを１０ｎｍとする。メモリ絶縁膜４
の絶縁耐圧は１０ＭＶ／ｃｍ以下であるため、この発明
の半導体不揮発性記憶装置のデータの書き込み電圧は１
０Ｖである。
【００８７】データの書き込み電圧はメモリ絶縁膜４の
厚さで決まり、メモリ絶縁膜４の厚さはデータの連続読
み出し時にメモリ絶縁膜４が破壊しない厚さに設定す
る。
厚さで決まり、メモリ絶縁膜４の厚さはデータの連続読
み出し時にメモリ絶縁膜４が破壊しない厚さに設定す
る。
【００８８】ゲート絶縁膜１７の厚さは、アドレス電極
１８にデータの書き込み電圧を印加するため、データの
書き込み電圧１０Ｖで破壊しないように１５ｎｍ以上に
設定する。
１８にデータの書き込み電圧を印加するため、データの
書き込み電圧１０Ｖで破壊しないように１５ｎｍ以上に
設定する。
【００８９】この発明の半導体不揮発性記憶装置では、
読み出し電圧を５Ｖから３Ｖへ低下させることにより、
データの書き込み電圧を１０Ｖから６Ｖへ低くすること
ができる。すなわち、この発明の半導体不揮発性記憶装
置では、読み出し電圧を５Ｖから３Ｖにすると、データ
の読み出し時にメモリ絶縁膜４に印加される電界が低下
するので、メモリ絶縁膜４の厚さを１０ｎｍから６ｎｍ
へ薄くしても、データの連続読み出し時にメモリ絶縁膜
４が破壊しなくなる。このため、メモリ絶縁膜４の厚さ
を６ｎｍと薄くすることができ、データの書き込み電圧
を６Ｖと低くすることができる。
読み出し電圧を５Ｖから３Ｖへ低下させることにより、
データの書き込み電圧を１０Ｖから６Ｖへ低くすること
ができる。すなわち、この発明の半導体不揮発性記憶装
置では、読み出し電圧を５Ｖから３Ｖにすると、データ
の読み出し時にメモリ絶縁膜４に印加される電界が低下
するので、メモリ絶縁膜４の厚さを１０ｎｍから６ｎｍ
へ薄くしても、データの連続読み出し時にメモリ絶縁膜
４が破壊しなくなる。このため、メモリ絶縁膜４の厚さ
を６ｎｍと薄くすることができ、データの書き込み電圧
を６Ｖと低くすることができる。
【００９０】したがって、この発明の半導体不揮発性記
憶装置は、従来技術よりもデータの書き込み電圧を著し
く低くすることができるため、半導体不揮発性記憶装置
を制御する周辺素子を高耐圧構造にする必要がなくな
り、製造工程が簡単で、かつ集積度が増大する。
憶装置は、従来技術よりもデータの書き込み電圧を著し
く低くすることができるため、半導体不揮発性記憶装置
を制御する周辺素子を高耐圧構造にする必要がなくな
り、製造工程が簡単で、かつ集積度が増大する。
【００９１】この発明の半導体不揮発性記憶装置は、第
１の高濃度不純物層１３を表面が平滑である単結晶半導
体薄膜に形成するため、従来技術の半導体不揮発性記憶
装置と比較して、第１の高濃度不純物層１３を熱酸化し
て形成するシリコン酸化膜からなるメモリ絶縁膜４の厚
さの均一性が向上し、データの書き込み時に、第１の高
濃度不純物層１３とメモリ電極１６との間のすべての領
域で、メモリ絶縁膜４の絶縁破壊が起こる。
１の高濃度不純物層１３を表面が平滑である単結晶半導
体薄膜に形成するため、従来技術の半導体不揮発性記憶
装置と比較して、第１の高濃度不純物層１３を熱酸化し
て形成するシリコン酸化膜からなるメモリ絶縁膜４の厚
さの均一性が向上し、データの書き込み時に、第１の高
濃度不純物層１３とメモリ電極１６との間のすべての領
域で、メモリ絶縁膜４の絶縁破壊が起こる。
【００９２】したがって、この発明の半導体不揮発性記
憶装置は、データの書き込み後の第１の高濃度不純物層
１３とメモリ電極１６との間の抵抗値のバラツキが小さ
いため、書き込み状態の読み出し電流のバラツキが小さ
くなり、センス電流を１μＡ以上の大きな値に設定する
ことができる。
憶装置は、データの書き込み後の第１の高濃度不純物層
１３とメモリ電極１６との間の抵抗値のバラツキが小さ
いため、書き込み状態の読み出し電流のバラツキが小さ
くなり、センス電流を１μＡ以上の大きな値に設定する
ことができる。
【００９３】この発明の半導体不揮発性記憶装置は、セ
ンス電流を大きな値に設定することができるため、従来
技術の半導体不揮発性記憶装置と比較して、ノイズによ
るデータの誤読み出しが起こりにくくなり信頼性が向上
する。
ンス電流を大きな値に設定することができるため、従来
技術の半導体不揮発性記憶装置と比較して、ノイズによ
るデータの誤読み出しが起こりにくくなり信頼性が向上
する。
【００９４】さらに、この発明の半導体不揮発性記憶装
置は、メモリ電極１６を第１の不純物層１３の上面の一
部に形成するメモリ絶縁膜４のみに接するように形成す
ることにより、さらにデータの誤読み出しを防止し信頼
性を向上することができる。
置は、メモリ電極１６を第１の不純物層１３の上面の一
部に形成するメモリ絶縁膜４のみに接するように形成す
ることにより、さらにデータの誤読み出しを防止し信頼
性を向上することができる。
【００９５】すなわち、第１の高濃度不純物層１３の側
面には、加工時に発生するわずかな凸凹があるため、メ
モリ電極１６を第１の高濃度不純物層１３の側面まで形
成すると、データの書き込み後の第１の高濃度不純物層
１３とメモリ電極１６との間の抵抗値のバラツキは大き
くなる。このため、書き込み状態の読み出し電流のバラ
ツキが大きくなり、ノイズによるデータの誤読み出しが
起こりやすくなる。
面には、加工時に発生するわずかな凸凹があるため、メ
モリ電極１６を第１の高濃度不純物層１３の側面まで形
成すると、データの書き込み後の第１の高濃度不純物層
１３とメモリ電極１６との間の抵抗値のバラツキは大き
くなる。このため、書き込み状態の読み出し電流のバラ
ツキが大きくなり、ノイズによるデータの誤読み出しが
起こりやすくなる。
【００９６】［第２の実施形態の半導体不揮発性記憶装
置の製造方法：図３〜図６、および図１４〜図２０］図
３から図６、および図１４から図２０は、この発明の第
２の実施形態の半導体不揮発性記憶装置の製造方法を工
程順に示す断面図である。
置の製造方法：図３〜図６、および図１４〜図２０］図
３から図６、および図１４から図２０は、この発明の第
２の実施形態の半導体不揮発性記憶装置の製造方法を工
程順に示す断面図である。
【００９７】まずはじめに図３に示すように、単結晶シ
リコン基板からなる半導体基板１を温度９５０℃の水蒸
気雰囲気で熱酸化することにより、半導体基板１上にシ
リコン酸化膜からなる絶縁膜２を厚さ５００ｎｍ形成す
る。
リコン基板からなる半導体基板１を温度９５０℃の水蒸
気雰囲気で熱酸化することにより、半導体基板１上にシ
リコン酸化膜からなる絶縁膜２を厚さ５００ｎｍ形成す
る。
【００９８】なおこの絶縁膜２には、温度４６０℃でモ
ノシランと酸素との混合ガスを反応ガスとする化学的気
相成長法により半導体基板１上に形成する厚さ５００ｎ
ｍのシリコン酸化膜を用いてもよい。
ノシランと酸素との混合ガスを反応ガスとする化学的気
相成長法により半導体基板１上に形成する厚さ５００ｎ
ｍのシリコン酸化膜を用いてもよい。
【００９９】つぎに図４に示すように、絶縁膜２上に感
光性樹脂（図示せず）を回転塗布法により全面に形成
し、所定のホトマスクを用いて露光、現像処理を行い、
メモリ形成領域１０に感光性樹脂を残すように、感光性
樹脂をパターニングする。
光性樹脂（図示せず）を回転塗布法により全面に形成
し、所定のホトマスクを用いて露光、現像処理を行い、
メモリ形成領域１０に感光性樹脂を残すように、感光性
樹脂をパターニングする。
【０１００】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて、シード領域の絶縁膜２を
半導体基板１の表面までエッチングする。この絶縁膜２
のエッチングは、フッ酸系水溶液を用いて行う。
をエッチングマスクに用いて、シード領域の絶縁膜２を
半導体基板１の表面までエッチングする。この絶縁膜２
のエッチングは、フッ酸系水溶液を用いて行う。
【０１０１】つぎに図５に示すように、減圧化学的気相
成長装置に半導体基板１を導入し、反応性ガスとして塩
素と水素との混合ガスを用いて、温度５５０℃〜６００
℃にて、シード領域の半導体基板１の表面に形成された
自然酸化膜（図示せず）を除去する。
成長装置に半導体基板１を導入し、反応性ガスとして塩
素と水素との混合ガスを用いて、温度５５０℃〜６００
℃にて、シード領域の半導体基板１の表面に形成された
自然酸化膜（図示せず）を除去する。
【０１０２】その後、同一装置内において、半導体基板
１の表面の自然酸化膜を除去した同じ温度または温度５
５０℃〜６００℃で、反応ガスとしてモノシランを用い
た化学的気相成長法により、厚さ３００ｎｍの非晶質半
導体薄膜である非晶質シリコン膜１１を全面に形成す
る。
１の表面の自然酸化膜を除去した同じ温度または温度５
５０℃〜６００℃で、反応ガスとしてモノシランを用い
た化学的気相成長法により、厚さ３００ｎｍの非晶質半
導体薄膜である非晶質シリコン膜１１を全面に形成す
る。
【０１０３】なお、非晶質シリコン膜１１を形成する前
に半導体基板１の表面に形成された自然酸化膜の除去
は、非晶質シリコン膜１１と半導体基板１との接触状態
をよくして、固相エピタキシャル成長の進行を促進させ
るために行う。
に半導体基板１の表面に形成された自然酸化膜の除去
は、非晶質シリコン膜１１と半導体基板１との接触状態
をよくして、固相エピタキシャル成長の進行を促進させ
るために行う。
【０１０４】半導体基板１の表面の自然酸化膜を除去す
るには、上記の塩素と水素との混合ガスを用いる方法の
ほかに、アルゴン（Ａｒ）スパッタ法や、水素プラズマ
を用いるエッチング法がある。
るには、上記の塩素と水素との混合ガスを用いる方法の
ほかに、アルゴン（Ａｒ）スパッタ法や、水素プラズマ
を用いるエッチング法がある。
【０１０５】つぎに図６に示すように、非晶質シリコン
膜１１の形成温度以下の温度、たとえば温度５３０℃の
窒素雰囲気で、１２時間の熱処理を行う。
膜１１の形成温度以下の温度、たとえば温度５３０℃の
窒素雰囲気で、１２時間の熱処理を行う。
【０１０６】この熱処理により、まずシード領域の非晶
質シリコン膜１１と半導体基板１との接触部から垂直方
向固相エピタキシャル成長が始まり、続いて横方向エピ
タキシャル成長が起こりメモリ形成領域１０の非晶質シ
リコン膜１１が単結晶半導体薄膜である単結晶シリコン
膜１２へ変換する。
質シリコン膜１１と半導体基板１との接触部から垂直方
向固相エピタキシャル成長が始まり、続いて横方向エピ
タキシャル成長が起こりメモリ形成領域１０の非晶質シ
リコン膜１１が単結晶半導体薄膜である単結晶シリコン
膜１２へ変換する。
【０１０７】つぎに図１４に示すように、ホトエッチン
グ処理により、絶縁膜２上に単結晶シリコン膜１２を島
状に形成する。
グ処理により、絶縁膜２上に単結晶シリコン膜１２を島
状に形成する。
【０１０８】つぎに図１５に示すように、温度１０００
℃の酸素雰囲気または窒素希釈酸素雰囲気で単結晶シリ
コン膜１２を熱処理することにより、シリコン酸化膜か
らなるゲート絶縁膜１７を厚さ１５ｎｍで形成する。
℃の酸素雰囲気または窒素希釈酸素雰囲気で単結晶シリ
コン膜１２を熱処理することにより、シリコン酸化膜か
らなるゲート絶縁膜１７を厚さ１５ｎｍで形成する。
【０１０９】つぎに図１６に示すように、温度６００℃
で、反応ガスとしてモノシランを用いた化学的気相成長
法により、ゲート絶縁膜１７上にアドレス電極１８の導
電性材料である多結晶シリコン膜を厚さ３００ｎｍ形成
する。その後、ホトエッチング処理を行うことにより、
アドレス電極１８を所定のパターンにエッチングする。
で、反応ガスとしてモノシランを用いた化学的気相成長
法により、ゲート絶縁膜１７上にアドレス電極１８の導
電性材料である多結晶シリコン膜を厚さ３００ｎｍ形成
する。その後、ホトエッチング処理を行うことにより、
アドレス電極１８を所定のパターンにエッチングする。
【０１１０】なお、アドレス電極１８の導電性材料は、
抵抗値を下げるため、温度６００℃で反応ガスとしてモ
ノシランとホスフィンとを用いた化学的気相成長法によ
り形成する、厚さ３００ｎｍのリンを含む多結晶シリコ
ン膜を用いてもよい。
抵抗値を下げるため、温度６００℃で反応ガスとしてモ
ノシランとホスフィンとを用いた化学的気相成長法によ
り形成する、厚さ３００ｎｍのリンを含む多結晶シリコ
ン膜を用いてもよい。
【０１１１】つぎに図１７に示すように、アドレス電極
１８をマスクとして、リンイオンを加速エネルギー５０
ｋｅＶ、ドーズ量２×１０15ａｔｏｍｓ／ｃｍ2 で注入
するイオン注入法により、第１の高濃度不純物層１３と
第２の高濃度不純物層１５とを形成する。なお、アドレ
ス電極１８の直下はリンイオンが注入されずチャネル領
域１４となる。その後、フッ酸系水溶液でのエッチング
処理によって、第１の高濃度不純物層１３と第２の高濃
度不純物層１５との表面を露出する。
１８をマスクとして、リンイオンを加速エネルギー５０
ｋｅＶ、ドーズ量２×１０15ａｔｏｍｓ／ｃｍ2 で注入
するイオン注入法により、第１の高濃度不純物層１３と
第２の高濃度不純物層１５とを形成する。なお、アドレ
ス電極１８の直下はリンイオンが注入されずチャネル領
域１４となる。その後、フッ酸系水溶液でのエッチング
処理によって、第１の高濃度不純物層１３と第２の高濃
度不純物層１５との表面を露出する。
【０１１２】つぎに図１８に示すように、温度９５０℃
の酸素雰囲気または窒素希釈酸素雰囲気で熱処理するこ
とにより、第１の高濃度不純物層１３とアドレス電極１
８と第２の高濃度不純物層１５との上にシリコン酸化膜
からなるメモリ絶縁膜４を厚さ１０ｎｍで形成する。
の酸素雰囲気または窒素希釈酸素雰囲気で熱処理するこ
とにより、第１の高濃度不純物層１３とアドレス電極１
８と第２の高濃度不純物層１５との上にシリコン酸化膜
からなるメモリ絶縁膜４を厚さ１０ｎｍで形成する。
【０１１３】メモリ絶縁膜４には、上記の酸素雰囲気ま
たは窒素希釈酸素雰囲気で熱処理することにより形成す
るシリコン酸化膜のほかに、温度４６０℃でモノシラン
と酸素との混合ガスを反応ガスとする化学的気相成長法
により形成する厚さ１０ｎｍのシリコン酸化膜、または
温度７００℃でアンモニアとジクロルシランとの混合ガ
スを反応ガスとする化学的気相成長法により形成する厚
さ１０ｎｍのシリコン窒化膜を用いてもよい。
たは窒素希釈酸素雰囲気で熱処理することにより形成す
るシリコン酸化膜のほかに、温度４６０℃でモノシラン
と酸素との混合ガスを反応ガスとする化学的気相成長法
により形成する厚さ１０ｎｍのシリコン酸化膜、または
温度７００℃でアンモニアとジクロルシランとの混合ガ
スを反応ガスとする化学的気相成長法により形成する厚
さ１０ｎｍのシリコン窒化膜を用いてもよい。
【０１１４】つぎに図１９に示すように、温度６００℃
で、反応ガスとしてモノシランを用いた化学的気相成長
法により、メモリ絶縁膜４上にメモリ電極１６の導電性
材料である多結晶シリコン膜を厚さ３００ｎｍ形成す
る。その後、ホトエッチング処理を行うことにより、メ
モリ電極１６とメモリ絶縁膜４とを所定のパターンにエ
ッチングする。
で、反応ガスとしてモノシランを用いた化学的気相成長
法により、メモリ絶縁膜４上にメモリ電極１６の導電性
材料である多結晶シリコン膜を厚さ３００ｎｍ形成す
る。その後、ホトエッチング処理を行うことにより、メ
モリ電極１６とメモリ絶縁膜４とを所定のパターンにエ
ッチングする。
【０１１５】なお、メモリ電極１６の導電性材料は、抵
抗値を下げるため、温度６００℃で反応ガスとしてモノ
シランとホスフィンとを用いた化学的気相成長法により
形成する、厚さ３００ｎｍのリンを含む多結晶シリコン
膜を用いてもよい。
抗値を下げるため、温度６００℃で反応ガスとしてモノ
シランとホスフィンとを用いた化学的気相成長法により
形成する、厚さ３００ｎｍのリンを含む多結晶シリコン
膜を用いてもよい。
【０１１６】つぎに図２０に示すように、リンまたはボ
ロンを含むシリコン酸化膜からなる厚さ６００ｎｍの層
間絶縁膜７を化学的気相成長法により全面に形成する。
その後、層間絶縁膜７をホトエッチング処理することに
より、メモリ電極１６とアドレス電極１８と第２の高濃
度不純物層１５との上にコンタクトホールを開口する。
ロンを含むシリコン酸化膜からなる厚さ６００ｎｍの層
間絶縁膜７を化学的気相成長法により全面に形成する。
その後、層間絶縁膜７をホトエッチング処理することに
より、メモリ電極１６とアドレス電極１８と第２の高濃
度不純物層１５との上にコンタクトホールを開口する。
【０１１７】その後、配線金属材料としてアルミニウム
またはアルミニウムとシリコンとの合金を真空蒸着法や
スパッタリング法などを用いて全面に形成する。その
後、メモリ電極１６とアドレス電極１８と第２の高濃度
不純物層１５とにそれぞれ接続する金属配線６を形成す
る。
またはアルミニウムとシリコンとの合金を真空蒸着法や
スパッタリング法などを用いて全面に形成する。その
後、メモリ電極１６とアドレス電極１８と第２の高濃度
不純物層１５とにそれぞれ接続する金属配線６を形成す
る。
【０１１８】つぎに温度３００℃でアンモニアとモノシ
ランとの混合ガスを反応ガスとするプラズマ化学的気相
成長法により、シリコン窒化膜からなる厚さ５００ｎｍ
の表面保護膜（図示しない）を全面に形成する。
ランとの混合ガスを反応ガスとするプラズマ化学的気相
成長法により、シリコン窒化膜からなる厚さ５００ｎｍ
の表面保護膜（図示しない）を全面に形成する。
【０１１９】この発明の半導体不揮発性記憶装置の製造
方法は、周辺素子のゲート形成工程で同時にゲート絶縁
膜１７とアドレス電極１８とを形成できる。さらに、周
辺素子のソース・ドレイン形成工程で同時に第１の高濃
度不純物層１３と第２の高濃度不純物層１５とを形成で
きる。
方法は、周辺素子のゲート形成工程で同時にゲート絶縁
膜１７とアドレス電極１８とを形成できる。さらに、周
辺素子のソース・ドレイン形成工程で同時に第１の高濃
度不純物層１３と第２の高濃度不純物層１５とを形成で
きる。
【０１２０】この発明の半導体不揮発性記憶装置の製造
方法は、非晶質半導体薄膜である非晶質シリコン膜１１
から単結晶半導体薄膜である単結晶シリコン膜１２への
変換に固相エピタキシャル成長法を用いる。
方法は、非晶質半導体薄膜である非晶質シリコン膜１１
から単結晶半導体薄膜である単結晶シリコン膜１２への
変換に固相エピタキシャル成長法を用いる。
【０１２１】これらのことにより、この発明の半導体不
揮発性記憶装置の製造方法は、従来技術と同じホトマス
ク枚数と同じ製造工程数とで、この発明の半導体不揮発
性記憶装置の構造を実現できる。
揮発性記憶装置の製造方法は、従来技術と同じホトマス
ク枚数と同じ製造工程数とで、この発明の半導体不揮発
性記憶装置の構造を実現できる。
【０１２２】なお、非晶質シリコン膜１１から単結晶シ
リコン膜１２への変換方法として、非晶質シリコン膜１
１へレーザービームを照射し単結晶シリコン膜１２へ変
換するレーザーアニール法を用いても、この発明の半導
体不揮発性記憶装置の構造を実現できる。
リコン膜１２への変換方法として、非晶質シリコン膜１
１へレーザービームを照射し単結晶シリコン膜１２へ変
換するレーザーアニール法を用いても、この発明の半導
体不揮発性記憶装置の構造を実現できる。
【０１２３】
【発明の効果】以上の説明から明かなように、この発明
の半導体不揮発性記憶装置は従来技術に比較して、デー
タの書き込み電圧が低くなり、高集積化が可能となる。
また、この発明の半導体不揮発性記憶装置は従来技術に
比較して、データの誤読み出しが起こりにくくなり、信
頼性を向上することが可能となる。
の半導体不揮発性記憶装置は従来技術に比較して、デー
タの書き込み電圧が低くなり、高集積化が可能となる。
また、この発明の半導体不揮発性記憶装置は従来技術に
比較して、データの誤読み出しが起こりにくくなり、信
頼性を向上することが可能となる。
【０１２４】さらに、この発明の半導体不揮発性記憶装
置の製造方法は、従来技術と同じ製造工程数で、高集積
で高信頼性の半導体不揮発性記憶装置を製造することが
可能となる。
置の製造方法は、従来技術と同じ製造工程数で、高集積
で高信頼性の半導体不揮発性記憶装置を製造することが
可能となる。
【図１】この発明の実施の形態における半導体不揮発性
記憶装置の構造を示す断面図である。
記憶装置の構造を示す断面図である。
【図２】従来技術の半導体不揮発性記憶装置の構造を示
す断面図である。
す断面図である。
【図３】この発明の実施の形態における半導体不揮発性
記憶装置の構造を形成するための製造方法を示す断面図
である。
記憶装置の構造を形成するための製造方法を示す断面図
である。
【図４】この発明の実施の形態における半導体不揮発性
記憶装置の構造を形成するための製造方法を示す断面図
である。
記憶装置の構造を形成するための製造方法を示す断面図
である。
【図５】この発明の実施の形態における半導体不揮発性
記憶装置の構造を形成するための製造方法を示す断面図
である。
記憶装置の構造を形成するための製造方法を示す断面図
である。
【図６】この発明の実施の形態における半導体不揮発性
記憶装置の構造を形成するための製造方法を示す断面図
である。
記憶装置の構造を形成するための製造方法を示す断面図
である。
【図７】この発明の実施の形態における半導体不揮発性
記憶装置の構造を形成するための製造方法を示す断面図
である。
記憶装置の構造を形成するための製造方法を示す断面図
である。
【図８】この発明の実施の形態における半導体不揮発性
記憶装置の構造を形成するための製造方法を示す断面図
である。
記憶装置の構造を形成するための製造方法を示す断面図
である。
【図９】この発明の実施の形態における半導体不揮発性
記憶装置の構造を形成するための製造方法を示す断面図
である。
記憶装置の構造を形成するための製造方法を示す断面図
である。
【図１０】この発明の実施の形態における半導体不揮発
性記憶装置の構造を形成するための製造方法を示す断面
図である。
性記憶装置の構造を形成するための製造方法を示す断面
図である。
【図１１】この発明の実施の形態における半導体不揮発
性記憶装置の構造を示す断面図である。
性記憶装置の構造を示す断面図である。
【図１２】この発明の実施の形態における半導体不揮発
性記憶装置の等価回路を示す回路図である。
性記憶装置の等価回路を示す回路図である。
【図１３】この発明の実施の形態における半導体不揮発
性記憶装置を示す回路図である。
性記憶装置を示す回路図である。
【図１４】この発明の実施の形態における半導体不揮発
性記憶装置の構造を形成するための製造方法を示す断面
図である。
性記憶装置の構造を形成するための製造方法を示す断面
図である。
【図１５】この発明の実施の形態における半導体不揮発
性記憶装置の構造を形成するための製造方法を示す断面
図である。
性記憶装置の構造を形成するための製造方法を示す断面
図である。
【図１６】この発明の実施の形態における半導体不揮発
性記憶装置の構造を形成するための製造方法を示す断面
図である。
性記憶装置の構造を形成するための製造方法を示す断面
図である。
【図１７】この発明の実施の形態における半導体不揮発
性記憶装置の構造を形成するための製造方法を示す断面
図である。
性記憶装置の構造を形成するための製造方法を示す断面
図である。
【図１８】この発明の実施の形態における半導体不揮発
性記憶装置の構造を形成するための製造方法を示す断面
図である。
性記憶装置の構造を形成するための製造方法を示す断面
図である。
【図１９】この発明の実施の形態における半導体不揮発
性記憶装置の構造を形成するための製造方法を示す断面
図である。
性記憶装置の構造を形成するための製造方法を示す断面
図である。
【図２０】この発明の実施の形態における半導体不揮発
性記憶装置の構造を形成するための製造方法を示す断面
図である。
性記憶装置の構造を形成するための製造方法を示す断面
図である。
１ 半導体基板 ２ 絶縁膜 ３ 第１の電極 ４ メモリ絶縁膜 ５ 第２の電極 ６ 金属配線
Claims (13)
- 【請求項１】 半導体基板上に設ける絶縁膜と、この絶
縁膜上に設ける第１の電極と、この第１の電極上に設け
るメモリ絶縁膜と、このメモリ絶縁膜上に設ける第２の
電極と、第１の電極と第２の電極とにそれぞれ接続する
金属配線とを備え、 第１の電極は単結晶半導体薄膜であることを特徴とする
半導体不揮発性記憶装置。 - 【請求項２】 半導体基板上に設ける絶縁膜と、この絶
縁膜上に島状に分離して設け、単結晶半導体薄膜からな
る第１の電極と、この第１の電極上に設けるメモリ絶縁
膜と、このメモリ絶縁膜上に設ける第２の電極と、第１
の電極と第２の電極とにそれぞれ接続する金属配線とを
備え、 第２の電極は第１の電極上面に設けるメモリ絶縁膜のみ
に接する領域を有することを特徴とする半導体不揮発性
記憶装置。 - 【請求項３】 半導体基板上に設ける絶縁膜と、この絶
縁膜上の島状に分離した単結晶半導体薄膜に設ける第１
の電極と、この第１の電極上に設けるメモリ絶縁膜と、
このメモリ絶縁膜上に設ける第２の電極と、第１の電極
と第２の電極とにそれぞれ接続する金属配線とを備え、 第２の電極は第１の電極上面に設けるメモリ絶縁膜のみ
に接する領域を有することを特徴とする半導体不揮発性
記憶装置。 - 【請求項４】 半導体基板上に設ける絶縁膜と、 この絶縁膜上の島状に分離した単結晶半導体薄膜に設け
る第１の高濃度不純物層と、チャネル領域と、チャネル
領域により第１の高濃度不純物層から離間して設ける第
２の高濃度不純物層と、 第１の高濃度不純物層の上面の一部に設けるメモリ絶縁
膜と、このメモリ絶縁膜上に設けるメモリ電極と、 チャネル領域上に設けるゲート絶縁膜と、このゲート絶
縁膜上に設けるアドレス電極と、 メモリ電極とアドレス電極と第２の高濃度不純物層とに
それぞれ接続する金属配線とを備えることを特徴とする
半導体不揮発性記憶装置。 - 【請求項５】 半導体基板上に設ける絶縁膜と、 この絶縁膜上の島状に分離した単結晶半導体薄膜に設け
る第１の高濃度不純物層と、チャネル領域と、チャネル
領域により第１の高濃度不純物層から離間して設ける第
２の高濃度不純物層と、 第１の高濃度不純物層の上面の一部に設けるメモリ絶縁
膜と、このメモリ絶縁膜上に設けるメモリ電極と、 チャネル領域上に設けるゲート絶縁膜と、このゲート絶
縁膜上に設けるアドレス電極と、 メモリ電極とアドレス電極と第２の高濃度不純物層とに
それぞれ接続する金属配線とを備え、 メモリ電極は電極間絶縁膜を介してアドレス電極と一部
重なるごとく設けることを特徴とする半導体不揮発性記
憶装置。 - 【請求項６】 半導体基板上に絶縁膜を形成する工程
と、 この絶縁膜上に非晶質半導体薄膜を形成する工程と、 この非晶質半導体薄膜を単結晶半導体薄膜へ変換する工
程と、 この単結晶半導体薄膜をホトエッチング処理し第１の電
極を形成する工程と、 この第１の電極上にメモリ絶縁膜を形成する工程と、 このメモリ絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理により第２の電極を形成する工程と、 第１の電極と第２の電極とにそれぞれ接続する金属配線
を形成する工程とを有することを特徴とする半導体不揮
発性記憶装置の製造方法。 - 【請求項７】 半導体基板上に絶縁膜を形成する工程
と、 この絶縁膜上に非晶質半導体薄膜を形成する工程と、 この非晶質半導体薄膜を単結晶半導体薄膜へ変換する工
程と、 この単結晶半導体薄膜をホトエッチング処理し島状の第
１の電極を形成する工程と、 この第１の電極上にメモリ絶縁膜を形成する工程と、 このメモリ絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理により第１の電極上面のメモリ絶縁膜の
みに接する領域を有するように第２の電極を形成する工
程と、 第１の電極と第２の電極とにそれぞれ接続する金属配線
を形成する工程とを有することを特徴とする半導体不揮
発性記憶装置の製造方法。 - 【請求項８】 シリコン基板上に絶縁膜を形成する工程
と、 ホトエッチング処理により、メモリ形成領域以外の絶縁
膜を除去する工程と、 非晶質シリコン膜を形成する工程と、 この非晶質シリコン膜を熱処理することにより、単結晶
シリコン膜へ変換する工程と、 この単結晶シリコン膜をホトエッチング処理し第１の電
極を形成する工程と、 この第１の電極上にメモリ絶縁膜を形成する工程と、 このメモリ絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理により第２の電極を形成する工程と、 第１の電極と第２の電極とにそれぞれ接続する金属配線
を形成する工程とを有することを特徴とする半導体不揮
発性記憶装置の製造方法。 - 【請求項９】 シリコン基板上に絶縁膜を形成する工程
と、 ホトエッチング処理により、メモリ形成領域以外の絶縁
膜を除去する工程と、 非晶質シリコン膜を形成する工程と、 この非晶質シリコン膜を熱処理することにより、単結晶
シリコン膜へ変換する工程と、 この単結晶シリコン膜をホトエッチング処理し島状の第
１の電極を形成する工程と、 この第１の電極上にメモリ絶縁膜を形成する工程と、 このメモリ絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理により第１の電極上面のメモリ絶縁膜の
みに接する領域を有するように第２の電極を形成する工
程と、 第１の電極と第２の電極とにそれぞれ接続する金属配線
を形成する工程とを有することを特徴とする半導体不揮
発性記憶装置の製造方法。 - 【請求項１０】 半導体基板上に絶縁膜を形成する工程
と、 この絶縁膜上に非晶質半導体薄膜を形成する工程と、 この非晶質半導体薄膜を単結晶半導体薄膜へ変換する工
程と、 この単結晶半導体薄膜上にゲート絶縁膜を形成する工程
と、 このゲート絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理によりアドレス電極を形成する工程と、 このアドレス電極をマスクとして単結晶半導体薄膜に不
純物を注入し、第１の高濃度不純物層と第２の高濃度不
純物層とを形成する工程と、 第１の高濃度不純物層上にメモリ絶縁膜を形成する工程
と、 このメモリ絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理によりメモリ電極を形成する工程と、 メモリ電極とアドレス電極と第２の高濃度不純物層とに
それぞれ接続する金属配線を形成する工程とを有するこ
とを特徴とする半導体不揮発性記憶装置の製造方法。 - 【請求項１１】 半導体基板上に絶縁膜を形成する工程
と、 この絶縁膜上に非晶質半導体薄膜を形成する工程と、 この非晶質半導体薄膜を単結晶半導体薄膜へ変換する工
程と、 この単結晶半導体薄膜をホトエッチング処理し島状に加
工する工程と、 島状の単結晶半導体薄膜上にゲート絶縁膜を形成する工
程と、 このゲート絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理によりアドレス電極を形成する工程と、 このアドレス電極をマスクとして単結晶半導体薄膜に不
純物を注入し、第１の高濃度不純物層と第２の高濃度不
純物層とを形成する工程と、 第１の高濃度不純物層上にメモリ絶縁膜を形成する工程
と、 このメモリ絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理により第１の高濃度不純物層の上面の一
部のメモリ絶縁膜のみに接する領域を有するようにメモ
リ電極を形成する工程と、 メモリ電極とアドレス電極と第２の高濃度不純物層とに
それぞれ接続する金属配線を形成する工程とを有するこ
とを特徴とする半導体不揮発性記憶装置の製造方法。 - 【請求項１２】 メモリ形成領域のシリコン基板上に選
択的に絶縁膜を形成する工程と、 非晶質シリコン膜を形成する工程と、 この非晶質シリコン膜を熱処理することにより、単結晶
シリコン膜へ変換する工程と、 この単結晶シリコン膜上にゲート絶縁膜を形成する工程
と、 このゲート絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理によりアドレス電極を形成する工程と、 このアドレス電極をマスクとして単結晶シリコン膜に不
純物を注入し、第１の高濃度不純物層と第２の高濃度不
純物層とを形成する工程と、 第１の高濃度不純物層上にメモリ絶縁膜を形成する工程
と、 このメモリ絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理によりメモリ電極を形成する工程と、 メモリ電極とアドレス電極と第２の高濃度不純物層とに
それぞれ接続する金属配線を形成する工程とを有するこ
とを特徴とする半導体不揮発性記憶装置の製造方法。 - 【請求項１３】 メモリ形成領域のシリコン基板上に選
択的に絶縁膜を形成する工程と、 非晶質シリコン膜を形成する工程と、 この非晶質シリコン膜を熱処理することにより、単結晶
シリコン膜へ変換する工程と、 この単結晶シリコン膜をホトエッチング処理し島状に加
工する工程と、 島状の単結晶シリコン膜上にゲート絶縁膜を形成する工
程と、 このゲート絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理によりアドレス電極を形成する工程と、 このアドレス電極をマスクとして単結晶シリコン膜に不
純物を注入し、第１の高濃度不純物層と第２の高濃度不
純物層とを形成する工程と、 第１の高濃度不純物層上にメモリ絶縁膜を形成する工程
と、 このメモリ絶縁膜上に導電性材料を形成し、さらにホト
エッチング処理により第１の高濃度不純物層の上面の一
部のメモリ絶縁膜のみに接する領域を有するようにメモ
リ電極を形成する工程と、 メモリ電極とアドレス電極と第２の高濃度不純物層とに
それぞれ接続する金属配線を形成する工程とを有するこ
とを特徴とする半導体不揮発性記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9292711A JPH10341000A (ja) | 1997-04-11 | 1997-10-24 | 半導体不揮発性記憶装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-93285 | 1997-04-11 | ||
| JP9328597 | 1997-04-11 | ||
| JP9292711A JPH10341000A (ja) | 1997-04-11 | 1997-10-24 | 半導体不揮発性記憶装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10341000A true JPH10341000A (ja) | 1998-12-22 |
Family
ID=26434689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9292711A Pending JPH10341000A (ja) | 1997-04-11 | 1997-10-24 | 半導体不揮発性記憶装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10341000A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1229552A1 (en) * | 2001-02-02 | 2002-08-07 | Sony Corporation | One time programmable semiconductor nonvolatile memory device and method for production of same |
| JP2007123864A (ja) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
| WO2010032599A1 (en) * | 2008-09-19 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2010038601A1 (en) * | 2008-09-30 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| JP2016076536A (ja) * | 2014-10-03 | 2016-05-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2016122773A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1997
- 1997-10-24 JP JP9292711A patent/JPH10341000A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1229552A1 (en) * | 2001-02-02 | 2002-08-07 | Sony Corporation | One time programmable semiconductor nonvolatile memory device and method for production of same |
| US6583490B2 (en) | 2001-02-02 | 2003-06-24 | Sony Corporation | One time programmable semiconductor nonvolatile memory device and method for production of same |
| US6800527B2 (en) | 2001-02-02 | 2004-10-05 | Sony Corporation | One time programmable semiconductor nonvolatile memory device and method for production of same |
| JP2007123864A (ja) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
| WO2010032599A1 (en) * | 2008-09-19 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8822996B2 (en) | 2008-09-19 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9735163B2 (en) | 2008-09-19 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2010038601A1 (en) * | 2008-09-30 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| JP2010109338A (ja) * | 2008-09-30 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置 |
| US8344435B2 (en) | 2008-09-30 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| JP2016076536A (ja) * | 2014-10-03 | 2016-05-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2016122773A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200355A (en) | Method for manufacturing a mask read only memory device | |
| US6294813B1 (en) | Information handling system having improved floating gate tunneling devices | |
| JPH04226067A (ja) | 実質的に低減したキャパシタンスを有するアンチヒューズエレメントの形成方法 | |
| JPH0436468B2 (ja) | ||
| JPS6033315B2 (ja) | 半導体装置 | |
| US5610084A (en) | Method of manufacturing an antifuse utilizing nitrogen implantation | |
| JPH09321254A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH10341000A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| US4094057A (en) | Field effect transistor lost film fabrication process | |
| US4883543A (en) | Shielding for implant in manufacture of dynamic memory | |
| JP2000509557A (ja) | メモリセル装置及びその製造方法 | |
| JPH11238810A (ja) | 相異なる厚さのゲート酸化膜形成方法 | |
| JP2637149B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS62245658A (ja) | 半導体集積回路装置 | |
| JPH05251711A (ja) | 半導体集積回路及びその製造方法 | |
| US20030235963A1 (en) | Methods of forming an array of flash field effect transistors and circuitry peripheral to such array | |
| JP3257070B2 (ja) | 半導体記憶装置 | |
| JP4423576B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0563197A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4230557B2 (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| KR930006984B1 (ko) | Prom 셀의 구조 | |
| JPH0318352B2 (ja) | ||
| JPH05114714A (ja) | 半導体装置 | |
| JPH08124872A (ja) | 薄膜半導体装置の製造方法 |