JP2001237260A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001237260A JP2001237260A JP2000050455A JP2000050455A JP2001237260A JP 2001237260 A JP2001237260 A JP 2001237260A JP 2000050455 A JP2000050455 A JP 2000050455A JP 2000050455 A JP2000050455 A JP 2000050455A JP 2001237260 A JP2001237260 A JP 2001237260A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- electrode
- protruding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】半導体チップへ外力が加えられた時、半導体チ
ップ上面に形成された突起電極の境界部、あるいは突起
電極のない領域では半導体チップの割れが発生しやす
い。 【解決手段】複数の突起電極間の間隙が半導体チップの
主面を直線的に横切らない突起電極の形状とする。
ップ上面に形成された突起電極の境界部、あるいは突起
電極のない領域では半導体チップの割れが発生しやす
い。 【解決手段】複数の突起電極間の間隙が半導体チップの
主面を直線的に横切らない突起電極の形状とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に外部からの力に対する機械的な強度が優れた半
導体装置に関する。
し、特に外部からの力に対する機械的な強度が優れた半
導体装置に関する。
【０００２】
【従来の技術】通常、非接触型のIＣカードのような半
導体チップを薄い絶縁性基板で挟み込んだ構造の半導体
装置では、絶縁性基板上に形成された配線やアンテナと
電気的に接続するために、半導体チップ上へ複数の突起
電極が設けられている。一般に突起電極は、半導体チッ
プの表面より数μｍから数十μｍの高さ程度、突出した
構造となっている。
導体チップを薄い絶縁性基板で挟み込んだ構造の半導体
装置では、絶縁性基板上に形成された配線やアンテナと
電気的に接続するために、半導体チップ上へ複数の突起
電極が設けられている。一般に突起電極は、半導体チッ
プの表面より数μｍから数十μｍの高さ程度、突出した
構造となっている。
【０００３】特開平９-２２９１２号公報に記載されて
いるように、半導体チップの上面に設けられた接続パッ
ドと電気的に接続された前記接続パッドより大きなサイ
ズの突起電極を設けた半導体装置が提案されている。
いるように、半導体チップの上面に設けられた接続パッ
ドと電気的に接続された前記接続パッドより大きなサイ
ズの突起電極を設けた半導体装置が提案されている。
【０００４】
【発明が解決しようとする課題】しかし、上記公知例に
は前記突起電極の形状については何も記載されていな
い。
は前記突起電極の形状については何も記載されていな
い。
【０００５】上記従来の技術では、次のような課題があ
る。ＩＣカードのように柔らかい絶縁性材料の中に従来
技術の半導体チップを内装した半導体装置では、カード
が曲げられたり、押されたりして半導体チップへ機械的
なストレスが与えられた場合、突起電極の境界部、ある
いは突起電極がない領域の強度が低いために、シリコン
を主体とする半導体チップの割れが生じやすい。特に、
半導体チップの厚みが薄い場合には顕著である。
る。ＩＣカードのように柔らかい絶縁性材料の中に従来
技術の半導体チップを内装した半導体装置では、カード
が曲げられたり、押されたりして半導体チップへ機械的
なストレスが与えられた場合、突起電極の境界部、ある
いは突起電極がない領域の強度が低いために、シリコン
を主体とする半導体チップの割れが生じやすい。特に、
半導体チップの厚みが薄い場合には顕著である。
【０００６】本発明は上記問題点に着目してなされたも
のであり、その目的は半導体チップの作製工程数を増や
すことなく、外力を加えられた時の半導体チップの強度
を向上させることにある。
のであり、その目的は半導体チップの作製工程数を増や
すことなく、外力を加えられた時の半導体チップの強度
を向上させることにある。
【０００７】
【課題を解決するための手段】前で述べた課題を解決す
るには、半導体チップ上に設けた複数の突起電極間の間
隙が半導体の主面を直線的に横切らない突起電極の形状
とすることにより達成される。
るには、半導体チップ上に設けた複数の突起電極間の間
隙が半導体の主面を直線的に横切らない突起電極の形状
とすることにより達成される。
【０００８】本発明によれば、外部から曲げ等の機械的
なストレスが加えられたとしても、半導体チップの直線
的な変形が抑えられるため、高い強度を有する半導体チ
ップを提供することができる。
なストレスが加えられたとしても、半導体チップの直線
的な変形が抑えられるため、高い強度を有する半導体チ
ップを提供することができる。
【０００９】
【発明の実施の形態】以下、本発明について、図面を参
照しながら詳細に説明する。
照しながら詳細に説明する。
【００１０】（実施例１）図１(ａ)は本発明の一実施例
に基づく半導体装置の平面図、図１(ｂ)は図１(ａ)のＡ
-Ａ線に沿った断面図である。
に基づく半導体装置の平面図、図１(ｂ)は図１(ａ)のＡ
-Ａ線に沿った断面図である。
【００１１】本実施例では、複数の半導体素子２が配線
３により接続された半導体チップ１の上面に絶縁膜５が
形成されている。絶縁膜５に窓開けされた開口部は電極
パッド４である。絶縁膜５上には、電極パッド４へ電気
的に接続された突起電極６が設けられている。ここで、
突起電極の形状はＬ字型のものを２つ組み合わせた形状
となっているが、必ずしもこの形状に限定されるもので
はない。また、突起電極６の数も２つに限定されるもの
ではない。図２に、種々の突起電極６の形状について例
を示す。
３により接続された半導体チップ１の上面に絶縁膜５が
形成されている。絶縁膜５に窓開けされた開口部は電極
パッド４である。絶縁膜５上には、電極パッド４へ電気
的に接続された突起電極６が設けられている。ここで、
突起電極の形状はＬ字型のものを２つ組み合わせた形状
となっているが、必ずしもこの形状に限定されるもので
はない。また、突起電極６の数も２つに限定されるもの
ではない。図２に、種々の突起電極６の形状について例
を示す。
【００１２】（実施例２）次に、本発明による半導体装
置の製造工程について、図２を参照しながら説明する。
置の製造工程について、図２を参照しながら説明する。
【００１３】まず、半導体素子２がアルミニュウムやア
ルミニュウム合金等の配線３で接続された半導体チップ
１上へ、酸化シリコンや窒化シリコンを主体とする絶縁
膜５を形成し、絶縁膜５の一部をエッチングにより取り
除いて電極パッド４を形成した基板を用意する（図２
(ａ)）。
ルミニュウム合金等の配線３で接続された半導体チップ
１上へ、酸化シリコンや窒化シリコンを主体とする絶縁
膜５を形成し、絶縁膜５の一部をエッチングにより取り
除いて電極パッド４を形成した基板を用意する（図２
(ａ)）。
【００１４】次に、前記基板の上面全体に電子ビーム蒸
着法によりチタンと金を積層した下地金属膜７を形成す
る（図２(ｂ)）。それぞれの厚みは、チタンが約５０ｎ
ｍ、金が約２００ｎｍである。
着法によりチタンと金を積層した下地金属膜７を形成す
る（図２(ｂ)）。それぞれの厚みは、チタンが約５０ｎ
ｍ、金が約２００ｎｍである。
【００１５】次に、電極パッド４を含む突起電極６の形
成領域外の部分に、厚み５μｍのレジスト膜８を堆積
し、レジスト膜８の開口部を形成する（図２(ｃ)）。
成領域外の部分に、厚み５μｍのレジスト膜８を堆積
し、レジスト膜８の開口部を形成する（図２(ｃ)）。
【００１６】次に、下地金属膜７をメッキ電流路として
金の電解メッキを行うことにより、前記レジスト膜８の
開口部内の下地金属膜７上に厚み４μｍの突起電極６を
形成する（図２(ｄ)）。
金の電解メッキを行うことにより、前記レジスト膜８の
開口部内の下地金属膜７上に厚み４μｍの突起電極６を
形成する（図２(ｄ)）。
【００１７】次に、レジスト膜８を除去する（図２
(ｅ)）。
(ｅ)）。
【００１８】最後に、突起電極６をマスクとして、表面
に露出した下地金属膜７をエッチングにより除去する
（図２(ｆ)）。
に露出した下地金属膜７をエッチングにより除去する
（図２(ｆ)）。
【００１９】以上のような製造工程で得られた本発明の
半導体装置では、レジスト膜８の形状で突起電極６の形
状が決定されるため、よって、複雑な突起電極６の形状
でも容易に形成することができる。
半導体装置では、レジスト膜８の形状で突起電極６の形
状が決定されるため、よって、複雑な突起電極６の形状
でも容易に形成することができる。
【００２０】なお、上記実施例では突起電極を電解メッ
キ法で形成した製造工程について述べたが、必ずしもこ
れに限定されるものではない。例えば、下地金属膜のう
ち、金の厚みを厚くして２μｍとし、次に突起電極を形
成する領域にレジスト膜を形成して突起電極形成領域外
の下地金属膜をエッチングで取り除き、最後にレジスト
膜を除去することによって突起電極を形成するようにし
てもよい。また、突起電極の材料にタングステンのよう
な硬い金属を用いることにより、更に本発明による半導
体装置の機械的強度を向上させることができる。
キ法で形成した製造工程について述べたが、必ずしもこ
れに限定されるものではない。例えば、下地金属膜のう
ち、金の厚みを厚くして２μｍとし、次に突起電極を形
成する領域にレジスト膜を形成して突起電極形成領域外
の下地金属膜をエッチングで取り除き、最後にレジスト
膜を除去することによって突起電極を形成するようにし
てもよい。また、突起電極の材料にタングステンのよう
な硬い金属を用いることにより、更に本発明による半導
体装置の機械的強度を向上させることができる。
【００２１】（実施例３）図３(ａ)は本発明の半導体装
置を用いた無線タグの一実施例を示す平面図、図３(ｂ)
は図３(ａ)のＢ-Ｂ線に沿った断面図である。
置を用いた無線タグの一実施例を示す平面図、図３(ｂ)
は図３(ａ)のＢ-Ｂ線に沿った断面図である。
【００２２】本実施例では、実施例２の製造工程を用い
て作製した本発明の半導体チップを絶縁性基板フィルム
１０と絶縁性カバーフィルム１２で挟み込んだ構造とな
っている。半導体チップの周辺は半導体チップと同等の
厚さの絶縁性スペーサ１１が設けられている。半導体チ
ップの上面には、２つの突起電極６にそれぞれ電気的に
接続されたアンテナ９が形成されている。ここで、突起
電極６を含めた半導体チップの厚さを１０〜２０μｍ程
度に薄くすることにより、アンテナ９をスクリーン印刷
によって形成することができる。また、半導体チップ、
絶縁性基板フィルム１０および絶縁性カバーフィルム１
２のそれぞれの厚さを薄くすることにより、機械的強度
が高い超薄型の無線タグが実現可能である。
て作製した本発明の半導体チップを絶縁性基板フィルム
１０と絶縁性カバーフィルム１２で挟み込んだ構造とな
っている。半導体チップの周辺は半導体チップと同等の
厚さの絶縁性スペーサ１１が設けられている。半導体チ
ップの上面には、２つの突起電極６にそれぞれ電気的に
接続されたアンテナ９が形成されている。ここで、突起
電極６を含めた半導体チップの厚さを１０〜２０μｍ程
度に薄くすることにより、アンテナ９をスクリーン印刷
によって形成することができる。また、半導体チップ、
絶縁性基板フィルム１０および絶縁性カバーフィルム１
２のそれぞれの厚さを薄くすることにより、機械的強度
が高い超薄型の無線タグが実現可能である。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
複数の突起電極間の間隙が半導体チップの主面を直線的
に横切らないような突起電極の形状としているので、外
力を加えられた時の半導体チップの強度を向上すること
ができる。
複数の突起電極間の間隙が半導体チップの主面を直線的
に横切らないような突起電極の形状としているので、外
力を加えられた時の半導体チップの強度を向上すること
ができる。
【図１】本発明の一実施例における半導体装置を示す図
であり、(ａ)は平面図、(ｂ)はＡ-Ａ線に沿った断面図
である。
であり、(ａ)は平面図、(ｂ)はＡ-Ａ線に沿った断面図
である。
【図２】本発明の一実施例における半導体装置の突起電
極の形状を示す平面図である。
極の形状を示す平面図である。
【図３】本発明の一実施例における半導体装置の製造工
程を示す主要部の断面図である。
程を示す主要部の断面図である。
【図４】本発明の半導体装置を用いた無線タグの一実施
例を示す図であり、(ａ)は平面図、(ｂ)はＢ-Ｂ線に沿
った断面図である。
例を示す図であり、(ａ)は平面図、(ｂ)はＢ-Ｂ線に沿
った断面図である。
１…半導体チップ ２…半導体素子 ３…配線 ４…電極パッド ５…絶縁膜 ６…突起電極 ７…下地金属膜 ８…レジスト膜 ９…アンテナ 10…絶縁性基板フィルム 11…絶縁性スペーサ、 12…絶縁性カバーフィルム。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｂ Ｆターム(参考） 2C005 MA10 NA08 NB00 NB04 NB10 NB11 5B035 BB09 CA08 CA23 5F033 HH13 HH18 HH19 JJ13 JJ18 MM08 MM21 NN06 PP27 QQ09 QQ27 QQ30 QQ37 RR04 RR06 VV07
Claims (5)
- 【請求項１】少なくとも、配線により接続された複数の
素子と、上面全体に形成された絶縁膜と、前記絶縁膜に
形成された複数の開口部と、前記開口部から露出した複
数の電極パッドと、前記絶縁膜上に形成され、かつ前記
電極パッドと電気的に接続された複数の突起電極を備え
た半導体チップを有する半導体装置において、前記複数
の突起電極間の間隙は、前記半導体チップの主面を直線
的に横切らない前記突起電極の形状としたことを特徴と
する半導体装置。 - 【請求項２】前記半導体チップと、絶縁性基板と、前記
突起電極に電気的に接続されたアンテナを有することを
特徴とする請求項１記載の半導体装置。 - 【請求項３】前記半導体チップは、２μｍから１００μ
ｍの範囲の厚さであることを特徴とする請求項１または
２記載の半導体装置。 - 【請求項４】前記半導体チップは、０.５ｍｍ角以下の
大きさであることを特徴とする請求項１から３のいずれ
か一に記載の半導体装置。 - 【請求項５】前記突起電極には、タングステンを主体に
する金属材料が用いられていることを特徴とする請求項
１から４のいずれか一に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050455A JP2001237260A (ja) | 2000-02-22 | 2000-02-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050455A JP2001237260A (ja) | 2000-02-22 | 2000-02-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237260A true JP2001237260A (ja) | 2001-08-31 |
Family
ID=18572239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000050455A Pending JP2001237260A (ja) | 2000-02-22 | 2000-02-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237260A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005293460A (ja) * | 2004-04-05 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 非接触ｉｃカード用インレットおよび非接触ｉｃカード |
| JP2006093678A (ja) * | 2004-08-23 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | 無線チップ及びその作製方法 |
| KR101113839B1 (ko) * | 2004-12-24 | 2012-02-29 | 삼성테크윈 주식회사 | 반도체칩 및 상기 반도체칩의 제조방법 |
| US8288773B2 (en) | 2004-08-23 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and manufacturing method thereof |
-
2000
- 2000-02-22 JP JP2000050455A patent/JP2001237260A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005293460A (ja) * | 2004-04-05 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 非接触ｉｃカード用インレットおよび非接触ｉｃカード |
| JP2006093678A (ja) * | 2004-08-23 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | 無線チップ及びその作製方法 |
| US8288773B2 (en) | 2004-08-23 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and manufacturing method thereof |
| US8790994B2 (en) | 2004-08-23 | 2014-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and manufacturing method thereof |
| KR101113839B1 (ko) * | 2004-12-24 | 2012-02-29 | 삼성테크윈 주식회사 | 반도체칩 및 상기 반도체칩의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100375255C (zh) | 半导体装置及其制造方法 | |
| US6518092B2 (en) | Semiconductor device and method for manufacturing | |
| USRE48421E1 (en) | Flip chip and method of making flip chip | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| WO2015097979A1 (ja) | 半導体装置 | |
| JP2001237260A (ja) | 半導体装置 | |
| US7226814B2 (en) | Semiconductor package device and method for fabricating the same | |
| JP2005109171A (ja) | 半導体装置およびその製造方法 | |
| JP5000877B2 (ja) | 半導体装置 | |
| JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JP2005093652A (ja) | 半導体装置 | |
| KR20100015855A (ko) | 금속과 접촉하는 유전막에서 크랙을 감소시키는 방법 및 구조 | |
| JP2004186439A (ja) | 半導体装置およびその製造方法 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| EP0396276A2 (en) | Method of manufacturing semiconductor device | |
| JPH05251450A (ja) | 半導体集積回路装置 | |
| US20230299026A1 (en) | Wafer level chip scale package of power semiconductor and manufacutring method thereof | |
| CN111653487B (zh) | 一种金属凸块的制备方法和半导体器件 | |
| JP2959186B2 (ja) | 半導体装置の製造方法 | |
| JPS63224344A (ja) | 半導体装置の製造方法 | |
| JPH06333929A (ja) | 半導体装置及びその製造方法 | |
| JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 | |
| JPH0224376B2 (ja) | ||
| JPH03132036A (ja) | 半導体装置の製造方法 |