JP4749102B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4749102B2 JP4749102B2 JP2005276315A JP2005276315A JP4749102B2 JP 4749102 B2 JP4749102 B2 JP 4749102B2 JP 2005276315 A JP2005276315 A JP 2005276315A JP 2005276315 A JP2005276315 A JP 2005276315A JP 4749102 B2 JP4749102 B2 JP 4749102B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- insulating layer
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(実施の形態1)
(実施の形態2)
(実施の形態3)
Claims (7)
- 第1の基板上に剥離層を選択的に形成し、
前記剥離層が形成されていない前記第1の基板上、及び前記剥離層上に第1の絶縁層を形成し、
前記第1の絶縁層上に少なくともソース領域及びドレイン領域を含むトランジスタを形成し、
前記トランジスタ上に第2の絶縁層を形成し、
前記剥離層が形成されていない領域の前記第1の基板の一部が露出するように、前記第1の絶縁層及び前記第2の絶縁層に第1の開口部を形成し、
前記トランジスタのソース領域又はドレイン領域が露出するように、前記第2の絶縁層に第2の開口部を形成し、
前記第1の開口部及び前記第2の開口部を充填し、前記ソース領域又はドレイン領域と電気的に接続するように第1の導電層を形成し、
前記剥離層が露出するように、前記第1の絶縁層及び前記第2の絶縁層に第3の開口部を形成し、
前記第3の開口部にエッチング剤を導入して、前記第1の導電層を除去することなく、前記剥離層を除去し、
前記第2の絶縁層及び前記第1の導電層上に基体を接着し、前記第1の基板から前記トランジスタを含む積層体を剥離して、前記第1の導電層を露出させ、
前記露出された第1の導電層と、第2の基板上に設けられたアンテナとして機能する導電層とが電気的に接続するように、前記トランジスタを含む積層体と前記第2の基板とを前記トランジスタの下方で貼り合わせることを特徴とする半導体装置の作製方法。 - 第1の基板上に剥離層を選択的に形成し、
前記剥離層が形成されていない領域の前記第1の基板上、及び前記剥離層上に第1の絶縁層を形成し、
前記第1の絶縁層上に少なくともソース領域及びドレイン領域を含むトランジスタを形成し、
前記トランジスタ上に第2の絶縁層を形成し、
前記剥離層が形成されていない領域の前記第1の基板の一部が露出するように、前記第1の絶縁層及び前記第2の絶縁層に第1の開口部を形成し、
前記トランジスタのソース領域又はドレイン領域が露出するように、前記第2の絶縁層に第2の開口部を形成し、
前記第1の開口部及び前記第2の開口部を充填し、前記ソース領域又はドレイン領域と電気的に接続するように第1の導電層を形成し、
前記剥離層が露出するように、前記第1の絶縁層及び前記第2の絶縁層に第3の開口部を形成し、
前記第3の開口部にエッチング剤を導入して、前記第1の導電層を除去することなく、前記剥離層を選択的に除去し、
前記第2の絶縁層及び前記第1の導電層上に基体を接着し、物理的手段を用いて、前記第1の基板から前記トランジスタを含む積層体を剥離して、前記第1の導電層を露出させ、
前記露出された第1の導電層と、第2の基板上に設けられたアンテナとして機能する導電層とが電気的に接続するように、前記トランジスタを含む積層体と前記第2の基板とを前記トランジスタの下方で貼り合わせることを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、前記第1の基板は、ガラス基板又は石英基板であることを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項3のいずれか一において、前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項3のいずれか一において、前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項3のいずれか一において、前記剥離層としてタングステン又はモリブデン含む層を形成し、前記第1の絶縁層として珪素の酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項6のいずれか一において、前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005276315A JP4749102B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004277533 | 2004-09-24 | ||
JP2004277533 | 2004-09-24 | ||
JP2005276315A JP4749102B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006121062A JP2006121062A (ja) | 2006-05-11 |
JP2006121062A5 JP2006121062A5 (ja) | 2007-01-25 |
JP4749102B2 true JP4749102B2 (ja) | 2011-08-17 |
Family
ID=36538603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005276315A Expired - Fee Related JP4749102B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4749102B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7736964B2 (en) | 2004-11-22 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method for manufacturing the same |
JP5072217B2 (ja) * | 2004-11-22 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
WO2007108371A1 (en) * | 2006-03-15 | 2007-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5581106B2 (ja) * | 2009-04-27 | 2014-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4244120B2 (ja) * | 2001-06-20 | 2009-03-25 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
JP4671600B2 (ja) * | 2002-12-27 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2005
- 2005-09-22 JP JP2005276315A patent/JP4749102B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006121062A (ja) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7422935B2 (en) | Method for manufacturing semiconductor device, and semiconductor device and electronic device | |
US7736964B2 (en) | Semiconductor device, and method for manufacturing the same | |
KR101191094B1 (ko) | 무선 칩 및 그 제조 방법 | |
US8338931B2 (en) | Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers | |
US7968427B2 (en) | Manufacturing method of semiconductor device | |
JP5376706B2 (ja) | 半導体装置の作製方法 | |
JP4827618B2 (ja) | アンテナの作製方法、半導体装置の作製方法 | |
JP5072208B2 (ja) | 半導体装置の作製方法 | |
JP5296360B2 (ja) | 半導体装置およびその作製方法 | |
JP5072217B2 (ja) | 半導体装置の作製方法 | |
JP4912641B2 (ja) | 無線チップの作製方法 | |
JP4749102B2 (ja) | 半導体装置の作製方法 | |
JP5030470B2 (ja) | 半導体装置の作製方法 | |
JP4912900B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110323 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |