CN110931566A - 晶体管基底及制造其的方法和包括其的显示装置 - Google Patents

晶体管基底及制造其的方法和包括其的显示装置 Download PDF

Info

Publication number
CN110931566A
CN110931566A CN201910879068.4A CN201910879068A CN110931566A CN 110931566 A CN110931566 A CN 110931566A CN 201910879068 A CN201910879068 A CN 201910879068A CN 110931566 A CN110931566 A CN 110931566A
Authority
CN
China
Prior art keywords
drain
source
pattern
oxide semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910879068.4A
Other languages
English (en)
Inventor
金兑相
朴晙晳
金光淑
文然建
朴根徹
林俊亨
全景辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110931566A publication Critical patent/CN110931566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种晶体管基底、制造晶体管基底的方法和包括晶体管基底的显示装置。所述晶体管基底可以包括：基底；有源图案，形成在基底上，有源图案包括包含锡(Sn)的氧化物半导体，并且有源图案包括源区、漏区和形成在源区与漏区之间的沟道区；源极保护图案，形成在源区上；漏极保护图案，形成在漏区上；栅电极，与沟道区的至少一部分叠置；绝缘夹层，覆盖源极保护图案和漏极保护图案；源电极，形成在绝缘夹层上，源电极通过形成在绝缘夹层中的源极接触孔与源极保护图案接触；以及漏电极，形成在绝缘夹层上，漏电极通过形成在绝缘夹层中的漏极接触孔与漏极保护图案接触。

Description

晶体管基底及制造其的方法和包括其的显示装置
技术领域
本公开的实施例涉及一种显示装置。更具体地，实施例涉及一种晶体管基底、一种制造该晶体管基底的方法和包括该晶体管基底的显示装置。
背景技术
晶体管用于诸如显示装置的各种电子装置中。例如，晶体管可以用作诸如液晶显示装置、有机发光显示装置等的显示装置中的像素电路的元件。
晶体管可以包括栅电极、源电极、漏电极和电连接到源电极和漏电极的有源层。有源层是决定晶体管的特性的重要元件。
有源层可以包括硅(Si)。硅可以基于结晶类型被分类为非晶硅和多晶硅。非晶硅具有简单的制造工艺，但是具有低电荷迁移率，使得存在对于制造高性能晶体管的限制。另一方面，多晶硅具有高电荷迁移率，但是需要使硅结晶的工艺，这将反过来增加制造成本并使制造工艺复杂化。
为了补充非晶硅和多晶硅，关于包括氧化物半导体的晶体管的研究已经取得进展，氧化物半导体具有比非晶硅高的导通/截止比和高的载流子迁移率以及比多晶硅低的成本和高的均匀性。然而，这种氧化物半导体在蚀刻相邻绝缘层的工艺中会被蚀刻气体损坏。
发明内容
本公开的实施例提供了一种其中有源图案不会被损坏的晶体管基底以及一种包括所述晶体管基底的显示装置。
实施例提供了一种用于防止对有源图案的损坏的制造晶体管基底的方法。
根据实施例的晶体管基底可以包括：基底；有源图案，形成在基底上，有源图案包括包含锡(Sn)的氧化物半导体，并且有源图案包括源区、漏区和形成在源区与漏区之间的沟道区；源极保护图案，形成在源区上；漏极保护图案，形成在漏区上；栅电极，与沟道区的至少一部分叠置；绝缘夹层，覆盖源极保护图案和漏极保护图案；源电极，形成在绝缘夹层上，源电极通过形成在绝缘夹层中的源极接触孔与源极保护图案接触；以及漏电极，形成在绝缘夹层上，漏电极通过形成在绝缘夹层中的漏极接触孔与漏极保护图案接触。
在实施例中，源极保护图案和漏极保护图案中的每个可以包括不包含锡(Sn)的氧化物半导体。
在实施例中，源极保护图案的宽度和漏极保护图案的宽度可以分别大于源极接触孔的宽度和漏极接触孔的宽度。
在实施例中，源极保护图案的宽度和漏极保护图案的宽度可以分别小于源区的宽度和漏区的宽度。
在实施例中，源电极和漏电极可以分别不与源区和漏区接触。
在实施例中，晶体管基底还可以包括形成在沟道区和栅电极之间的栅极绝缘层，栅极绝缘层与沟道区的至少一部分叠置。
在实施例中，晶体管基底还可以包括：缓冲层，形成在基底和有源图案之间；以及金属层，形成在基底和缓冲层之间，金属层与沟道区的至少一部分叠置。
在实施例中，晶体管基底还可以包括形成在绝缘夹层上的连接图案，连接图案通过形成在缓冲层和绝缘夹层中的金属层接触孔与金属层接触。
在实施例中，金属层可以通过连接图案电连接到栅电极或源电极。
根据实施例的制造晶体管基底的方法可以包括：在基底上形成有源图案，有源图案包括包含锡(Sn)的氧化物半导体；在有源图案的相对端上形成源极保护图案和漏极保护图案；在有源图案的中心部分上形成栅电极；形成覆盖源极保护图案和漏极保护图案的绝缘夹层；在绝缘夹层中形成分别暴露源极保护图案的上表面的至少一部分和漏极保护图案的上表面的至少一部分的源极接触孔和漏极接触孔；以及在绝缘夹层上通过分别填充源极接触孔和漏极接触孔形成源电极和漏电极。
在实施例中，形成有源图案以及形成源极保护图案和漏极保护图案的步骤可以包括：在基底上形成氧化物半导体层，氧化物半导体层包括包含锡的第一氧化物半导体层和形成在第一氧化物半导体层上的且不包含锡的第二氧化物半导体层；使用第一蚀刻剂蚀刻氧化物半导体层的第一部分以形成有源图案；以及使用第二蚀刻剂蚀刻第二氧化物半导体层的第二部分以形成源极保护图案和漏极保护图案。
在实施例中，第一蚀刻剂可以包括氟化氢(HF)。
在实施例中，第二蚀刻剂可以包括磷酸(H3PO4)、硝酸(HNO3)和乙酸(CH3COOH)中的至少一种。
在实施例中，形成有源图案以及形成源极保护图案和漏极保护图案的步骤还可以包括：在形成氧化物半导体层之后并且在蚀刻氧化物半导体层的第一部分之前，在氧化物半导体层上形成暴露氧化物半导体层的第一部分的光致抗蚀剂图案；在蚀刻氧化物半导体层的第一部分之后并且在蚀刻第二氧化物半导体层的第二部分之前，使光致抗蚀剂图案灰化以暴露第二氧化物半导体层的第二部分；以及在蚀刻第二氧化物半导体层的第二部分之后剥离光致抗蚀剂图案。
在实施例中，形成有源图案以及形成源极保护图案和漏极保护图案的步骤还可以包括：在形成氧化物半导体层之后并且在形成光致抗蚀剂图案之前，在氧化物半导体层上形成光致抗蚀剂层；以及使用半色调掩模使光致抗蚀剂层曝光。
在实施例中，可以通过包括氟(F)的蚀刻气体形成源极接触孔和漏极接触孔。
在实施例中，所述方法还可以包括：在形成有源图案之前，在基底上形成金属层并且在金属层上形成缓冲层；在缓冲层和绝缘夹层中形成金属层接触孔，金属层接触孔暴露金属层的上表面的至少一部分；以及通过填充金属层接触孔在绝缘夹层上形成连接图案。
在实施例中，可以与源极接触孔和漏极接触孔同时形成金属层接触孔，并且可以与源电极和漏电极同时形成连接图案。
根据实施例的显示装置可以包括：基底；有源图案，形成在基底上，有源图案包括包含锡(Sn)的氧化物半导体，有源图案包括源区、漏区和形成在源区与漏区之间的沟道区；源极保护图案，形成在源区上；漏极保护图案，形成在漏区上；栅电极，与沟道区的至少一部分叠置；绝缘夹层，覆盖源极保护图案和漏极保护图案；源电极，形成在绝缘夹层上，源电极通过形成在绝缘夹层中的源极接触孔与源极保护图案接触；漏电极，形成在绝缘夹层上，漏电极通过形成在绝缘夹层中的漏极接触孔与漏极保护图案接触；第一电极，电连接到源电极或漏电极；第二电极，与第一电极相对地形成；以及发射层，形成在第一电极与第二电极之间。
在实施例中，源极保护图案和漏极保护图案中的每个可以包括不包含锡的氧化物半导体。
在根据本实施例的晶体管基底和显示装置中，包括不包含锡(Sn)的氧化物半导体的源极保护图案和漏极保护图案可以分别设置在有源图案的源区和漏区上，使得可以防止有源图案的源区和漏区被包括氟(F)的蚀刻气体损坏。
在根据本实施例的制造晶体管基底的方法中，可以分别在有源图案的源区和漏区上形成包括不包含锡(Sn)的氧化物半导体的源极保护图案和漏极保护图案，使得可以防止在使用蚀刻气体形成源极接触孔和漏极接触孔的工艺中，有源图案的源区和漏区被包括氟(F)的蚀刻气体损坏。此外，可以使用半色调掩模在单个光刻工艺中形成有源图案、源极保护图案和漏极保护图案，从而可以减少制造晶体管基底的成本和时间。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本公开的说明性的非限制性的实施例。
图1是示出根据实施例的晶体管基底的剖视图。
图2、图3、图4、图5、图6、图7、图8、图9和图10是示出制造图1中的晶体管基底的方法的剖视图。
图11是示出根据另一实施例的晶体管基底的剖视图。
图12和图13是示出制造图11中的晶体管基底的方法的剖视图。
图14是示出根据实施例的显示装置的剖视图。
具体实施方式
在下文中，将参照附图详细解释根据本公开的示例性实施例的晶体管基底、制造晶体管基底的方法以及包括晶体管基底的显示装置。
在下文中，将参照图1描述根据实施例的晶体管基底。
图1是示出根据实施例的晶体管基底的剖视图。
参照图1，晶体管基底可以包括基底110和晶体管TR。
基底110可以是包括玻璃、石英、陶瓷、塑料等的绝缘基底。
缓冲层120可以设置在基底110上。缓冲层120可以防止诸如氧、湿气等的杂质通过基底110的渗透。缓冲层120可以在基底110上提供平坦化表面。缓冲层120可以包括氮化硅(SiNx)、氧化硅(SiOx)等。在实施例中，缓冲层120可以具有包括氮化硅层和氧化硅层的堆叠结构。
晶体管TR可以设置在缓冲层120上。晶体管TR可以包括有源图案130、栅电极160、源电极181和漏电极182。
在实施例中，晶体管TR可以是n沟道晶体管。在另一实施例中，晶体管TR可以是p沟道晶体管。
有源图案130可以设置在缓冲层120上。有源图案130可以包括源区131、漏区132和设置在它们之间的沟道区133。
有源图案130可以包括包含锡(Sn)的氧化物半导体。有源图案130可以包括包含锡(Sn)的金属氧化物或者包含锡(Sn)的金属及其氧化物的组合。例如，金属氧化物可以包括氧化锡(SnO2)、氧化锌锡(ZTO)、氧化铟锌锡(IZTO)、氧化铟镓锌锡(IGZTO)等。
源极保护图案141可以设置在有源图案130的源区131上，并且漏极保护图案142可以设置在有源图案130的漏区132上。源极保护图案141和漏极保护图案142可以分别设置在源区131的上表面和漏区132的上表面上。
源极保护图案141和漏极保护图案142中的每个可以包括不包含锡(Sn)的氧化物半导体。源极保护图案141和漏极保护图案142中的每个可以包括不包含锡(Sn)的金属氧化物或者不包含锡(Sn)的金属及其氧化物的组合。例如，金属氧化物可以包括氧化锌(ZnO)、氧化铟(InO)、氧化镓(GaO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟镓锌(IGZO)等。
在实施例中，源极保护图案141的宽度和漏极保护图案142的宽度可以分别小于源区131的宽度和漏区132的宽度。因此，源区131的上表面的一部分可以不被源极保护图案141覆盖，漏区132的上表面的一部分可以不被漏极保护图案142覆盖。
栅极绝缘层150可以设置在有源图案130上。栅极绝缘层150可以在剖视图中与沟道区133的至少一部分叠置。栅极绝缘层150可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)等的绝缘材料。栅极绝缘层150可以不覆盖源区131、漏区132、源极保护图案141和漏极保护图案142，使得绝缘夹层170可以与源区131、漏区132、源极保护图案141和漏极保护图案142直接接触。因此，源区131、漏区132、源极保护图案141和漏极保护图案142可以是导电的，因为从绝缘夹层170流入的氢可以扩散到源区131、漏区132、源极保护图案141和漏极保护图案142中。
栅电极160可以设置在栅极绝缘层150上。栅电极160可以与有源图案130的至少一部分叠置。更具体地，栅电极160可以与沟道区133的至少一部分叠置。栅电极160可以包括铜(Cu)、铜合金、铝(Al)、铝合金、钼(Mo)和钼合金中的至少一种。
绝缘夹层170可以设置在栅电极160上。绝缘夹层170可以设置在缓冲层120上，并且可以覆盖有源图案130、源极保护图案141、漏极保护图案142和栅电极160。绝缘夹层170可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)等的绝缘材料。
源极接触孔CH1和漏极接触孔CH2可以形成在绝缘夹层170中。源极接触孔CH1可以形成在源极保护图案141上，并且可以暴露源极保护图案141的上表面的至少一部分。漏极接触孔CH2可以形成在漏极保护图案142上，并且可以暴露漏极保护图案142的上表面的至少一部分。
在实施例中，源极保护图案141的宽度和漏极保护图案142的宽度可以分别大于源极接触孔CH1的宽度和漏极接触孔CH2的宽度。因此，源极保护图案141的上表面的一部分可以不被源极接触孔CH1暴露，而可以被绝缘夹层170覆盖。此外，漏极保护图案142的上表面的一部分可以不被漏极接触孔CH2暴露，而可以被绝缘夹层170覆盖。
源电极181和漏电极182可以设置在绝缘夹层170上，并且可以分别电连接到源区131和漏区132。源电极181可以通过形成在绝缘夹层170中的源极接触孔CH1与源极保护图案141接触，漏电极182可以通过形成在绝缘夹层170中的漏极接触孔CH2与漏极保护图案142接触。源电极181和漏电极182可以包括铜(Cu)、铜合金、铝(Al)、铝合金、钼(Mo)和钼合金中的至少一种。
源极保护图案141可以设置在有源图案130的源区131和源电极181之间，并且漏极保护图案142可以设置在有源图案130的漏区132和漏电极182之间。因此，源电极181和漏电极182可以分别不与源区131和漏区132直接接触。源电极181可以通过源极保护图案141电连接到源区131，并且漏电极182可以通过漏极保护图案142电连接到漏区132。
在下文中，将参照图1至图10描述根据实施例的制造晶体管基底的方法。
图2、图3、图4、图5、图6、图7、图8、图9和图10是示出制造图1中的晶体管基底的方法的剖视图。
参照图2，可以在基底110上形成包括第一氧化物半导体层130a和第二氧化物半导体层140a的氧化物半导体层。
首先，可以在基底110上形成缓冲层120。例如，缓冲层120可以由氧化硅(SiOx)、氮化硅(SiNx)等通过化学气相沉积(CVD)、溅射等形成。
然后，可以在缓冲层120上形成包含锡(Sn)的第一氧化物半导体层130a，并且可以在第一氧化物半导体层130a上形成不包含锡(Sn)的第二氧化物半导体层140a以形成氧化物半导体层。例如，第一氧化物半导体层130a可以由氧化锡(SnO2)、氧化锌锡(ZTO)、氧化铟锌锡(IZTO)、氧化铟镓锌锡(IGZTO)等通过化学气相沉积(CVD)、溅射等形成，并且第二氧化物半导体层140a可以由氧化锌(ZnO)、氧化铟(InO)、氧化镓(GaO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟镓锌(IGZO)等通过化学气相沉积(CVD)、溅射等形成。
然后，可以在氧化物半导体层上形成光致抗蚀剂层310。光致抗蚀剂层310可以由光敏有机材料形成。在实施例中，光致抗蚀剂层310可以包括正性光敏有机材料，正性光敏有机材料的暴露于光的部分可以被去除。在另一实施例中，光致抗蚀剂层310可以包括负性光敏有机材料，负性光敏有机材料的暴露于光的部分可以硬化。
然后，可以在光致抗蚀剂层310上设置半色调掩模400或在光致抗蚀剂层310上方放置半色调掩模400，并且可以通过使用半色调掩模400将光致抗蚀剂层310暴露于光。半色调掩模400可以包括透射部分410、屏蔽部分420和透反射部分430。透射部分410可以透射光，屏蔽部分420可以阻挡光，并且透反射部分430可以透射光的一部分。在这种情况下，透反射部分430的透光率可以小于透射部分410的透光率并且可以大于屏蔽部分420的透光率。
参照图3，可以在氧化物半导体层上形成光致抗蚀剂图案320。
可以对照射了光的光致抗蚀剂层310进行显影以形成光致抗蚀剂图案320。可以基本上完全去除光致抗蚀剂层310的对应于透射部分410的部分，并且基本上不会去除并且可以保留光致抗蚀剂层310的对应于屏蔽部分420的部分。可以部分去除光致抗蚀剂层310的对应于透反射部分430的部分。因此，光致抗蚀剂图案320具有对应于半色调掩模400的透反射部分430的第一厚度TH1并具有对应于半色调掩模400的屏蔽部分420的第二厚度TH2。由于通过其透射的光的量的差异，所以第二厚度TH2可以大于第一厚度TH1。
光致抗蚀剂图案320可以暴露氧化物半导体层的第一部分P1。氧化物半导体层的第一部分P1可以对应于半色调掩模400的透射部分410。
参照图4，可以蚀刻氧化物半导体层的第一部分P1。
可以使用第一蚀刻剂通过湿法蚀刻来蚀刻氧化物半导体层的第一部分P1。在实施例中，第一蚀刻剂可以包括氟化氢(HF)。在这种情况下，第一蚀刻剂可以将包含锡(Sn)的第一氧化物半导体层130a和不包含锡(Sn)的第二氧化物半导体层140a一起蚀刻。在湿法蚀刻之后，位于缓冲层120上的第一氧化物半导体层130a的剩余部分可以对应于有源图案130，并且位于有源图案130上的第二氧化物半导体层140a的剩余部分可以对应于第二氧化物半导体层140b。
参照图5，可以使光致抗蚀剂图案320灰化。
根据一个实施例，可以使用氧(O2)气体通过氧等离子体使光致抗蚀剂图案320灰化。在灰化光致抗蚀剂图案320之后，可以基本上完全去除光致抗蚀剂图案320的具有第一厚度TH1的部分，可以部分去除光致抗蚀剂图案320的具有第二厚度TH2的部分。因此，光致抗蚀剂图案320的对应于半色调掩模400的屏蔽部分420的部分具有小于第二厚度TH2的第三厚度TH3。
灰化后的光致抗蚀剂图案320可以暴露第二氧化物半导体层140b的第二部分P2。第二氧化物半导体层140b的第二部分P2可以对应于半色调掩模400的透反射部分430。
参照图6，可以蚀刻第二氧化物半导体层140b的第二部分P2。
根据一个实施例，可以使用可以不同于第一蚀刻剂的第二蚀刻剂通过湿法蚀刻来蚀刻第二氧化物半导体层140b的第二部分P2。在实施例中，第二蚀刻剂可以包括磷酸(H3PO4)、硝酸(HNO3)和乙酸(CH3COOH)中的至少一种。在这种情况下，第二蚀刻剂可以蚀刻不包含锡(Sn)的第二氧化物半导体层140b，而不会蚀刻包含锡(Sn)的有源图案130。第一蚀刻剂可以蚀刻包含锡(Sn)的有源图案130，然而，第二蚀刻剂不会蚀刻包含锡(Sn)的有源图案130。在蚀刻第二氧化物半导体层140b的第二部分P2之后，可以在有源图案130上形成源极保护图案141和漏极保护图案142。源极保护图案141和漏极保护图案142可以彼此间隔开地形成在有源图案130的相对端上。
参照图7，可以剥离光致抗蚀剂图案320。在一个实施例中，可以通过使用硫酸(H2SO4)、过氧化氢(H2O2)等剥离光致抗蚀剂图案320。
参照图8，可以在有源图案130上形成栅极绝缘层150和栅电极160。
首先，可以在有源图案130的中心部分上形成栅极绝缘层150。有源图案130的中心部分可以与有源图案130的相对端间隔开，其中，在有源图案130的相对端上分别形成有源极保护图案141和漏极保护图案142。例如，可以在缓冲层120上由氧化硅(SiOx)、氮化硅(SiNx)等通过化学气相沉积(CVD)、溅射等形成覆盖有源图案130、源极保护图案141和漏极保护图案142的绝缘层，并且可以使绝缘层图案化为与有源图案130的中心部分叠置，从而形成栅极绝缘层150。
然后，可以在栅极绝缘层150上形成栅电极160。例如，可以在缓冲层120上由铜(Cu)、铝(Al)、钼(Mo)等通过化学气相沉积(CVD)、溅射等形成覆盖有源图案130、源极保护图案141、漏极保护图案142和栅极绝缘层150的导电层，并且可以使导电层图案化为与有源图案130的中心部分叠置，从而在栅极绝缘层150上形成栅电极160。在一个实施例中，在CVD或溅射的图案化工艺中，可以使用相同的图案或者不同的图案来形成栅极绝缘层150和栅电极160。
参照图9，可以在有源图案130、源极保护图案141、漏极保护图案142和栅电极160上形成绝缘夹层170。例如，可以在缓冲层120上由氧化硅(SiOx)、氮化硅(SiNx)等通过化学气相沉积(CVD)、溅射等形成覆盖有源图案130、源极保护图案141、漏极保护图案142和栅电极160的绝缘夹层170。
因为栅极绝缘层150不覆盖有源图案130的相对端、源极保护图案141和漏极保护图案142，所以绝缘夹层170可以与有源图案130的相对端、源极保护图案141和漏极保护图案142直接接触。因此，因为从绝缘夹层170流入的氢可以扩散到有源图案130的相对端、源极保护图案141和漏极保护图案142中，所以有源图案130的相对端、源极保护图案141和漏极保护图案142可以是导电的。因此，可以在有源图案130的相对端处形成源区131和漏区132，并且可以在源区131和漏区132之间限定沟道区133。
参照图10，可以在绝缘夹层170中形成分别暴露源极保护图案141和漏极保护图案142的上表面的至少一部分的源极接触孔CH1和漏极接触孔CH2。
可以使用蚀刻气体通过干法蚀刻在绝缘夹层170中形成源极接触孔CH1和漏极接触孔CH2。在实施例中，蚀刻气体可以包括氟(F)。在这种情况下，蚀刻气体可以蚀刻绝缘夹层170，并且不会蚀刻不包含锡(Sn)的源极保护图案141和不包含锡(Sn)的漏极保护图案142。
如果包含氟(F)的蚀刻气体与包含锡(Sn)的有源图案130接触，则蚀刻气体会蚀刻有源图案130并且因此会损坏有源图案130。然而，在根据实施例的制造晶体管基底的方法中，可以在有源图案130上形成源极保护图案141和漏极保护图案142，并且源极接触孔CH1和漏极接触孔CH2分别对应于源极保护图案141和漏极保护图案142以阻止蚀刻气体与有源图案130接触。因此，可以防止蚀刻气体对有源图案130的损坏。
参照图1，可以在绝缘夹层170上形成源电极181和漏电极182。
源电极181可以通过填充源极接触孔CH1与源极保护图案141接触，并且漏电极182可以通过填充漏极接触孔CH2与漏极保护图案142接触。例如，可以在绝缘夹层170上由铜(Cu)、铝(Al)、钼(Mo)等通过化学气相沉积(CVD)、溅射等形成填充源极接触孔CH1和漏极接触孔CH2的导电层，并且可以使导电层图案化以形成源电极181和漏电极182。
在下文中，将参照图11描述根据另一实施例的晶体管基底。
图11是示出根据另一实施例的晶体管基底的剖视图。
除了添加金属层和连接图案之外，根据参照图11描述的实施例的晶体管基底与根据参照图1描述的实施例的晶体管基底基本上相同。因此，将省略对在图11中示出的晶体管基底的与在图1中示出的晶体管基底的元件基本上相同或相似的元件的描述。
参照图11，晶体管基底还可以包括金属层190。
金属层190可以设置在基底110和缓冲层120之间。缓冲层120可以设置在基底110上，覆盖金属层190。金属层190可以与有源图案130的至少一部分叠置。更具体地，金属层190可以与沟道区133的至少一部分叠置。金属层190可以包括铜(Cu)、铜合金、铝(Al)、铝合金、钼(Mo)和钼合金中的至少一种或更多种。
金属层接触孔CH3可以形成在缓冲层120和绝缘夹层170中。金属层接触孔CH3可以形成在金属层190上，并且可以暴露金属层190的上表面的至少一部分。
连接到金属层190的连接图案183可以设置在绝缘夹层170上。连接图案183可以通过形成在缓冲层120和绝缘夹层170中的金属层接触孔CH3与金属层190接触。连接图案183可以包括铜(Cu)、铜合金、铝(Al)、铝合金、钼(Mo)和钼合金中的至少一种。连接图案183可以设置在与源电极181和漏电极182基本上相同的层上。
在实施例中，金属层190可以通过连接图案183电连接到栅电极160或源电极181。在这种情况下，栅电极160的电压或源电极181的电压可以施加到金属层190。
金属层190可以用作晶体管TR的栅电极。在这种情况下，晶体管TR可以是具有金属层190作为下栅电极并且具有栅电极160作为上栅电极的双栅型晶体管。
根据一个实施例，一个或更多个电流通道可以形成在有源图案130的邻近栅电极160的部分处。在其下方设置有金属层190的晶体管TR中，沟道区133的与栅电极160邻近的上部和沟道区133的与金属层190邻近的下部可以用作电流通道，因此，有源图案130的电流通道可以扩展，并且有源图案130的电荷迁移率可以增加。
在下文中，将参照图11至图13描述根据另一实施例的制造晶体管基底的方法。
图12和图13是示出制造图11中的晶体管基底的方法的剖视图。
除了另外形成金属层190和连接图案183之外，根据参照图11至图13描述的实施例的制造晶体管基底的方法与根据参照图1至图10描述的实施例的制造晶体管基底的方法基本上相同。因此，将省略对在图12和图13中示出的制造晶体管基底的方法的与在图2、图3、图4、图5、图6、图7、图8、图9和图10中示出的制造晶体管基底的方法的元件基本上相同或相似的元件的描述。
参照图12，在形成有源图案130之前，可以在基底110上形成金属层190。
首先，在形成缓冲层120之前，可以在基底110上形成金属层190。例如，可以在基底110上由铜(Cu)、铝(Al)、钼(Mo)等通过使用化学气相沉积(CVD)、溅射等形成导电层，并且可以使导电层图案化以形成金属层190。然后，可以在基底110上形成覆盖金属层190的缓冲层120。
参照图13，可以在缓冲层120和绝缘夹层170中形成暴露金属层190的上表面的至少一部分的金属层接触孔CH3。
根据一个实施例，可以使用蚀刻气体通过干法蚀刻在缓冲层120和绝缘夹层170中形成金属层接触孔CH3。在实施例中，蚀刻气体可以包括氟(F)。在这种情况下，蚀刻气体可以蚀刻缓冲层120和绝缘夹层170，并且不会蚀刻金属层190。
在实施例中，可以与源极接触孔CH1和漏极接触孔CH2基本上同时形成金属层接触孔CH3。在这种情况下，可以通过包括氟(F)的蚀刻气体基本上同时形成源极接触孔CH1、漏极接触孔CH2和金属层接触孔CH3。
在没有源极保护图案141和漏极保护图案142的情况下，因为金属层接触孔CH3的深度大于源极接触孔CH1的深度和漏极接触孔CH2的深度，所以在使用蚀刻气体同时形成源极接触孔CH1、漏极接触孔CH2和金属层接触孔CH3的工艺中，包括氟(F)的蚀刻气体会蚀刻包含锡(Sn)的有源图案130，从而损坏有源图案130。然而，在根据本实施例的制造晶体管基底的方法中，可以在有源图案130上形成源极保护图案141和漏极保护图案142，并且可以形成分别对应于源极保护图案141和漏极保护图案142的源极接触孔CH1和漏极接触孔CH2，使得蚀刻气体不会蚀刻有源图案130。
参照图11，可以在绝缘夹层170上形成连接图案183。连接图案183可以通过填充金属层接触孔CH3与金属层190接触。
在实施例中，可以与源电极181和漏电极182基本上同时形成连接图案183。例如，可以在绝缘夹层170上由铜(Cu)、铝(Al)、钼(Mo)等通过化学气相沉积(CVD)、溅射等形成填充源极接触孔CH1、漏极接触孔CH2和金属层接触孔CH3的导电层，并且可以图案化导电层以基本上同时形成源电极181、漏电极182和连接图案183。
在下文中，将参照图14描述根据实施例的显示装置。
根据实施例的显示装置可以包括根据上述实施例的晶体管基底中的一个。
图14是示出根据实施例的显示装置的剖视图。
参照图14，显示装置可以包括基底110、晶体管TR和有机发光二极管OLED。
根据实施例的显示装置可以包括图1中示出的晶体管基底。然而，在本实施例中，显示装置可以包括图11中示出的晶体管基底。
覆盖晶体管TR的钝化层210可以设置在晶体管TR上。第一电极220可以设置在钝化层210上。第一电极220可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)等的透明导电材料或者诸如锂(Li)、钙(Ca)、氟化锂/钙(LiF/Ca)、氟化锂/铝(LiF/Al)、铝(Al)、银(Ag)、镁(Mg)、金(Au)等的反射金属。第一电极220可以连接到晶体管TR的源电极181，并且可以用作有机发光二极管OLED的阳极。
像素限定层230可以设置在钝化层210和第一电极220的边缘上。像素限定层230可以具有与第一电极220叠置的开口。像素限定层230可以包括聚丙烯酸酯类树脂或聚酰亚胺类树脂、二氧化硅基无机材料等。
发射层240可以设置在像素限定层230的开口中。发射层240可以包括有机材料。第二电极250可以设置在像素限定层230和发射层240上。第二电极250可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)等的透明导电材料或者诸如锂(Li)、钙(Ca)、氟化锂/钙(LiF/Ca)、氟化锂/铝(LiF/Al)、铝(Al)、银(Ag)、镁(Mg)、金(Au)等的反射金属。第二电极250可以用作有机发光二极管OLED的阴极。第一电极220、发射层240和第二电极250可以形成有机发光二极管OLED。
根据实施例的晶体管基底可以应用到包括在诸如计算机、笔记本计算机、移动电话、智能电话、智能平板电脑、PMP、PDA、MP3播放器等的各种电子装置中的显示装置。
尽管已经参照附图描述了根据示例性实施例的晶体管基底、制造晶体管基底的方法和显示装置，但是示出的实施例是示例，并且在不背离本公开中描述的技术精神的情况下，可以由具有相关技术领域的普通知识的人员修改和改变。

Claims (10)

1.一种晶体管基底，所述晶体管基底包括：
基底；
有源图案，形成在所述基底上，所述有源图案包括包含锡的氧化物半导体，并且所述有源图案包括源区、漏区和形成在所述源区与所述漏区之间的沟道区；
源极保护图案，形成在所述源区上；
漏极保护图案，形成在所述漏区上；
栅电极，与所述沟道区的至少一部分叠置；
绝缘夹层，覆盖所述源极保护图案和所述漏极保护图案；
源电极，形成在所述绝缘夹层上，所述源电极通过形成在所述绝缘夹层中的源极接触孔与所述源极保护图案接触；以及
漏电极，形成在所述绝缘夹层上，所述漏电极通过形成在所述绝缘夹层中的漏极接触孔与所述漏极保护图案接触。
2.根据权利要求1所述的晶体管基底，其中，所述源极保护图案和所述漏极保护图案中的每个包括不包含锡的氧化物半导体。
3.根据权利要求1所述的晶体管基底，其中，所述源极保护图案的宽度和所述漏极保护图案的宽度分别大于所述源极接触孔的宽度和所述漏极接触孔的宽度。
4.根据权利要求1所述的晶体管基底，其中，所述源极保护图案的宽度和所述漏极保护图案的宽度分别小于所述源区的宽度和所述漏区的宽度。
5.根据权利要求1所述的晶体管基底，其中，所述源电极和所述漏电极分别不与所述源区和所述漏区接触。
6.根据权利要求1所述的晶体管基底，所述晶体管基底还包括：
缓冲层，形成在所述基底和所述有源图案之间；以及
金属层，形成在所述基底和所述缓冲层之间，所述金属层与所述沟道区的至少一部分叠置。
7.根据权利要求6所述的晶体管基底，所述晶体管基底还包括：
连接图案，形成在所述绝缘夹层上，所述连接图案通过形成在所述缓冲层和所述绝缘夹层中的金属层接触孔与所述金属层接触。
8.一种制造晶体管基底的方法，所述方法包括：
在基底上形成有源图案，所述有源图案包括包含锡的氧化物半导体；
在所述有源图案的相对端上形成源极保护图案和漏极保护图案；
在所述有源图案的中心部分上形成栅电极；
形成覆盖所述源极保护图案和所述漏极保护图案的绝缘夹层；
在所述绝缘夹层中形成分别暴露所述源极保护图案的上表面的至少一部分和所述漏极保护图案的上表面的至少一部分的源极接触孔和漏极接触孔；以及
通过分别填充所述源极接触孔和所述漏极接触孔在所述绝缘夹层上形成源电极和漏电极，
其中，形成所述有源图案以及形成所述源极保护图案和所述漏极保护图案的步骤包括：
在所述基底上形成氧化物半导体层，所述氧化物半导体层包括包含锡的第一氧化物半导体层和形成在所述第一氧化物半导体层上的且不包含锡的第二氧化物半导体层；
使用第一蚀刻剂蚀刻所述氧化物半导体层的第一部分以形成所述有源图案；以及
使用第二蚀刻剂蚀刻所述第二氧化物半导体层的第二部分以形成所述源极保护图案和所述漏极保护图案。
9.根据权利要求8所述的方法，其中，形成所述有源图案以及形成所述源极保护图案和所述漏极保护图案的步骤还包括：
在形成所述氧化物半导体层之后并且在蚀刻所述氧化物半导体层的所述第一部分之前，在所述氧化物半导体层上形成暴露所述氧化物半导体层的所述第一部分的光致抗蚀剂图案；
在蚀刻所述氧化物半导体层的所述第一部分之后并且在蚀刻所述第二氧化物半导体层的所述第二部分之前，使所述光致抗蚀剂图案灰化，以暴露所述第二氧化物半导体层的所述第二部分；以及
在蚀刻所述第二氧化物半导体层的所述第二部分之后剥离所述光致抗蚀剂图案。
10.一种显示装置，所述显示装置包括：
基底；
有源图案，形成在所述基底上，所述有源图案包括包含锡的氧化物半导体，并且所述有源图案包括源区、漏区和形成在所述源区与所述漏区之间的沟道区；
源极保护图案，形成在所述源区上；
漏极保护图案，形成在所述漏区上；
栅电极，与所述沟道区的至少一部分叠置；
绝缘夹层，覆盖所述源极保护图案和所述漏极保护图案；
源电极，形成在所述绝缘夹层上，所述源电极通过形成在所述绝缘夹层中的源极接触孔与所述源极保护图案接触；
漏电极，形成在所述绝缘夹层上，所述漏电极通过形成在所述绝缘夹层中的漏极接触孔与所述漏极保护图案接触；
第一电极，电连接到所述源电极或所述漏电极；
第二电极，与所述第一电极相对地形成；以及
发射层，形成在所述第一电极和所述第二电极之间。
CN201910879068.4A 2018-09-20 2019-09-18 晶体管基底及制造其的方法和包括其的显示装置 Pending CN110931566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180113295A KR20200034083A (ko) 2018-09-20 2018-09-20 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR10-2018-0113295 2018-09-20

Publications (1)

Publication Number Publication Date
CN110931566A true CN110931566A (zh) 2020-03-27

Family

ID=69848694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910879068.4A Pending CN110931566A (zh) 2018-09-20 2019-09-18 晶体管基底及制造其的方法和包括其的显示装置

Country Status (3)

Country Link
US (1) US20200098924A1 (zh)
KR (1) KR20200034083A (zh)
CN (1) CN110931566A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871483A (zh) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 薄膜晶体管、显示基板及显示装置
WO2024093171A1 (zh) * 2022-10-31 2024-05-10 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210123719A (ko) * 2020-04-03 2021-10-14 삼성전자주식회사 디스플레이 모듈 및 그의 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20110049523A1 (en) * 2009-08-25 2011-03-03 Jong-Hyun Choi Organic light emitting diode display and method of manufacturing the same
US20120175609A1 (en) * 2011-01-12 2012-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103258827A (zh) * 2013-04-28 2013-08-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US20130221358A1 (en) * 2012-02-28 2013-08-29 Sony Corporation Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus
CN103579227A (zh) * 2012-08-10 2014-02-12 三星显示有限公司 薄膜晶体管基板及其制造方法
US20150097179A1 (en) * 2013-10-08 2015-04-09 Samsung Display Co., Ltd. Display substrate and method of manufacturing a display substrate
CN106935655A (zh) * 2015-12-31 2017-07-07 乐金显示有限公司 薄膜晶体管、包括该薄膜晶体管的显示器及其制造方法
CN107910302A (zh) * 2017-12-15 2018-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004151546A (ja) * 2002-10-31 2004-05-27 Sharp Corp アクティブマトリクス基板および表示装置
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR101642384B1 (ko) * 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
MY180559A (en) * 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
US10861978B2 (en) * 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
KR20150028449A (ko) * 2013-09-06 2015-03-16 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR102529174B1 (ko) * 2013-12-27 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102188690B1 (ko) * 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
JP6545976B2 (ja) * 2014-03-07 2019-07-17 株式会社半導体エネルギー研究所 半導体装置
DE112014006711B4 (de) * 2014-05-30 2021-01-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür und elektronische Vorrichtung
JP6417125B2 (ja) * 2014-06-25 2018-10-31 株式会社ジャパンディスプレイ 半導体装置
CN104538399B (zh) * 2014-10-31 2017-10-03 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
KR102656371B1 (ko) * 2018-04-04 2024-04-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20110049523A1 (en) * 2009-08-25 2011-03-03 Jong-Hyun Choi Organic light emitting diode display and method of manufacturing the same
US20120175609A1 (en) * 2011-01-12 2012-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130221358A1 (en) * 2012-02-28 2013-08-29 Sony Corporation Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus
CN103295909A (zh) * 2012-02-28 2013-09-11 索尼公司 晶体管及其制造方法、半导体单元及其制造方法、显示器
CN103579227A (zh) * 2012-08-10 2014-02-12 三星显示有限公司 薄膜晶体管基板及其制造方法
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103258827A (zh) * 2013-04-28 2013-08-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20150097179A1 (en) * 2013-10-08 2015-04-09 Samsung Display Co., Ltd. Display substrate and method of manufacturing a display substrate
CN106935655A (zh) * 2015-12-31 2017-07-07 乐金显示有限公司 薄膜晶体管、包括该薄膜晶体管的显示器及其制造方法
CN107910302A (zh) * 2017-12-15 2018-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871483A (zh) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 薄膜晶体管、显示基板及显示装置
WO2022001468A1 (zh) * 2020-06-30 2022-01-06 京东方科技集团股份有限公司 薄膜晶体管、显示基板及显示装置
CN113871483B (zh) * 2020-06-30 2024-04-16 京东方科技集团股份有限公司 薄膜晶体管、显示基板及显示装置
WO2024093171A1 (zh) * 2022-10-31 2024-05-10 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置

Also Published As

Publication number Publication date
US20200098924A1 (en) 2020-03-26
KR20200034083A (ko) 2020-03-31

Similar Documents

Publication Publication Date Title
US11296074B2 (en) Electrostatic protection circuit and manufacturing method thereof, array substrate and display apparatus
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
US11817462B2 (en) Thin film transistor, array substrate, and method for fabricating array substrate
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
US9437627B2 (en) Thin film transistor and manufacturing method thereof
US10964790B1 (en) TFT substrate and manufacturing method thereof
TWI427784B (zh) 畫素結構的製造方法及有機發光元件的製造方法
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
KR102661283B1 (ko) 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
US11374031B2 (en) Electrostatic protection circuit and manufacturing method thereof, array substrate and display apparatus
CN110931566A (zh) 晶体管基底及制造其的方法和包括其的显示装置
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
KR102477608B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
TW201308606A (zh) 薄膜電晶體、畫素結構及其製造方法
US11515341B2 (en) Array substrate, manufacturing method thereof, and display device
KR102232539B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
CN101950733B (zh) 像素结构的制造方法及有机发光元件的制造方法
TWI549265B (zh) 畫素結構及其製造方法
CN111627933B (zh) 主动元件基板及其制造方法
WO2011105343A1 (ja) 半導体装置およびその製造方法ならびに表示装置
CN110998811B (zh) 一种薄膜晶体管及其制造方法与薄膜晶体管阵列
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
US11889721B2 (en) Display substrate, manufacturing method thereof and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination