JP2005235858A5 - - Google Patents

Claims (25)

1. 半導体基板上に絶縁層を介して形成されたパッド電極を被覆するように前記半導体基板の表面側に接着された支持体と、前記半導体基板の裏面から前記パッド電極の表面に到達するように形成されたビアホ−ルとを有する半導体装置において、前記半導体基板の裏面に近い部分のビアホ−ルの開口径よりも前記パッド電極の表面に近い部分のビアホ−ルの開口径が広いことを特徴とする半導体装置。
2. 前記ビアホ−ルの側壁に絶縁層もしくは金属層が形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記ビアホール内に中空部分を有して金属層が形成されていることを特徴とする請求項１、２のいずれか１項に記載の半導体装置。
4. 前記金属層は前記パッド電極の表面に接触し、前記半導体基板の裏面に延在していることを特徴とする請求項３に記載の半導体装置。
5. 前記半導体基板の裏面に延在した金属層上に導電端子が形成されていることを特徴とする請求項４に記載の半導体装置。
6. 前記金属層は開口部が広いビアホール部分の側壁に接触していることを特徴とする請求項３に記載の半導体装置。
7. 前記ビアホール内の金属層の部分と前記半導体基板の裏面の金属層の部分が同一の製造工程で形成されたことを特徴とする請求項４に記載の半導体装置。
8. 表面と裏面を有し、表面と裏面を接続するビアホールを備えた半導体基板と、
   前記ビアホールを被覆して前記半導体基板の表面に形成されたパッド電極と、
   前記パッド電極を被覆して配置された支持体と、
   前記ビアホールの側壁に形成された絶縁膜と、
   前記ビアホール内の絶縁膜上に形成された金属層と、を備え、
   前記ビアホールは前記半導体基板の表面から延びた第１の部分と前記半導体基板の裏面から延びた第２の部分を備え、第１の部分は第２の部分の側壁面より曲がって後退していることを特徴とする半導体装置。
9. 前記絶縁膜は前記ビアホールの第１の部分の側壁に沿って曲がっていることを特徴とする請求項８に記載の半導体装置。
10. 前記金属層は前記絶縁膜に沿って曲がっていることを特徴とする請求項９に記載の半導体装置。
11. 前記第１の部分の側壁は、前記ビアホール内の金属層と前記半導体基板との接合性を向上させるために曲がっていることを特徴とする請求項８に記載の半導体装置。
12. 前記第１の部分の側壁は、前記金属層の応力を緩和するために曲がっていることを特徴とする請求項８に記載の半導体装置。
13. 半導体基板上に絶縁層を介して形成されたパッド電極と、前記半導体基板の裏面から前記パッド電極の表面に到達するように形成されたビアホ−ルとを有する半導体装置において、前記半導体基板の裏面に近い部分のビアホ−ルの開口径よりも前記パッド電極の表面に近い部分のビアホ−ルの開口径が広いことを特徴とする半導体装置。
14. 表面と裏面を有し、表面と裏面を接続するビアホールを備えた半導体基板と、
    前記ビアホールを被覆して前記半導体基板の表面に形成されたパッド電極と、
    前記ビアホールの側壁に形成された絶縁膜と、
    前記ビアホール内の絶縁膜上に形成された金属層と、を備え、
    前記ビアホールは前記半導体基板の表面から延びた第１の部分と前記半導体基板の裏面から延びた第２の部分を備え、第１の部分は第２の部分の側壁面より曲がって後退していることを特徴とする半導体装置。
15. 第１の面と第の２面を有し、第１の面と第２の面を接続するビアホールを備えたシリコン基板と、
    前記ビアホールを被覆して前記半導体基板の表面に形成されたパッド電極と、
    前記第１の面上に形成され、シリコンではない材料からなる層と、を備え、
    前記ビアホールは第２の面よりも第１の面に近接して、後退部分を有することを特徴とする半導体装置。
16. 前記ビアホール内に配置された絶縁層または金属層を備えることを特徴とする請求項１５に記載の半導体装置。
17. 前記ビアホール内に中空部分を有して金属層が形成されていることを特徴とする請求項１３、１４、１５、１６のいずれか１項に記載の半導体装置。
18. 半導体基板の表面に絶縁層を介して形成されたパッド電極を被覆するように前記半導体基板の表面側に支持体を接着する工程と、前記半導体基板の裏面から前記パッド電極の表面に到達するようにビアホ−ルを形成する工程とを有する半導体装置の製造方法において、
    前記ビアホ−ルを形成する工程は、前記半導体基板に対して前記絶縁層が露出しない位置まで第１の開口を形成する工程と、前記半導体基板に対して前記第１の開口の開口径よりも広い開口径を有する第２の開口を前記絶縁層が露出する位置まで形成する工程を含むことを特徴とする半導体装置の製造方法。
19. 前記ビアホ−ルを形成する工程は、前記第２の開口から露出した前記絶縁層をエッチングして前記パッド電極を露出させる工程を含むことを特徴とする請求項１８に記載の半導体装置の製造方法。
20. 前記ビアホ−ルの側壁に絶縁層を形成する工程と、前記絶縁層上に金属層を形成する工程とを具備することを特徴とする請求項１８または１９に記載の半導体装置の製造方法。
21. 前記ビアホ−ルの側壁に絶縁層を形成する工程は、ビアホ−ルを含む半導体基板上に絶縁層を形成した後に、前記半導体基板上に形成したレジスト層をマスクにして前記パッド電極上の絶縁層を除去する工程であることを特徴とする請求項２０に記載の半導体装置の製造方法。
22. 前記パッド電極上の絶縁層を除去する工程は、前記レジスト層をマスクとして用いないエッチング工程であることを特徴とする請求項２１に記載の半導体装置の製造方法。
23. 前記金属層に接続される導電端子を形成する工程を具備することを特徴とする請求項２０に記載の半導体装置の製造方法。
24. 前記金属層を形成する工程は、前記金属層をビアホール内に中空部分を有して形成する工程であることを特徴とする請求項２０に記載の半導体装置の製造方法。
25. 前記半導体基板を複数の半導体チツプに分割する工程を具備することを特徴とする請求項１８、１９、２０、２１、２２、２３、２４のいずれか１項に記載の半導体装置の製造方法。