JP5438980B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5438980B2 JP5438980B2 JP2009012586A JP2009012586A JP5438980B2 JP 5438980 B2 JP5438980 B2 JP 5438980B2 JP 2009012586 A JP2009012586 A JP 2009012586A JP 2009012586 A JP2009012586 A JP 2009012586A JP 5438980 B2 JP5438980 B2 JP 5438980B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- forming
- active
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 70
- 229910021332 silicide Inorganic materials 0.000 claims description 44
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 67
- 230000008569 process Effects 0.000 description 26
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 238000005530 etching Methods 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 11
- 238000007747 plating Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000004020 conductor Substances 0.000 description 7
- 239000006059 cover glass Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置に関し、特に貫通電極構造を有するＷ−ＣＳＰ型半導体装置に関する。
近年のカメラ付き携帯電話やデジタルカメラに代表される情報機器は、小型化、高密度、高機能化が著しく進展している。これらの機器に搭載されるＣＣＤセンサやＣＭＯＳセンサ等の撮像素子の小型化を達成する技術としてチップサイズと同一のパッケージを実現するウエハレベルチップサイズパッケージ（以下Ｗ−ＣＳＰと称する）が知られている。Ｗ−ＣＳＰはウエハ状態で全ての組立工程を完了させる新しいコンセプトのパッケージである。
Ｗ−ＣＳＰ構造のイメージセンサでは、信頼性向上および装置の小型化を図ることが可能となることから、貫通電極構造が採用されている。通常、半導体デバイスが外部と信号をやりとりするための電極は半導体素子の形成面と同じ面に形成される。これに対して、貫通電極では微細加工技術によってチップの裏面側からチップの厚み方向に貫通孔を形成し、この貫通孔の内部に導体配線を形成し、これを表面電極と繋げることによって通常は使用しないチップの裏面からも信号がやり取りできるようにしている。また、貫通電極技術を用いて複数のチップを積層し、チップの厚み方向に信号伝達経路を形成することにより、従来のワイヤー配線と比較して配線距離が短縮され、高速化および高信頼性化を図るとともに実装密度を飛躍的に向上させることも可能となる。
特許文献１および２には貫通電極を有するＣＳＰの構造が示されており、特許文献３にはＣＭＯＳイメージセンサの構造が示されている。
例えばＣＭＯＳセンサは、フォトダイオードに蓄積した電荷をそれぞれの画素で電圧に変換し増幅した後に読み出す撮像素子であり、単位セル内にフォトダイオードおよびセルアンプ等を備えている。ＣＭＯＳセンサは、これらの構成部分を含む複数の能動素子により構成され、各能動素子間の絶縁分離には、ＳＴＩ（shallow trench isolation）が用いられている。ここで、半導体基板上にトランジスタやダイオード等の能動素子を形成する領域をアクティブ領域という。一方、アクティブ領域以外の領域をフィールド領域という。つまり、ＳＴＩ等の素子分離領域はフィールド領域に属することとなる。ところで、半導体基板上にＳＴＩを形成する工程では、ＣＭＰ（Chemical Mechanical Polishing）平坦化が行われるが、ＳＴＩ領域の面積が広くなると研磨の際のストッパーとして設けられる窒化膜とＳＴＩを構成する酸化膜との研磨レートの差によってＳＴＩの中央部が皿状に凹むディッシングが発生する。ディッシングが発生すると基板上の平坦性が損なわれるためその後の工程が困難となる。かかるディッシングを防止する手法としてディッシングの発生部位であるフィールド領域内に複数の島状のダミー部を有するダミーパターンを形成することが行われている。このダミーパターンは、ＳＴＩ領域内にシリコン基板の基材を島状に残すことにより形成されることからダミーアクティブと称される。フィールド領域（ＳＴＩ領域）内に均一にダミーアクティブを形成することによって、ＣＭＰ工程において前記研磨レートの差が緩和されるためディッシングを防止することができる。
一方、トランジスタのゲート配線の抵抗およびソース・ドレイン拡散層の抵抗を下げる技術としてサリサイド技術が知られている。サリサイド技術は、ソース・ドレイン拡散層およびゲートポリシリコン層の双方に、高融点金属の化合物層（シリサイド層）を同時形成することにより、抵抗成分による遅延を低減し、高速動作を実現するというものである。シリサイド層を形成するためのメタル材は、生産性の観点から通常ウエハ全面に形成されるため、シリサイド層は、能動素子を有するアクティブ領域のみならず、能動素子が形成されていないフィールド領域内のダミーアクティブ上にも形成されることとなる。
ここで、Ｗ−ＣＳＰ構造のイメージセンサでは、センサチップ中央にセンサ素子群が形成されたセンサ領域が配置され、センサ領域の外側にフィールド領域が配置される。そして、このセンサ領域の外側のフィールド領域に貫通電極が形成されるのが一般的な構成であるが、フィールド領域には、上記の如くディッシングを防止するためにダミーアクティブが形成されている。すなわち、サリサイド技術を適用したＷ−ＣＳＰ型のイメージセンサの製造工程では、ダミーアクティブ上に形成されたシリサイド層を貫通する貫通孔がドライエッチング法によって形成される。しかしながら、このドライエッチング工程において、貫通孔とシリサイド層とが交差すると、貫通孔の側壁にノッチ（貫通孔の外側に広がる窪み）が生じることが本発明者らによって明らかとなった。以下このノッチの発生状況について詳述する。
図１は、貫通電極形成部における半導体基板の表面構造を示す平面図である。図中の破線は、この平面と交差する貫通電極（貫通孔）の外縁を示している。略円筒形状をなす貫通孔２１は、ＣＭＯＳセンサ等の能動素子が形成されていないフィールド領域１００内に形成される。フィールド領域１００内にはＳｉＯ2膜からなるＳＴＩ層１１０が延在し、ディッシング防止のために複数の島状のダミーアクティブ２００ａがＳｉＯ2膜上に均一に配置されている。サリサイド技術を適用した半導体装置においては、図示しないアクティブ領域内の能動素子上にシリサイド膜を形成する際にダミーアクティブ２００ａ上にもシリサイド膜が形成される。貫通孔２１は、表面にシリサイド膜を有する複数のダミーアクティブ２００ａが配列しているフィールド領域１００を貫通するように形成される。ダミーアクティブ２００ａの寸法および配列間隔が貫通孔２１の大きさと比較して小さいと、貫通孔２１の外縁がダミーアクティブ２００ａと交差することとなる。
図２は、図１における２−２線断面図である。半導体基板１０の上には層間絶縁膜１２が形成され、層間絶縁膜１２内には、センサ部に電気的に接続された電極パッド１３が形成されている。貫通孔２１は、半導体基板裏面から電極パッド１３に向けてドライエッチングにより形成される。このドライエッチング工程において、貫通孔の外縁がシリサイド膜２１０が形成されたダミーアクティブ２００ａと交差すると半導体基板１０と層間絶縁膜１２との界面近傍の深さ位置において貫通孔２１の側壁が窪むノッチ３００が発生することが明らかとなった。図１ではノッチの発生部位を斜線で示している。同図に示すように、ノッチ３００は貫通孔２１の外縁がダミーアクティブ２００ａと交差している箇所に限って発生していることが理解できる。
貫通電極を形成する工程においては、貫通孔２１を形成した後、貫通孔内壁にバリアメタル、めっきシード膜およびめっき膜を順次成膜する処理が行われる。めっき膜としてはＣｕが用いられるのが一般的であるが、Ｃｕはシリコンデバイスにおける金属汚染の代表的な材料であり、比較的低温でシリコン基板や層間絶縁膜へ拡散し、接合リークや層間絶縁膜の絶縁破壊といったデバイスの性能および信頼性の低下を招くといった不具合が生じるおそれがある。このため、半導体基板と貫通電極の導体配線を構成するＣｕ膜との間にはＣｕのシリコン基板中への拡散を防止するためにＴｉやＴｉ／Ｎｉ等からなるバリアメタルを形成する。
しかしながら、貫通孔の側壁にノッチが発生していると、ノッチ発生部に十分なバリアメタルを形成することが困難となり、ノッチ発生部においてバリアメタルが欠落してしまうおそれがある。すると、このバリアメタルが欠落した部分においてＣｕの半導体基板中への拡散が生じ、デバイスの性能や信頼性に深刻な影響を及ぼす原因となっていた。
本発明は上記した点に鑑みてなされたものであり、ダミーアクティブを有するフィールド領域を貫通する貫通電極を含み、且つサリサイド技術が適用された半導体装置において、貫通電極を構成する貫通孔の側壁におけるノッチの発生を防止することができる半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、複数の能動素子を含む第１領域と能動素子を有しない第２領域とを有するシリコン基板と、前記能動素子のいずれかに電気的に接続された少なくとも１つの電極パッドと、前記シリコン基板の裏面から前記第２領域を経由して前記電極パッドに電気的に接続された少なくとも１つの貫通電極と、を含む半導体装置の製造方法であって、前記シリコン基板に絶縁体層を部分的に形成して前記第１領域において前記能動素子間を絶縁分離する素子分離層を形成するとともに、前記第２領域において前記絶縁体層内に前記シリコン基板の基材が露出したダミー部を形成する工程と、前記第１領域に前記能動素子を形成する工程と、少なくとも前記貫通電極と交差する位置において前記ダミー部にシリサイド層が形成されないように前記能動素子にシリサイド層を形成する工程と、前記半導体基板を裏面側から前記第２領域を経由して前記電極パッドに達する貫通孔を反応性イオンエッチングにより形成する工程と、前記貫通孔の内壁に導電膜を形成して前記電極パッドに電気的に接続された前記貫通電極を形成する工程と、を含むことを特徴としている。
本発明の半導体装置の製造方法によれば、少なくとも貫通電極が通過するフィールド領域には、サリサイドブロックが施され、センサ領域における能動素子上にのみ選択的にシリサイド膜を形成することとしたので、貫通電極を構成する貫通孔を形成するためのドライエッチング工程において、エッチングイオンのチャージおよびこれに起因するエッチングイオンの軌道の湾曲を回避することができるので、貫通孔の側壁にノッチが発生するのを防止することができる。従って、貫通孔の側壁に欠落部分を生じることなくバリアメタルを形成することができ、めっき膜を構成するＣｕ等の汚染物質の半導体基板中への拡散を確実に防止することができる。
本発明の実施例について説明する前に貫通孔の側壁にノッチが発生する推定メカニズムについて図３を参照しつつ説明する。
Ｗ−ＣＳＰ型半導体装置においては、通常、半導体基板１０の表面にトランジスタ等の素子を形成し、サリサイド工程を実施した後に貫通電極が形成される。貫通電極形成工程においては、反応性イオンエッチング（ＲＩＥ）により半導体基板１０の裏面（素子形成面とは反対側の面）から、エッチングが行われ、半導体基板１０に貫通孔２１が形成される。このエッチング工程において、貫通孔２１がダミーアクティブ上に形成されたシリサイド層２１０に到達すると、シリサイド層２１０にエッチングイオンのチャージが起る。すると、入射したエッチングイオンにはシリサイド層２１０のチャージ電荷によって静電気力が作用して、エッチングイオンの軌道は貫通孔２１の側壁に向かう方向に湾曲する。これにより、貫通孔２１の側壁部にエッチングイオンが衝突するため、この部分にノッチ３００が形成されるものと本発明者らは推定している。
従って、貫通孔の側壁におけるノッチの発生を防止するためには、少なくとも貫通孔の外縁がよぎる部分の近傍にはエッチングイオンの軌道を変化せしめる要因となるシリサイド層を設けないこと、すなわち、シリサイド層を選択的に形成することが必要となる。以下に示す本発明の実施例においては、サリサイド技術を適用した半導体装置において、シリサイド膜を選択的に形成するようにしたものである。以下本発明の実施例について図面を参照しつつ説明する。
図４は、本発明の実施例であるイメージセンサの構成を示す断面図である。シリコン単結晶等からなる半導体基板１０は、イメージセンサの本体を構成し、その表面の中央部にはセンサ回路を構成するＣＭＯＳセンサ等を含む複数の撮像素子３０が形成されている。半導体基板１０の受光面には外部に設けられるレンズ等の光学系によって撮像対象から発せられた光が結像されるようになっている。撮像素子３０は受光した光の強度に応じた光電変換信号を検知出力信号として出力する。そして、各撮像素子の位置と検知出力信号から画像データが生成される。
半導体基板１０の表面にはＳｉＯ2等からなる層間絶縁膜１２が形成され、層間絶縁膜１２の内部には撮像素子３０に電気的に接続された多層構造を有する導体配線１４が形成されている。また、層間絶縁膜１２の内部には、導体配線１４に電気的に接続された電極パッド１３が設けられている。層間絶縁膜１２の表面には、受光した光を三原色に色分解を行うためのカラーフィルタ１５が設けられている。層間絶縁膜１２の上には接着シート１６を介してカバーガラス１７が貼り付けられている。
半導体基板１０には、その裏面から層間絶縁膜１２内部の電極パッド１３に達する貫通電極２０が設けられている。貫通電極２０は、貫通孔の形成後、貫通孔の側壁および底面に例えばＴｉ又はＴｉ/Ｎｉ等からなるバリアメタル２２とＣｕ等からなるめっきシード膜２３と、Ｃｕ等からなるめっき膜２４とを順次成膜することにより形成される。貫通電極２０を構成するこれらの導電膜は貫通孔の底面において電極パッド１３に接続されるとともに、半導体基板１０の裏面に延在している裏面配線２５に接続されている。貫通電極２０の導体膜および裏面配線２５と半導体基板１０との間の絶縁性は、貫通孔の側壁および半導体基板１０の裏面に沿って形成されたＳｉＯ2等からなる絶縁膜１８によって確保されている。半導体基板１０の裏面には貫通電極２０の貫通孔を埋め込むようにソルダーレジスト４０が形成されている。ソルダーレジスト４０には開口部が形成され、この開口部において裏面配線２５の一部をなす裏面電極パッドが設けられている。この裏面電極パッドには半田バンプ４１が設けられ、これにより貫通電極２０および裏面配線２５を介して電極パッド１３と電気的に接続された外部接続端子が構成される。このように、本実施例のイメージセンサのパッケージは、半導体基板１０と同一サイズであるＷ−ＣＳＰとしての構成を有する。
図５は、本実施例のイメージセンサを半導体基板１０の裏面側から眺めた平面図である。複数の貫通電極２０は半導体基板１０の外縁に沿って形成されている。半田バンプ４１は、半導体基板１０の裏面上に格子状に配列され、それぞれ対応する貫通電極２０と裏面配線２５を介して電気的に接続されている。半導体基板１０の中央に位置している図中破線で囲まれたセンサ領域Ａは、半導体基板上においてＣＭＯＳセンサ等の能動素子群が形成されている領域である。貫通電極２０の各々は、このセンサ領域Ａの外側のフィールド領域Ｂに形成されている。
図６は、貫通電極形成部における半導体基板１０の表面構造を示す平面図である。図中の破線は、この平面をよぎる貫通電極（貫通孔２１）の外縁を示している。略円筒形状をなす貫通電極２０を構成する貫通孔２１は、センサ領域Ａの外側のフィールド領域１００内に形成される。フィールド領域１００には、ＳｉＯ2等からなるＳＴＩ層１１０が延在している。このＳＴＩ層１１０は比較的大きな面積を有しているため、ＳＴＩ層１１０を形成する際に行われるＣＭＰ工程においてディッシングが発生することが懸念される。このディッシングを防止するためにフィールド領域１００内にはダミーパターンが形成されている。ダミーパターンはＳＴＩ層１１０内に設けられた複数の島状のダミーアクティブ２００により構成される。ダミーアクティブ２００はＳＴＩ層１１０を構成するＳｉＯ2膜内に部分的に半導体基板１０の基材を露出させることによって形成される。
図７は、本実施例に係るイメージセンサの部分的な断面構造を示したものであり、図の左側はセンサ領域Ａ内に設けられたＭＯＳＦＥＴの断面、図の右側は貫通電極が形成される前のフィールド領域Ｂの断面を示したものである。センサ領域Ａ内においては、サリサイド技術の適用によりセンサ回路を構成するＭＯＳＦＥＴのゲート電極１３０およびドレイン・ソース拡散層１５０の表面にシリサイド層１９０が形成されている。一方、貫通電極形成領域内のダミーアクティブ２００上にはシリサイド層は形成されていない。すなわち、本実施例に係るイメージセンサにおいてはシリサイド層は、半導体基板の全面に亘って形成されるのではなく、センサ領域Ａ内のアクティブ領域にのみ形成される。このように、貫通電極が形成されるフィールド領域内のダミーアクティブ２００上のシリサイド層を排除することにより、貫通孔のエッチング工程において貫通孔とシリサイド層とが交差することがなくなり、エッチングイオンの軌道が曲がることはなくなるので、貫通孔の側壁にノッチが発生するのを防止することが可能となる。
次に、上記した如き構造を有する本実施例に係るイメージセンサの製造方法について図８および図９を参照しつつ説明する。図８（ａ）〜（ｄ）および図９（ｅ）〜（ｇ）は、本実施例に係るイメージセンサの製造工程におけるプロセスステップ毎の断面図であり、サリサイド工程までのプロセスが示されている。各図の左側はセンサ領域Ａ内のＭＯＳＦＥＴ形成部（アクティブ領域）を含む断面、右側はフィールド領域Ｂ内の貫通電極形成部を含む断面を示している。
はじめに、シリコン単結晶等からなる半導体基板１０にＳＴＩ層１１０を形成する。ＳＴＩ層１１０は、センサ領域Ａ内およびこれを囲むフィールド領域Ｂにそれぞれ形成される。ＳＴＩ層１１０は、センサ領域Ａにおいては、互いに隣接する能動素子間を絶縁分離する素子分離層として機能する。貫通電極形成領域においては、フィールド領域Ｂ内に島状のダミーアクティブ２００が点在するようにＳＴＩ層１１０が形成される。つまり、フィールド領域Ｂ内においては、ＳＴＩ層１１０が形成されない半導体基板１０の基材が露出した部分がダミーアクティブ２００となる。ＳＴＩ層１１０は、以下のプロセスにより形成される。まず、半導体基板１０にＳｉＯ2膜（図示せず）を形成し、この上にＳｉ3Ｎ4（図示せず）を積層し、これらの膜にパターニングを施し、ＳＴＩ層形成部以外の部分をマスキングするマスクを形成する。続いて、このマスクを介して半導体基板１０にドライエッチング法によりＳＴＩ層形成部にトレンチ（図示せず）を形成する。次に、ＣＶＤ法によりこのトレンチを埋めるように半導体基板１０上にＳｉＯ2膜を堆積させる。次に、トレンチ以外の部分のＳｉＯ2膜をＣＭＰ法により除去し、半導体基板１０表面を平坦化させる。このとき、Ｓｉ3Ｎ4膜は、ＳｉＯ2膜よりも研磨速度が遅いためストッパとして作用し、半導体基板１０の表面をダメージから保護する役割を担う。尚、センサ領域Ａとフィールド領域Ｂにそれぞれ形成されるＳＴＩ層１１０の幅および形成ピッチ等は互いに異なっていてもよい（図８（ａ））。
次に、センサ領域Ａ内においてセンサ回路を構成する能動素子としてＭＯＳＦＥＴ等を形成する。ＭＯＳＦＥＴは、既存プロセスを用いて形成することができ、ＳｉＯ2等からなるゲート酸化膜１２０、ポリシリコンから成るゲート電極１３０、ＳｉＯ2等からなるサイドウォール１４０を順次形成した後、半導体基板１０の表面に例えばリンをイオン注入してｎ型のドレイン・ソース拡散層１５０を形成する。尚、フィールド領域Ｂのダミーアクティブ２００上には、能動素子を形成しない（図８（ｂ））。
次に、例えばＳｉＨ4およびＯ2を反応ガスとして用いたＣＶＤ法により、センサ領域Ａおよびフィールド領域Ｂを含む半導体基板全面にＳｉＯ2膜（シリコン酸化膜）１６０を堆積させる（図８（ｃ））。続いて、フィールド領域Ｂ上にのみレジストマスク１７０を形成する（図８（ｄ））。次に、レジストマスク１７０を介してＣＦ4、Ａｒ、Ｏ2の混合ガスを用いたプラズマエッチングを行い、センサ領域Ａ上に形成されたＳｉＯ2膜１６０のみを除去し、フィールド領域Ｂ上のＳｉＯ2膜１６０を残す（図９（ｅ））。このフィールド領域Ｂ上にのみ形成されたＳｉＯ2膜１６０により、サリサイドブロックが構成される。サリサイドブロックとは、後のサリサイド工程においてシリサイド膜の形成を選択的に行うべく、シリサイド化しない部位に対して行われるシリサイド化防止手段をいう。
貫通電極が形成されるべきフィールド領域Ｂ上にシリサイドブロックを形成した後、サリサイド工程が実施される。サリサイド工程では、まず、スパッタ法等によりセンサ領域Ａおよびフィールド領域Ｂを含む半導体基板全面にＣｏ、ＴｉＮ、Ｎｉを順次堆積させメタル層１８０を形成する（図９（ｆ））。その後、比較的低温（例えば５００℃）のアニール処理を行って、ＭＯＳＦＥＴのゲート電極１３０およびドレイン・ソース拡散層１５０のＳｉとメタル層１８０内のＣｏを反応させ、準安定なシリサイド層（ＣｏＳｉ層）を形成する。このとき、フィールド領域Ｂにおいては、ダミーアクティブ２００とメタル層１８０との間に介在するＳｉＯ2膜１６０（サリサイドブロック）によりシリサイド化反応が促進されずダミーアクティブ２００上にはシリサイド層は形成されない。
次に、アンモニアと過酸化水素水とを混合したアンモニア過水（ＮＨ4ＯＨ＋Ｈ2Ｏ2）を用いたウェット処理により、半導体基板全面に堆積しているメタル層１８０に含まれるＴｉＮを除去する。続いて硫酸と過酸化水素水とを混合した硫酸過水（Ｈ2ＳＯ4＋Ｈ2Ｏ2）を用いたウェットエッチング処理によりサリサイドブロック（ＳｉＯ2膜１６０）上およびＳＴＩ層１１０上に堆積している未反応のＣｏ膜を除去する。次に、比較的高温（例えば７００℃）で２回目のアニール処理を行って、先の工程でＭＯＳＦＥＴのゲート電極１３０およびドレイン・ソース拡散層１５０上に形成された準安定なシリサイド層（ＣｏＳｉ層）の反応を促進させて、安定なコバルトシリサイド層（ＣｏＳｉ2層）１９０を形成する（図９（ｇ））。尚、シリサイド層を形成するためのメタル材として、Ｔｉ、Ｎｉ等を用いることとしてもよい。この場合、シリサイド化反応により形成される層は、それぞれＴｉＳｉ2（チタンシリサイド）、ＮｉＳｉ2（ニッケルシリサイド）となる。
サリサイド工程を実施した後、既存の多層配線プロセスにより層間絶縁膜１２内に導体配線１４および電極パッド１３を形成し、センサ素子上にカラーフィルタ１５を設けることによりセンサチップが完成する。このように、上記の製法によれば、フィールド領域Ｂにおいて施されるサリサイドブロックによって選択的にシリサイド層が形成されたセンサチップを製造することが可能となり、センサ領域Ａ内のＭＯＳＦＥＴにおいてシリサイド層が設けられ、素子動作の高速化が図られる一方、貫通電極が形成されるべきフィールド領域Ｂ内のダミーアクティブ２００上にはシリサイド層が設けられていない。
図１０及び図１１に上記各工程を経て製造されたセンサチップのパッケージング工程を示す。まず、上記各工程を経て製造されたセンサチップを用意する。センサチップは半導体基板１０の表面に形成された複数の撮像素子３０を含むセンサ回路、層間絶縁膜１２、導体配線１４、電極パッド１３およびカラーフィルタ１５等が設けられている（図１０（ａ））。
他方、表面に保護フィルム１９を貼着させたカバーガラス１７を用意する。保護フィルム１９は、カバーガラス１７が製造工程において傷付かないように保護のために設けられるものであり、カバーガラス１７の上面を全面に亘って被覆するように貼り付ける。そして、半導体基板１０の上面に接着シート１６を介してカバーガラス１７を貼り付ける（図１０（ｂ））。次に、半導体基板１０の厚さが所定値となるように半導体基板１０の裏面を研削する（図１０（ｃ））。
次に、貫通電極形成部に対応する部分に開口部を有するレジストマスク（図示せず）を半導体基板１０の裏面に形成する。その後、ドライエッチングによりレジストマスクの開口部から露出した半導体基板１０を裏面側からエッチングして層間絶縁膜１２内の電極パッド１３に達する貫通孔２１を形成する（図１０（ｄ））。貫通孔２１は、複数のアクティブダミー２００を含むフィールド領域Ｂを貫通するように形成される。上記した如き選択的なシリサイド層の形成により、アクティブダミー２００上には、シリサイド層は形成されない。従って、本エッチング工程において、エッチングイオンのチャージやこれに起因するエッチングイオンの軌道の湾曲が生じることはなく、本エッチング工程において貫通孔２１の側壁にノッチが発生することはない。
次に、ＣＶＤ法により、貫通孔２１の内壁と半導体基板１０の裏面を覆うようにＳｉＯ2等からなる絶縁膜１８を堆積させる。その後、貫通孔２１の底面に堆積している絶縁膜１８をエッチングして、貫通孔２１の底面において電極パッド１３を露出させる（図１１（ｅ））。
次に、スパッタ法によりＴｉ又はＴｉ/Ｎｉ等からなるバリアメタル２２およびＣｕからなるめっきシード膜２３を貫通孔２１の側壁および底面と、半導体基板１０の裏面上に順次形成する。このとき、貫通孔２１の側壁にはノッチが発生していないため、欠落部分を生じることなくバリアメタルを成膜することができる。続いて、めっきシード膜２３に電極を取り付けて電解めっき法により貫通孔２１の内壁にＣｕからなるめっき膜２４を成長させることにより貫通電極２０を形成するとともに、半導体基板１０の裏面に裏面配線２５を形成する。その後、裏面配線２５に対しては、感光性のドライフィルム等を用いてレジストを形成した後、このレジストを介してエッチングすることにより所望の裏面配線パターンを形成する。貫通電極２０は貫通孔２１の底面において電極パッド１３に電気的に接続される。裏面配線２５は貫通電極２０を介して電極パッド１３に電気的に接続される（図１１（ｆ））。
次に、裏面配線２５が形成された半導体基板１０の裏面全体を覆うように光硬化性エポキシ樹脂からなる絶縁膜としてのソルダーレジスト４０を塗布し、乾燥後、所定のフォトマスクを介して露光部分を光硬化させる。貫通孔２１の内部はソルダーレジスト４０で満たされる。その後、ソルダーレジスト４０の未露光部分を選択的に除去することにより、半田バンプ形成位置に開口部を形成する。次に、電界めっき法等により、ソルダーレジスト４０の開口部から露出している裏面配線２５のパッド部に半田バンプ４１を形成する（図１１（ｇ））。
次に、カバーガラス１７に貼り付けられた保護フィルム１９を剥がし、カバーガラス側をウエハテープに貼り付けて、ダイシングすることによりイメージセンサをチップ状に個片化する。以上の各工程を経てイメージセンサパッケージが完成する。
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、サリサイド工程とアクティブダミーが設けられたフィールド領域を貫通する貫通電極を形成する工程とを含む半導体装置の製造方法において、貫通電極を構成する貫通孔形成時に、貫通孔の側壁にノッチが発生するのを防止することができる。従って、貫通孔の側壁に欠落部分を生じることなくバリアメタルを形成することができ、めっき膜を構成するＣｕ等の汚染物質の半導体基板中への拡散を確実に防止することができる。
尚、上記した実施例では、半導体基板をセンサ素子形成領域Ａとフィールド領域Ｂとに分割し、フィールド領域Ｂ内に形成される全てのアクティブダミーについてサリサイドブロックを行ってシリサイド層を形成しないようにしたが、少なくとも貫通電極が半導体基板中をよぎる経路上にシリサイド層が形成されないようにサリサイドブロックを行えばノッチの発生を防止することが可能である。例えば、図１２に示すように、貫通孔２１全体が、１つのダミーアクティブ２０１と交差するようなダミーパターンの場合には、少なくとも、貫通孔２１の外縁に沿った図中斜線部で示す領域２０１ａにおいてのみシリサイド層が形成されないようにサリサイドブロックを行えばよい。
１０ 半導体基板
１１ ＳＴＩ層
１２ 絶縁膜
１３ 電極パッド
１８ 絶縁膜
２０ 貫通電極
２１ 貫通孔
２２ バリアメタル
２３ めっきシード膜
２４ めっき膜
２５ 裏面配線
３０ 能動素子
１００ フィールド領域
１３０ ゲート電極
１５０ ドレイン・ソース拡散層
１９０ シリサイド層
２００ ダミーアクティブ
１１ ＳＴＩ層
１２ 絶縁膜
１３ 電極パッド
１８ 絶縁膜
２０ 貫通電極
２１ 貫通孔
２２ バリアメタル
２３ めっきシード膜
２４ めっき膜
２５ 裏面配線
３０ 能動素子
１００ フィールド領域
１３０ ゲート電極
１５０ ドレイン・ソース拡散層
１９０ シリサイド層
２００ ダミーアクティブ
Claims (5)
- 複数の能動素子を含む第１領域と能動素子を有しない第２領域とを有するシリコン基板と、前記能動素子のいずれかに電気的に接続された少なくとも１つの電極パッドと、前記シリコン基板の裏面から前記第２領域を経由して前記電極パッドに電気的に接続された少なくとも１つの貫通電極と、を含む半導体装置の製造方法であって、
前記シリコン基板に絶縁体層を部分的に形成して前記第１領域において前記能動素子間を絶縁分離する素子分離層を形成するとともに、前記第２領域において前記絶縁体層内に前記シリコン基板の基材が露出したダミー部を形成する工程と、
前記第１領域に前記能動素子を形成する工程と、
少なくとも前記貫通電極と交差する位置において、前記ダミー部にシリサイド層が形成されないように前記能動素子にシリサイド層を形成する工程と、
前記半導体基板を裏面側から前記第２領域を経由して前記電極パッドに達する貫通孔を反応性イオンエッチングにより形成する工程と、
前記貫通孔の内壁に導電膜を形成して前記電極パッドに電気的に接続された前記貫通電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記シリサイド層を形成する工程は、
前記第２領域を覆い、前記ダミー部におけるシリサイド層の形成を阻止するマスクを形成する工程と、
前記マスクを介して前記第１および第２領域を覆う金属層を形成する工程と、
前記能動素子と前記金属層に含まれる金属とを反応させて前記能動素子上にシリサイド層を形成する工程と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記マスクは酸化膜からなることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記能動素子はＭＯＳＦＥＴであり、
前記シリサイド層は前記ＭＯＳＦＥＴのゲート電極およびドレイン・ソース拡散層上に形成されることを特徴とする請求項３に記載の半導体装置の製造方法。 - 前記金属膜はコバルトを含むことを特徴とする請求項２に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009012586A JP5438980B2 (ja) | 2009-01-23 | 2009-01-23 | 半導体装置の製造方法 |
| US12/656,267 US8008195B2 (en) | 2009-01-23 | 2010-01-22 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009012586A JP5438980B2 (ja) | 2009-01-23 | 2009-01-23 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013259187A Division JP5764191B2 (ja) | 2013-12-16 | 2013-12-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010171220A JP2010171220A (ja) | 2010-08-05 |
| JP5438980B2 true JP5438980B2 (ja) | 2014-03-12 |
Family
ID=42354495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009012586A Active JP5438980B2 (ja) | 2009-01-23 | 2009-01-23 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8008195B2 (ja) |
| JP (1) | JP5438980B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5438980B2 (ja) * | 2009-01-23 | 2014-03-12 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2010205921A (ja) * | 2009-03-03 | 2010-09-16 | Olympus Corp | 半導体装置および半導体装置の製造方法 |
| JP2011009645A (ja) * | 2009-06-29 | 2011-01-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2013041878A (ja) * | 2011-08-11 | 2013-02-28 | Sony Corp | 撮像装置およびカメラモジュール |
| EP2584598B1 (en) | 2011-10-20 | 2018-12-05 | ams AG | Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device |
| JP5998459B2 (ja) * | 2011-11-15 | 2016-09-28 | ローム株式会社 | 半導体装置およびその製造方法、電子部品 |
| KR101845529B1 (ko) | 2012-02-02 | 2018-04-05 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그 제조방법 |
| US8906320B1 (en) | 2012-04-16 | 2014-12-09 | Illumina, Inc. | Biosensors for biological or chemical analysis and systems and methods for same |
| US10270003B2 (en) * | 2012-12-04 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for CMOS sensor packaging |
| EP2772939B1 (en) * | 2013-03-01 | 2016-10-19 | Ams Ag | Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation |
| US8957504B2 (en) * | 2013-03-15 | 2015-02-17 | IP Enval Consultant Inc. | Integrated structure with a silicon-through via |
| JP2015061041A (ja) * | 2013-09-20 | 2015-03-30 | 株式会社東芝 | 放射線検出器および放射線検出装置 |
| US9666730B2 (en) * | 2014-08-18 | 2017-05-30 | Optiz, Inc. | Wire bond sensor package |
| KR101697603B1 (ko) | 2014-12-08 | 2017-01-19 | 삼성전자주식회사 | 반도체 패키지 |
| WO2017014072A1 (ja) * | 2015-07-23 | 2017-01-26 | ソニー株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
| WO2017209296A1 (ja) * | 2016-06-03 | 2017-12-07 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
| KR102237313B1 (ko) * | 2017-12-26 | 2021-04-07 | 일루미나, 인코포레이티드 | 센서 시스템 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083949A (ja) | 2000-09-07 | 2002-03-22 | Nec Corp | Ｃｍｏｓイメージセンサ及びその製造方法 |
| JP2004165527A (ja) * | 2002-11-15 | 2004-06-10 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
| JP3696208B2 (ja) * | 2003-01-22 | 2005-09-14 | 株式会社東芝 | 半導体装置 |
| JP4850392B2 (ja) | 2004-02-17 | 2012-01-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US7326629B2 (en) * | 2004-09-10 | 2008-02-05 | Agency For Science, Technology And Research | Method of stacking thin substrates by transfer bonding |
| JP4403424B2 (ja) * | 2006-11-30 | 2010-01-27 | ソニー株式会社 | 固体撮像装置 |
| US7548462B2 (en) * | 2007-06-29 | 2009-06-16 | Macronix International Co., Ltd. | Double programming methods of a multi-level-cell nonvolatile memory |
| US7786584B2 (en) * | 2007-11-26 | 2010-08-31 | Infineon Technologies Ag | Through substrate via semiconductor components |
| US7790503B2 (en) * | 2007-12-18 | 2010-09-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming integrated passive device module |
| US7858441B2 (en) * | 2008-12-08 | 2010-12-28 | Stats Chippac, Ltd. | Semiconductor package with semiconductor core structure and method of forming same |
| JP5438980B2 (ja) * | 2009-01-23 | 2014-03-12 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US8456856B2 (en) * | 2009-03-30 | 2013-06-04 | Megica Corporation | Integrated circuit chip using top post-passivation technology and bottom structure technology |
| JP2011009645A (ja) * | 2009-06-29 | 2011-01-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8697574B2 (en) * | 2009-09-25 | 2014-04-15 | Infineon Technologies Ag | Through substrate features in semiconductor substrates |
-
2009
- 2009-01-23 JP JP2009012586A patent/JP5438980B2/ja active Active
-
2010
- 2010-01-22 US US12/656,267 patent/US8008195B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20100190338A1 (en) | 2010-07-29 |
| US8008195B2 (en) | 2011-08-30 |
| JP2010171220A (ja) | 2010-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5438980B2 (ja) | 半導体装置の製造方法 | |
| US11798847B2 (en) | Method for manufacturing a semiconductor device having a dummy section | |
| US8796856B2 (en) | Semiconductor device and manufacturing method thereof | |
| US10991667B2 (en) | Isolation structure for bond pad structure | |
| US9130071B2 (en) | Solid-state image sensor, method for manufacturing the same, and camera | |
| JP6671864B2 (ja) | 撮像装置の製造方法および撮像装置 | |
| CN106449676A (zh) | 半导体装置和电子设备 | |
| US11217547B2 (en) | Bond pad structure with reduced step height and increased electrical isolation | |
| WO2021084959A1 (ja) | 撮像装置及び電子機器 | |
| KR102581170B1 (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| WO2009141952A1 (ja) | 半導体装置及びその製造方法 | |
| JP5764191B2 (ja) | 半導体装置 | |
| US20220310692A1 (en) | Charge release layer to remove charge carriers from dielectric grid structures in image sensors | |
| JP6138859B2 (ja) | 半導体装置 | |
| US10304889B2 (en) | Image sensor device and manufacturing method thereof | |
| JP5950531B2 (ja) | 半導体装置の製造方法及び半導体ウエハ | |
| CN221447175U (zh) | 集成芯片 | |
| JP5588553B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100596419B1 (ko) | 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5438980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |