WO2009141952A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2009141952A1
WO2009141952A1 PCT/JP2009/001366 JP2009001366W WO2009141952A1 WO 2009141952 A1 WO2009141952 A1 WO 2009141952A1 JP 2009001366 W JP2009001366 W JP 2009001366W WO 2009141952 A1 WO2009141952 A1 WO 2009141952A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor device
pad
conductor
electrode pad
Prior art date
Application number
PCT/JP2009/001366
Other languages
English (en)
French (fr)
Inventor
国仙谷昇
栗山俊寛
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2009141952A1 publication Critical patent/WO2009141952A1/ja
Priority to US12/853,866 priority Critical patent/US20110024864A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the case where the electrode pad 4 connected to a wiring portion (not shown) is provided has been described.
  • the electrode pad 4 is not provided, and only the wiring part 3 from the light receiving part 2 is provided.
  • it can be similarly implemented.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　半導体装置は、半導体基板を貫通して形成された貫通電極と、貫通電極の上に形成され、貫通電極と電気的に接続する導電体からなる導電体パッドと、半導体基板の表面に形成され、導電体パッドと電気的に接続する配線層とを備える。

Description

半導体装置及びその製造方法
　本発明は半導体装置及びその製造方法に関し、特にチップ及びパッケージの小型化を実現する貫通電極の構造に関する。
　近年、例えばＣＣＤ（Charge Coupled Device）などの固体撮像装置は、ムービーに加えて、デジタルカメラ、携帯電話、監視用、医療用及び車載用など、その用途に広がりを見せている。用途の拡大に伴い、システムの小型化の要望はさらに強くなり、それはＣＣＤの小型化にも波及している。また、より高性能のＣＣＤを実現するために、実際に光電変換を行う受光部である光電変換素子の受光面の面積（画素面積）を小さくして、配置される光電変換素子の数を多くすると共に、ＣＣＤのチップサイズを小さくすることが望まれている。しかしながら、チップサイズの小型化には、画素の高密度化及び周辺の配線領域の縮小を推し進めることも必要になってくると共に、パッケージの小型化も考慮する必要がある。
　最近のＣＣＤは、小型化及び高密度化を実現するために、ウェハーの切断前に配線工程及び保護部材の接着工程などの工程を完了させ、その後各チップに切断してチップ化するという「ウェハーレベル・チップ・サイズ・パッケージ」という実装技術が用いられていることもある。ウェハーレベル・チップ・サイズ・パッケージを適用した従来のＣＣＤでは、一般的に、撮像素子の受光部上方に平坦な透明板が設けられている。この透明板は接着剤によって受光部の四方を囲む隔壁部と接合され、この隔壁部と透明板とによって形成される空隙の内部にマイクロレンズなどの光学素子を含む受光部が気密封止されるように構成されている。また、小型化及び高密度化を実現する別の構造として、マイクロレンズの直上に低屈折率の接着層を形成してガラスなどの保護板で封止される技術も提案されている。そして、これらの小型化を図る技術を実現する上で重要になってくるのは、ウェハーを貫通する電極（貫通電極）を形成する技術である。貫通電極を備える固体撮像装置は小型化に寄与し、性能を向上させる点で重要である。
　以下に、従来の固体撮像装置について図面を参照しながら説明する（例えば、特許文献１及び２参照）。
　図１４（ａ）及び（ｂ）は、従来の固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のXIVb-XIVb線に対応する概略断面図である。
　図１４（ａ）に示す平面図では、半導体チップ１０１には、受光部１０２が設けられており、該受光部１０２と隣接して配線層を構成する配線部１０３及び電極パッド部１０４が設けられている。また、電極パッド１０４と接続するように、半導体チップ１０１を貫通する貫通電極１０５が設けられている。なお、電極パッド１０４に接続する配線などの一般的なその他の構成部分は、説明の簡単化のために省略している。
　図１４（ｂ）に示す断面図では、基板１０６の上には、受光部１０２が設けられている。また、基板１０６上に形成された絶縁膜１０７及び１０８の上には、配線部１０３及び電極パッド１０４が形成されている。基板１０６、絶縁膜１０７及び１０８を貫通するように形成された貫通電極１０５が、電極パッド１０４及び裏面電極１０９と接続している。貫通電極１０５と基板１０６及び裏面電極１０９との間、基板１０６と絶縁膜１０７及び受光部１０２との間には、基板１０６を絶縁するための絶縁膜１１０が形成されている。
　以上の構造を有する固体撮像装置によると、駆動パルス又は出力信号は半導体基板１０１の裏面から印加することが可能となり、ワイヤーボンドが不要なためパッケージも含めて小型化が可能となる。
特開２００４－２０７４６１号公報 特開２００７－１３０６１号公報
　しかしながら、上記従来の構造を実現するためには、まず、基板１０６全面を薄膜化する場合の均一性、絶縁膜１０７及び１０８を形成する時の膜厚ばらつき、及び電極パッド１０４のエッチング時の面内ばらつきによる電極パッド１０４の膜減りのばらつきなどにより、基板１０６の裏面から表面の電極パッド１０４までの各層の膜厚のばらつきが大きく、貫通電極１０５が通るホールを形成する時に問題が生じる。
　すなわち、例えば、膜厚１００ｎｍ～３００ｎｍのシリコンよりなる基板１０６又は膜厚５００ｎｍ～２５００ｎｍのシリコン酸化膜よりなる絶縁膜１０７及び１０８をエッチングして、表面の電極パッド１０４と確実にコンタクトをとるためにはオーバーエッチングが必要となるが、表面の電極パッド１０４は、Ａｌ、Ｔｉ（１０ｎｍ～１００ｎｍ）、ＴｉＮ（１０ｎｍ～１００ｎｍ）などから形成されており、Ｓｉ又はＳｉＯ２とのエッチング選択比を大きく取ることができない。このため、オーバーエッチングにより表面の電極パッド１０４の一部分が薄くなり抵抗上昇などの不具合が発生したり、場合によっては突き抜けてしまう虞があった。
　前記に鑑み、本発明の目的は、貫通電極を有する半導体装置において、抵抗上昇又は表面配線層の突き抜けを防止できる構造を備えた半導体装置及びその製造方法を提供することである。
　上記の目的を達成するため、本発明の一形態の半導体装置は、半導体基板を貫通して形成された貫通電極と、貫通電極の上に形成され、貫通電極と電気的に接続する導電体からなる導電体パッドと、半導体基板の表面に形成され、導電体パッドと電気的に接続する配線層とを備える。
　本発明の一形態の半導体装置において、導電体パッドは、ポリシリコン、アルミニウム、アルミニウムを含む金属、銅、銅合金、高融点金属、及びこれらのシリサイドのうちから選択されるいずれか１つからなる。
　本発明の一形態の半導体装置において、導電体パッドは、ポリシリコン、アルミニウム、アルミニウムを含む金属、銅、銅合金、高融点金属、及びこれらのシリサイドのうちから選択される複数の積層膜からなる。
　本発明の一形態の半導体装置において、配線層と導電体パッドとの接続は、第１のコンタクトプラグを介する形態で行われている。
　本発明の一形態の半導体装置において、配線層は電極パッドを含んでおり、配線層における電極パッドが形成された領域は、プローブ検査用のプローブが接触する領域を含み、配線層における電極パッドが形成されていない領域は、第１のコンタクトプラグが接続される領域を含む。
　本発明の一形態の半導体装置において、導電体パッドは、互いに電気的に接続する複数の導電体パッドからなり、複数の導電体パッドのうちの最下層に位置する導電体パッドが、貫通電極と電気的に接続され、複数の導電体パッドのうちの最上層に位置する導電体パッドが、配線層と電気的に接続されている。
　本発明の一形態の半導体装置において、配線層の配線幅は第１のコンタクトプラグの径よりも大きい。
　本発明の一形態の半導体装置において、平面的配置における導電体パッドの面積は、平面的配置における貫通電極の面積よりも大きい。
　本発明の一形態の半導体装置において、請求項５～８のうちのいずれか１項に記載の半導体装置において、複数の導電体パッドのうち、互いに隣り合う導電体パッド同士は、平面的配置において一部分が重なっていると共に、第２のコンタクトプラグを介して互いに電気的に接続されている。
　本発明の一形態の半導体装置において、貫通電極と導体パッドとの接続は、貫通電極が導電体パッドに直接接する形態、又は、貫通電極が導電体パッドを貫通する形態で行われている。
　本発明の一形態の半導体装置において、半導体基板の表面に複数の受光部が形成されている。
　本発明の一形態の半導体装置において、導電体パッドは、転送電極又は出力トランジスタゲートと同層で形成されている。
　本発明の一形態の半導体装置において、貫通電極が複数されており、複数の貫通電極のうち出力部に接続されている貫通電極と該貫通電極に隣り合う貫通電極との間の距離は、それ以外の貫通電極間の距離よりも大きい。
　本発明の一形態の半導体装置において、貫通電極が複数されており、複数の貫通電極のうち出力部に接続されている貫通電極の周囲に形成された絶縁膜の膜厚は、複数の貫通電極のうち出力部に接続されている貫通電極以外の貫通電極の周囲に形成された絶縁膜の膜厚よりも大きい。
　本発明の一形態の半導体装置において、貫通電極が複数されており、複数の貫通電極のうち出力部に接続されている貫通電極の平面的配置における面積は、複数の貫通電極のうち出力部に接続されている貫通電極以外の貫通電極の平面的配置における面積よりも小さい。
　本発明の一形態の半導体装置の製造方法は、半導体基板の表面に受光部を有する半導体装置の製造方法であって、半導体基板の上に、導電体からなる導電体パッドを形成する工程（ａ）と、半導体基板の表面に、導電体パッドと電気的に接続する配線層を形成する工程（ｂ）と、半導体基板の裏面を貫通し、導電体パッドと電気的に接続するように、貫通電極を形成する工程（ｃ）とを備える。
　本発明の一形態の半導体装置の製造方法において、工程（ａ）と工程（ｂ）との間に、導電体パッドを覆うように絶縁膜を形成した後、該絶縁膜を貫通して導電体パッドと接続するコンタクトプラグを形成する工程（ｄ）をさらに備え、工程（ｂ）は、コンタクトプラグと接続するように、電極パッドを含む配線層を形成する工程であり、配線層における電極パッドが形成される領域は、プローブ検査用のプローブが接触する領域を含み、配線層における電極パッドが形成されていない領域は、コンタクトプラグが接続される領域を含む。
　本発明の一形態の半導体装置の製造方法において、貫通電極と導体パッドとの接続は、貫通電極が導電体パッドに直接接する形態、又は、貫通電極が導電体パッドを貫通する形態で行われる。
　以上説明したように、本発明によると、貫通電極を有する半導体装置において、抵抗上昇又は表面配線層の突き抜けを防止できる。その結果、信頼性の高い半導体装置を製造することが可能となる。
図１（ａ）～（ｃ）は、本発明の第１の実施形態に係る半導体装置としての固体撮像装置の構造図であって、図１（ａ）は概略平面図、図１（ｂ）は図１（ａ）のIb-Ib線に対応する概略断面図、図１（ｃ）はパッケージングの例を示す概略断面図である。 図２（ａ）～（ｃ）は、本発明の第２の実施形態に係る半導体装置としての固体撮像装置の構造図であって、図２（ａ）は概略平面図、図２（ｂ）は図２（ａ）のIIb-IIb線に対応する概略断面図、図２（ｃ）は図２（ｂ）の断面図と同様の断面図であって素子分離領域が形成されている構造を示している。 図３（ａ）及び（ｂ）は、本発明の第３の実施形態に係る半導体装置としての固体撮像装置の構造図であって、図３（ａ）は概略平面図、図３（ｂ）は図３（ａ）のIIIb-IIIb線に対応する概略断面図である。 図４（ａ）及び（ｂ）は、本発明の第３の実施形態の変形例に係る半導体装置としての固体撮像装置の構造図であって、図４（ａ）は概略平面図、図４（ｂ）は図４（ａ）のIVb-IVb線に対応する概略断面図である。 図５（ａ）及び（ｂ）は、本発明の第４の実施形態に係る半導体装置としての固体撮像装置の構造図であって、図５（ａ）は概略平面図、図５（ｂ）は図５（ａ）のVb-Vb線に対応する概略断面図、図５（ｃ）はパッケージングの例を示す概略断面図である。 図６（ａ）及び（ｂ）は、本発明の第４の実施形態の変形例に係る半導体装置としての固体撮像装置の構造図であって、図６（ａ）は概略平面図、図６（ｂ）は図６（ａ）のVIb-VIb線に対応する概略断面図である。 図７（ａ）及び（ｂ）は、本発明の第５の実施形態に係る半導体装置としての固体撮像装置の構造図であって、図７（ａ）は概略平面図、図７（ｂ）は図７（ａ）のVIIb-VIIb線に対応する概略断面図である。 図８（ａ）及び（ｂ）は、本発明の第６の実施形態に係る半導体装置としての固体撮像装置の構造図であって、図８（ａ）は概略平面図、図８（ｂ）は図８（ａ）のVIIIb-VIIIb線に対応する概略断面図である。 図９（ａ）及び（ｂ）は、本発明の第６の実施形態の変形例に係る半導体装置としての固体撮像装置の構造図であって、図９（ａ）は概略平面図、図９（ｂ）は図９（ａ）のIXb-IXb線に対応する概略断面図、図９（ｃ）は本発明の第５及び第６の実施形態への適用例を示す平面図である。 図１０（ａ）～（ｃ）は、本発明の第７の実施形態に係る半導体装置の製造方法としての固体撮像装置の構造図であって、図１０（ａ）は概略平面図、図１０（ｂ）は図１０（ａ）のXb-Xb線に対応する概略断面図、図１０（ｃ）はパッケージングの例を示す概略断面図である。 図１１（ａ）～（ｄ）は、本発明の第８の実施形態に係る半導体装置の製造方法としての固体撮像装置の製造方法を工程順に示す要部断面図である。 図１２（ａ）～（ｄ）は、本発明の第８の実施形態に係る半導体装置の製造方法としての固体撮像装置の製造方法を工程順に示す要部断面図である。 図１３（ａ）～（ｄ）は、本発明の第９の実施形態に係る半導体装置の製造方法としての固体撮像装置の製造方法を工程順に示す要部断面図である。 図１４（ａ）及び（ｂ）は、従来の固体撮像装置の構造図であって、図１４（ａ）は概略平面図、図１４（ｂ）は図１４（ａ）のXIVb-XIVb線に対応する概略断面図である。
符号の説明
１　半導体チップ
２　受光部
３　配線部
４　電極パッド
４ａ　電極パッド
５　貫通電極
５ａ　貫通電極
６　基板
６ａ　貫通孔
７　絶縁膜
８　絶縁膜
９　絶縁膜
１０　裏面電極
１１　コンタクトプラグ
１２　パッケージ
１３　バンプ
１４　電極パッド
１５　電極パッド
１６　電極パッド
１７　コンタクトプラグ
１８　コンタクトプラグ
１９　絶縁膜
２０　絶縁膜
２０ｐ　プローブ
３０ａ　ナイトライド膜
３０ｂ　ナイトライド膜
３１　絶縁膜
３２　ビア
３３　電極パッド
３４　絶縁膜
３５　コンタクトプラグ
　以下、本発明の半導体装置及びその製造方法の実施形態について説明するが、ここでは、半導体装置として、ＣＣＤなどの固体撮像装置を例に挙げて説明するが、本発明は下記の実施例に限定されるものではなく、本発明から想定される種々の半導体装置へ適用することもできるものである。
　（第１の実施形態）
　以下、本発明の第１の実施形態に係る半導体装置としての固体撮像装置について、図面を参照しながら説明する。
　図１（ａ）～（ｃ）は、本発明の第１の実施形態に係る固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のIb-Ib線に対応する概略断面図、（ｃ）はパッケージングの例を示す概略断面図である。
　図１（ａ）に示す平面図では、半導体チップ１には、受光部２が設けられており、該受光部２と隣接して配線層を構成する配線部３が設けられている。また、後述するように、電極パッド１４（導電体パッド）及びコンタクトプラグ１１を介して配線部３と接続するように、半導体チップ１を貫通する貫通電極５が設けられている。なお、一般的なその他の構成部分は、説明の簡単化のために省略している。
　図１（ｂ）に示す断面図では、基板６の上には、受光部２が設けられている。また、基板６上に形成された絶縁膜７及び８の上には、配線層を構成する配線部３が形成されている。基板６及び絶縁膜７を貫通するように貫通電極５が形成されており、該貫通電極５は絶縁膜７上に形成された電極パッド１４に接続されている。さらに、電極パッド１４は絶縁膜８中に形成されたコンタクトプラグ１１に接続されており、該コンタクトプラグ１１は絶縁膜８上の配線部３に接続されている。また、貫通電極５は基板６の裏面の裏面電極１０に接続されている。貫通電極５と基板６及び裏面電極１０との間、基板６と絶縁膜７及び受光部２との間には、基板６を絶縁するための絶縁膜９が形成されている。なお、図１（ｂ）において、電極パッド１４の上面及び下面の一部は、貫通孔及びコンタクトホールを形成する際のオーバーエッチングによって凹んだ状態が示されている。
　また、以上の構成を有する固体撮像装置は、例えば図１（ｃ）に示すように、パッケージ１２上にバンプ１３を形成し、該バンプと上記図１（ａ）に示した裏面電極１０とを接続することでパッケージングされる。
　以上のように、本発明の第１の実施形態に係る固体撮像装置は、上記従来例の固体撮像装置の構造と比較すると、配線部３の下部領域にコンタクトプラグ１１が形成されており、また、配線部３と裏面電極１０との接続のために、貫通電極５に加えて、電極パッド１４及びコンタクトプラグ１１を用いている点で異なっている。このため、本実施形態の固体撮像装置によると、貫通電極５を形成するための貫通孔を基板６及び絶縁膜７のみに形成すればよいため、従来例に比べて製造スループットを高くできる。また、電極パッド１４をポリシリコン(ｐ－Ｓｉ)で形成した場合には、酸化シリコンなどよりなる絶縁膜７とのエッチング選択比が充分に確保できる。このため、貫通孔を形成するためにオーバーエッチングを行った場合であっても、ｐ－Ｓｉよりなる電極パッド１４が部分的に薄膜化して抵抗が上昇することを抑制できると共に、電極パッド１４が突き抜けて不具合が生じることもない。なお、電極パッド１４は、ポリシリコンの他に、アルミニウム、アルミニウムを含む金属、銅、銅合金、高融点金属、及びこれらのシリサイドのうちから選択されるいずれか１つ、又は複数の積層膜から構成することができる。
　（第２の実施形態）
　以下、本発明の第２の実施形態に係る半導体装置としての固体撮像装置について、図面を参照しながら説明する。
　図２（ａ）～（ｃ）は、本発明の第２の実施形態に係る固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のIIb-IIb線に対応する概略断面図、（ｃ）は（ｂ）の断面図と同様の断面図であって素子分離領域が形成されている構造を示している。
　図２（ａ）に示す平面図では、半導体チップ１には、受光部２が設けられており、該受光部２と隣接して配線層を構成する配線部３及び電極パッド４が設けられている。また、後述するように、電極パッド１５（導電体パッド）、電極パッド１６（導電体パッド）、コンタクトプラグ１７及び１８を介して電極パッド４と接続するように、半導体チップ１を貫通する貫通電極５が設けられている。なお、一般的なその他の構成部分は、説明の簡単化のために省略している。
　図２（ｂ）に示す断面図では、基板６の上には、受光部２が設けられている。また、基板６上に形成された絶縁膜１９及び２０の上には、配線層を構成する配線部３及び電極パッド４が形成されている。基板６を貫通するように貫通電極５が形成されており、該貫通電極５は基板６上に形成された電極パッド１６に接続されている。さらに、電極パッド１６は絶縁膜１９中に形成されたコンタクトプラグ１７に接続されており、該コンタクトプラグ１７は絶縁膜１９上に形成された電極パッド１５に接続されている。電極パッド１５は絶縁膜２０中に形成されたコンタクトプラグ１８に接続されており、該コンタクトプラグ１８は絶縁膜２０上に形成された電極パッド４に接続されている。また、貫通電極５は基板６の裏面の裏面電極１０に接続されている。貫通電極５と基板６及び裏面電極１０との間、基板６と絶縁膜１９及び受光部２との間には、基板６を絶縁するための絶縁膜９が形成されている。なお、図２（ｂ）において、電極パッド１６の上面及び下面の一部と電極パッド１５の上面の一部は、貫通孔及びコンタクトホールを形成する際のオーバーエッチングによって凹んだ状態が示されている。
　以上の図２（ｂ）では、電極パッド１６がＬＯＣＯＳ又はＳＴＩ(Shallow Trench Isolation)といった素子分離領域が形成されていない領域に形成されている構造を示したが、例えば、図２（ｃ）に示すように、貫通電極５と接続される領域のみＬＯＣＯＳ又はＳＴＩといった素子分離領域９ａが形成されないように設計した構造とすることもできる。つまり、基板６と電極パッド１６との間には１５ｎｍ～１００ｎｍの絶縁膜しか存在していない構造とすることもできる。
　以上のように、本発明の第２の実施形態に係る固体撮像装置は、電極パッド４の下部領域にコンタクトプラグ１７及び１８が形成されていると共に、電極パッド１５及び１６が形成されている。このように、配線部４と裏面電極１０とは、複数の導電体、つまり、貫通電極５に加えて、電極パッド１５及び１６並びにコンタクトプラグ１７及び１８を介して接続されている。このため、本実施形態の固体撮像装置によると、貫通電極５を形成するための貫通孔を基板６のみに形成すればよいため、従来例に比べて製造スループットを高くできる。また、電極パッド１６をポリシリコン(ｐ－Ｓｉ)で形成した場合には、同様に、ｐ－Ｓｉよりなる電極パッド１６が部分的に薄膜化して抵抗が上昇することを抑制できると共に、電極パッド１６が突き抜けて不具合が生じることもない。
　また、絶縁膜１９がＨＴＯ、ポリシリコン酸化膜、ＴＥＯＳ（Tetraethyl orthosilicate or Tetraethoxysilane）、その他のＣＶＤ（Chemical Vapor Deposition）法による堆積物によって構成してもよい。また、電極パッド１５をタングステン（Ｗ）などの高融点金属又はそれらのシリサイドで構成すると、電極パッド１５の形成又はコンタクトホールの形成にとって工程の大幅な追加は特に不要となる。なお、電極パッド１５、１６の構成材料としては、ポリシリコン、アルミニウム、アルミニウムを含む金属、銅、銅合金、高融点金属、及びこれらのシリサイドのうちから選択されるいずれか１つ、又は複数の積層膜を用いることができる。
　（第３の実施形態）
　以下、本発明の第３の実施形態に係る半導体装置としての固体撮像装置について、図面を参照しながら説明する。
　図３（ａ）及び（ｂ）は、本発明の第３の実施形態に係る固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のIIIb-IIIb線に対応する概略断面図である。
　図３（ａ）に示す平面図では、半導体チップ１には、受光部２が設けられており、該受光部２と隣接して配線層を構成する配線部３及び電極パッド４が設けられている。また、後述するように、電極パッド１４（導電体パッド）及びコンタクトプラグ１１を介して配線部３と接続するように、半導体チップ１を貫通する貫通電極５が設けられている。なお、一般的なその他の構成部分は、説明の簡単化のために省略している。
　図３（ｂ）に示す断面図では、基板６の上には、受光部２が設けられている。また、基板６上に形成された絶縁膜８の上には、配線層を構成する配線部３及び電極パッド４が形成されている。基板６を貫通するように貫通電極５が形成されており、該貫通電極５は絶縁膜８上に形成された電極パッド４に接続されている。さらに、電極パッド４は絶縁膜８中に形成されたコンタクトプラグ１１に接続されており、該コンタクトプラグ１１は絶縁膜８上の配線部３に接続されている。また、貫通電極５は基板６の裏面の裏面電極１０に接続されている。貫通電極５と基板６及び裏面電極１０との間、基板６と絶縁膜８及び受光部２との間には、基板６を絶縁するための絶縁膜９が形成されている。なお、図３（ｂ）において、電極パッド１４の上面及び下面の一部は、貫通孔及びコンタクトホールを形成する際のオーバーエッチングによって凹んだ状態が示されている。また、この断面では、絶縁膜中に形成された電極パッドが１層であって、さらに、該電極パッド下の絶縁膜が薄膜化されている構造である場合を示しているが、この例に限定されるものではなく、図１（ｂ）、図２（ｂ）及び（ｃ）に示したように、電極パッド又は絶縁膜が複数層形成されている構造、又は電極パッドと基板間にＬＯＣＯＳなどの素子形成領域が存在する構造であってもよい。なお、電極パッド１４の構成材料としては、ポリシリコン、アルミニウム、アルミニウムを含む金属、銅、銅合金、高融点金属、及びこれらのシリサイドのうちから選択されるいずれか１つ、又は複数の積層膜を用いることができる。
　ここで、図３（ａ）及び（ｂ）に示すように、配線部３及び電極パッド４は、受光部２から配線部３が形成されており、その終端付近では、下部の電極パッド１４と電気的に接続するためにコンタクトプラグ１１が形成されている。また、コンタクトプラグ１１と接続する配線部３の終端付近よりも受光部２に近い領域に、プローブ検査時にプローブ２０ｐが接触する領域である、配線部３の幅よりも太い幅を有する電極パッド４が形成されている。
　上記構造を備えた本発明の第３の実施形態に係る固体撮像装置によると、まず、上記第１及び第２の実施形態と同様に、貫通電極５の形成に伴う製造スループットを高くできると共に、電極パッド１４の抵抗の上昇及び電極パッド１４の突き抜けを防止できる。さらに、拡散工程が完了した時点、又は、オンチップフィルター形成が完了した時点において、プローブ検査を実施することが可能でチップ毎の性能可否を判断できる。また、プローブ２０ｐが接触する領域と電極パッド１４に接続するコンタクトプラグ１１が形成される領域とが分かれて形成されているため、プローブ２０ｐの接触によってコンタクトプラグ１１の接触不良などが発生することを防止できる。
　－変形例－
　図４（ａ）及び（ｂ）は、本発明の第３の実施形態の変形例に係る半導体装置としての固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のIVb-IVb線に対応する概略断面図である。
　図４（ａ）及び（ｂ）に示す構造では、貫通電極５がコンタクトプラグ１１の直下の領域には形成されておらず、それに伴い、電極パッド１４がコンタクトプラグ１１の直下から貫通電極５の直上付近まで形成されている。このようにすると、裏面電極１０の配置の自由度を大きくすることが可能になる。
　（第４の実施形態）
　以下、本発明の第４の実施形態に係る半導体装置としての固体撮像装置について、図面を参照しながら説明する。
　図５（ａ）及び（ｂ）は、本発明の第４の実施形態に係る固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のVb-Vb線に対応する概略断面図、（ｃ）はパッケージングの例を示す概略断面図である。
　図５（ａ）に示す平面図では、半導体チップ１には、受光部２が設けられており、該受光部２と隣接して配線層を構成する配線部３及び電極パッド４が設けられている。また、後述するように、電極パッド１４（導電体パッド）及びコンタクトプラグ１１を介して配線部３と接続するように、半導体チップ１を貫通する貫通電極５が設けられている。なお、一般的なその他の構成部分は、説明の簡単化のために省略している。
　図５（ｂ）に示す断面図では、基板６の上には、受光部２が設けられている。また、基板６上に形成された絶縁膜８の上には、配線層を構成する配線部３及び電極パッド４が形成されている。基板６を貫通するように貫通電極５が形成されており、該貫通電極５は絶縁膜８上に形成された電極パッド４に接続されている。さらに、電極パッド４は絶縁膜８中に形成されたコンタクトプラグ１１に接続されており、該コンタクトプラグ１１は絶縁膜８上の配線部３に接続されている。また、貫通電極５は基板６の裏面の裏面電極１０に接続されている。貫通電極５と基板６及び裏面電極１０との間、基板６と絶縁膜８及び受光部２との間には、基板６を絶縁するための絶縁膜９が形成されている。なお、図５（ｂ）において、電極パッド１４の上面及び下面の一部は、貫通孔及びコンタクトホールを形成する際のオーバーエッチングによって凹んだ状態が示されている。また、この断面では、絶縁膜中に形成された電極パッドが１層であって、さらに、該電極パッド下の絶縁膜が薄膜化されている構造である場合を示しているが、この例に限定されるものではなく、図１（ｂ）、図２（ｂ）及び（ｃ）に示したように、電極パッド又は絶縁膜が複数層形成されている構造、又は電極パッドと基板間にＬＯＣＯＳなどの素子形成領域が存在する構造であってもよい。なお、電極パッド１４の構成材料としては、ポリシリコン、アルミニウム、アルミニウムを含む金属、銅、銅合金、高融点金属、及びこれらのシリサイドのうちから選択されるいずれか１つ、又は複数の積層膜を用いることができる。
　ここで、図５（ａ）及び（ｂ）に示すように、配線部３及び電極パッド４について、受光部２から配線部３が形成されており、該配線部３の下部に、電極パッド１４と電気的に接続するためにコンタクトプラグ１１が形成されている。また、コンタクトプラグ１１と接続する配線部３の終端付近に、プローブ検査時にプローブ２０ｐが接触する領域である、配線部３の幅よりも太い幅を有する電極パッド４が形成されている。
　上記構造を備えた本発明の第４の実施形態に係る固体撮像装置によると、まず、上記第１及び第２の実施形態と同様に、貫通電極５の形成に伴う製造スループットを高くできると共に、電極パッド１４の抵抗の上昇及び電極パッド１４の突き抜けを防止できる。さらに、拡散工程が完了した時点、又は、オンチップフィルター形成が完了した時点において、プローブ検査を実施することが可能でチップ毎の性能可否を判断できる。また、プローブ２０ｐが接触する領域と電極パッド１４に接続するコンタクトプラグ１１が形成される領域とが分かれて形成されているため、プローブ２０ｐの接触によってコンタクトプラグ１１の接触不良などが発生することを防止できる。
　－変形例－
　図６（ａ）及び（ｂ）は、本発明の第４の実施形態の変形例に係る半導体装置としての固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のVIb-VIb線に対応する概略断面図である。
　図６（ａ）及び（ｂ）に示す構造では、貫通電極５がコンタクトプラグ１１の直下の領域には形成されておらず、それに伴い、電極パッド１４がコンタクトプラグ１１の直下から貫通電極５の直上付近まで形成されている。このようにすると、裏面電極１０の配置の自由度を大きくすることが可能になる。
　（第５の実施形態）
　以下、本発明の第５の実施形態に係る半導体装置としての固体撮像装置について、図面を参照しながら説明する。
　図７（ａ）及び（ｂ）は、本発明の第５の実施形態に係る固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のVIIb-VIIb線に対応する概略断面図である。
　図７（ａ）に示す平面図では、半導体チップ１には、受光部２が設けられており、該受光部２から、配線層を構成する図示しない配線部を介して電極パッド４が設けられている。また、後述するように、電極パッド１４（導電体パッド）及びコンタクトプラグ１１を介して電極パッド４と接続するように、半導体チップ１を貫通する貫通電極５が設けられている。なお、コンタクトプラグ１１は間隔Ｌで形成されている。また、一般的なその他の構成部分は、説明の簡単化のために省略している。
　図７（ｂ）に示す断面図では、基板６上に形成された絶縁膜８の上には、配線層を構成する電極パッド４及び４ａが形成されている。基板６を貫通するように貫通電極５が形成されており、該貫通電極５は、絶縁膜８中に形成されたコンタクトプラグ１１を介して、絶縁膜８上に形成された電極パッド４及び４ａに接続されている。また、貫通電極５は基板６の裏面の裏面電極１０に接続されている。貫通電極５と基板６及び裏面電極１０との間、基板６と絶縁膜８との間には、基板６を絶縁するための絶縁膜９が形成されている。なお、図７（ｂ）において、電極パッド１４の上面及び下面の一部は、貫通孔及びコンタクトホールを形成する際のオーバーエッチングによって凹んだ状態が示されている。また、この断面では、絶縁膜中に形成された電極パッドが１層であって、さらに、該電極パッド下の絶縁膜が薄膜化されている構造である場合を示しているが、この例に限定されるものではなく、図１（ｂ）、図２（ｂ）及び（ｃ）に示したように、電極パッド又は絶縁膜が複数層形成されている構造、又は電極パッドと基板間にＬＯＣＯＳなどの素子形成領域が存在する構造であってもよい。なお、電極パッド１４の構成材料としては、ポリシリコン、アルミニウム、アルミニウムを含む金属、銅、銅合金、高融点金属、及びこれらのシリサイドのうちから選択されるいずれか１つ、又は複数の積層膜を用いることができる。
　ここで、図７（ａ）及び（ｂ）に示すように、出力部にあたる電極パッド４ａでは、そのほぼ中央部に接続するようにコンタクトプラグ１１が形成されており、その下層にある電極パッド１４に接続されている。さらにその下部には貫通電極５が形成されており、裏面電極１０と接続されている。一方、出力部にあたる電極パッド４ａの両側にある電極パッド４では、出力部にあたる電極パッド４ａから離れる方向に中央からズレた位置にコンタクトプラグ１１が形成されており、その下層の電極パッド１４に接続されている。さらにそれらの電極パッド１４に接続される貫通電極５も、出力部の電極パッド４ａと電気的に接続する貫通電極５が存在する側から離れる方向に中央からズレて形成されている。すなわち、同図に示すコンタクトプラグ１１間の距離Ｌ、Ｉ、Ｉａの関係が、Ｌ、Ｉａ＜Ｉとなるように形成すればよい。なお、図７（ａ）及び（ｂ）では、コンタクトプラグ１１及び貫通電極５の双方の構造を上記の通り形成した場合について説明したが、コンタクプラグ１１及び貫通電極５のうちのいずれか一方を上記構造に形成する場合であっても構わない。
　上記構造を備えた本発明の第５の実施形態に係る固体撮像装置によると、出力部に接続されているコンタクトプラグ１１及び貫通電極５が、固体撮像装置の駆動パルスが印加される貫通電極５からの物理的距離が拡大されるため、駆動パルスの影響を受けにくくなる。その結果、出力信号に駆動パルスがのることが抑制され、信号のノイズ抑制がなされたり、回路上制御が容易になるなどの画質の良化が可能になる。
　（第６の実施形態）
　以下、本発明の第６の実施形態に係る半導体装置としての固体撮像装置について、図面を参照しながら説明する。
　図８（ａ）及び（ｂ）は、本発明の第６の実施形態に係る固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のVIIIb-VIIIb線に対応する概略断面図である。
　図８（ａ）に示す平面図では、半導体チップ１には、受光部２が設けられており、該受光部２から、配線層を構成する図示しない配線部を介して電極パッド４が設けられている。また、後述するように、電極パッド１４（導電体パッド）及びコンタクトプラグ１１を介して電極パッド４と接続するように、半導体チップ１を貫通する貫通電極５が設けられている。なお、コンタクトプラグ１１は間隔Ｌで形成されている。また、一般的なその他の構成部分は、説明の簡単化のために省略している。
　図８（ｂ）に示す断面図では、基板６上に形成された絶縁膜８の上には、配線層を構成する電極パッド４及び電極パッド４ａが形成されている。基板６を貫通するように貫通電極５が形成されており、該貫通電極５は、絶縁膜８中に形成されたコンタクトプラグ１１を介して、絶縁膜８上に形成された電極パッド４及び４ａに接続されている。また、貫通電極５は基板６の裏面の裏面電極１０に接続されている。貫通電極５と基板６及び裏面電極１０との間、基板６と絶縁膜８との間には、基板６を絶縁するための絶縁膜９が形成されている。なお、図８（ｂ）において、電極パッド１４の上面及び下面の一部は、貫通孔及びコンタクトホールを形成する際のオーバーエッチングによって凹んだ状態が示されている。また、この断面では、絶縁膜中に形成された電極パッドが１層であって、さらに、該電極パッド下の絶縁膜が薄膜化されている構造である場合を示している。しかしながら、この例に限定されるものではなく、図１（ｂ）、図２（ｂ）及び（ｃ）に示したように、電極パッド又は絶縁膜が複数層形成されている構造、又は電極パッドと基板間にＬＯＣＯＳなどの素子形成領域が存在する構造であってもよい。なお、電極パッド１４の構成材料としては、ポリシリコン、アルミニウム、アルミニウムを含む金属、銅、銅合金、高融点金属、及びこれらのシリサイドのうちから選択されるいずれか１つ、又は複数の積層膜を用いることができる。
　ここで、図８（ａ）及び（ｂ）に示すように、コンタクトプラグ１１及び電極パッド１４を介して、出力部にあたる電極パッド４ａに貫通電極５が形成されているが、その貫通電極５の周囲には、他の貫通電極５の周囲の絶縁膜９と比較して膜厚の厚い絶縁膜９が形成されている。
　上記構造を備えた本発明の第６の実施形態に係る固体撮像装置によると、出力部の電極パッド４ａに電気的に接続される貫通電極５と基板６との物理的距離が大きくなるため、寄生容量が小さくなり、画質の良化が可能になる。
　－変形例－
　図９（ａ）及び（ｂ）は、本発明の第６の実施形態の変形例に係る半導体装置としての固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のIXb-IXb線に対応する概略断面図である。
　図 ９（ａ）及び（ｂ）に示す構造では、上記と同様に、コンタクトプラグ１１は等間隔に設けているが、出力部の電極パッド４ａに電気的に接続される貫通電極５ａが、その断面積が他の貫通電極５ｂの断面積よりも小さく形成されている。
　このようにすると、上記と同様に、貫通電極５ａと基板６との物理的距離が大きくなるため、寄生容量が小さくなり、画質の良化が可能になる。
　なお、上記第５及び第６の実施形態では、図示しない配線部に接続する電極パッド４を設けた構造である場合について説明した。しかしながら、例として図７（ａ）の構造に対応する構造を図示した図９（ｃ）に示すように、電極パッド４は設けることなく、受光部２からの配線部３だけを設けている場合であっても、同様に実施可能である。
　（第７の実施形態）
　以下、本発明の第７の実施形態に係る半導体装置としての固体撮像装置について、図面を参照しながら説明する。
　図１０（ａ）～（ｃ）は、本発明の第７の実施形態に係る半導体装置としての固体撮像装置の構造図であって、（ａ）は概略平面図、（ｂ）は（ａ）のXb-Xb線に対応する概略断面図、（ｃ）はパッケージングの例を示す概略断面図である。
　図１０（ａ）に示す平面図では、半導体チップ１には、受光部２が設けられており、該図示しない受光部の転送電極又は出力部などに接続される配線部と接続する電極パッド４が設けられている。また、後述するように、電極パッド１４（導電体パッド）及びコンタクトプラグ１１ａを介して電極パッド４と接続するように、半導体チップ１を貫通する貫通電極５が設けられている。ここで、電極パッド１４は例えばポリシリコンによって構成されている。また、貫通電極５は、電極パッド１４をそのほぼ中央を貫通して設けられており、電極パッド１４上の周縁部の絶縁膜８を貫通して電極パッド４に接続するコンタクトプラグ１１は複数形成されている。なお、一般的なその他の構成部分は、説明の簡単化のために省略している。
　図１０（ｂ）に示す断面図では、基板６の上には、受光部２が設けられている。また、基板６上に形成された絶縁膜８の上には、配線層を構成する電極パッド４が形成されている。基板６を貫通するように貫通電極５が形成されており、該貫通電極５は例えばポリシリコンよりなる電極パッド１４のほぼ中央を貫通して形成されている。さらに、電極パッド１４は絶縁膜８中に形成された複数のコンタクトプラグ１１ａに接続されており、該複数のコンタクトプラグ１１ａは絶縁膜８上の電極パッド４に接続されている。また、貫通電極５は基板６の裏面の裏面電極１０に接続されている。貫通電極５と基板６及び裏面電極１０との間、基板６と絶縁膜７及び受光部２との間には、基板６を絶縁するための絶縁膜９が形成されている。
　また、以上の構成を有する固体撮像装置は、例えば図１０（ｃ）に示すように、パッケージ１２上にバンプ１３を形成し、該バンプと上記図１０（ａ）に示した裏面電極１０とを接続することでパッケージングされる。
　ここで、上記構造では、貫通電極５を形成するための貫通孔をエッチングによって形成する場合、オーバーエッチングを多くする必要があり、その際、貫通孔がポリシリコンよりなる電極パッド１４を削るか、貫通する可能性も考えられるが、ポリシリコンよりなる電極パッド１４の上部は酸化膜の絶縁膜８によって構成されているため、エッチングの進行はストップされる。
　上記構造を有する本発明の第８の実施形態に係る固体撮像装置によると、貫通電極５とポリシリコンよりなる電極パッド１４とは、電極パッド１４の側面でコンタクトするため、抵抗上昇を抑制することが可能となる。また、Ａｌなどよりなる電極パッド１４に直接貫通孔を設ける場合には、Ａｌと酸化膜の選択比が小さいために、電極パッド１４上の絶縁膜８まで貫通してしまい信頼性の低下が生じてしまうが、上記の通り、本実施形態では、電極パッド１４をポリシリコンで構成しているため、そのような信頼性低下の事態を抑制することができる。
　なお、上記本実施形態では、図示しない配線部に接続する電極パッド４を設けた構造である場合について説明したが、電極パッド４は設けることなく、受光部２からの配線部３だけを設けている場合であっても、同様に実施可能である。
　また、コンタクトプラグ１１ａの一方のみを設け、その他方のコンタクトプラグ１１ａの代わりに貫通電極５を配置することも可能である。
　（第８の実施形態）
　以下、本発明の第８の実施形態に係る半導体装置の製造方法としての固体撮像装置の製造方法について、図面を参照しながら説明する。
　図１１（ａ）～（ｄ）及び図１２（ａ）～（ｄ）は、本発明の第８の実施形態に係る半導体装置としての固体撮像装置の製造方法を工程順に示す要部断面図である。なお、ここでは、上記第２の実施形態に係る固体撮像装置を製造する方法を例にして説明するが、他の実施形態に係る固体撮像装置であっても、以下の説明から容易に想定できるものである。
　まず、図１１（ａ）に示すように、フォトダイオードなどの受光部２が形成された例えばシリコンよりなる基板６上の絶縁膜９上に、フォトリソグラフィーとエッチングプロセスなどにより、転送電極を形成するポリシリコンで電極パッド１６（導電体パッド）を形成する。
　次に、図１１（ｂ）に示すように、基板６の上に、電極パッド１６を覆うように酸化膜よりなる絶縁膜１９を形成する。
　次に、図１１（ｃ）に示すように、フォトリソグラフィーとエッチングプロセスなどにより、絶縁膜１９にコンタクトホールを形成する。その後、該コンタクトホールに、Ｔｉなどの高融点金属をスパッタ法で成膜し、タングステンを埋め込んで、コンタクトホールの外側に形成されたタングステンをエッチングなどで除去することにより、コンタクトプラグ１７を形成する。
　次に、図１１（ｄ）に示すように、絶縁膜１９の上に、コンタクトプラグ１７に接続するように、遮光膜を形成するタングステンで電極パッド１５（導電体パッド）を形成する。すなわち、タングステンをスパッタ法又はＣＶＤ（Chemical Vapor Deposition）法で形成し、フォトリソグラフィーとエッチングプロセスなどによりパターン化して、電極パッド１５を形成する。
　次に、図１２（ａ）に示すように、絶縁膜１９の上に、ＣＶＤ法などにより、電極パッド１５を覆うように酸化膜よりなる絶縁膜２０を形成した後、フォトリソグラフィーとエッチングプロセスなどにより、該絶縁膜２０にコンタクトホールを形成する。その後、該コンタクトホールに、Ｔｉなどの高融点金属をスパッタ法で成膜し、タングステンを埋め込んで、コンタクトホールの外側に形成されたタングステンをエッチングなどで除去することにより、コンタクトプラグ１８を形成する。
　次に、図１２（ｂ）に示すように、チタン(Ｔｉ)及びチタンナイトライド(ＴｉＮ)を順にスパッタ法により形成し、Ａｌを成長させた後、フォトリソグラフィーとエッチングプロセスなどにより、配線部３及び電極パッド４を形成する。なお、配線部３は、受光部２の転送電極に駆動パルスを印加するためや信号を出力するために、出力部に接続される。
　次に、図１２（ｃ）に示すように、膜厚１００ｎｍ～３００ｎｍになるまで基板６の裏側をＣＭＰ（Chemical Mechanical Polishing）又はエッチングによって薄膜化した後、フォトリソグラフィーとエッチングプロセスなどにより、電極パッド１６の下面を露出する貫通孔６ａを形成する。
　次に、図１２（ｄ）に示すように、貫通孔６ａの内部及び基板６の裏面に、ＣＶＤ法などを用いて酸化膜よりなる絶縁膜９を形成した後、フォトリソグラフィーとエッチングプロセスなどにより、電極パッド１６の下面部分の絶縁膜９のみを除去し、Ｔｉをスパッタし、Ａｌを成膜して、貫通電極５を形成する。その後、フォトリソグラフィーとエッチングプロセスなどにより、裏面電極１０を形成する。
　以上のようにして、抵抗上昇又は表面の電極パッドの突き抜けを防止できる構造を有する第２の実施形態の固体撮像装置を製造することができる。
　なお、図示しないが、通常、上に凸、下に凸又は上下両方向に凸型の層内レンズを形成し、さらに、カラーフィルターを形成した後に、トップレンズを形成する。
　また、電極パッド１６は、転送電極と同じ物質である必要はなく、また、転送電極の形成と同時に形成する必要はない。他のポリシリコン層又はタングステン（Ｗ）で形成することも可能である。同様に、電極パッド１５もまた、遮光膜と同じ物質である必要はなく、また、遮光膜の形成と同時に形成する必要はない。他のタングステン層又はタングステンシリサイドで形成することも可能である。
　また、以上の第１～第８の実施形態において、保護回路を電極パッド４の下部、電極パッド１４、１５、 電極パッド１６又は３３の下部若しくは層間に形成する構造にすることで、チップ面積の縮小化を可能にすることもできる。
　（第９の実施形態）
　以下、本発明の第９の実施形態に係る半導体装置の製造方法としての固体撮像装置の製造方法について、図面を参照しながら説明する。
　図１３（ａ）～（ｄ）は、本発明の第９の実施形態に係る固体撮像装置の製造方法を工程順に説明する要部断面図である。
　本実施形態に係る固体撮像装置の方法が、上記第８の実施形態の製造方法と異なる点は、後述するように電極パッド１６（導電体パッド）、ビア３２、及び電極パッド３３（導電体パッド）に銅（Ｃｕ）を用いることである。
　まず、図１３（ａ）に示すように、フォトダイオードなどの受光部２が形成された例えばシリコンよりなる基板６上の絶縁膜９上に、該絶縁膜９を露出する開口部を有する絶縁膜１９を形成する。
　次に、図１３（ｂ）に示すように、絶縁膜１９の開口部に、タンタル（Ｔａ）又はタンタルナイトライド（ＴａＮ）などをバリアメタルとして成膜し、さらに、Ｃｕをメッキをする。その後、ＣＭＰ法で、開口部の外側に存在する絶縁膜表面のＣｕ又はＴａＮを除去することにより、電極パッド１６を形成する。続いて、絶縁膜１９の上に、電極パッド１６を覆うように、ナイトライド（ＳｉＮ）膜３０ａを成膜する。続いて、ナイトライド膜３０ａの上に、ＣＶＤ法などを用いて、酸化膜よりなる絶縁膜３１を成膜する。
　次に、図１３（ｃ）に示すように、デュアルダマシン法により、絶縁膜３１及びナイトライド膜３０ａに、後述する電極パッド３３を形成するための開口部を形成し、さらに、ビアホールを形成する。続いて、開口部及びビアホールに、ＴａＮ膜を成膜し、さらに、Ｃｕをメッキした後、ＣＭＰ法を用いて、絶縁膜３１の表面のＣｕ又はＴａＮを除去することにより、ビア３２及び電極パッド３３が形成される。
　次に、図１３（ｄ）に示すように、絶縁膜３１及び電極パッド３３の上に、ナイトライド（ＳｉＮ）膜３０ｂを成膜した後、酸化膜よりなる絶縁膜３４をＣＶＤなどを用いて成膜する。続いて、絶縁膜３４及びナイトライド膜３０ｂに、フォトリソグラフィーとエッチングプロセスなどを用いて、コンタクトホールを形成し、該コンタクトホールに、ＴａＮ又はＴｉを成膜し、タングステンを成長させる。その後、コンタクトホールの外側に形成されたＴａＮ又はＴｉ、タングステンを除去することにより、コンタクトプラグ３５を形成する。続いて、絶縁膜３４の上に、コンタクトプラグ３５に接続するように、スパッタ法により、Ｔｉ及びＴｉＮの順に成膜した後、さらにＡｌ－Ｃｕを成膜する。その後、フォトリソグラフィーとエッチングプロセスなどにより、電極パッド４を形成する。
　なお、その後の工程は、上記第８の実施形態において図１２（ｃ）及び（ｄ）を用いた説明と同様である。また、図示しないが、通常、上に凸、下に凸又は上下両方向に凸型の層内レンズを形成し、さらに、カラーフィルターを形成した後に、トップレンズを形成する。
　以上のようにして、電極パッド１６、ビア３２、及び電極パッド３３に銅（Ｃｕ）を用いた場合に、抵抗上昇又は表面の電極パッドの突き抜けを防止できる構造を有する固体撮像装置及びその製造方法を実現できる。
　以上説明したように、本発明は、固体撮像装置及びパッケージングの小型化時における信頼性及び製造スループットの向上、画質の向上などにとって有用である。

Claims (18)

  1. 　半導体基板を貫通して形成された貫通電極と、
    　前記貫通電極の上に形成され、前記貫通電極と電気的に接続する導電体からなる導電体パッドと、
    　前記半導体基板の表面に形成され、前記導電体パッドと電気的に接続する配線層とを備える、半導体装置。
  2. 　請求項１に記載の半導体装置において、
    　前記導電体パッドは、ポリシリコン、アルミニウム、アルミニウムを含む金属、銅、銅合金、高融点金属、及びこれらのシリサイドのうちから選択されるいずれか１つからなる、半導体装置。
  3. 　請求項１に記載の半導体装置において、
    　前記導電体パッドは、ポリシリコン、アルミニウム、アルミニウムを含む金属、銅、銅合金、高融点金属、及びこれらのシリサイドのうちから選択される複数の積層膜からなる、半導体装置。
  4. 　請求項１～３のうちのいずれか１項に記載の半導体装置において、
    　前記配線層と前記導電体パッドとの接続は、第１のコンタクトプラグを介する形態で行われている、半導体装置。
  5. 　請求項４に記載の半導体装置において、
    　前記配線層は電極パッドを含んでおり、
    　前記配線層における前記電極パッドが形成された領域は、プローブ検査用のプローブが接触する領域を含み、
    　前記配線層における前記電極パッドが形成されていない領域は、前記第１のコンタクトプラグが接続される領域を含む、半導体装置。
  6. 　請求項１～５のうちのいずれか１項に記載の半導体装置において、
    　前記導電体パッドは、互いに電気的に接続する複数の前記導電体パッドからなり、
    　前記複数の導電体パッドのうちの最下層に位置する導電体パッドが、前記貫通電極と電気的に接続され、
    　前記複数の導電体パッドのうちの最上層に位置する導電体パッドが、前記配線層と電気的に接続されている、半導体装置。
  7. 　請求項４又は５に記載の半導体装置において、
    　前記配線層の配線幅は前記第１のコンタクトプラグの径よりも大きい、半導体装置。
  8. 　請求項４～７のうちのいずれか１項に記載の半導体装置において、
    　平面的配置における前記導電体パッドの面積は、平面的配置における前記貫通電極の面積よりも大きい、半導体装置。
  9. 　請求項５～８のうちのいずれか１項に記載の半導体装置において、
    　前記複数の導電体パッドのうち、互いに隣り合う導電体パッド同士は、平面的配置において一部分が重なっていると共に、第２のコンタクトプラグを介して互いに電気的に接続されている、半導体装置。
  10. 　請求項１～９のうちのいずれか１項に記載の半導体装置において、
    　前記貫通電極と前記導体パッドとの接続は、前記貫通電極が前記導電体パッドに直接接する形態、又は、前記貫通電極が前記導電体パッドを貫通する形態で行われている、半導体装置。
  11. 　請求項１～１０のうちのいずれか１項に記載の半導体装置において、
    　前記半導体基板の表面に複数の受光部が形成されている、半導体装置。
  12. 　請求項１～１１のうちのいずれか１項に記載の半導体装置において、
    　前記導電体パッドは、転送電極又は出力トランジスタゲートと同層で形成されている、半導体装置。
  13. 　請求項１～１２のうちのいずれか１項に記載の半導体装置において、
    　前記貫通電極が複数されており、
    　前記複数の貫通電極のうち出力部に接続されている貫通電極と該貫通電極に隣り合う貫通電極との間の距離は、それ以外の貫通電極間の距離よりも大きい、半導体装置。
  14. 　請求項１～１２のうちのいずれか１項に記載の半導体装置において、
    　前記貫通電極が複数されており、
    　前記複数の貫通電極のうち出力部に接続されている貫通電極の周囲に形成された絶縁膜の膜厚は、前記複数の貫通電極のうち前記出力部に接続されている貫通電極以外の貫通電極の周囲に形成された絶縁膜の膜厚よりも大きい、半導体装置。
  15. 　請求項１～１２のうちのいずれか１項に記載の半導体装置において、
    　前記貫通電極が複数されており、
    　前記複数の貫通電極のうち出力部に接続されている貫通電極の平面的配置における面積は、前記複数の貫通電極のうち前記出力部に接続されている貫通電極以外の貫通電極の平面的配置における面積よりも小さい、半導体装置。
  16. 　半導体基板の表面に受光部を有する半導体装置の製造方法であって、
    　前記半導体基板の上に、導電体からなる導電体パッドを形成する工程（ａ）と、
    　前記半導体基板の表面に、前記導電体パッドと電気的に接続する配線層を形成する工程（ｂ）と、
    　前記半導体基板の裏面を貫通し、前記導電体パッドと電気的に接続するように、貫通電極を形成する工程（ｃ）とを備える、半導体装置の製造方法。
  17. 　請求項１６に記載の半導体装置の製造方法において、
    　前記工程（ａ）と前記工程（ｂ）との間に、前記導電体パッドを覆うように絶縁膜を形成した後、該絶縁膜を貫通して前記導電体パッドと接続するコンタクトプラグを形成する工程（ｄ）をさらに備え、
    　前記工程（ｂ）は、前記コンタクトプラグと接続するように、電極パッドを含む前記配線層を形成する工程であり、
    　前記配線層における前記電極パッドが形成される領域は、プローブ検査用のプローブが接触する領域を含み、
    　前記配線層における前記電極パッドが形成されていない領域は、前記コンタクトプラグが接続される領域を含む、半導体装置の製造方法。
  18. 　請求項１６又は１７に記載の半導体装置の製造方法において、
    　前記貫通電極と前記導体パッドとの接続は、前記貫通電極が前記導電体パッドに直接接する形態、又は、前記貫通電極が前記導電体パッドを貫通する形態で行われる、半導体装置の製造方法。
PCT/JP2009/001366 2008-05-19 2009-03-26 半導体装置及びその製造方法 WO2009141952A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/853,866 US20110024864A1 (en) 2008-05-19 2010-08-10 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008131246A JP2009283503A (ja) 2008-05-19 2008-05-19 半導体装置及びその製造方法
JP2008-131246 2008-05-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/853,866 Continuation US20110024864A1 (en) 2008-05-19 2010-08-10 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2009141952A1 true WO2009141952A1 (ja) 2009-11-26

Family

ID=41339896

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001366 WO2009141952A1 (ja) 2008-05-19 2009-03-26 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20110024864A1 (ja)
JP (1) JP2009283503A (ja)
WO (1) WO2009141952A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103467A (ja) * 2008-10-21 2010-05-06 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640630B2 (ja) * 2010-10-12 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP6034095B2 (ja) * 2012-08-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法
TWI581389B (zh) * 2014-05-22 2017-05-01 精材科技股份有限公司 半導體結構及其製造方法
WO2016071404A1 (en) * 2014-11-07 2016-05-12 Koninklijke Philips N.V. Driver device and driving method for driving a load

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064159A1 (ja) * 2003-01-15 2004-07-29 Fujitsu Limited 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法
JP2006128352A (ja) * 2004-10-28 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006310726A (ja) * 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007096030A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
JP4944399B2 (ja) * 2005-07-04 2012-05-30 キヤノン株式会社 固体撮像装置
JP4951989B2 (ja) * 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064159A1 (ja) * 2003-01-15 2004-07-29 Fujitsu Limited 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法
JP2006128352A (ja) * 2004-10-28 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006310726A (ja) * 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007096030A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103467A (ja) * 2008-10-21 2010-05-06 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
US8409981B2 (en) 2008-10-21 2013-04-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor package with a metal post and manufacturing method thereof

Also Published As

Publication number Publication date
JP2009283503A (ja) 2009-12-03
US20110024864A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
JP6012262B2 (ja) 半導体装置の製造方法
EP2317558B1 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
US8212328B2 (en) Backside illuminated image sensor
JP6233717B2 (ja) 固体撮像装置およびその製造方法
JP6041607B2 (ja) 半導体装置の製造方法
US20210272933A1 (en) Semiconductor device, manufacturing method for semiconductor device, and electronic device
US11694979B2 (en) Isolation structure for bond pad structure
JP6124502B2 (ja) 固体撮像装置およびその製造方法
JP2011009645A (ja) 半導体装置及びその製造方法
US11908879B2 (en) Semiconductor device
JP2005209677A (ja) 半導体装置
WO2009141952A1 (ja) 半導体装置及びその製造方法
JP7297516B2 (ja) 半導体装置および機器
KR20200047301A (ko) 접합성 강화를 위한 패드 구조
JP2017059834A (ja) 固体撮像装置及び電子機器
US9871072B2 (en) Photoelectric conversion device, image pickup system, and method for manufacturing photoelectric conversion device
JP6233376B2 (ja) 固体撮像装置及び電子機器
US20180240835A1 (en) Image sensor device and manufacturing method thereof
JP6701149B2 (ja) 撮像装置およびカメラ
KR20090022325A (ko) 반도체 소자의 본딩 패드 및 그의 제조 방법
JP2020129688A (ja) 撮像装置
CN115527931A (zh) 半导体设备和制造半导体设备的方法
JP2017126783A (ja) 固体撮像装置およびその製造方法
JP2007103852A (ja) 半導体装置およびその製造方法
KR20100080235A (ko) 씨모스 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09750314

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09750314

Country of ref document: EP

Kind code of ref document: A1