CN115527931A - 半导体设备和制造半导体设备的方法 - Google Patents

半导体设备和制造半导体设备的方法 Download PDF

Info

Publication number
CN115527931A
CN115527931A CN202210707666.5A CN202210707666A CN115527931A CN 115527931 A CN115527931 A CN 115527931A CN 202210707666 A CN202210707666 A CN 202210707666A CN 115527931 A CN115527931 A CN 115527931A
Authority
CN
China
Prior art keywords
substrate
layer
main surface
bonding
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210707666.5A
Other languages
English (en)
Inventor
觸泽绫子
立石禄则
冨吉俊夫
蜂巢高弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022041120A external-priority patent/JP2023004854A/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN115527931A publication Critical patent/CN115527931A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

公开了半导体设备和制造半导体设备的方法。所公开的制造半导体设备的方法包括将接合基板分割成多个半导体设备，接合基板包括设置有互连结构层和第一接合层的第一基板、以及设置有与第一接合层相对的第二接合层的第二基板。接合基板在平面图中包括功能元件区域和划线区域。该分割包括在划线区域中形成凹槽，并且在凹槽的内侧表面之外的区域中切断接合基板。贯穿第一基板和第二基板中的一个、互连结构层、以及第一接合层和第二接合层的凹槽被形成。凹槽从第一基板和第二基板中的所述一个延伸到比设置在第一基板和第二基板之间的所有互连层深的位置。

Description

半导体设备和制造半导体设备的方法
技术领域
本发明涉及半导体设备和制造半导体设备的方法。
背景技术
日本专利申请公开No.2020-025115公开了一种在分割设置有电路的半导体基板的步骤中通过干法刻蚀对半导体基板进行切割来避免半导体基板的切断面上的碎屑的制造半导体设备的方法。
日本专利申请公开No.2018-022924公开了一种制造方法，其中在将设置有电路的半导体基板和支撑基板被接合的半导体设备分割的步骤中通过干法刻蚀沿着切割线在半导体设备的外边缘内部形成凹槽。该凹槽可以用作用于防止因切割而在半导体设备内部出现裂纹的凹槽。
然而，在日本专利申请公开No.2020-025115和日本专利申请公开No.2018-022924中描述的技术中，当基板被切割成单个件时，不总是可以抑制半导体设备的内部出现裂纹。
发明内容
本发明的目的是提供包括通过切割处理将基板分割成单个半导体设备的步骤的半导体设备的制造方法，其中可以有效地抑制在半导体设备内部出现裂纹。
根据本说明书的一个公开内容，提供了一种制造半导体设备的方法，包括：将通过使第一基板和第二基板接合以使得第一接合层和第二接合层彼此面对而形成的接合基板分割成多个半导体设备，第一基板具有第一主表面和第二主表面并且在第一主表面侧依次设置有第一互连结构层和第一接合层，第二基板具有第三主表面和第四主表面并且在第三主表面侧设置有第二接合层，其中，接合基板在平面图中包括多个功能元件区域和划线区域，其中，所述分割包括：在划线区域中形成凹槽，并且在凹槽的内侧表面之外的区域中切断接合基板，其中，在形成凹槽时，贯穿第一基板和第二基板中的一个、第一互连结构层、第一接合层、以及第二接合层的凹槽被形成，并且其中，凹槽从第一基板和第二基板中的所述一个延伸到比设置在第一基板和第二基板之间的所有互连层深的位置。
根据本说明书的另一公开内容，提供了一种制造半导体设备的方法，包括：将通过使第一基板和第二基板接合以使得第一接合层和第二接合层彼此面对而形成的接合基板分割成多个半导体设备，第一基板具有第一主表面和第二主表面并且在第一主表面侧依次设置有第一互连结构层和第一接合层，所述第二基板具有第三主表面和第四主表面并且在第三主表面侧依次设置有包括互连层的第二互连结构层和第二接合层，其中，接合基板在平面图中包括多个功能元件区域和划线区域，其中，所述分割包括：在划线区域中形成凹槽，并且在凹槽的内侧表面之外的区域中切断接合基板，并且其中，在形成凹槽时，凹槽贯穿第一基板和第二基板中的一个、第一互连结构层、互连层、第一接合层、以及第二接合层。
根据本说明书的又一公开内容，提供了一种制造半导体设备的方法，包括：将通过使第一基板和第二基板接合以使得第一接合层和第二接合层彼此面对而形成的接合基板分割成多个半导体设备，第一基板具有第一主表面和第二主表面并且在第一主表面侧依次设置有第一互连结构层和第一接合层，第二基板具有第三主表面和第四主表面并且在第三主表面侧设置有第二接合层，其中，接合基板在平面图中包括多个功能元件区域和划线区域以及凹槽，所述凹槽形成在划线区域中以便贯穿第一基板和第二基板中的一个、第一互连结构层、第一接合层、以及第二接合层，并且其中，在所述分割中，接合基板在凹槽的内侧表面之外的区域中被切断。
根据以下参考附图对示例性实施例的描述，本发明的其他特征将变得清楚。
附图说明
图1是图示了在分割(singulation)成单个半导体设备之前的接合基板的示意性配置的平面图。
图2A、图2B、图2C和图2D是图示了接合基板上的半导体设备的边界部分的放大平面图。
图3是图示了在分割成单个半导体设备之前的接合基板的示意性配置的截面图。
图4A、图4B、图4C、图4D、图4E、图4F、图4G和图4H是图示了根据本发明的第一实施例的半导体设备的制造方法的截面图。
图5是图示了根据本发明的第一实施例的半导体设备的结构的平面图。
图6A、图6B和图6C是图示了根据本发明的第二实施例的半导体设备的制造方法的截面图。
图7A、图7B、图7C、图7D、图7E、图7F和图7G是图示了根据本发明的第三实施例的半导体设备的制造方法的截面图。
图8A、图8B和图8C是图示了根据本发明的第四实施例的半导体设备的制造方法的截面图。
图9是图示了根据本发明的第五实施例的半导体设备的制造方法的截面图。
图10是图示了根据本发明的第六实施例的半导体设备的制造方法的截面图。
图11是图示了根据本发明的第七实施例的半导体设备的制造方法的截面图。
图12是图示了根据本发明的第八实施例的半导体设备的制造方法的截面图。
图13是图示了根据本发明的第九实施例的半导体设备的制造方法的截面图。
具体实施方式
现在将根据附图来详细地描述本发明的优选实施例。
在日本专利申请公开No.2020-025115中描述的技术中，通过干法刻蚀对半导体层进行切割，但没有通过干法刻蚀对设置在半导体层上的金属层进行切割。如果在这种状态下执行诸如刀片切割之类的机械加工，则可能在半导体层与金属层之间的边界处在半导体设备的内侧方向上出现碎屑，由此影响半导体设备的功能。
另外，在日本专利申请公开No.2018-022924中描述的技术中，由于用于防止裂纹的凹槽与通向互连层的开口同时形成，因此在多层互连层的中间形成凹槽。由于通过金属层与绝缘层的堆叠结构形成多层互连层，因此因诸如刀片切割之类的机械加工，可能在膜之间的边界处出现碎屑，并且可能在半导体设备内部出现裂纹。
另外，作为用于防止在半导体设备的内部出现裂纹的方法，可料想到，在执行刀片切割的区域与设置有电路的半导体设备的内部之间提供足够的间隙，但无法通过提供间隙来避免半导体设备的外部尺寸的增加。
在以下实施例中，在包括通过切割处理将基板分割成单个半导体设备的步骤的制造半导体设备的方法中，将描述适于在不增加半导体设备的外部尺寸的情况下有效地抑制半导体设备内部出现裂纹的许多实施例。
[第一实施例]
将参考图1至图5来描述根据本发明的第一实施例的半导体设备及制造方法。图1是图示了在分割成单个半导体设备之前的接合基板的示意性配置的平面图。图2A至图2D是图示了接合基板上的半导体设备的边界部分的平面图。图3是图示了在分割成单个半导体设备之前的接合基板的示意性配置的截面图。图4A至图4H是图示了根据本实施例的半导体设备的制造方法的截面图。图5是图示了根据本实施例的半导体设备的结构的平面图。
本实施例的半导体设备是通过将通过层叠和接合多个基板而形成的接合基板划分成多个芯片来制造的。单个芯片中的每一个是本实施例的半导体设备。
图1是图示了在分割成单个半导体设备之前的接合基板的示意性配置的平面图。图1中图示的网格实线表示划线(scribe lines)。被划线围绕的区域中的每一个是用作一个半导体设备的芯片区域。通过沿着划线切割接合基板200，从一个接合基板200获得多个半导体设备。
图2A至图2D是图1的局部放大视图。图2A是图示了两个相邻的半导体设备之间的边界部分的图1中的区域A的放大平面图。图2B、图2C和图2D是图示了四个相邻的半导体设备之间的边界部分的图1中的区域B的放大平面图。图3是沿着图2A的线IIA-IIA'截取的示意性截面图。
如图3中图示的，接合基板200包括第一组件210、第二组件220和光学结构层250，第一组件210包括具有主表面S1和主表面S2的基板101，第二组件220包括具有主表面S3和主表面S4的基板109。第一组件210和第二组件220被接合以使得基板101的主表面S1侧和基板109的主表面S3侧彼此面对。光学结构层250设置在第一组件210的主表面S2侧上方。
如图3中图示的，接合基板200设置有划线区域2、功能元件区域3和防护环(guardring)区域4。划线区域2对应于图1中的划线。在功能元件区域3中，设置与半导体设备的功能对应的预定功能元件。防护环区域4设置在划线区域2和功能元件区域3之间，以便围绕功能元件区域3。一个功能元件区域3和围绕这个功能元件区域3的防护环区域4对应于用作一个半导体设备的芯片区域。相邻的芯片区域通过划线区域2彼此分离。
基板101可以是诸如单晶硅基板之类的半导体基板。在基板101的主表面S1侧，设置元件隔离部分102和与半导体设备的功能对应的预定的功能元件。元件隔离部分102具有例如STI(浅沟槽隔离)结构。图3图示了作为功能元件的示例的MOS晶体管。MOS晶体管包括设置在基板101中的源极/漏极区域103以及在栅极绝缘膜104插入其间情况下设置在基板101的主表面S1上方的栅电极105。功能元件不限于MOS晶体管，并且可以根据半导体设备所需的功能包括各种元件。例如，功能元件可以是诸如光电二极管之类的光电转换元件、电容器元件、电阻器元件或MEMS(微机电系统)元件。这里，假定半导体设备具有作为光学传感器的功能，并且功能元件区域3设置有包括光电转换元件的光电转换单元、用于读出在光电转换单元中生成的信号的读出电路等。
互连结构层106设置在基板101的主表面S1上方。互连结构层106包括绝缘膜和部署在绝缘膜中的多个互连层。尽管图3图示了包括四个互连层的多层互连结构作为互连结构层106，但构成互连结构层106的互连层的数量不限于四个。这些互连层经由接触插塞彼此连接，以便形成期望的电路和结构。
构成互连结构层106的互连层包括设置在功能元件区域3中的焊盘电极107。在图3的示例中，焊盘电极107由距基板101的主表面S1最远的第四层互连层形成，但焊盘电极107可以由构成互连结构层106的任意互连层形成。如例如图3中图示的，多个焊盘电极107可以布置在功能元件区域3的周边部分中。
在防护环区域4中，设置由构成互连结构层106的互连层和元件隔离部分102形成的防护环GR。防护环GR设置为围绕功能元件区域3，并可以具有抑制水分从半导体设备的外部侵入到功能元件区域3中以及切割期间的损坏的功能。
用于评估和管理处理或设备的测试图案(TEG：测试元件组)、用于预定目的的虚设图案等可以设置在划线区域2的中心部分中。例如，TEG可以包括设备TEG，设备TEG具有与设置在功能元件区域3中的元件基本上相同的结构并且用于评估元件的电特性。另外，作为虚设图案，例如，示例了用于在形成互连层时执行的化学机械抛光(CMP)处理中改善平坦度的虚设图案。这里，假定由构成互连结构层106的互连层制成的虚设图案DP设置在划线区域2中。
由诸如二氧化硅之类的绝缘材料或诸如铜之类的金属材料制成的接合层108设置在互连结构层106的与基板101相对的一侧上方。
例如，基板109可以是诸如单晶硅基板之类的半导体基板。由诸如二氧化硅之类的绝缘材料或诸如铜之类的金属材料制成的接合层110设置在基板109的主表面S3侧上方。第一组件210和第二组件220被接合，使得接合层108和接合层110彼此面对。换句话说，在第一组件210和第二组件220接合在一起之后，接合层108和110一体地形成一个接合层。
光学结构层250设置在基板101的主表面S2侧上方。如图3中图示的，例如，光学结构层250依次包括抗反射膜111、遮光层(未图示)、绝缘膜112、平坦化层113、滤色器层114、平坦化层115和芯片上透镜116。由例如二氧化硅制成的抗反射膜(未图示)可以进一步设置在芯片上透镜116上方。
抗反射膜111具有抑制经由光学结构层250从主表面S2侧入射到基板101上的光在主表面S2上方的反射的功能。抗反射膜111可以由诸如TaO2、Ta2O5、HfO2或Al2O3之类的绝缘材料形成。这些绝缘材料还具有抑制在基板101与光学结构层250之间的界面(主表面S2)处产生的暗电流的效果(钉扎效应)。
例如，遮光层可以设置在布置有用于输出限定暗状态下的基准电压的基准信号的遮光像素的区域中。遮光层可以由诸如Ti、TiN或Al之类的具有遮光性质的金属材料或金属化合物材料形成。绝缘膜112可以由诸如二氧化硅或氮氧化硅之类的绝缘材料形成。平坦化层113是用于使由遮光层引起的表面不均匀平坦化的层，并可以由例如树脂材料形成。滤色器层114具有选择入射到基板101上的光的波长带的功能，并可以由例如树脂材料形成。平坦化层115是用于使由滤色器层114产生的表面的不均匀平坦化的层，并可以由例如树脂材料形成。芯片上透镜116具有聚焦入射到基板101上的光的功能。
光学结构层250、基板101和互连结构层106设置有贯穿光学结构层250、基板101和互连结构层106的一部分并到达焊盘电极107的开口117。包括元件隔离部分102和互连层的防护环(未图示)可以进一步围绕每个开口117设置，以抑制水分从开口117进入。
光学结构层250、第一组件210和第二组件220设置有贯穿光学结构层250、第一组件210和接合层110并到达基板109的凹槽118。如图2A至图3中图示的，凹槽118设置在划线区域2中，并且在平面图中，具有围绕防护环区域4和功能元件区域3的外周的框状图案。
接下来，将参考图4A至图4H来描述根据本实施例的半导体设备的制造方法。图4A至图4H是图示了根据本实施例的半导体设备的制造方法的截面图。
首先，制备具有主表面S1和主表面S2'的基板101。基板101是诸如单晶硅基板之类的半导体基板。接下来，通过例如STI方法在基板101的主表面S1侧形成元件隔离部分102。接下来，在由元件隔离部分102在主表面S1上限定的有源区中，形成具有源极/漏极区域103以及在栅极绝缘膜104插入其间的情况下设置在主表面S1上方的栅电极105的MOS晶体管(图4A)。除了MOS晶体管之外，还可以按需要在基板101中进一步形成阱和其他功能元件。
接下来，在设置有元件隔离部分102和MOS晶体管的基板101的主表面S1上方形成互连结构层106。首先，通过例如CVD(化学气相沉积)方法，在基板101的主表面S1上方形成由诸如二氧化硅之类的绝缘材料制成的层间绝缘膜。接下来，通过光刻和干法刻蚀，在层间绝缘膜中形成接触孔。接下来，通过例如溅射法或CVD法来沉积钨膜和诸如TiN膜之类的阻挡金属，并且去除层间绝缘膜上的不需要的阻挡金属和钨膜，以形成埋入在接触孔中的接触插塞。接下来，通过例如溅射法在埋入有接触插塞的层间绝缘膜上沉积诸如TiN膜之类的阻挡金属和铝膜，然后，通过光刻和干法刻蚀对这些导电膜进行图案化，以形成第一层互连层。此后，重复层间绝缘膜的形成、通孔和通孔插塞的形成、以及互连层的形成，以形成具有预定数量的互连层的互连结构层106。
互连结构层106包括设置在功能元件区域3中的预定的互连和焊盘电极107、设置在防护环区域4中的防护环GR、以及设置在划线区域2中的诸如虚设图案DP之类的结构。在图4B中图示的示例中，焊盘电极107由第四层互连层形成，但形成焊盘电极107的互连层不受特别限制。
构成互连结构层106的互连层可以不仅由铝互连形成，而且由铜互连形成。可以使用已知的镶嵌处理形成铜互连。另外，构成互连结构层106的层间绝缘膜主要由二氧化硅形成，并且另外，可以在要求用作刻蚀阻挡器或扩散防止膜的部分中使用碳化硅、氮化硅等。
接下来，通过例如CVD法或溅射法，在互连结构层106上方形成接合层108(图4B)。接合层108可以由诸如二氧化硅之类的绝缘材料或诸如铜之类的金属材料形成。因此，完成了第一组件210。
另外，与第一组件210分离地制备具有主表面S3和主表面S4的基板109。基板109可以例如是诸如单晶硅基板之类的半导体基板。
接下来，通过例如CVD法或溅射法，在基板109的主表面S3上方形成接合层110。如同接合层108，接合层110可以由诸如二氧化硅之类的绝缘材料或诸如铜之类的金属材料形成。因此，完成了第二组件220。
接下来，第一组件210和第二组件220被堆叠使得接合层108和接合层110彼此面对，并且执行诸如热处理之类的预定的基板接合处理。因此，第一组件210和第二组件220被彼此接合以形成接合基板200。
接下来，通过诸如磨削、CMP或刻蚀之类的技术，从主表面S2'侧使基板101变薄。通过使基板101变薄而形成的新的表面成为基板101的主表面S2(图4C)。通过使基板101变薄，来自基板101的主表面S2侧的入射光可以有效地到达布置在基板101的主表面S1侧的光电转换元件。通过使半导体基板变薄而获得的基板101也可以被称为半导体层。
接下来，通过例如CVD法或溅射法，沉积诸如TaO2、Ta2O5、HfO2或Al2O3之类的绝缘材料以形成抗反射膜111。
接下来，通过例如溅射法，在抗反射膜111上方沉积诸如Ti、TiN或Al之类的具有遮光性质的金属材料或金属化合物材料以形成遮光层(未图示)。接下来，通过光刻和干法刻蚀，将遮光层加工成预定图案。
接下来，通过例如CVD法，在设置有遮光层的抗反射膜111上方沉积诸如二氧化硅或氮氧化硅之类的绝缘材料，以形成由绝缘材料制成的绝缘膜112。
接下来，通过例如旋涂法，在绝缘膜112上方形成由树脂材料制成的平坦化层113。因此，由遮光层引起的表面的不均匀因平坦化层113而被平坦化。
接下来，在平坦化层113上方形成滤色器层114。
接下来，通过例如旋涂法，在设置有滤色器114的平坦化层113上方形成由树脂材料制成的平坦化层115。因此，由滤色器层114产生的表面的不均匀因平坦化层115而被平坦化。
接下来，在平坦化层115上方形成芯片上透镜116。
因此，在基板101的主表面S2上方，形成包括抗反射膜111、遮光层、绝缘膜112、平坦化层113、滤色器层114、平坦化层115和芯片上透镜116的光学结构层250(图4D)。
接下来，通过光刻和干法刻蚀，在功能元件区域3中形成从基板101的主表面S2侧贯穿光学结构层250、基板101和互连结构层106的一部分并到达焊盘电极107的开口117。
另外，通过光刻和干法刻蚀，在划线区域2中形成从基板101的主表面S2侧贯穿光学结构层250、第一组件210和接合层110并至少到达基板109的主表面S3的凹槽118(图4E)。凹槽118从基板101的主表面S2侧延伸到比设置在基板101和基板109之间的所有互连层深的位置。凹槽118中的每一个被设置为围绕包括防护环区域4和功能元件区域3的每个芯片区域，同时避开设置在划线区域2中的诸如虚设图案DP和TEG之类的结构。
当形成开口117和凹槽118时，例如，可以通过使用含有N2、O2等的混合气体进行各向异性刻蚀来去除平坦化层115和平坦化层113。当在平坦化层115上方进一步设置抗反射膜时，例如，可以通过使用含有CF4等的气体进行各向异性刻蚀来去除抗反射膜。可以通过使用含有CF4、O2等的混合气体进行诸如电容耦合型RIE(反应离子刻蚀)之类的各向异性刻蚀来去除绝缘膜112和抗反射膜111。可以通过使用例如Bosch处理进行各向异性刻蚀来去除基板101。可以通过使用含有CF4、O2等的混合气体进行诸如电容耦合型RIE之类的各向异性刻蚀来去除构成互连结构层106的层间绝缘膜以及接合层108和110。当形成凹槽118时，凹槽118可以因此延伸到基板109中。如同基板101的刻蚀，可以使用Bosch处理将凹槽118延伸到基板109中。
在诸如电容耦合型RIE之类的各向异性刻蚀中，开口117和凹槽118的侧表面较少不均匀并且可以是平滑的。另一方面，在Bosch处理中，利用含有C4F8等的气体保护开口的侧壁的步骤和利用含有SF6等的气体执行基板的各向异性刻蚀的步骤被当作一个周期，并且可以通过重复多个周期来延伸开口。因此，在Bosch处理中，可以沿着基板101的厚度方向(Z方向)在开口117和凹槽118的侧表面上形成与周期数对应的被称为“齿形状(scallop)”的不均匀性。
图4F是图4E中的区域ENA的放大视图。如图4F中图示的，凹槽118的侧表面是平滑的，在平坦化层115和113、绝缘膜112、抗反射膜111、栅极绝缘膜104、互连结构层106以及接合层108和110的部分中几乎没有不均匀。另一方面，在基板101的部分中，在凹槽118的侧表面上形成与Bosch处理的周期数对应的齿形状。当使用Bosch处理使凹槽118延伸至基板109的内部时，在基板109的部分中的凹槽118的侧表面上也形成与Bosch处理的周期数对应的齿形状。凹槽118的基板101和基板109的部分中形成的齿形状变为朝向凹槽118的底部(朝向基板109)变小。如同凹槽118，开口117的侧表面因平坦化层115和113、绝缘膜112、抗反射膜111、栅极绝缘膜104和互连结构层106而平滑，并且在基板101的部分中形成与Bosch处理的周期数对应的齿形状。
凹槽118可以与开口117同时被形成到与焊盘电极107相同的深度。此后，形成覆盖开口117的光致抗蚀剂图案，并且仅凹槽118延伸，由此可以形成具有不同深度的开口117和凹槽118。
在平面图中，凹槽118的弯曲部分可以如图2B中图示地以直角形成，但更优选的是如图2C中图示将弯曲部分形成为圆弧形。通过使凹槽118的弯曲部分成为圆弧形，可以防止被划分为多个件的半导体设备的角部部分在后续步骤中有缺损。另外，关于形成深的凹槽118，用于形成凹槽118的光致抗蚀剂膜需要是约10μm的厚膜，使得可能在角部部分中出现裂纹，但可以通过使角部部分成为圆弧形来防止裂纹的出现。
接下来，通过例如刀片切割在凹槽118的内侧表面之外的区域中沿着划线区域2切断接合基板200，并且接合基板200被划分为多个芯片(半导体设备1)(图4G)。凹槽118的内侧表面是由凹槽118围绕的防护环区域4和功能元件区域3侧的侧表面。凹槽118的内侧表面之外的区域是比凹槽118的内侧表面靠近划线区域2的中心部分侧的区域。切断接合基板200的区域(执行刀片切割的区域)可以是划线区域2中的相邻的凹槽118之间的区域，或者该区域的一部分可以与凹槽118重叠。
图4H是图4G中的区域ENB的放大视图。图4H中的右侧表面-即凹槽118的内侧表面和通过刀片切割处理而获得的切断面形成已被分割的半导体设备1的侧表面。由于在凹槽118的内侧表面和通过刀片切割处理得到的切断面之间存在高度与凹槽118的内侧表面和执行刀片切割的区域之间的距离对应的台阶，因此在分割之后台阶也保留在半导体设备1的侧表面上。由于Bosch处理而得到的齿形状140保留在凹槽118的侧表面的部分中的与基板101和109对应的半导体设备1的侧表面的部分中。在半导体设备1的侧表面中，在经过刀片切割处理的切断面(基板109)中可能出现碎屑142或由碎屑142引起的裂纹。
当在凹槽118之间的区域中切断接合基板200时，即使在切割期间出现碎屑，也可以通过凹槽118阻止由于碎屑而引起的裂纹或碎屑。因此，碎屑和裂纹没有传播到防护环GR、功能元件区域3中的功能元件和互连结构层106。另外，当在与凹槽118重叠的区域中切断接合基板200时，通过防止刀片接触凹槽118的内表面，在防护环GR、功能元件区域3中的功能元件和互连结构层106中没有出现碎屑或裂纹。在任一种情况下，在基板109中可能出现碎屑或裂纹，但因为在基板109中没有设置功能元件或互连层，所以半导体设备的功能没有因碎屑或裂纹而被妨碍。
在本实施例中，考虑到刀片切割时的对准精度，设置执行刀片切割的区域与防护环GR之间的间隔。考虑到当形成凹槽118时的光致抗蚀剂图案的对准精度(例如，±1.5μm)，设置形成凹槽118的区域与防护环GR之间的距离。另一方面，在执行刀片切割的半导体设备的常见制造方法中，除了刀片切割时的对准精度之外，还考虑到碎屑量(例如，5μm或更大)，设置执行刀片切割的区域与防护环GR之间的距离。
因此，通过使用根据本实施例的半导体设备的制造方法，可以使所制造的半导体设备1的外部尺寸小于使用刀片切割制造的常见半导体设备的外部尺寸。
图5是从基板101的主表面S2侧观察到的分割之后的半导体设备1的平面图。半导体设备1包括包含第二组件220、第一组件210和光学结构层250的堆叠结构。堆叠结构的侧表面具有由基板101的侧表面限定的第一部分152和由基板109的侧表面限定的第二部分154。第一部分152对应于凹槽118的内侧表面，并且第二部分154对应于通过刀片切割而获得的切断面。在平面图中，由于凹槽118的内侧表面与通过刀片切割处理得到的切断面之间的台阶，导致由第一部分152限定的部分中的堆叠结构的宽度W1小于由第二部分154限定的部分中的堆叠结构的宽度W2。
分割之后的半导体设备1可以被固定到半导体封装基板(未图示)。电连接到焊盘电极107的金属电极(未图示)可以设置在开口117中。金属电极由金、银、铜等制成，并可以通过布线接合、电镀等形成。金属电极是出于电连接半导体设备1和半导体封装基板的目的而设置的。
可替换地，分割之后的多个半导体设备1可以被平铺在半导体封装基板(未图示)上，以形成一个大型的光学传感器模块。由于可以通过使用根据本实施例的半导体设备的制造方法来减小半导体设备1的外部尺寸，因此可以减小相邻的半导体设备1的光电转换部分之间的距离。因此，可以减小未布置光电转换单元的区域，并实现能够获得由于光电转换单元之间的分离而得到的切口不太明显的图像的光学传感器模块。
如上所述，根据本实施例，在包括将基板切割成单个件的步骤的半导体设备的制造方法中，可以在不增加半导体设备的外部尺寸的情况下抑制半导体设备内部出现裂纹。
[第二实施例]
将参考图6A至图6C来描述根据本发明的第二实施例的半导体设备的制造方法。与第一实施例的半导体设备的组件相同的组件被用相同的附图标记表示，并且其描述将被省略或简化。图6A至图6C是图示了根据本实施例的半导体设备的制造方法的截面图。
首先，以与图4A至图4D中图示的根据第一实施例的半导体设备的制造方法相同的方式形成接合基板200(图6A)。在本实施例中，诸如虚设图案DP和TEG之类的结构未布置在划线区域2中。其他要点与第一实施例的要点相同。
接下来，通过光刻和干法刻蚀，在功能元件区域3中形成从基板101的主表面S2侧贯穿光学结构层250、基板101和互连结构层106的一部分并到达焊盘电极107的开口117。
另外，通过光刻和干法刻蚀，在划线区域2中形成从基板101的主表面S2侧贯穿光学结构层250、第一组件210和接合层110并至少到达基板109的主表面S3的凹槽118(图6B)。在本实施例中，由于在划线区域2中未设置诸如虚设图案DP和TEG之类的结构，因此凹槽118也可以形成在划线区域2的中心部分中。即，在第一实施例中单独地设置以便围绕芯片区域中的每一个的凹槽118可以形成为彼此连接(参见图2D)。
接下来，在凹槽118的两个侧表面之内的区域中沿着划线区域2切断接合基板200，并且接合基板200被划分为多个芯片(半导体设备1)(图6C)。凹槽118的内表面和通过切割处理而获得的切断面形成单个半导体设备1的侧表面。半导体设备1的侧表面上的台阶、齿形状和碎屑的生成与第一实施例中的相同。注意的是，除了类似于第一实施例的刀片切割处理之外，还可以通过使用激光的激光切割来切断接合基板200。
当在切割处理期间在凹槽118的两个侧表面之内的区域中切断接合基板200使得刀片不接触凹槽118的侧表面时，由切割引起的碎屑或裂纹不进入第一组件210的防护环区域4或功能元件区域3。尽管存在因切割处理而在基板109中可能出现碎屑或裂纹的可能性，但因为在基板109中没有设置功能元件或互连层，所以半导体设备1的功能没有因碎屑或裂纹的出现被妨碍。
如上所述，根据本实施例，在包括将基板切割成单个件的步骤的半导体设备的制造方法中，可以在不增加半导体设备的外部尺寸的情况下抑制半导体设备内部出现裂纹。
[第三实施例]
将参考图7A至图7G来描述根据本发明的第三实施例的半导体设备的制造方法。与第一实施例或第二实施例的半导体设备的组件相同的组件被用相同的附图标记表示，并且其描述将被省略或简化。图7A至图7G是图示了根据本实施例的半导体设备的制造方法的截面图。
在本实施例中，描述了本发明应用于WLCSP(晶片级芯片尺寸封装)的示例。WLCSP是在其处于晶片状态下执行封装并且然后晶片被划分为多个半导体设备的技术。
首先，以与图4A至图4D中图示的根据第一实施例的半导体设备的制造方法相同的方式，将第一组件210和第二组件220接合在一起。
接下来，通过使用例如DTI(深沟槽隔离)技术，在防护环区域4中形成从基板101的主表面S2到达元件隔离部分102的绝缘结构119。如同防护环GR，绝缘结构119中的每一个设置为围绕功能元件区域3，并可以用作用于保护设置在功能元件区域3中的内部电路的内部电路保护单元。绝缘结构119不仅可以设置在防护环区域4中，而且可以设置在功能元件区域3中。例如，设置在功能元件区域3中的绝缘结构119可以用作用于光学地和电气地隔离相邻的光电转换单元的结构。绝缘结构119可以由诸如氮化硅或二氧化硅之类的绝缘材料形成。
接下来，在基板101的主表面S2上方，以与第一实施例中相同的方式，形成包括抗反射膜111、遮光层、绝缘膜112、平坦化层113、滤色器层114、平坦化层115和芯片上透镜116的光学结构层250(图7A)。
接下来，通过光刻和干法刻蚀，去除划线区域2中的平坦化层115和113、绝缘膜112和抗反射膜111。可以在用于形成开口117和凹槽118的刻蚀条件下，刻蚀平坦化层115和113、绝缘膜112和抗反射膜111。因此，光学结构层250的端部被定位在划线区域2内部。
接下来，支撑基板121经由粘合剂层120接合到设置有光学结构层250的基板101的主表面S2侧，由此形成接合基板200(图7B)。支撑基板121可以是诸如单晶硅基板之类的半导体基板、或者诸如玻璃基板或陶瓷基板之类的绝缘基板。当半导体设备1是光学传感器时，支撑基板121优选地为透光基板，例如，由石英玻璃制成的透光板。在支撑基板121被接合之后，按需要从主表面S4侧使基板109变薄。可以使用诸如磨削、CMP或刻蚀之类的技术使基板109变薄。通过使半导体基板变薄而获得的基板109也可以被称为半导体层。
接下来，通过光刻和干法刻蚀，形成从基板109的主表面S4侧贯穿基板109、接合层110和108、以及互连结构层106的一部分并到达焊盘电极107的开口122。如同基板101，可以通过使用例如Bosch处理进行各向异性刻蚀来去除基板109。可以通过使用含有CF4、C4F8、O2、Ar等的混合气体进行诸如电容耦合型RIE之类的各向异性刻蚀来去除接合层110和108以及互连结构层106的层间绝缘膜。当形成开口122时，可以使用转印有光致抗蚀剂膜的图案的无机膜作为掩模，而不使用光致抗蚀剂膜。
接下来，通过例如CVD法，在包括开口122的侧表面和底表面的基板109的主表面S4侧的整个表面上方沉积诸如氮化硅或二氧化硅之类的绝缘材料，由此形成绝缘膜(未图示)。接下来，通过使用含有CF4、C4F8、O2、Ar等的混合气体进行电容耦合型RIE等对沉积的绝缘膜进行各向异性刻蚀。因此，去除沉积在开口122的底表面上的焊盘电极107上的绝缘膜。
接下来，通过例如溅射法，在包括开口122的内部的基板109的主表面S4侧的整个表面上方，沉积阻挡金属和要成为晶种层(seed layer)的金属层(均未图示)。阻挡金属可以是例如钛。晶种层可以是例如铜。
接下来，通过光刻，在晶种层上方形成暴露要形成连接到焊盘电极107的金属互连123的区域并覆盖其他区域的光致抗蚀剂膜(未图示)。
接下来，使用光致抗蚀剂膜作为掩模并使用晶种层作为晶种通过电解电镀在晶种层上生长金属层，由此形成埋入在开口122中的电极和经由该电极连接到焊盘电极107的金属互连123。在去除光致抗蚀剂膜之后，通过湿法刻蚀等，去除在被光致抗蚀剂膜覆盖的部分中的晶种层和阻挡金属。通过基板(硅基板)设置的这种电极(贯通电极)被称为TSV(贯通硅通孔)。
接下来，在设置有金属互连123的基板109的主表面S4上方，涂覆用于保护金属互连123的阻焊剂(未图示)。接下来，在阻焊剂中形成用作用于形成焊料球或焊料凸块的区域的开口。
以这种方式，形成包括基板101和109以及支撑基板121的接合基板200(图7C)。
接下来，通过光刻和干法刻蚀，在划线区域2中形成贯穿基板109、接合层110和108、互连结构层106和栅极绝缘膜104并且至少到达基板101的主表面S1的凹槽124(图7D)。凹槽124从基板101的主表面S4侧延伸到比基板109和基板101之间设置的所有互连层深的位置。凹槽124中的每一个被设置为围绕包括防护环区域4和功能元件区域3的每个芯片区域，同时避开设置在划线区域2中的诸如虚设图案DP和TEG之类的结构。
当形成凹槽124时，可以通过使用例如Bosch处理进行各向异性刻蚀来去除基板109。可以通过使用含有CF4、O2等的混合气体进行诸如电容耦合型RIE之类的各向异性刻蚀来去除接合层110和108以及构成互连结构层106的层间绝缘膜和栅极绝缘膜104。当形成凹槽124时，凹槽124可以因此延伸到基板101中。如同基板109的刻蚀，可以使用Bosch处理使凹槽124延伸到基板101中。
图7E是图7D中的区域ENC的放大视图。如图7E中图示的，凹槽124的侧表面是平滑的，在接合层110和108、互连结构层106和栅极绝缘膜104的部分中几乎没有不均匀。另一方面，在基板109的部分中，在凹槽124的侧表面上形成与Bosch处理的周期数对应的齿形状。当使用Bosch处理使凹槽124延伸到基板101的内部时，在基板101的部分中在凹槽124的侧表面上也形成与Bosch处理的周期数对应的齿形状。凹槽124的基板109和基板101的部分中形成的齿形状朝向凹槽124的底部部分侧(基板101侧)变小。
凹槽124可以与开口122同时被形成到与焊盘电极107相同的深度。此后，形成覆盖开口122的光致抗蚀剂图案，并且仅凹槽124延伸，由此可以形成具有不同深度的开口122和凹槽124。当划线区域2未设置诸如虚设图案DP和TEG之类的结构时，如在第二实施例中，可以在划线区域2的中心部分上方连续地形成凹槽124。
接下来，在设置在阻焊剂中的开口中的金属互连123上，形成焊料球或焊料凸块(未图示)。焊料球和焊料凸块可以由例如锡、银、铜、镍、铋、铟、铅、金或其合金制成。
接下来，在凹槽124的内侧表面之内的区域中沿着划线区域2切断接合基板200，并且接合基板200被划分为多个芯片(半导体设备1)(图7F)。凹槽124的内侧表面是由凹槽124围绕的防护环区域4和功能元件区域3侧的侧表面。凹槽124的内侧表面之外的区域是比凹槽124的内侧表面靠近划线区域2的中心部分侧的区域。尽管刀片切割可以被用于切断接合基板200，但当在划线区域2中未设置诸如虚设图案DP和TEG之类的结构时，也可以应用激光切割。接合基板200被切断的区域(执行切割的区域)可以是划线区域2中的相邻的凹槽124之间的区域，或者该区域的一部分可以与凹槽124重叠。
图7G是图7F中的区域END的放大视图。图7G中的右侧表面-即凹槽124的内侧表面和通过刀片切割处理而获得的切断面形成已被分割的半导体设备1的侧表面。由于在凹槽124的内侧表面和通过刀片切割处理得到的切断面之间存在高度与凹槽124的内侧表面与执行刀片切割的区域之间的距离对应的台阶，因此在分割之后台阶也保留在半导体设备1的侧表面上。由于Bosch处理而得到的齿形状140保留在凹槽124的侧表面的部分中的与基板109和101对应的半导体设备1的侧表面的部分中。在半导体设备1的侧表面中，可能在通过刀片切割处理得到的切断面(基板101)中出现碎屑142或由碎屑142引起的裂纹。
当在凹槽124之间的区域中切断接合基板200时，即使在切割期间出现碎屑，也可以通过凹槽124阻止由于碎屑得到的裂纹或碎屑。因此，碎屑和裂纹没有传播到防护环GR、功能元件区域3中的功能元件和互连结构层106。另外，当在与凹槽124重叠的区域中切断接合基板200时，通过防止刀片接触凹槽124的内侧表面，在防护环GR、功能元件区域3中的功能元件和互连结构层106中没有出现碎屑和裂纹。
尽管在任何情况下都可能在基板101中出现碎屑或裂纹，但因为在基板101中设置了绝缘结构119，所以可以通过绝缘结构119来阻止碎屑或裂纹。另外，对于设置在功能元件区域3中的功能元件，绝缘结构119可以确保一定的防潮性质。另外，由于预先去除了划线区域2中的光学结构层250，因此当切断接合基板200时，光学结构层250中没有出现碎屑或裂纹。因此，半导体设备的功能没有因由切断接合基板200而引起的碎屑或裂纹而被妨碍。
从基板109的主表面S4侧观察到的分割之后的半导体设备1的平面图与图5相同。在这种情况下，堆叠结构的侧表面的第一部分152是由基板109的侧表面限定的部分并且对应于凹槽124的内侧表面。堆叠结构的第二部分154是由基板101的侧表面限定的部分并且对应于通过刀片切割形成的切断面。在平面图中，由于凹槽124的内侧表面与通过刀片切割处理得到的切断面之间的台阶，导致由第一部分152限定的部分中的堆叠结构的宽度W1小于由第二部分154限定的部分中的堆叠结构的宽度W2。
如上所述，根据本实施例，在包括将基板切割成单个件的步骤的半导体设备的制造方法中，可以在不增加半导体设备的外部尺寸的情况下抑制半导体设备内部出现裂纹。
[第四实施例]
将参考图8A至图8C来描述根据本发明的第四实施例的半导体设备的制造方法。与第一实施例至第三实施例中的组件相同的组件被用相同的附图标记表示，并且其描述将被省略或简化。图8A至图8C是图示了根据本实施例的半导体设备的制造方法的截面图。
首先，以与图7A至图7C中图示的根据第三实施例的半导体设备的制造方法相同的方式形成接合基板200(图8A)。在本实施例中，没有去除划线区域2中的平坦化层115和113、绝缘膜112和抗反射膜111。其他要点与第三实施例的要点相同。
接下来，通过光刻和干法刻蚀，在划线区域2中形成从主表面S4侧贯穿第二组件220、第一组件210和光学结构层250并且至少到达粘合剂层120的凹槽124(图8B)。凹槽124中的每一个被设置为围绕包括防护环区域4和功能元件区域3的每个芯片区域，同时避开设置在划线区域2中的诸如虚设图案DP和TEG之类的结构。
当形成凹槽124时，可以通过使用例如Bosch处理进行各向异性刻蚀来去除基板109和101。可以通过使用含有CF4、O2等的混合气体进行诸如电容耦合型RIE之类的各向异性刻蚀来去除接合层110和108、构成互连结构层106的层间绝缘膜、栅极绝缘膜104、抗反射膜111和绝缘膜112。可以通过使用含有N2、O2等的混合气体进行各向异性刻蚀来去除平坦化层113和115。当在平坦化层115上方进一步设置抗反射膜时，例如，可以通过使用含有CF4等的气体进行各向异性刻蚀来去除抗反射膜。在形成凹槽124时，凹槽124可以因此延伸到粘合剂层120中。
接下来，在设置在阻焊剂中的开口中的金属互连123上形成焊料球或焊料凸块(未图示)。焊料球和焊料凸块可以由例如锡、银、铜、镍、铋、铟、铅、金或其合金制成。
接下来，在凹槽124的内侧表面之外的区域中沿着划线区域2切断接合基板200，并且接合基板200被划分为多个芯片(半导体设备1)(图8C)。凹槽124的内表面和通过切割处理而获得的切断面形成单个半导体设备1的侧表面。半导体设备1的侧表面上的台阶、齿形状和碎屑的生成与第三实施例中的相同。尽管刀片切割可以被用于切断接合基板200，但当在划线区域2中未设置诸如虚设图案DP和TEG之类的结构时，也可以应用激光切割。接合基板200被切断的区域(执行切割的区域)可以是划线区域2中的相邻的凹槽124之间的区域，或者该区域的一部分可以与凹槽124重叠。
当在凹槽124之间的区域中切断接合基板200时，即使在切割期间出现碎屑，也可以通过凹槽124阻止由于碎屑得到的裂纹或碎屑。因此，碎屑和裂纹没有传播到防护环GR、功能元件区域3中的功能元件、互连结构层106和光学结构层250。当在与凹槽124重叠的区域中切断接合基板200时，通过防止刀片接触凹槽124的内侧表面，在防护环GR、功能元件区域3中的功能元件、互连结构层106和光学结构层250中没有出现碎屑或裂纹。因此，半导体设备的功能没有因由切断接合基板200而引起的碎屑或裂纹而被妨碍。
如上所述，根据本实施例，在包括将基板切割成单个件的步骤的半导体设备的制造方法中，可以在不增加半导体设备的外部尺寸的情况下抑制半导体设备内部出现裂纹。
[第五实施例]
将参考图9来描述根据本发明的第五实施例的半导体设备的制造方法。与第一实施例至第四实施例中的组件相同的组件被用相同的附图标记表示，并且其描述将被省略或简化。图9是图示了根据本实施例的半导体设备的制造方法的截面图。
在第三实施例中，预先去除划线区域2中的抗反射膜111、绝缘膜112以及平坦化层113和115。在第四实施例中，没有去除划线区域2中的抗反射膜111、绝缘膜112以及平坦化层113和115，但形成凹槽124以便到达粘合剂层120。相比之下，在本实施例中，如图9中图示的，仅预先去除划线区域2中的光学结构层250的平坦化层113和115，并且形成凹槽124以便到达粘合剂层120。
通过预先去除划线区域2的平坦化层113和115，可以使贯穿第二组件220和第一组件210并到达粘合剂层120的凹槽124的深度变浅达与平坦化层113和115的厚度对应的量。因此，在形成凹槽124时用作掩模的光致抗蚀剂膜的厚度可以相应地减小，并且凹槽124的处理变得容易。
其他要点与第三实施例或第四实施例的要点相同。
如上所述，根据本实施例，在包括将基板切割成单个件的步骤的半导体设备的制造方法中，可以在不增加半导体设备的外部尺寸的情况下抑制半导体设备内部出现裂纹。
[第六实施例]
将参考图10来描述根据本发明的第六实施例的半导体设备的制造方法。与第一实施例至第五实施例中的组件相同的组件被用相同的附图标记表示，并且其描述将被省略或简化。图10是图示了根据本实施例的半导体设备的制造方法的截面图。
本实施例的接合基板200在第二组件220的结构上不同于第一实施例和第二实施例的接合基板200。即，如图10中图示的，本实施例的接合基板200中的第二组件还包括基板109和接合层110之间的互连结构层129。如同第一组件210，第二组件220可以包括功能元件、防护环等。
基板109可以是诸如单晶硅基板之类的半导体基板。在基板109的主表面S3侧，设置元件隔离部分126和与半导体设备的功能对应的预定的功能元件。元件隔离部分126具有例如STI结构。图10图示了作为功能元件的示例的MOS晶体管。MOS晶体管包括设置在基板109中的源极/漏极区域125和在栅极绝缘膜127插入其间情况下设置在基板109的主表面S3上方的栅电极128。
如同设置在第一组件210中的功能元件，设置在第二组件220中的功能元件不限于MOS晶体管，并可以根据半导体设备所需的功能包括各种元件。例如，当半导体设备1具有作为光学传感器的功能时，可以在第一组件210的功能元件区域3中设置包括光电转换元件的光电转换单元，并且可以在第二组件220的功能元件区域3中设置用于读出在光电转换单元中生成的信号的读出电路。绝缘结构133设置在基板109的防护环区域4中。绝缘结构133可以由诸如氮化硅或二氧化硅之类的绝缘材料形成。
设置在基板109的主表面S3上方的互连结构层129包括绝缘膜和布置在绝缘膜中的多个互连层。尽管图10图示了包括四个互连层的多层互连结构作为互连结构层129，但构成互连结构层129的互连层的数量不限于四个。这些互连层经由接触插塞彼此连接，以便形成期望的电路和结构。互连结构层129可以通过与互连结构层106的处理类似的处理来制造。
构成互连结构层129的互连层包括设置在功能元件区域3中的焊盘电极130。在图10中，焊盘电极130由距基板109的主表面S3最远的第四层互连层形成，但焊盘电极130可以由构成互连结构层129的任意互连层形成。
防护环区域4设置有由元件隔离部分126和构成互连结构层129的互连层形成的防护环GR。防护环GR被设置为围绕功能元件区域3，并具有抑制水分侵入到功能元件区域3中以及切割期间的损坏的功能。用于评估和管理处理或设备的TEG、用于预定目的的虚设图案等可以设置在划线区域2的中心部分中。这里，假定由构成互连结构层129的互连层制成的虚设图案DP设置在划线区域2中。
由诸如铜之类的金属材料制成的金属接合层132设置在互连结构层129上方。金属接合层132可以用于互连的一部分，并且在这种情况下，金属接合层132经由诸如通孔插塞之类的导电构件电连接到构成互连结构层129的互连。第一组件210侧的接合层110和金属接合层132的表面被平坦化。
类似地，由诸如铜之类的金属材料制成的金属接合层131设置在第一组件210的互连结构层106上方。在这种情况下，金属接合层131经由诸如通孔插塞之类的导电构件电连接到构成互连结构层106的互连。第二组件220侧的接合层108和金属接合层131的表面被平坦化。
当第一组件210和第二组件220被接合在一起使得第一组件210的金属接合层131和第二组件220的金属接合层132彼此接触时，金属接合层131和金属接合层132通过金属接合而强力接合在一起。当金属接合层131和132构成互连的一部分时，金属接合层131和132可以用作用于连接设置在第一组件210中的功能元件和设置在第二组件220中的功能元件的电路径。
开口117被形成为贯穿光学结构层250、第一组件210、接合层110和互连结构层129的一部分并到达焊盘电极130。凹槽118被形成为贯穿光学结构层250、第一组件210、接合层110、互连结构层129和栅极绝缘膜127并至少到达基板109的主表面S3。当在划线区域2中设置诸如虚设图案DP和TEG之类的结构时，凹槽118可以被设置为在避开该结构的同时围绕包括防护环区域4和功能元件区域3的每个芯片区域。当在划线区域2中未设置诸如虚设图案DP和TEG之类的结构时，如第二实施例中一样，连续凹槽118可以形成在划线区域2的中心部分上方。
如同构成互连结构层106的层间绝缘膜，可以通过使用含有CF4、O2等的混合气体进行诸如电容耦合型RIE之类的各向异性刻蚀来去除构成互连结构层129的层间绝缘膜。当形成凹槽118时，凹槽118可以因此延伸到基板109中。
凹槽118可以与开口117同时被开口至与焊盘电极130相同的深度，然后覆盖开口117的光致抗蚀剂图案可以被形成为仅使凹槽118延伸。
在凹槽118的内侧表面之外的区域中沿着划线区域2切断接合基板200，并且接合基板200被划分为多个芯片(半导体设备1)。凹槽118的内表面和通过切割处理而获得的切断面形成单个半导体设备1的侧表面。半导体设备1的侧表面上的台阶、齿形状和碎屑的生成与第一实施例中的相同。尽管刀片切割可以被用于切断接合基板200，但当在划线区域2中未设置诸如虚设图案DP和TEG之类的结构时，也可以应用激光切割。接合基板200被切断的区域(执行切割的区域)可以是划线区域2中的相邻的凹槽118之间的区域，或者该区域的一部分可以与凹槽118重叠。
当在凹槽118之间的区域中切断接合基板200时，即使在切割期间出现碎屑，也可以通过凹槽118阻止由于碎屑得到的裂纹或碎屑。因此，碎屑和裂纹没有传播到防护环GR、功能元件区域3中的功能元件、以及互连结构层106和129。另外，当在与凹槽118重叠的区域中切断接合基板200时，通过防止刀片接触凹槽118的内表面，在防护环GR、功能元件区域3的功能元件以及互连结构层106和129中没有出现碎屑或裂纹。
在任一种情况下，基板109中都可能出现碎屑或裂纹，但由于在基板109中设置了绝缘结构133，因此可以通过绝缘结构133阻止碎屑或裂纹。因此，半导体设备的功能没有因由切断接合基板200引起的碎屑或裂纹而被妨碍。另外，相对于设置在功能元件区域3中的功能元件，绝缘结构133可以确保一定的防潮性质。
如上所述，根据本实施例，在包括将基板切割成单个件的步骤的半导体设备的制造方法中，可以在不增加半导体设备的外部尺寸的情况下抑制半导体设备内部出现裂纹。
[第七实施例]
将参考图11来描述根据本发明的第七实施例的半导体设备的制造方法。与第一实施例至第六实施例中的组件相同的组件被用相同的附图标记表示，并且其描述将被省略或简化。图11是图示了根据本实施例的半导体设备的制造方法的截面图。
本实施例的接合基板200是与第三实施例至第五实施例的WLSCP应用示例类似的WLSCP应用示例，但第二组件220的结构不同于第三实施例至第五实施例的接合基板200的结构。即，如图11中图示的，本实施例的接合基板200中的第二组件还包括基板109和接合层110之间的互连结构层129。本实施例的接合基板200的其他要点与第三实施例的其他要点相同。如同第一组件210，第二组件220可以包括功能元件、防护环等。第二组件220的基本结构以及将第二组件220和第一组件210接合的方式与第六实施例中的相同。
开口122被形成为贯穿基板109、栅极绝缘膜127和互连结构层129的一部分并到达焊盘电极130。凹槽124被形成为贯穿第二组件220、接合层108、互连结构层106和栅极绝缘膜104，并至少到达基板101的主表面S1。与构成互连结构层106的层间绝缘膜类似，可以通过使用含有CF4、O2等的混合气体进行诸如电容耦合型RIE之类的各向异性刻蚀来去除构成互连结构层129的层间绝缘膜以及栅极绝缘膜127。开口122不一定形成为到达互连结构层129中包括的焊盘电极130，并可以被形成为到达互连结构层106中包括的焊盘电极(未图示)。这些焊盘电极可以设置在互连结构层106和129的任意互连层中。
凹槽124可以与开口122同时被开口至与焊盘电极130相同的深度，然后覆盖开口122的光致抗蚀剂图案可以被形成为仅使凹槽124延伸。当划线区域2未设置有诸如虚设图案DP和TEG之类的结构时，如在第二实施例中，可以在划线区域2的中心部分上方连续地形成凹槽124。
在凹槽124的内侧表面之外的区域中沿着划线区域2切断接合基板200，并且接合基板200被划分为多个芯片(半导体设备1)。凹槽124的内表面和通过切割处理而获得的切断面形成单个半导体设备1的侧表面。半导体设备1的侧表面上的台阶、齿形状和碎屑的生成与第三实施例中的相同。尽管刀片切割可以被用于切断接合基板200，但当在划线区域2中未设置诸如虚设图案DP和TEG之类的结构时，也可以应用激光切割。接合基板200被切断的区域(执行切割的区域)可以是划线区域2中的相邻的凹槽124之间的区域，或者该区域的一部分可以与凹槽124重叠。
当在凹槽124之间的区域中切断接合基板200时，即使在切割期间出现碎屑，也可以通过凹槽124阻止由于碎屑得到的裂纹或碎屑。因此，碎屑和裂纹没有传播到防护环GR、功能元件区域3中的功能元件、以及互连结构层106和129。另外，当在与凹槽124重叠的区域中切断接合基板200时，通过防止刀片接触凹槽124的内侧表面，在防护环GR、功能元件区域3中的功能元件以及互连结构层106和129中没有出现碎屑或裂纹。
尽管在任何情况下都可能在基板101中出现碎屑或裂纹，但因为在基板101中设置了绝缘结构119，所以可以通过绝缘结构119阻止碎屑或裂纹。另外，相对于设置在功能元件区域3中的功能元件，绝缘结构119可以确保一定的防潮性质。另外，由于预先去除了划线区域2中的光学结构层250，因此当切断接合基板200时，光学结构层250中没有出现碎屑或裂纹。因此，半导体设备的功能没有因由切断接合基板200引起的碎屑或裂纹而被妨碍。
如上所述，根据本实施例，在包括将基板切割成单个件的步骤的半导体设备的制造方法中，可以在不增加半导体设备的外部尺寸的情况下抑制半导体设备内部出现裂纹。
尽管在本实施例中预先去除划线区域2的光学结构层250，但如第四实施例中描述的，可以在不去除划线区域2的光学结构层250的情况下形成到达粘合剂层120的凹槽124。可替换地，如第五实施例中描述的，可以预先去除划线区域2的平坦化层113和115，以形成到达粘合剂层120的凹槽124。
[第八实施例]
将参考图12来描述根据本发明的第八实施例的半导体设备的制造方法。与第一实施例至第七实施例中的组件相同的组件被用相同的附图标记表示，并且其描述将被省略或简化。图12是图示了根据本实施例的半导体设备的制造方法的截面图。
如图12中图示的，除了包括基板101的第一组件210和包括基板109的第二组件220之外，本实施例的接合基板200还包括包含基板134的第三组件230。第三组件230包括具有主表面S5和主表面S6的基板134、设置在基板134的主表面S5侧的接合层136、部署在主表面S5和接合层136之间的互连结构层135、以及设置在基板134的主表面S6侧的接合层137。与第一组件210和第二组件220类似，基板134和互连结构层135可以包括元件隔离部分、功能元件、防护环、虚设图案等。
第三组件230部署在第一组件210和第二组件220之间。第一组件210和第三组件230被布置为使得接合层108和接合层137彼此面对，并通过接合层108和137彼此接合。第二组件220和第三组件230被布置为使得接合层110和接合层136彼此面对，并通过接合层110和136彼此接合。第三组件230可以被接合使得接合层136和接合层108彼此面对并且接合层137和接合层110彼此面对。
如同设置在第一组件210和第二组件220中的功能元件，设置在第三组件230中的功能元件不限于MOS晶体管，并可以根据半导体设备所需的功能包括各种元件。例如，当半导体设备1具有作为光学传感器的功能时，可以在第一组件210的功能元件区域3中设置包括光电转换元件的光电转换单元，并且可以在第二组件220的功能元件区域3中设置用于读出由光电转换单元生成的信号的读出电路。第三组件230可以设置有用于保持从光电转换单元读出的信号等的存储器元件等。可替换地，当半导体设备1具有作为存储设备的功能时，可以在第一组件210、第二组件220和第三组件230中的每一个中设置存储器元件。
第一组件210的功能元件和第三组件230的功能元件可以通过例如连接到第一组件210的互连层的贯通通孔、连接到第二组件220的互连层的贯通通孔、以及连接贯通通孔的互连进行电连接。在这种情况下，连接到第一组件210的互连层的贯通通孔可以设置为从基板101的主表面S2侧贯穿基板101，并连接到互连结构层106的任意互连层。连接到第三组件230的互连层的贯通通孔可以设置为从基板101的主表面S2侧贯穿第一组件210和基板134，并连接到互连结构层135的任意互连层。例如，可以在绝缘膜112和平坦化层113之间部署连接这些贯通通孔的互连。贯通通孔可以从基板109的主表面S4侧形成。
如第一组件210的功能元件和第三组件230的功能元件的情况下一样，第二组件220的功能元件和第三组件230的功能元件可以使用贯通通孔彼此电连接。可替换地，可以在第二组件220和第三组件230之间的接合部分处设置金属接合层，并且设置在第二组件220和第三组件230中的功能元件可以彼此电连接。可替换地，第一组件210的功能元件和第二组件220的功能元件可以经由贯通通孔电连接。
第一组件210的功能元件、第二组件220的功能元件和第三组件230的功能元件可以电连接到焊盘电极。在图12的示例中，焊盘电极107设置在互连结构层106中的最远离主表面S1的互连层中，但焊盘电极107不一定设置在该互连层中。焊盘电极107不一定设置在构成互连结构层106的互连层中，并且可以设置在构成互连结构层129的互连层或构成互连结构层135的互连层中。
开口117被形成为贯穿光学结构层250、基板101、栅极绝缘膜104和互连结构层106的一部分并到达焊盘电极107。凹槽118被形成为贯穿光学结构层250、第一组件210、第三组件230、接合层110、互连结构层129和栅极绝缘膜127，并至少到达基板109的主表面S3。当在划线区域2中设置诸如虚设图案DP和TEG之类的结构时，凹槽118可以设置为在避开该结构的同时围绕包括防护环区域4和功能元件区域3的每个芯片区域。当在划线区域2中未设置诸如虚设图案DP和TEG之类的结构时，如第二实施例中一样，连续凹槽118可以形成在划线区域2的中心部分上方。
与构成互连结构层106和129的层间绝缘膜类似，可以通过使用含有CF4、O2等的混合气体进行诸如电容耦合型RIE之类的各向异性刻蚀来去除构成互连结构层135的层间绝缘膜。如同基板101，可以通过使用例如Bosch处理进行各向异性刻蚀来去除基板134。当形成凹槽118时，凹槽118可以因此延伸到基板109中。
在凹槽118的内侧表面之外的区域中沿着划线区域2切断接合基板200，并且接合基板200被划分为多个芯片(半导体设备1)。凹槽118的内表面和通过切割处理而获得的切断面形成单个半导体设备1的侧表面。半导体设备1的侧表面上的台阶、齿形状和碎屑的生成与第一实施例中的相同。尽管刀片切割可以用于切断接合基板200，但当在划线区域2中未设置诸如虚设图案DP和TEG之类的结构时，也可以应用激光切割。接合基板200被切断的区域(执行切割的区域)可以是划线区域2中相邻的凹槽118之间的区域，或者该区域的一部分可以与凹槽118重叠。
当在凹槽118之间的区域中切断接合基板200时，即使在切割期间出现碎屑，也可以通过凹槽118阻止由于碎屑得到的裂纹或碎屑。因此，碎屑和裂纹没有传播到防护环GR、功能元件区域3中的功能元件、以及互连结构层106、129和135。另外，当在与凹槽118重叠的区域切断接合基板200时，通过防止刀片接触凹槽118的内侧表面，在防护环GR、功能元件区域3中的功能元件、以及互连结构层106、129和135中没有出现碎屑或裂纹。
在任一种情况下，基板109中都可能出现碎屑或裂纹，但由于在基板109中设置了绝缘结构133，因此可以通过绝缘结构133阻止碎屑或裂纹。因此，半导体设备的功能没有因由切断接合基板200引起的碎屑或裂纹而被妨碍。另外，相对于设置在功能元件区域3中的功能元件，绝缘结构133可以确保一定的防潮性质。
如上所述，根据本实施例，在包括将基板切割成单个件的步骤的半导体设备的制造方法中，可以在不增加半导体设备的外部尺寸的情况下抑制半导体设备内部出现裂纹。
[第九实施例]
将参考图13来描述根据本发明的第九实施例的半导体设备的制造方法。与第一实施例至第八实施例中的组件相同的组件被用相同的附图标记表示，并且其描述将被省略或简化。图13是图示了根据本实施例的半导体设备的制造方法的截面图。
除了第七实施例的配置之外，本实施例的接合基板200还包括设置在第一组件210和第二组件220之间的第三组件230。第三组件230的配置与第八实施例中的第三组件230的配置相同。其他要点与第七实施例的要点相同。
开口122形成为贯穿基板109、栅极绝缘膜127和互连结构层129的一部分并到达焊盘电极130。在图13的示例中，焊盘电极130设置在互连结构层129的最远离主表面S3的互连层中，但焊盘电极130不一定设置在该互连层中。焊盘电极130不一定设置在构成互连结构层129的互连层中，并可以设置在构成互连结构层106的互连层或构成互连结构层135的互连层中。
凹槽124形成为贯穿第二组件220、第三组件230、接合层108、互连结构层106和栅极绝缘膜104，并至少到达基板101的主表面S1。当在划线区域2中设置诸如虚设图案DP和TEG之类的结构时，凹槽124可以设置为在避开该结构的同时围绕包括防护环区域4和功能元件区域3的每个芯片区域。当在划线区域2中未设置诸如虚设图案DP和TEG之类的结构时，如第二实施例中一样，连续凹槽124可以形成在划线区域2的中心部分上方。
与构成互连结构层106和129的层间绝缘膜类似，可以通过使用含有CF4、O2等的混合气体进行诸如电容耦合型RIE之类的各向异性刻蚀来去除构成互连结构层135的层间绝缘膜。如同基板109，可以通过使用例如Bosch处理进行各向异性刻蚀来去除基板134。当形成凹槽124时，凹槽124可以因此延伸到基板101中。
在凹槽124的内侧表面之外的区域中沿着划线区域2切断接合基板200，并且接合基板200被划分为多个芯片(半导体设备1)。凹槽124的内表面和通过切割处理而获得的切断面形成单个半导体设备1的侧表面。半导体设备1的侧表面上的台阶、齿形状和碎屑的生成与第三实施例中的相同。尽管刀片切割可以被用于切断接合基板200，但当在划线区域2中未设置诸如虚设图案DP和TEG之类的结构时，也可以应用激光切割。接合基板200被切断的区域(执行切割的区域)可以是划线区域2中相邻的凹槽124之间的区域，或者该区域的一部分可以与凹槽124重叠。
当在凹槽124之间的区域中切断接合基板200时，即使在切割期间出现碎屑，也可以通过凹槽124阻止由于碎屑得到的裂纹或碎屑。因此，碎屑和裂纹没有传播到防护环GR、功能元件区域3中的功能元件、以及互连结构层106、129和135。当在与凹槽124重叠的区域中切断接合基板200时，通过防止刀片接触凹槽124的内侧表面，在防护环GR、功能元件区域3的功能元件、以及互连结构层106、129和135中没有出现碎屑或裂纹。
尽管在任何情况下都可能在基板101中出现碎屑或裂纹，但因为在基板101中设置了绝缘结构119，所以可以通过绝缘结构119来阻止碎屑或裂纹。另外，相对于设置在功能元件区域3中的功能元件，绝缘结构119可以确保一定的防潮性质。另外，由于预先去除了划线区域2中的光学结构层250，因此当切断接合基板200时，光学结构层250中没有出现碎屑或裂纹。因此，半导体设备的功能没有因由切断接合基板200引起的碎屑或裂纹而被妨碍。
如上所述，根据本实施例，在包括将基板切割成单个件的步骤的半导体设备的制造方法中，可以在不增加半导体设备的外部尺寸的情况下抑制半导体设备内部出现裂纹。
尽管在本实施例中预先去除了划线区域2的光学结构层250，但如第四实施例中描述的，可以在不去除划线区域2的光学结构层250的情况下形成到达粘合剂层120的凹槽124。可替换地，如第五实施例中描述的，可以预先去除划线区域2的平坦化层113和115，以形成到达粘合剂层120的凹槽124。
[变形实施例]
本发明不限于以上实施例，并且各种变形例是可能的。
例如，任何实施例的一部分的配置被添加到另一实施例中的示例或另一实施例的一部分的构配置被取代的示例也是本发明的实施例。
在上述实施例中，在平面图中，凹槽118或124形成在围绕护环区域4和功能元件区域3的框状图案中，但凹槽118和124不一定必须是连续的框状图案，并可以被部分地中断。
以上实施例中描述的半导体设备可以通过使用被称为晶片级光学的技术将透镜基板和接合基板200接合并且然后将它们切断成单个件来制造。晶片级光学是以下的技术：包括形成有由树脂材料制成的大量透镜的晶片(透镜基板)的多个晶片被堆叠并接合在一起，然后被切断成单个设备。通过使用晶片级光学来制造透镜和固态成像设备被组合的设备，可以以低成本制造较小的设备。
以上实施例中描述的半导体设备的功能不受特别限制，并可以应用于诸如逻辑设备、存储器设备和成像设备之类的各种半导体设备。以上实施例中描述的半导体设备可以应用于各种电子装备。电子装备不受特别限制，并且其示例包括数字静态相机、视频相机、智能电话、个人计算机和家用电器(IoT)。
以上实施例中描述的半导体设备也可以应用于设置有移动设备的运输装备。例如，运输装备可以包括基于从以上实施例中描述的半导体设备输出的信号来控制移动设备的控制设备。例如，在半导体设备是固态成像设备的情况下，移动设备可以被配置为基于从光电转换元件输出的信号来计算到对象的距离等，并基于计算出的距离等来控制移动设备。移动设备不受特别限制，并且其示例包括诸如发动机、马达、车轮和螺旋桨之类的动力源以及推进机构。运输装备不受特别限制，并且其示例包括飞机、车辆和船舶。
这些装备可以包括以上实施例中描述的半导体设备以及用于处理从半导体设备输出的信号的信号处理设备。
应该注意，上述所有实施例仅仅是用于实施本发明的具体示例，并且本发明的技术范围不应该被解释为限于此。即，本发明可以在不脱离其技术思路或其主要特征的情况下以各种形式实现。本说明书的公开内容不仅包括本说明书中描述的公开内容，而且包括从本说明书及其附图中可以掌握的所有内容。另外，本文中的公开内容包括本文中描述的构思的补充。即，例如，当本说明书中包括“A大于B”的描述时，即使省略了“A不大于B”的描述，本说明书也公开了“A不大于B”。这是因为，当描述了“A大于B”时，假定考虑了“A不大于B”。
虽然已参考示例性实施例描述了本发明，但要理解，本发明不限于所公开的示例性实施例。随附权利要求的范围应被赋予最宽泛的解释，以包含所有这样的修改以及等同的结构和功能。

Claims (51)

1.一种制造半导体设备的方法，包括：
将通过使第一基板和第二基板接合以使得第一接合层和第二接合层彼此面对而形成的接合基板分割成多个半导体设备，所述第一基板具有第一主表面和第二主表面并且在第一主表面侧依次设置有第一互连结构层和第一接合层，所述第二基板具有第三主表面和第四主表面并且在第三主表面侧设置有第二接合层，
其中，接合基板在平面图中包括多个功能元件区域和划线区域，
其中，所述分割包括
在划线区域中形成凹槽，并且
在凹槽的内侧表面之外的区域中切断接合基板，
其中，在形成凹槽时，贯穿第一基板和第二基板中的一个、第一互连结构层、第一接合层、以及第二接合层的凹槽被形成，并且
其中，凹槽从第一基板和第二基板中的所述一个延伸到比设置在第一基板和第二基板之间的所有互连层深的位置。
2.根据权利要求1所述的制造半导体设备的方法，
其中，第二基板还包括设置在第三主表面和第二接合层之间的第二互连结构层，并且
其中，凹槽被形成为进一步贯穿第二互连结构层。
3.根据权利要求1或2所述的制造半导体设备的方法，
其中，接合基板还包括第三基板，所述第三基板部署在第一基板和第二基板之间，具有第五主表面和第六主表面，在第五主表面侧依次设置有第三互连结构层和第三接合层，并且在第六主表面侧设置有第四接合层，并且
其中，凹槽被形成为进一步贯穿第三基板、第三接合层和第四接合层。
4.根据权利要求1或2所述的制造半导体设备的方法，其中，在所述分割中，接合基板在围绕一个功能元件区域的一个凹槽和围绕与所述一个功能元件区域相邻的另一功能元件区域的另一凹槽之间的区域中被切断。
5.根据权利要求1或2所述的制造半导体设备的方法，其中，在所述分割中，接合基板在与凹槽部分地重叠的区域中被切断。
6.根据权利要求1或2所述的制造半导体设备的方法，其中，凹槽被设置为从第一基板的第二主表面侧到达第二基板。
7.根据权利要求6所述的制造半导体设备的方法，其中，接合基板还包括开口，所述开口被设置为从第一基板的第二主表面侧到达设置在第一互连结构层中的焊盘电极。
8.根据权利要求6所述的制造半导体设备的方法，
其中，第二基板还包括设置在第三主表面和第二接合层之间的第二互连结构层，并且
其中，接合基板还包括开口，所述开口被设置为从第一基板的第二主表面侧到达设置在第二互连结构层中的焊盘电极。
9.根据权利要求6所述的制造半导体设备的方法，
其中，接合基板在平面图中还包括在划线区域和所述多个功能元件区域中的每一个之间的防护环区域，并且
其中，第二基板还包括绝缘结构，所述绝缘结构设置在防护环区域中以便围绕所述多个功能元件区域中的每一个。
10.根据权利要求1或2所述的制造半导体设备的方法，
其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板，并且
其中，接合基板还包括开口，所述开口被设置为从第二基板的第四主表面侧到达设置在第一互连结构层中的焊盘电极。
11.根据权利要求1或2所述的制造半导体设备的方法，
其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板，
其中，第二基板还包括设置在第三主表面和第二接合层之间的第二互连结构层，并且
其中，接合基板还包括开口，所述开口被设置为从第二基板的第四主表面侧到达设置在第二互连结构层中的焊盘电极。
12.根据权利要求1或2所述的制造半导体设备的方法，
其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板，并且
其中，接合基板还包括光学结构层，所述光学结构层设置在第一基板的第二主表面侧的除了划线区域以外的区域中。
13.根据权利要求1或2所述的制造半导体设备的方法，
其中，接合基板还包括设置在第一基板的第二主表面侧的光学结构层，并且
其中，光学结构层的端部位于划线区域内部。
14.根据权利要求1或2所述的制造半导体设备的方法，
其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板，
其中，接合基板还包括支撑基板，所述支撑基板隔着粘合剂层设置在第一基板的第二主表面侧，并且
其中，凹槽进一步贯穿第一基板并且到达粘合剂层。
15.根据权利要求14所述的制造半导体设备的方法，
其中，接合基板还包括设置在第一基板和粘合剂层之间的光学结构层，并且
其中，凹槽贯穿所述光学结构层。
16.根据权利要求1或2所述的制造半导体设备的方法，
其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板，
其中，接合基板在平面图中还包括在划线区域和所述多个功能元件区域中的每一个之间的防护环区域，并且
其中，第一基板还包括绝缘结构，所述绝缘结构设置在防护环区域中以便围绕所述多个功能元件区域中的每一个。
17.一种制造半导体设备的方法，包括：
将通过使第一基板和第二基板接合以使得第一接合层和第二接合层彼此面对而形成的接合基板分割成多个半导体设备，所述第一基板具有第一主表面和第二主表面并且在第一主表面侧依次设置有第一互连结构层和第一接合层，所述第二基板具有第三主表面和第四主表面并且在第三主表面侧依次设置有包括互连层的第二互连结构层和第二接合层，
其中，接合基板在平面图中包括多个功能元件区域和划线区域，
其中，所述分割包括
在划线区域中形成凹槽，并且
在凹槽的内侧表面之外的区域中切断接合基板，并且
其中，在形成凹槽时，凹槽贯穿第一基板和第二基板中的一个、第一互连结构层、互连层、第一接合层、以及第二接合层。
18.根据权利要求17所述的制造半导体设备的方法，
其中，第二基板还包括设置在第三主表面和第二接合层之间的第二互连结构层，并且
其中，凹槽被形成为进一步贯穿第二互连结构层。
19.根据权利要求17或18所述的制造半导体设备的方法，
其中，接合基板还包括第三基板，所述第三基板部署在第一基板和第二基板之间，具有第五主表面和第六主表面，在第五主表面侧依次设置有第三互连结构层和第三接合层，并且在第六主表面侧设置有第四接合层，并且
其中，凹槽被形成为进一步贯穿第三基板、第三接合层和第四接合层。
20.根据权利要求17或18所述的制造半导体设备的方法，其中，在所述分割中，接合基板在围绕一个功能元件区域的一个凹槽和围绕与所述一个功能元件区域相邻的另一功能元件区域的另一凹槽之间的区域中被切断。
21.根据权利要求17或18所述的制造半导体设备的方法，其中，在所述分割中，接合基板在与凹槽部分地重叠的区域中被切断。
22.根据权利要求17或18所述的制造半导体设备的方法，
其中，凹槽被设置为从第一基板的第二主表面侧到达第二基板，
其中，第二基板还包括设置在第三主表面和第二接合层之间的第二互连结构层，并且
其中，接合基板还包括开口，所述开口被设置为从第一基板的第二主表面侧到达设置在第二互连结构层中的焊盘电极。
23.根据权利要求17或18所述的制造半导体设备的方法，
其中，凹槽被设置为从第一基板的第二主表面侧到达第二基板，
其中，接合基板在平面图中还包括在划线区域和所述多个功能元件区域中的每一个之间的防护环区域，并且
其中，第二基板还包括绝缘结构，所述绝缘结构设置在防护环区域中以便围绕所述多个功能元件区域中的每一个。
24.根据权利要求17或18所述的制造半导体设备的方法，
其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板，
其中，第二基板还包括设置在第三主表面和第二接合层之间的第二互连结构层，并且
其中，接合基板还包括开口，所述开口被设置为从第二基板的第四主表面侧到达设置在第二互连结构层中的焊盘电极。
25.根据权利要求17或18所述的制造半导体设备的方法，
其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板，并且
其中，接合基板还包括光学结构层，所述光学结构层设置在第一基板的第二主表面侧的除了划线区域以外的区域中。
26.根据权利要求17或18所述的制造半导体设备的方法，
其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板，
其中，接合基板还包括设置在第一基板的第二主表面侧的光学结构层，并且
其中，光学结构层的端部位于划线区域内部。
27.根据权利要求17或18所述的制造半导体设备的方法，
其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板，
其中，接合基板还包括支撑基板，所述支撑基板隔着粘合剂层设置在第一基板的第二主表面侧，并且
其中，凹槽进一步贯穿第一基板并且到达粘合剂层。
28.根据权利要求27所述的制造半导体设备的方法，
其中，接合基板还包括设置在第一基板和粘合剂层之间的光学结构层，并且
其中，凹槽贯穿所述光学结构层。
29.根据权利要求17或18所述的制造半导体设备的方法，
其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板，
其中，接合基板在平面图中还包括在划线区域和所述多个功能元件区域中的每一个之间的防护环区域，并且
其中，第一基板还包括绝缘结构，所述绝缘结构设置在防护环区域中以便围绕所述多个功能元件区域中的每一个。
30.一种制造半导体设备的方法，包括：
将通过使第一基板和第二基板接合以使得第一接合层和第二接合层彼此面对而形成的接合基板分割成多个半导体设备，所述第一基板具有第一主表面和第二主表面并且在第一主表面侧依次设置有第一互连结构层和第一接合层，所述第二基板具有第三主表面和第四主表面并且在第三主表面侧设置有第二接合层，
其中，接合基板在平面图中包括多个功能元件区域和划线区域，以及形成在划线区域中以便贯穿第一基板和第二基板中的一个、第一互连结构层、第一接合层、以及第二接合层的凹槽，并且
其中，在所述分割中，接合基板在凹槽的内侧表面之外的区域中被切断。
31.根据权利要求30所述的制造半导体设备的方法，
其中，第二基板还包括设置在第三主表面和第二接合层之间的第二互连结构层，并且
其中，凹槽被形成为进一步贯穿第二互连结构层。
32.根据权利要求30或31所述的制造半导体设备的方法，
其中，接合基板还包括第三基板，所述第三基板部署在第一基板和第二基板之间，具有第五主表面和第六主表面，在第五主表面侧依次设置有第三互连结构层和第三接合层，并且在第六主表面侧设置有第四接合层，并且
其中，凹槽被形成为进一步贯穿第三基板、第三接合层和第四接合层。
33.根据权利要求30或31所述的制造半导体设备的方法，其中，在所述分割中，接合基板在围绕一个功能元件区域的一个凹槽和围绕与所述一个功能元件区域相邻的另一功能元件区域的另一凹槽之间的区域中被切断。
34.根据权利要求30或31所述的制造半导体设备的方法，其中，在所述分割中，接合基板在与凹槽部分地重叠的区域中被切断。
35.根据权利要求30或31所述的制造半导体设备的方法，其中，凹槽被设置为从第一基板的第二主表面侧到达第二基板。
36.根据权利要求30或31所述的制造半导体设备的方法，其中，凹槽被设置为从第二基板的第四主表面侧到达第一基板。
37.根据权利要求36所述的制造半导体设备的方法，其中，接合基板还包括开口，所述开口被设置为从第二基板的第四主表面侧到达设置在第一互连结构层中的焊盘电极。
38.根据权利要求36所述的制造半导体设备的方法，
其中，第二基板还包括设置在第三主表面和第二接合层之间的第二互连结构层，并且
其中，接合基板还包括开口，所述开口被设置为从第二基板的第四主表面侧到达设置在第二互连结构层中的焊盘电极。
39.根据权利要求36所述的制造半导体设备的方法，其中，接合基板还包括光学结构层，所述光学结构层设置在第一基板的第二主表面侧的除了划线区域以外的区域中。
40.根据权利要求36所述的制造半导体设备的方法，
其中，接合基板还包括设置在第一基板的第二主表面侧的光学结构层，并且
其中，光学结构层的端部位于划线区域内部。
41.根据权利要求36所述的制造半导体设备的方法，
其中，接合基板还包括支撑基板，所述支撑基板隔着粘合剂层设置在第一基板的第二主表面侧，并且
其中，凹槽进一步贯穿第一基板并且到达粘合剂层。
42.根据权利要求41所述的制造半导体设备的方法，
其中，接合基板还包括设置在第一基板和粘合剂层之间的光学结构层，并且
其中，凹槽贯穿所述光学结构层。
43.一种制造半导体设备的方法，包括：
将包括具有第一主表面和第二主表面的第一半导体层、具有与第一半导体层的第一主表面相对的第三主表面以及第四主表面的第二半导体层、设置在第一半导体层和第二半导体层之间的第一接合层、设置在第一半导体层和第一接合层之间的互连结构层、以及设置在第二半导体层和第一接合层之间的第二接合层的基板分割成多个半导体设备，
其中，基板在平面图中包括多个功能元件区域和将所述多个功能元件区域分离的划线区域，
其中，所述分割包括
在划线区域中形成围绕所述多个功能元件区域中的每一个的凹槽，以及
在凹槽的内侧表面之外的区域中切断基板，并且
其中，在形成凹槽时，贯穿第一半导体层和第二半导体层中的一个、互连结构层、第一接合层、以及第二接合层的凹槽被形成。
44.一种半导体设备，包括：
第一半导体层，具有第一主表面和第二主表面；
第二半导体层，具有与第一半导体层的第一主表面相对的第三主表面以及第四主表面；
接合层，设置在第一半导体层和第二半导体层之间；以及
互连结构层，设置在第一半导体层和接合层之间，
其中，半导体设备在平面图中包括功能元件区域和部署在功能元件区域的外周上的凹槽，
其中，凹槽被形成为从第一半导体层的第二主表面侧贯穿第一半导体层、互连结构层和接合层，
其中，在功能元件区域中，设置从第一半导体层的第二主表面侧贯穿第一半导体层以及互连结构层的一部分并且到达设置在互连结构层中的焊盘电极的开口。
45.一种半导体设备，包括：
第一半导体层，具有第一主表面和第二主表面；
第二半导体层，具有与第一半导体层的第一主表面相对的第三主表面以及第四主表面；
接合层，设置在第一半导体层和第二半导体层之间；以及
互连结构层，设置在第一半导体层和接合层之间，
其中，半导体设备在平面图中包括功能元件区域和部署在功能元件区域的外周上的凹槽，
其中，凹槽被形成为从第二半导体层的第四主表面侧贯穿第二半导体层、接合层和互连结构层，
其中，在功能元件区域中，设置从第二半导体层的第四主表面侧贯穿第二半导体层、接合层、以及互连结构层的一部分并且到达设置在互连结构层中的焊盘电极的开口。
46.一种半导体设备，包括：
堆叠结构，包括具有第一主表面和第二主表面的第一半导体层、具有与第一半导体层的第一主表面相对的第三主表面以及第四主表面的第二半导体层、设置在第一半导体层和第二半导体层之间的接合层、以及设置在第一半导体层和接合层之间的互连结构层，
其中，堆叠结构包括从第一半导体层的第二主表面侧贯穿第一半导体层以及互连结构层的一部分并且到达设置在互连结构层中的焊盘电极的开口，
其中，堆叠结构的侧表面具有由第一半导体层的侧表面形成的第一部分以及由第二半导体层形成的第二部分，并且
其中，在平面图中，由第一部分限定的堆叠结构的宽度比由第二部分限定的堆叠结构的宽度窄。
47.根据权利要求46所述的半导体设备，其中，沿着堆叠结构的厚度方向形成的齿形状被形成在堆叠结构的第一部分上。
48.根据权利要求46所述的半导体设备，其中，碎屑被形成在堆叠结构的第二部分上。
49.一种半导体设备，包括：
堆叠结构，包括具有第一主表面和第二主表面的第一半导体层、具有与第一半导体层的第一主表面相对的第三主表面以及第四主表面的第二半导体层、设置在第一半导体层和第二半导体层之间的接合层、以及设置在第一半导体层和接合层之间的互连结构层，
其中，堆叠结构包括从第二半导体层的第四主表面侧贯穿第二半导体层、接合层、以及互连结构层的一部分并且到达设置在互连结构层中的焊盘电极的开口，
其中，堆叠结构的侧表面具有由第二半导体层的侧表面形成的第一部分以及由第一半导体层形成的第二部分，并且
其中，在平面图中，由第一部分限定的堆叠结构的宽度比由第二部分限定的堆叠结构的宽度窄。
50.根据权利要求49所述的半导体设备，其中，沿着堆叠结构的厚度方向形成的齿形状被形成在堆叠结构的第一部分上。
51.根据权利要求49所述的半导体设备，其中，碎屑被形成在堆叠结构的第二部分上。
CN202210707666.5A 2021-06-25 2022-06-21 半导体设备和制造半导体设备的方法 Pending CN115527931A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021105541 2021-06-25
JP2021-105541 2021-06-25
JP2022041120A JP2023004854A (ja) 2021-06-25 2022-03-16 半導体装置及びその製造方法
JP2022-041120 2022-03-16

Publications (1)

Publication Number Publication Date
CN115527931A true CN115527931A (zh) 2022-12-27

Family

ID=84542594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210707666.5A Pending CN115527931A (zh) 2021-06-25 2022-06-21 半导体设备和制造半导体设备的方法

Country Status (3)

Country Link
US (1) US20220415960A1 (zh)
CN (1) CN115527931A (zh)
TW (1) TW202301451A (zh)

Also Published As

Publication number Publication date
TW202301451A (zh) 2023-01-01
US20220415960A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US11626356B2 (en) Semiconductor device
TWI497696B (zh) 半導體器件，其製造方法及電子裝置
KR101032182B1 (ko) 반도체 패키지 및 카메라 모듈
JP5960232B2 (ja) ボンディングパッドを有する半導体デバイス及びその製造方法
KR101431309B1 (ko) 본딩 패드 및 실드 구조를 갖는 반도체 디바이스 및 이의 제조 방법
US20100237452A1 (en) Semiconductor device and backside illumination solid-state imaging device
US9324744B2 (en) Solid-state image sensor having a trench and method of manufacturing the same
TWI531053B (zh) 半導體裝置與其形成方法與影像感測裝置
KR102340576B1 (ko) 스트레스 완화 구조물을 갖는 이미지 센서 및 이의 형성 방법
TW201347153A (zh) 半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器
US8580652B2 (en) Semiconductor device and manufacturing method thereof
TWI721709B (zh) 半導體結構及用於形成半導體結構的方法
US11329088B2 (en) Semiconductor apparatus and equipment
WO2009141952A1 (ja) 半導体装置及びその製造方法
KR101038807B1 (ko) 이미지센서 및 그 제조방법
US20220415960A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2023004854A (ja) 半導体装置及びその製造方法
JP6701149B2 (ja) 撮像装置およびカメラ
JP2020129688A (ja) 撮像装置
CN114122032A (zh) 制造半导体器件和结构的方法以及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination