JP2006310726A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006310726A
JP2006310726A JP2005252184A JP2005252184A JP2006310726A JP 2006310726 A JP2006310726 A JP 2006310726A JP 2005252184 A JP2005252184 A JP 2005252184A JP 2005252184 A JP2005252184 A JP 2005252184A JP 2006310726 A JP2006310726 A JP 2006310726A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
semiconductor device
pad
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005252184A
Other languages
English (en)
Other versions
JP5048230B2 (ja
Inventor
Hirotoshi Kubo
博稔 久保
Yukari Shirohata
由香利 白旗
Naruhito Matsumoto
成仁 松本
Masamichi Yamamuro
正倫 山室
Kojiro Kameyama
工次郎 亀山
Mitsuo Umemoto
光雄 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2005252184A priority Critical patent/JP5048230B2/ja
Priority to TW95104321A priority patent/TWI316276B/zh
Priority to US11/392,802 priority patent/US7397128B2/en
Publication of JP2006310726A publication Critical patent/JP2006310726A/ja
Priority to US12/134,861 priority patent/US8076755B2/en
Application granted granted Critical
Publication of JP5048230B2 publication Critical patent/JP5048230B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 高周波領域に於ける半導体装置の特性を向上させる。
【解決手段】 本発明の半導体装置２０Ａは、半導体基板２５の表面に活性領域２１と接続されたエミッタパッド電極２３Ｅ、コレクタパッド電極２３Ｃおよびベースパッド電極２３Ｂが形成されている。更に、半導体基板２５の裏面には、裏面電極２６が形成されている。更に、接地電位と接続されるエミッタパッド電極２３Ｅは、半導体基板２５を厚み方向に貫通する貫通電極２４Ａを介して、裏面電極２６と接続されている。
【選択図】図３

Description

本発明は半導体装置およびその製造方法に関し、特に、半導体基板を貫通する貫通電極を有する半導体装置およびその製造方法に関する。
図１３の斜視図を参照して、従来の半導体装置１０５が内蔵された回路装置１００を説明する（例えば、下記特許文献１を参照）。
回路装置１００は、中央部に配置されたランド１１２の表面に半導体装置１０５が実装された構造に成っている。ランド１１２の両端からは、リード１０１Ｂおよびリード１０１Ｄが外部に導出されている。更に、ランド１１２の両側にはリード１０１Ａおよび１０１Ｃが位置している。また、回路装置１００全体は封止樹脂１０４により被覆されている。
半導体装置１０５は、ここではバイポーラトランジスタであり、その表面にはエミッタ電極、コレクタ電極およびベース電極が形成されている。半導体装置１０５の表面に形成されたコレクタ電極およびベース電極は、金属細線１０３を介して、リード１０１Ｃおよびリード１０１Ａに接続されている。また、半導体装置１０５のエミッタ電極は、金属細線１０３を介して、ランド１１２に接続されている。ここでは、半導体装置１０５の表面に形成された２つのエミッタ電極が、金属細線１０３を介してランド１１２に接続される。また、電圧利得と電流利得を得るために、エミッタ電極は接地電位と接続される。
特開２００４−１０２３４５号公報
しかしながら、上記した半導体装置１０５が内蔵された回路装置１００では、半導体装置１０５に比べてランド１１２が大きくなり、このことが回路装置１００の小型化を阻害してしまう問題があった。具体的には、半導体装置１０５のエミッタ電極とランド１１２とを接続するために、ランド１１２の周辺部には金属細線１０３をワイヤボンディングするための領域を確保しなければ成らない。従って、半導体装置１０５の平面的な大きさが０．３ｍｍ×０．３ｍｍの場合、ランド１１２の平面的な大きさは１．５ｍｍ×１．５ｍｍ程度以上が必要とされる。即ち、載置される半導体装置１０５の２５倍程度の面積のランド１１２が必要とされ、このことが回路装置１００全体の小型化を阻害していた。
更に、金属細線１０３に寄生のインダクタンス成分が発生してしまい、半導体装置１０５の高周波特性が劣化してしまう問題があった。金属細線１０３により発生する寄生インダクタンスの大きさは、金属細線１０３の長さに比例して、更に金属細線１０３の太さに反比例する。従って、例えば径が２５μｍで長さが１ｍｍの細長い金属細線１０３を採用すると、大きな寄生インダクタンスが発生して、半導体装置１０５の高周波特性が劣化する。特に、１ＧＨｚ以上の高周波で動作する半導体装置１０５の場合、寄生インダクタンスにより高周波特性が大きく劣化してしまう。
本発明は、上記問題点を鑑みてなされ、本発明の主な目的は、装置全体の小型化に寄与し、且つ、寄生インダクタンスを低減させた半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、導体基板の表面に形成されて活性領域と電気的に接続された複数のパッド電極と、前記半導体基板の裏面に設けられた裏面電極と、前記半導体基板を厚み方向に貫通して、前記パッド電極と前記裏面電極とを接続する貫通電極とを具備し、接地電位と接続される少なくとも１つの前記パッド電極が、前記貫通電極を介して前記裏面電極と接続されることを特徴とする。
更に本発明の半導体装置は、複数個の前記パッド電極が前記貫通電極を介して前記裏面電極に接続されることを特徴とする。
更に本発明の半導体装置は、前記活性領域にはバイポーラトランジスタが形成され、前記バイポーラトランジスタのエミッタ領域と接続された前記パッド電極が、前記貫通電極を介して前記裏面電極と接続されることを特徴とする。
更に本発明の半導体装置は、前記活性領域にはＭＯＳＦＥＴが形成され、前記ＭＯＳＦＥＴのソース領域と接続された前記パッド電極が、前記貫通電極を介して前記裏面電極と接続されることを特徴とする。
更に本発明の半導体装置は、前記半導体基板の前記裏面電極は、ランド状の導電部材に固着され、接地電位と接続される前記パッド電極は、前記貫通電極および前記裏面電極を介して前記導電部材に接続されることを特徴とする。
更に本発明の半導体装置は、接地電位と接続されない他のパッド電極は、金属細線を介して他の導電部材に電気的に接続されることを特徴とする。
更に本発明の半導体装置は、前記裏面電極が前記半導体基板の裏面に直に接触し、前記貫通電極と前記半導体基板とを同電位にすることを特徴とする。
更に本発明の半導体装置は、複数の裏面電極が前記半導体基板の裏面に形成され、各々の前記裏面電極は、前記貫通電極を介して前記パッドと電気的に接続されることを特徴とする。
更に本発明の半導体装置は、前記裏面電極は、前記半導体基板の裏面を被覆する絶縁膜を介して、前記半導体基板と絶縁されることを特徴とする。
更に本発明の半導体装置は、前記活性領域と接続された前記パッド電極の全てが、前記貫通電極を介して前記裏面電極に接続されることを特徴とする。
更に本発明の半導体装置は、前記活性領域は、分離領域により囲まれる領域の内部に形成され、前記貫通電極は、前記分離領域の外側の前記半導体基板を貫通する貫通孔の内部に形成され、前記貫通電極は前記貫通孔の内壁に接触することを特徴とする。
更に本発明の半導体装置は、能動素子が形成された半導体層を有する半導体基板と、前記能動素子の一拡散領域と電気的に接続された第１の電極と、前記第１の電極と一体で半導体基板の周囲に延在されて設けられたパッド電極と、前記パッド電極の下層に設けられ、半導体層表面から半導体基板の裏面にまで延在する貫通電極と、前記貫通電極と電気的に接続され、半導体基板の裏面に設けられた裏面電極とを有することを特徴とする。
更に本発明の半導体装置は、前記能動素子は、ＢＩＰ型またはＭＯＳ型のトランジスタであり、接地される拡散領域と電気的に接続される前記第１の電極は、少なくとも２つの貫通電極と電気的に接続されることを特徴とする。
本発明の半導体装置の製造方法は、半導体基板の表面に活性領域を形成する工程と、前記活性領域と電気的に接続されたパッドを前記半導体基板の表面に形成する工程と、前記パッドの下方に位置する前記半導体基板を貫通する貫通孔を形成する工程と、前記貫通孔の内部に形成された貫通電極を介して前記パッドと電気的に接続された裏面電極を前記半導体基板の裏面に形成する工程とを具備し、前記貫通孔を、前記活性領域を包囲するように形成された分離領域の外部に形成し、前記貫通電極を前記貫通孔の内壁に直に当接するように形成することを特徴とする。
更に、本発明の半導体装置の製造方法は、前記分離領域は、トレンチ構造、ＬＯＣＯＳ酸化膜、またはＰＮ接合分離の構造を有することを特徴とする。
本発明の半導体装置によれば、半導体基板を貫通する貫通電極を介して、半導体基板の表面に形成されたパッド電極と、半導体基板の裏面に形成された裏面電極とを接続することができる。従って、金属細線を用いることなく、貫通電極および裏面電極を介して、パッド電極を外部と接続することが可能となる。このことから、半導体装置が実装されるランドを、半導体装置と同程度に小型化することが可能となり、半導体装置が内蔵される装置全体も小型化される。
更に本発明の半導体装置によれば、金属細線よりも経路が短く且つ太い貫通電極を用いて、パッド電極と外部を接続することが可能となる。このことから、例えば１ＧＨｚ以上の高周波で動作する半導体装置の場合でも、寄生インダクタンスを低減させることができるので、高周波特性を向上させることができる。
更に、本発明の半導体装置の製造方法によれば、分離領域により活性領域を素子分離することにより、半導体基板を貫通する貫通孔の内部に直に貫通電極を形成することができる。即ち、熱酸化法等の手法を用いて貫通孔の内部を絶縁処理する必要がない。従って、高温に半導体基板を加熱する熱酸化法等の加熱工程を省くことができるので、歩溜まりを向上させることができる。
＜第１の実施の形態＞
本形態では、図１から図５を参照して、半導体基板を貫通する貫通電極を具備する半導体装置の構造を説明する。
図１を参照して、本発明の半導体装置２０Ａが内蔵された回路装置１０Ａの構成を説明する。図１（Ａ）は回路装置１０Ａの斜視図であり、図１（Ｂ）は半導体装置２０Ａの断面図である。
図１（Ａ）を参照して、ここでは、リードフレーム型の回路装置１０Ａに半導体装置２０Ａが内蔵されている。具体的には、中央部に配置されたランド１２の上面に、半導体装置２０Ａが固着されている。更に、ランド１２の端部からは、２つのリード１１Ｄおよびリード１１Ｂが外側に延在している。また、ランド１２に接近してリード１１Ａおよびリード１１Ｃが設けられている。ランド１２およびリード１１Ａ等は、導電部材の一例である。導電部材としては、図２（Ａ）や図２（Ｂ）に示すような導電パターンでも良い。
ランド１２の上部には、半田等の導電性接着材を介して半導体装置２０Ａが固着されている。半導体装置２０Ａの上部には４つのパッド電極２３が形成され、ここでは２つのパッド電極２３が貫通電極２４Ａを介してランド１２と電気的に接続されている。また、他の２つのパッド電極２３は、各々が金属細線１３を介して、リード１１Ａ、１１Ｃに接続されている。
半導体装置２０Ａに設けられる貫通電極２４Ａは、半導体基板２５を貫通する貫通孔に形成された膜状の金属で構成しても良い。更には、半田、Ｗ、ＣｕまたはＡｌ等の金属を貫通孔に充填することにより貫通電極２４Ａを形成することもできる。
リード１１Ａおよびリード１１Ｃは、金属細線１３を介して、半導体装置２０Ａのパッド電極２３と接続される。ここでは、コレクタ電極およびベース電極と接続されたパッド電極２３が、金属細線１３を介して、リード１１Ａおよびリード１１Ｃと接続される。
封止樹脂１４は、リード１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄの一部分が外部に露出された状態で全体を封止している。
図１（Ｂ）を参照して、次に、ランド１２に固着される半導体装置２０Ａを説明する。この半導体装置２０Ａは、半導体基板２５の表面に活性領域２１が形成されている。ここで活性領域２１は、一般にトランジスタまたはダイオード等の能動素子が形成される領域である。活性領域２１にバイポーラトランジスタが形成された場合は、コレクタ領域、ベース領域、エミッタ領域が形成される。また、活性領域２１にＭＯＳＦＥＴが形成された場合は、ゲート領域、ソース領域、ドレイン領域が形成される。更に、活性領域２１には、ＩＣやＬＳＩが形成されても良い。そして、この活性領域２１に形成された拡散領域と電気的に接続されたパッド電極２３が、前記活性領域２１の周囲へ延在された再配線２２を介して、半導体基板２５の表面に形成されている。また、半導体基板２５の裏面には、少なくとも一部に裏面電極２６が形成される。ここでは、裏面がエミッタ電極として活用されるため、全面に裏面電極２６が形成されている。更に、パッド電極２３の裏面に到達するように、半導体基板２５を厚み方向に貫通する貫通電極２４Ａが形成されている。
ここで、半導体基板２５の裏面が絶縁処理されても良い。更に、貫通電極２４Ａと半導体基板２５とは、例えば熱酸化やＣＶＤによるＳｉ酸化膜により絶縁されても良い。
また、半導体装置２０Ａの裏面電極２６は、固着材１５を介してランド１２の表面に固着されている。固着材１５としては、半田や導電性ペースト等を採用することができる。ここでは、ランド１２が固定電位（ＧＮＤまたはＶｃｃ）であるため、パッド電極２３は、固定電位に接続されている。このことにより、所望の電極を安定した電位に固定することができるので、活性領域２１に形成されたトランジスタの動作を安定化させることができる。
例えば従来、エミッタ、コレクタ、ベース電極は、金属細線を介してリードと接続されている。しかし、金属細線のインピーダンスが無視できない大きさとなっている。本発明では、金属細線の代わりに貫通電極２４Ａを採用し、経路の短い部分、つまり半導体基板２５を貫通して形成しているので、そのパスも短く、インピーダンスを低下させることができる。しかも大電流を流す場合でも、貫通電極２４Ａの径を大きく取れば良く、エミッタ電極に接続される経路のインピーダンスを小さくすることができる。よって、金属細線でエミッタ電極を接続するパッケージよりも大幅に特性を改善することが可能である。
図２を参照して、次に、他の形態の回路装置１０Ｂおよび１０Ｃの構成を説明する。図２（Ａ）は回路基板１９を具備する回路装置１０Ｂの断面図であり、図２（Ｂ）は封止樹脂１４に埋め込まれた導電パターン１８Ａ、１８Ｂを具備する回路装置１０Ｃの断面図である。
図２（Ａ）を参照して、回路装置１０Ｂでは、回路基板１９の表面に形成された導電パターン１８Ａ、１８Ｂが半導体装置２０Ａに電気的に接続されている。回路基板１９としては、フレキシブルシートやプリント基板等の樹脂から成る基板やセラミック基板を全般的に採用することができる。回路基板１９の表面に形成された導電パターン１８Ａは、金属細線１３を介して半導体装置２０Ａと接続されている。導電パターン１８Ｂは、半田等の固着材１５を介して半導体装置２０Ａの裏面電極２６に接続されている。また、導電パターン１８Ａ、１８Ｂは、回路基板１９の裏面に形成された導電パターンと、回路基板１９に形成されたスルーホールを介して接続されている。また、半導体装置２０Ａおよび金属細線１３が被覆されるように、回路基板１９の表面に封止樹脂１４が形成される。
貫通電極２４Ａを採用することにより、金属細線を用いて導電パターン１８Ｂと半導体装置２０Ａとを接続する必要がないので、導電パターン１８Ｂの大きさを半導体装置２０Ａと同等程度に小さくすることができる。従って、回路基板１９全体のサイズを小さくする事ができる。
図２（Ｂ）を参照して、回路装置１０Ｃでは、封止樹脂１４に埋め込まれた導電パターン１８Ａ、１８Ｂが、半導体装置２０Ａに電気的に接続されている。導電パターン１８Ａ、１８Ｂは、裏面が露出された状態で封止樹脂１４に埋め込まれている。また、封止樹脂１４から露出する導電パターン１８Ａ、１８Ｂの裏面は、ロウ材が形成される部分を除いて被覆樹脂４５により被覆されている。更に、導電パターン１８Ａと導電パターン１８Ｂとは、分離溝４４により分離されている。この構造は、例えばフレキシブルシートにリードフレーム等のパターンが貼りあわされ、実装、モールドしたらフレキシブルシートを剥がすことにより実現できる。またＣｕ箔を用意し、導電パターンを突状に残すようにハーフエッチングし、実装、モールドしたら、ハーフエッチングした溝に充填されている封止樹脂が露出するように、前記Ｃｕ箔の裏面をエッチバックすることで実現可能である。
図３および図４を参照して、次に、半導体装置２０Ａを説明する。図３（Ａ）は半導体装置２０Ａの斜視図であり、図３（Ｂ）は半導体装置２０Ａを上方から見た平面図である。図４（Ａ）は半導体装置２０Ａの断面図であり、図４（Ｂ）は活性領域２１の模式的なパターンを示す平面図である。図４（Ｃ）では、他の形態の半導体装置２０Ｂの構成を示している。
図３（Ａ）および図３（Ｂ）を参照して、半導体基板２５表面の中央部には活性領域２１が形成される。そして、半導体基板２５表面の周辺部には、コレクタパッド電極２３Ｃ、ベースパッド電極２３Ｂおよびエミッタパッド電極２３Ｅが形成されている。各々のパッド電極と活性領域２１とは、再配線２２により接続されている。
ここでは、半導体装置２０Ａがエミッタ接地回路で用いられるため、エミッタパッド電極２３Ｅが、貫通電極２４Ａを介して裏面電極２６と接続される。従って、半導体装置２０Ａがベース接地回路で用いられる場合は、ベースパッド電極２３Ｂが貫通電極２４Ａを介して裏面電極２６に接続される。また、半導体装置２０Ａがコレクタ接地回路で用いられる場合は、コレクタパッド電極２３Ｃが、貫通電極２４Ａを介して裏面電極２６に接続される。本形態では、貫通電極２４Ａを採用してインピーダンスを小さくしている。更に、２つの貫通電極２４Ａを採用しているため、貫通電極のインピーダンスは、並列接続に成り、半減する。つまり一電極を、ｎ個（３以上）の貫通電極２４Ａを介して並列接続すれば、インピーダンスは、１／ｎになる。
更に、活性領域２１には、バイポーラトランジスタ以外の例えばＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor ）を形成することも可能である。この場合は、接地電位と接続されるパッド電極（ドレイン電極、ソース電極またはゲート電極の何れか）が、貫通電極２４Ａを介して裏面電極２６と接続される。特に、利得が大きいソース接地回路で回路装置２０を用いる場合は、ソース電極と接続されたパッドが貫通電極２４Ａを介して裏面電極２６と接続される。ここでも貫通電極２４Ａを複数採用することでインピーダンスを並列接続でき、小さくする事ができる。
図４（Ａ）を参照して、活性領域２１の詳細を説明する。Ｐ型半導体基板４２の上部には、Ｎ＋型埋め込み層４３が設けられ、その上にはＮ−型エピタキシャル層３１が形成されている。更に、Ｎ−型エピタキシャル層３１の表面には、Ｐ＋型の外部ベース領域３４Ａ、Ｐ型の活性ベース領域３４Ｂ、Ｎ＋型のコレクタコンタクト領域３７が形成されている。更に活性ベース領域３４Ｂの上部には、Ｎ型のエミッタ領域３５が形成されている。また、Ｎ＋型コレクタコンタクト領域３７は、Ｎ−型エピタキシャル層３１の表面からＮ＋型埋め込み層４３に到達するまで形成されている。
トレンチ３３は、Ｎ−型エピタキシャル層３１の表面からＰ型半導体基板４２に到達するまで延在しており、その内部には酸化膜３２が埋設されている。活性領域２１を囲むようにトレンチ３３から成る分離領域が形成され、活性領域２１が素子分離されている。ここでは、トレンチ構造により活性領域２１が分離されているが、ＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜や、ＰＮ接合分離により活性領域２１が分離されても良い。またトレンチ３３の表面に酸化膜を形成し、中にポリシリコンが埋め込まれたもので素子分離しても良い。
エミッタパッド電極２３Ｅは、トレンチ３３より外側の位置に形成されており、貫通電極２４Ａを介して、裏面電極２６と接続されている。
貫通電極２４Ａは、Ｐ型半導体基板４２、Ｎ−型エピタキシャル層３１および酸化膜３２を貫通するように形成された貫通孔に埋め込まれた導電材料から成る。貫通電極２４Ａにより、エミッタパッド電極２３Ｅと裏面電極２６とが接続されている。貫通電極２４Ａは、裏面電極２６と一体となるメッキ膜により形成することができる。このメッキ膜は、貫通孔の側壁およびＰ型半導体基板４２の裏面に形成される。また、貫通電極２４Ａの側面には、シリコン酸化膜等から成る側壁絶縁膜４１が形成されている。
Ｐ型半導体基板４２は、トレンチ３３、埋め込み層４３で活性領域２１と分離しているので、Ｐ型半導体基板４２と貫通電極２４Ａとの間は、側壁絶縁膜４１が形成されなくても良い。例えば、エピタキシャル層３１を貫通するＰ＋型の分離領域等が形成され、Ｐ型半導体基板４２がＧＮＤに固定され、エミッタ電極がＧＮＤ以外の電位に固定される場合は、絶縁膜が必要である。つまりＰ型半導体基板４２とエミッタ電極の電位が異なる場合は、側壁絶縁膜４１が必要である。
更には、半田、Ｗ、ＣｕまたはＡｌ等の合金または金属を貫通孔に充填することにより、貫通電極２４Ａを形成しても良い。特にＷ、Ｃｕから成る貫通電極２４Ａを形成する場合は、貫通孔の表面をＴｉ／ＴｉＮの積層膜、Ｔａ／ＴａＮの積層膜から成るバリア膜により保護することが好ましい。
裏面電極２６は、Ｐ型半導体基板４２の裏面に形成され、貫通電極２４Ａと接続されている。裏面電極２６とＰ型半導体基板４２とは、半導体基板４２が活性領域２１と電気的に分離されない場合は、絶縁膜を介して絶縁される。また、半導体基板４２と活性領域２１とが、トレンチ３３およびＰ型半導体基板４２とＮ＋型埋め込み層４３とで電気的に分離される場合は、Ｐ型半導体基板４２の裏面に直に裏面電極２６を接触させても良い。
裏面電極２６とＰ型半導体基板４２とを直に接触させることにより、Ｐ型半導体基板４２と貫通電極２４Ａとの間に発生する寄生容量を低減させることができる。具体的には、Ｐ型半導体基板４２と貫通電極２４Ａとの間に、絶縁体である側壁絶縁膜４１が位置すると、電位差に起因した寄生容量が発生する。貫通電極２４Ａと電気的に接続された裏面電極２６がＰ型半導体基板４２に直に接触することにより、貫通電極２４ＡとＰ型半導体基板４２とを同電位にすることができ、上記した寄生容量を低減させることができる。
図４（Ｂ）を参照して、活性領域２１の構成を更に説明する。なお、図４（Ａ）は、図４（Ｂ）のＡ−Ａ’線に於ける断面である。トレンチ３３に囲まれる領域内に活性領域２１が形成されている。活性領域２１の内部に於いて、エミッタ領域３５が縦長に２つ形成され、このエミッタ領域３５を囲むように活性ベース領域３４Ｂが形成される。よってエミッタ電極２７Ｅは、２本の櫛歯で形成され、このエミッタ電極２７Ｅから一体で再配線２２を介してチップの左上と右下のエミッタパッド電極２３Ｅに接続されている。一方、ベース電極２７Ｂは、外部ベース領域３４Ａとコンタクトして、エミッタ電極２７Ｅと交互配置される様に２つの櫛歯で形成され、再配線２２を介してチップ左下のベースパッド電極２３Ｂと接続される。更には、コレクタ電極２７Ｃは、埋め込み層４３に到達するコレクタコンタクト領域３７とコンタクトし、活性領域２１の左側に形成されている。そして、コレクタ電極２７Ｃは、再配線２２を介してチップの右上に形成されたコレクタパッド電極２３Ｃに接続されている。
本実施の形態では、エミッタパッド電極２３Ｅ等のパッド電極を、分離領域であるトレンチ３３よりも外側に設けている。その理由は以下の通りである。
第１に、エミッタ、ベース、コレクタ領域に貫通電極２４Ａを形成しようとしても、これらの領域の幅は１μｍまたはそれ以下である。従って、貫通電極２４Ａを形成する際の位置合わせ等の問題が発生する。第２に、活性領域２１の上またはその近傍にパッド電極を配置すると、素子に寄生容量等が発生する。よって分離領域の外側に十分に大きなパッド電極を形成し、その裏面に貫通電極２４Ａを形成することにより、製法的にも特性的にも良好なものが得られる。
図４（Ｃ）を参照して、他の形態の半導体装置２０Ｂの構造を説明する。半導体装置２０Ｂの基本的な構成は、上述した半導体装置２０Ａと同様であり、相違点は側壁絶縁膜４１（図４（Ａ）参照）を省略した点にある。
具体的には、貫通孔２４Ｂの内壁は、上述したような側壁絶縁膜４１により被覆されていない。従って、銅等の導電材料から成る貫通電極２４Ａは、半導体から成る貫通孔２４Ｂの側壁に直に当接している。このことから、半導体装置２０Ｂの構成を簡略化できる。また、側壁絶縁膜４１を製造する工程を省くことができるので、半導体装置２０Ｂの製造コストを低減させることができる。
バイポーラトランジスタが形成された活性領域２１は、トレンチ３３により包囲されて他の領域と電気的に分離されている。また、貫通電極２４Ａは、トレンチ３３により包囲される領域よりも外部に位置している。従って、活性領域２１と貫通電極２４Ａとは、トレンチ３３により電気的に分離されている。このことから、貫通電極２４Ａが半導体基板４２に直に当接しても、活性領域２１と貫通電極２４Ａとはショートしない。
図５を参照して、次に、本形態の効果を確認するために行ったシミュレーション結果を説明する。図５（Ａ）は、バイポーラトランジスタである半導体装置２０Ａが内蔵された回路装置の等価回路である。図５（Ｂ）は半導体装置の周波数特性を示すグラフである。
図５（Ａ）を参照して、エミッタ接地回路で用いられるバイポーラトランジスタの各電極と接続された経路には、寄生インダクタンスが発生している。ここでは、ベース電極と接続された経路の寄生インダクタンスをＬｂと表現し、コレクタ電極と接続された経路の寄生インダクタンスをＬｃと表現し、エミッタ電極と接続された経路の寄生インダクタンスをＬｅと表現する。また、トランジスタの各電極間には、所定の寄生容量が発生するものとする。
本形態では、エミッタパッド電極に接続していた金属細線に替えて、半導体基板を貫通する貫通電極２４Ａを用いることにより、上記Ｌｅを低減させている。ここで、金属細線を用いた従来例のＬｅを１．０ｎＨに想定し、貫通電極２４Ａを用いる本形態のＬｅを、従来の半分の０．５ｎＨと想定した。更に、他の寄生インダクタンスおよび寄生容量の値は、従来例と本形態では同様として、周波数の変化に対する順方向伝達利得の変化を測定した。
図５（Ｂ）を参照して、上記の条件にて行ったシミュレーション結果を説明する。このグラフの横軸は周波数を示し、縦軸は順方向伝達利得を示している。従来の条件にて行った結果は点線で示され、本願の条件にて行った結果は実線で示されている。
このグラフから、貫通電極を用いた本形態の半導体装置は、特に高周波領域に於いて、金属細線を用いた従来例と比較して順方向伝達利得が大きく成ることが理解できる。具体的には、周波数が１００ＭＨｚの比較的低周波の領域では、本形態の半導体装置による伝達利得は、従来のものとほぼ同様（約３０ｄＢ）である。そして、周波数が上昇すると、本形態および従来共に伝達利得が低下する。これは、周波数の増大に応じて上記した寄生容量および寄生インダクタンスが大きくなるのが原因である。しかしながら、貫通電極を用いた本形態の半導体装置は、従来例と比較すると、周波数の増加に伴う伝達利得の低下が小さい。例えば、１ＧＨｚ（１０００ＭＨｚ）の周波数帯では、本形態の伝達利得は２〜２．５ｄＢ程度従来例よりも優れている。従って、本形態の半導体装置は、特に高周波領域に於いて特性を高めることができる。
以下に本実施の形態による利点を説明する。
図３を参照して、本形態では、接地電位と接続されるエミッタパッド電極２３Ｅを、貫通電極２４Ａを介して裏面電極２６と接続することで、エミッタ電極と接続された経路の寄生インダクタンスを低減させることができる。
具体的には、エミッタパッド電極２３Ｅは、貫通電極２４Ａを介して、裏面電極２６の下方に位置するランド（不図示）に接続される。従って、エミッタ電極２３Ｅと不図示のランドとは、半導体基板２５を貫通する最短の経路にて接続される。更に、貫通電極２４Ａは、金属細線と比較して径が非常に太い。具体的には、金属細線の径が２０μｍであり長さが１ｍｍであるのに対して、貫通電極２４Ａの径は７０μｍであり長さが１５０μｍである。上述したように、寄生インダクタンスの大きさは、経路の長さに比例して、経路の太さに反比例する。このことから、金属細線を用いて接続していた従来例と比較すると、本形態では、経路が短く且つ太い貫通電極２４Ａを用いることで、エミッタ電極と接続された経路の寄生インダクタンスが大幅に低減される。従って、特に半導体装置２０Ａが、１ＧＨｚ以上の高周波にてスイッチングを行った場合は、貫通電極２４Ａを用いることによる特性改善の効果が大きくなる。
エミッタパッド電極２３Ｅ以外のパッド電極（コレクタパッド電極２３Ｃまたはベースパッド電極２３Ｂ）を、貫通電極２４Ａを用いて裏面電極２６と接続することも可能である。しかしながら、コレクタパッド電極２３Ｃを貫通電極２４Ａを介して裏面電極２６と接続すると、コレクタ電極と接続された配線の長さが長くなり、コレクタ・ベース間の寄生容量が大きくなり、高周波特性が劣化してしまう。同様のことは、貫通電極２４Ａを介してベースパッド電極２３Ｂを裏面電極２６に接続した場合に付いても言える。従って、上述したように、エミッタパッド電極２３Ｅを貫通電極２４Ａを用いて接続し、他のベースパッド電極２３Ｂおよびコレクタパッド電極２３Ｃは、金属細線を用いて外部と接続するのが好適である。
更に、図１を参照して、本形態によれば、半導体装置２０Ａに対してランド１２を小さくできるので、回路装置１０Ａ全体を小型化することができる。具体的には、半導体装置２０Ａの表面に形成されたパッド電極２３とランド１２とは、半導体基板２５を貫通する貫通電極２４Ａを介して接続される。即ち、金属細線に依らずに、パッド電極２３とランド１２とは接続される。従って、ランド１２の表面に金属細線をワイヤボンディングするための領域を設ける必要がない。このことから、ランド１２の大きさを、半導体装置２０Ａと略同一にすることが可能である。実際には、半導体装置２０Ａを固着する際の位置ズレが考慮されて、ランド１２は半導体装置２０Ａよりも若干大きく形成される。例えば、半導体装置２０Ａの１つの辺の長さＬ１は０．３ｍｍであり、ランド１２の１つの辺の長さＬ２は０．４ｍｍ程度である。従って、従来例と比較すると、ランド１２の辺の長さを１／３程度にすることができる。
＜第２の実施の形態＞
次に、図６から図８を参照して、図４（Ａ）に構造を示した半導体装置２０Ａの製造方法を説明する。先ず、図６を参照して、バイポーラトランジスタから成る活性領域２１を形成する方法を説明する。
図６（Ａ）を参照して、先ず、厚みが６００μｍ程度のＰ型半導体基板４２の表面に、イオン注入法によりＮ＋型埋め込み層４３を設ける。更に、Ｐ型半導体基板４２の上面にＮ−型エピタキシャル層３１を形成する。Ｎ−型エピタキシャル層３１の厚みは約１．５μｍである。その後に、全面を酸化させることにより、Ｎ−型エピタキシャル層３１の上面に、約０．０５μｍの厚みの酸化膜３２形成する。
図６（Ｂ）を参照して、次に、形成予定の活性領域を包囲するように、トレンチ３３を形成して、そのトレンチ３３の内部に酸化膜を充填させる。ここでは、リソグラフィにより選択的に、トレンチ３３が形成される箇所の酸化膜３２、およびＮ−型エピタキシャル層３１を除去する。酸化膜３２の除去は、ＣＦ４系のガスを用いて行われる。Ｎ−型エピタキシャル層３１の除去は、ハロゲン系のガスを用いたドライエッチングにより行われる。トレンチ３３は、Ｐ型半導体基板４２まで到達する必要がある。トレンチ３３の具体的な深さは、例えば３．５μｍ程度である。トレンチ３３が形成された後は、酸化処理を行うことにより、トレンチ３３の内部を酸化膜３２により埋め込む。ここで、トレンチ３３に替えてＬＯＣＯＳ酸化膜またはＰＮ接合による分離を行っても良い。
図６（Ｃ）を参照して、次に、コレクタコンタクト領域３７、外部ベース領域３４Ａおよび活性ベース領域３４Ｂをイオン注入により形成する。コレクタコンタクト領域３７は、Ｎ＋型埋め込み層４３に到達するまで形成され、リン（Ｐ）がイオン種として採用される。更に、イオン注入により、Ｐ＋型の外部ベース領域３４ＡおよびＰ型の活性ベース領域３４Ｂを形成する。外部ベース領域３４Ａおよび活性ベース領域３４Ｂを形成するために注入されるイオン種としてはボロン（Ｂ）が採用される。
図６（Ｄ）を参照して、次に、酸化膜３２を部分的に除去することで、径が０．５μｍ程度の開口部を設け、エミッタ電極２７Ｅ、ベース電極２７Ｂおよびコレクタ電極２７Ｃを形成する。ここで、エミッタ領域３５は、エミッタ電極２７Ｅを構成するポリシリコン中のヒ素イオンが拡散することにより形成される。これらの電極は、Ｔｉ、ＰｔおよびＡｕを真空蒸着により順次堆積し、所望の形状が得られるようにエッチングを行うことで形成される。エミッタ電極２７Ｅは、トレンチ３３の外部に、エミッタパッド電極２３Ｅとして形成されている。また、コレクタ電極２７Ｃも、トレンチ３３の外側にコレクタパッド電極２３Ｃとして形成されている。更に、図示しないが、ベース電極２７Ｂも、トレンチ３３の外側にベースパッド電極として形成されている。各電極が形成された後は、配線部分を保護するために、絶縁膜により各電極を被覆する。
更に、上記工程が終了した後に、Ｐ型半導体基板４２の厚みが１００μｍ程度になるようにエッチングされる。
また、上述の説明ではＰ型半導体基板４２の表面に活性領域が形成されたが、ノンドープの半導体基板の表面に活性領域を形成することも可能である。この場合は、ノンドープの半導体基板の表面がシリコン酸化膜で被覆され、このシリコン酸化膜に堆積された半導体層に活性領域が形成される。
次に、図７および図８を参照して、貫通電極２４Ａを用いてエミッタパッド電極２３Ｅと裏面電極２６を接続するまでの工程を説明する。
図７（Ａ）を参照して、先ず、Ｐ型半導体基板４２の裏面を、エッチングレジスト４０により被覆する。レジスト４０は、エミッタパッド電極２３Ｅの下方に対応する領域が、部分的に開口されている。
図７（Ｂ）を参照して、次に、レジスト４０をマスクとして、Ｐ型半導体基板４２等をドライエッチングすることにより、太さが７０μｍ程度で長さが１５０μｍ程度の貫通孔２４Ｂを形成する。ドライエッチングで用いるエッチングガスとしては、少なくともＳＦ７、Ｏ２またはＣ４Ｆ８を含むガスが用いられる。本工程により、エミッタパッド電極２３Ｅの裏面は、貫通孔２４Ｂに露出する。貫通孔２４Ｂの具体的な形状は、円筒状でも良いし、角柱状でも良い。更に、貫通孔２４Ｂの形成は、ウエットエッチングやレーザーを用いても行うことができる。
ここで、バックグラインド、プラズマエッチングまたはウェットを組み合わせて、半導体基板４２を薄くしてから、貫通孔２４Ｂを形成すると、エッチング時間を短縮できる。例えば、半導体基板４２を裏面からバッククラインドで削り、クラインドで形成された凹凸をプラズマまたはウェットで取り除けばよい。またウェットエッチングまたはプラズマエッチングのみにより、半導体基板４２を裏面から除去しても良い。
図８（Ａ）を参照して、次に、貫通孔２４Ｂの側壁に側壁絶縁膜４１を形成する。側壁絶縁膜４１の材料としては、シリコン酸化膜、シリコン窒化膜または樹脂膜を採用することができる。貫通孔２４Ｂの側壁を側壁絶縁膜４１により被覆することで、貫通孔２４Ｂに充填される導電材料と、Ｐ型半導体基板４２とを絶縁させることができる。
側壁絶縁膜４１の製造方法は、先ず、貫通孔２４Ｂの内壁を含むＰ型半導体基板４２の裏面全域を、ＳｉＯ２膜やＳｉＮ膜から成る絶縁膜により被覆する。これらの絶縁膜は、例えばプラズマＣＶＤにより形成される。更に、異方性エッチングによりこの絶縁膜を除去することで、貫通孔２４Ｂの側壁に側壁絶縁膜４１が残存して、他の部分の絶縁膜が除去される。即ち、エミッタパッド電極２３Ｅの裏面およびＰ型半導体基板４２の裏面を被覆する絶縁膜が除去される。また、形成予定の裏面電極とＰ型半導体基板４２とを絶縁させる場合は、Ｐ型半導体基板４２の裏面に酸化膜を残存させても良い。
図８（Ｂ）を参照して、次に、貫通孔２４Ｂの内壁およびＰ型半導体基板４２の裏面が被覆されるように金属膜を形成する。貫通孔２４Ｂの内部に形成された金属膜が貫通電極２４Ａとなり、Ｐ型半導体基板４２の裏面に形成された金属膜が裏面電極２６となる。貫通電極２４Ａおよび裏面電極２６の形成は、メッキ処理やスパッタにより行うことができる。メッキ処理により裏面電極２６を形成する場合は、先ず、厚みが数百ｎｍ程度のＣｕから成るシード層（図示せず）を貫通孔２４Ｂの内壁およびＰ型半導体基板４２の裏面の全域に形成する。ここでは無電解メッキが好ましい。次に、このシード層を電極として用いる電解メッキを行うことにより、貫通孔２４Ｂの内壁およびＰ型半導体基板４２の裏面に、厚みが数μｍ程度のＣｕから成る金属膜を形成する。このことにより、貫通電極２４Ａを介してエミッタパッド電極２３Ｅと電気的に接続された裏面電極２６が形成される。
ここでは、貫通孔２４Ｂの内部が、メッキ処理により形成されるＣｕにより完全に埋め込まれているが、この埋め込みは不完全でも良い。即ち、貫通電極２４Ａの内部に空洞が設けられても良い。また、メッキ処理以外の方法であるスパッタ法等により裏面電極２６を形成することも可能である。
更にまた、メッキ膜以外の金属材料により貫通電極２４Ａが形成されても良い。即ち、貫通孔２４Ｂに、半田、Ｗ、ＣｕまたはＡｌ等の金属を埋め込むことで、貫通電極２４Ａを形成することもできる。
上記の工程が終了した後は、Ｐ型半導体基板４２およびその上部の各層を、ダイシングにより分割することで、図３に示すような半導体装置２０Ａが完成する。更に、ダイボンディング、ワイヤボンディング、樹脂封止の工程を経て、図１に示すような回路装置１０Ａが完成する。
上述の説明では、貫通電極２４Ａはエミッタパッド電極２３Ｅの下方のみに形成されたが、コレクタパッド電極２３Ｃも裏面電極２６と接続される場合は、コレクタパッド電極２３Ｃの下方にも貫通電極２４Ａが設けられる。この場合は、更に、裏面電極２６が所定のパターンにパターニングされる。
更にまた、上述の説明では、裏面電極２６は半導体基板４１の裏面に直に当接しているが、半導体基板４２の裏面を絶縁膜により被覆し、この絶縁膜の表面に裏面電極２６を形成しても良い。
＜第３の実施の形態＞
本実施の形態では、図９を参照して、図４（Ｃ）に構造を示した半導体装置２０Ｂの製造方法を説明する。本形態の製造方法は、基本的に上述した第２の実施の形態と同様であり、相違点は貫通孔２４Ｂの内壁に側壁絶縁膜を形成しない点にある。
具体的には、図９（Ａ）を参照して、先ず、例えばバイポーラトランジスタから成る活性領域２１を形成する。更に、活性領域２１を包囲するようにトレンチ３３を形成することで、活性領域２１を素子分離している。トレンチ３３の他にも、ＰＮ接合分離やＬＯＣＯＳ酸化膜を用いて、活性領域２１の分離を行っても良い。更に、活性領域２１を構成する各領域と接続された電極を酸化膜３２の表面に形成する。ここでは、エミッタパッド電極２３Ｅとコレクタパッド電極２３Ｃが、酸化膜３２の上面に於いて、トレンチ３３で囲まれる領域よりも外側に形成されている。
図９（Ｂ）を参照して、次に、Ｐ型半導体基板４２等を貫通する貫通孔２４Ｂを形成する。Ｐ型半導体基板４２の裏面は、貫通孔２４Ｂが形成予定の領域を除いて、耐エッチングマスクであるレジスト４０により被覆されている。この状態で、Ｐ型半導体基板４２を裏面からドライエッチングすることにより、Ｐ型半導体基板４２、エピタキシャル層３１および酸化膜３２を貫通する貫通孔２４Ｂが形成される。本工程により、エミッタパッド電極２３Ｅの裏面は貫通孔２４Ｂに露出している。
図９（Ｃ）を参照して、次に、貫通孔２４Ｂの内部に貫通電極２４Ａを形成し、Ｐ型半導体基板４２の裏面に裏面電極２６を形成する。本形態では、貫通孔２４Ｂの内壁を絶縁膜により被覆しないので、貫通電極２４Ａを構成する銅等の導電材料は貫通孔２４Ｂの内壁に直に当接する。換言すると、貫通電極２４ＡとＰ型半導体基板４２およびエピタキシャル層３１とは導通している。しかしながら、上述したように活性領域２１は、トレンチ３３により素子分離されており、貫通電極２４Ａはトレンチ３３よりも外側に位置している。従って、貫通電極２４Ａの側面を絶縁膜で被覆しなくても、貫通電極２４Ａと活性領域２１とはショートしない。
上述した工程により、図４（Ｃ）に構造を示す半導体装置２０Ｂが製造される。
本形態によると、貫通孔２４Ｂの内壁にシリコン酸化膜等から成る絶縁膜を形成しないので、この絶縁膜を形成する工程を省略することが可能となり、歩溜まりを向上させることができる。
具体的には、貫通孔２４Ｂの内壁にシリコン酸化膜を形成する場合、熱酸化法またはＣＶＤ法により酸化膜が形成される。しかしながら、酸化膜を形成するこれらの方法では、例えば１０００℃程度にＰ型半導体基板４２が加熱される。従って、極めて高温にＰ型半導体基板４２が晒されることから、基板の表面に形成された電極に熱応力が作用し、エミッタパッド電極２３Ｅ等が酸化膜３２から剥離してしまう問題が発生していた。
本形態では、貫通孔２４Ｂの内壁に絶縁膜を形成しないので、上述した熱酸化法等の加熱を伴う工程の数を低減させることができる。従って、熱応力に起因したエミッタパッド電極２３Ｅ等の劣化を防止できるので、製造工程の歩溜まりが向上される。更に、工程数が削減されることから、製造コストを低減することもできる。
＜第４の実施の形態＞
本実施の形態では、図１０から図１２を参照して、他の形態の半導体装置２０Ｃおよびそれを有する回路装置の構成を説明する。ここで説明する半導体装置２０Ｃでは、半導体基板２５の表面に形成された複数のパッド電極が、貫通電極２４Ａを介して、半導体基板４２の裏面に形成された裏面電極と接続されている。また、半導体基板２５の裏面に、複数個の裏面電極が形成される。
図１０を参照して、半導体装置２０Ｃの構成を説明する。図１０（Ａ）は半導体装置２０Ｃの斜視図であり、図１０（Ｂ）は半導体装置２０Ｃを裏面から見た平面図である。
図１０（Ａ）を参照して、半導体装置２０Ｃの基本的構成は図３に示す半導体装置２０Ａと同様であり、相違点は半導体基板２５の表面に形成される各パッド電極が、貫通電極２４Ａを介して裏面の電極と接続される点にある。
半導体基板２５の表面に形成されたコレクタパッド電極２３Ｃ、ベースパッド電極２３Ｂ、エミッタパッド電極２３Ｅは、各々が貫通電極２４Ａを介して、半導体基板２５の裏面に形成された裏面電極と接続されている。このような構成により、金属細線を省いて、半導体基板２５を実装することができる。
図１０（Ｂ）を参照して、半導体基板２５の裏面には、コレクタ裏面電極２６Ｃ、ベース裏面電極２６Ｂおよびエミッタ裏面電極２６Ｅが形成されている。コレクタ裏面電極２６Ｃは、貫通電極２４Ａを介して、半導体基板２５の表面に形成されたコレクタパッド電極２３Ｃに接続されている。ベース裏面電極２６Ｂは、貫通電極２４Ａを介して、半導体基板２５の表面に形成されたベースパッド電極２３Ｂに接続されている。エミッタ裏面電極２６Ｅは、貫通電極２４Ａを介して、半導体基板２５の表面に形成された２つのエミッタパッド電極２３Ｅに接続されている。
コレクタ裏面電極２６Ｃとベース裏面電極２６Ｂとは、互いに対向する角部付近に配置されている。このように、コレクタ裏面電極２６Ｃとベース裏面電極２６Ｂとを離間させることで、両者の絶縁を確保することができる。
エミッタ裏面電極２６Ｅは、半導体基板２５の裏面の一方の角部から、対向する角部まで連続して延在している。そして、エミッタ裏面電極２６Ｅは、他の裏面電極と比較すると、その面積が大きく形成される。エミッタ裏面電極２６Ｅを大きく形成することにより、寄生インダクタンスを低減させることができる。
各裏面電極と半導体基板２５とが絶縁される場合は、半導体基板２５の裏面に、酸化膜、窒化膜、または絶縁性樹脂から成る絶縁層を配置し、この絶縁層の上面に各裏面電極を配置する。また、各裏面電極に半田を付着させる場合、半導体基板２５の裏面をソルダーレジストにより被覆し、裏面電極を部分的に露出させれば良い。
図１１を参照して、半導体装置２０Ｃの構造を更に説明する。図１１（Ａ）は半導体装置２０Ｃの斜視図であり、図１１（Ｂ）は図１１（Ａ）のＢ−Ｂ’線に於ける断面図であり、図１１（Ｃ）は図１１（Ａ）のＣ−Ｃ’線に於ける断面図である。
図１１（Ｂ）を参照して、ベース裏面電極２６Ｂおよびコレクタ裏面電極２６Ｃは、絶縁膜３８により、Ｐ型半導体基板４２と絶縁されている。ここで、絶縁膜３８は、シリコン酸化膜、シリコン窒化膜、樹脂膜等の絶縁性を有する膜から成る。また、ベース裏面電極２６Ｂおよびコレクタ裏面電極２６Ｃと接続された貫通電極２４Ａは、側壁絶縁膜４１によりＰ型半導体基板４２と絶縁されている。このような構造により、コレクタ裏面電極２６Ｃおよびベース裏面電極２６Ｂが、半導体装置２０Ｃの他の部分と絶縁され、電極間のショートが防止されている。
一方、エミッタ裏面電極２６Ｅが形成される領域のＰ型半導体基板４２の裏面には絶縁膜３８が形成されない。即ち、エミッタ裏面電極２６ＥはＰ型半導体基板４２の裏面に直に接触され、両者は導通している。従って、エミッタ裏面電極２６Ｅが接地電位に接続されると、Ｐ型半導体基板４２も接地電位に接続される。ここで、エミッタ裏面電極２６Ｅも、絶縁膜３８によりＰ型半導体基板４２の裏面と絶縁されても良い。即ち、半導体基板４２の裏面に形成される全ての裏面電極が、絶縁膜３８により半導体基板４２と絶縁されても良い。
活性領域２１はトレンチ３３により分離されているが、各電極（エミッタ電極、コレクタ電極およびベース電極）同士を絶縁する必要がある。従って、エミッタ電極、コレクタ電極およびベース電極が設けられる場合、少なくとも２つの電極は、上述したように絶縁膜３８および側壁絶縁膜４１を用いて絶縁処理を行う必要がある。
図１１（Ｃ）を参照すると、エミッタ裏面電極２６Ｅは、２つの貫通電極２４Ａを介して、酸化膜３２の上面に形成されたエミッタパッド電極２３Ｅに接続されている。図では、貫通孔２４Ａの内壁は側壁絶縁膜４１により被覆されているが、この側壁絶縁膜４１を省くこともできる。
ここで、半導体装置２０Ｃがコレクタ接地にて使用される場合は、ベース裏面電極２６Ｂおよびエミッタ裏面電極２６Ｅが、絶縁膜３８等により半導体基板２５の裏面と絶縁される。また、この場合は、コレクタ裏面電極２６Ｃが半導体基板２５の裏面に直に形成されても良い。
更にまた、半導体装置２０Ｃがベース接地にて使用される場合は、コレクタ裏面電極２６Ｃおよびエミッタ裏面電極２６Ｅが、絶縁膜３８により半導体基板２５の裏面と絶縁される。また、この場合は、ベース裏面電極２６Ｂが半導体基板２５の裏面に直に形成されても良い。
図１２を参照して、次に、上記した半導体装置２０Ｃが内蔵された回路装置１０Ｄ、１０Ｅの構成を説明する。
図１２（Ａ）を参照して、回路基板１９を具備する回路装置１０Ｄの構成を説明する。回路装置１０Ｄでは、回路基板１９の表面に導電パターン１８Ａ、１８Ｂが形成されている。そして、半導体装置２０Ｃの裏面に位置するエミッタ裏面電極２６Ｅは、導電パターン１８Ａに半田等を介して接続される。更に、半導体装置２０Ｃの裏面に位置するベース裏面電極２６Ｂは、導電パターン１８Ｂに接続される。また、図示しないがコレクタ裏面電極も、回路基板１９の表面に形成された導電パターンに接続される。回路装置１０Ｄの他の構成は、図２（Ａ）に示した回路装置１０Ｂと同様である。回路装置１０Ｄでは、金属細線を省いた構成と成っている。
図１２（Ｂ）を参照して、回路装置１０Ｅでは、封止樹脂１４に埋め込まれる導電パターン１８Ａ、１８Ｂが、半導体装置２０Ｃの裏面に形成された電極に半田を介して接続されている。具体的には、ベース裏面電極２６Ｂは導電パターン１８Ａと接続され、エミッタ裏面電極２６Ｅは導電パターン１８Ｂと接続される。回路装置１０Ｅの他の構成は、図２（Ｂ）に示した回路装置１０Ｃと同様である。
本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。 本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図である。 本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は平面図である。 本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。 （Ａ）は本発明の半導体装置の等価回路図であり、（Ｂ）はシミュレーション結果を示すグラフである。 本発明の半導体装置の製造方法を示す図であり、（Ａ）−（Ｄ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。 本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は平面図である。 本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の半導体装置を示す図であり、（Ａ）および（Ｂ）は断面図である。 従来の回路装置を示す斜視図である。
符号の説明
１０Ａ〜１０Ｅ 回路装置
１１Ａ〜１１Ｄ リード
１２ ランド
１４ 封止樹脂
１５ 固着材
１６ 基板
２０Ａ、２０Ｂ、２０Ｃ 半導体装置
２１ 活性領域
２２ 再配線
２３ パッド電極
２３Ｅ エミッタパッド電極
２３Ｃ コレクタパッド電極
２３Ｂ ベースパッド電極
２４Ａ 貫通電極
２４Ｂ 貫通孔
２５ 半導体基板
２６ 裏面電極
２７Ｅ エミッタ電極
２７Ｃ コレクタ電極
２７Ｂ ベース電極
２８ シリコン半導体基板
２９ 受け込み酸化膜層
３０ Ｎ＋＋型エピタキシャル層
３１ Ｎ−型エピタキシャル層
３２ 酸化膜
３３ トレンチ
３４ ベース領域
３５ エミッタ領域
３７ コレクタ領域
３８ 絶縁膜

Claims (15)

  1. 半導体基板の表面に形成されて活性領域と電気的に接続された複数のパッド電極と、
    前記半導体基板の裏面に設けられた裏面電極と、
    前記半導体基板を厚み方向に貫通して、前記パッド電極と前記裏面電極とを接続する貫通電極とを具備し、
    接地電位と接続される少なくとも１つの前記パッド電極が、前記貫通電極を介して前記裏面電極と接続されることを特徴とする半導体装置。
  2. 複数個の前記パッド電極が前記貫通電極を介して前記裏面電極に接続されることを特徴とする請求項１記載の半導体装置。
  3. 前記活性領域にはバイポーラトランジスタが形成され、
    前記バイポーラトランジスタのエミッタ領域と接続された前記パッド電極が、前記貫通電極を介して前記裏面電極と接続されることを特徴とする請求項１記載の半導体装置。
  4. 前記活性領域にはＭＯＳＦＥＴが形成され、
    前記ＭＯＳＦＥＴのソース領域と接続された前記パッド電極が、前記貫通電極を介して前記裏面電極と接続されることを特徴とする請求項１記載の半導体装置。
  5. 前記半導体基板の前記裏面電極は、ランド状の導電部材に固着され、
    接地電位と接続される前記パッド電極は、前記貫通電極および前記裏面電極を介して前記導電部材に接続されることを特徴とする請求項１記載の半導体装置。
  6. 接地電位と接続されない他のパッド電極は、
    金属細線を介して他の導電部材に電気的に接続されることを特徴とする請求項５記載の半導体装置。
  7. 前記裏面電極が前記半導体基板の裏面に直に接触し、
    前記貫通電極と前記半導体基板とを同電位にすることを特徴とする請求項１記載の半導体装置。
  8. 複数の裏面電極が前記半導体基板の裏面に形成され、
    各々の前記裏面電極は、前記貫通電極を介して前記パッドと電気的に接続されることを特徴とする請求項１記載の半導体装置。
  9. 前記裏面電極は、前記半導体基板の裏面を被覆する絶縁膜を介して、前記半導体基板と絶縁されることを特徴とする請求項８記載の半導体装置。
  10. 前記活性領域と接続された前記パッド電極の全てが、前記貫通電極を介して前記裏面電極に接続されることを特徴とする請求項１記載の半導体装置。
  11. 前記活性領域は、分離領域により囲まれる領域の内部に形成され、
    前記貫通電極は、前記分離領域の外側の前記半導体基板を貫通する貫通孔の内部に形成され、
    前記貫通電極は前記貫通孔の内壁に接触することを特徴とする請求項１記載の半導体装置。
  12. 能動素子が形成された半導体層を有する半導体基板と、
    前記能動素子の一拡散領域と電気的に接続された第１の電極と、
    前記第１の電極と一体で半導体基板の周囲に延在されて設けられたパッド電極と、
    前記パッド電極の下層に設けられ、半導体層表面から半導体基板の裏面にまで延在する貫通電極と、
    前記貫通電極と電気的に接続され、半導体基板の裏面に設けられた裏面電極とを有することを特徴とする半導体装置。
  13. 前記能動素子は、ＢＩＰ型またはＭＯＳ型のトランジスタであり、接地される拡散領域と電気的に接続される前記第１の電極は、少なくとも２つの貫通電極と電気的に接続されることを特徴とする請求項１２に記載の半導体装置。
  14. 半導体基板の表面に活性領域を形成する工程と、
    前記活性領域と電気的に接続されたパッドを前記半導体基板の表面に形成する工程と、
    前記パッドの下方に位置する前記半導体基板を貫通する貫通孔を形成する工程と、
    前記貫通孔の内部に形成された貫通電極を介して前記パッドと電気的に接続された裏面電極を前記半導体基板の裏面に形成する工程とを具備し、
    前記貫通孔を、前記活性領域を包囲するように形成された分離領域の外部に形成し、
    前記貫通電極を前記貫通孔の内壁に直に当接するように形成することを特徴とする半導体装置の製造方法。
  15. 前記分離領域は、トレンチ構造、ＬＯＣＯＳ酸化膜、またはＰＮ接合分離の構造を有することを特徴とする請求項１４記載の半導体装置の製造方法。
JP2005252184A 2005-03-30 2005-08-31 半導体装置およびその製造方法 Active JP5048230B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005252184A JP5048230B2 (ja) 2005-03-30 2005-08-31 半導体装置およびその製造方法
TW95104321A TWI316276B (en) 2005-03-30 2006-02-09 Semiconductor device and method for producing the same
US11/392,802 US7397128B2 (en) 2005-03-30 2006-03-28 Semiconductor device and method of manufacturing the same
US12/134,861 US8076755B2 (en) 2005-03-30 2008-06-06 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005097602 2005-03-30
JP2005097602 2005-03-30
JP2005252184A JP5048230B2 (ja) 2005-03-30 2005-08-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006310726A true JP2006310726A (ja) 2006-11-09
JP5048230B2 JP5048230B2 (ja) 2012-10-17

Family

ID=37069329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005252184A Active JP5048230B2 (ja) 2005-03-30 2005-08-31 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US7397128B2 (ja)
JP (1) JP5048230B2 (ja)
TW (1) TWI316276B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070966A (ja) * 2007-09-12 2009-04-02 Toshiba Corp 半導体装置とその製造方法
JP2009076848A (ja) * 2007-08-27 2009-04-09 Denso Corp 半導体装置及びその製造方法
WO2009141952A1 (ja) * 2008-05-19 2009-11-26 パナソニック株式会社 半導体装置及びその製造方法
JP2013183024A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 半導体デバイスおよび半導体装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
JP2007067216A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法
DE102005047001B3 (de) * 2005-09-30 2007-01-04 Infineon Technologies Ag Hochfrequenzschaltbauelement
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
EP2235750A1 (en) * 2007-11-27 2010-10-06 Nxp B.V. Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
DE102007057581A1 (de) * 2007-11-28 2009-06-04 Fachhochschule Aachen Hochfrequenzlampe und Verfahren zu deren Betrieb
US20090294985A1 (en) * 2008-05-29 2009-12-03 Gomez Jocel P Thin chip scale semiconductor package
US8017471B2 (en) 2008-08-06 2011-09-13 International Business Machines Corporation Structure and method of latchup robustness with placement of through wafer via within CMOS circuitry
US8063469B2 (en) * 2008-09-30 2011-11-22 Infineon Technologies Ag On-chip radio frequency shield with interconnect metallization
US8889548B2 (en) 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US7936052B2 (en) 2008-09-30 2011-05-03 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8178953B2 (en) * 2008-09-30 2012-05-15 Infineon Technologies Ag On-chip RF shields with front side redistribution lines
US7948064B2 (en) 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
US8137995B2 (en) * 2008-12-11 2012-03-20 Stats Chippac, Ltd. Double-sided semiconductor device and method of forming top-side and bottom-side interconnect structures
WO2011024367A1 (ja) 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
JP4924685B2 (ja) * 2009-09-23 2012-04-25 株式会社デンソー 半導体装置及びその製造方法
US8466060B2 (en) * 2010-04-30 2013-06-18 Alpha & Omega Semiconductor, Inc. Stackable power MOSFET, power MOSFET stack, and process of manufacture
TWI483378B (zh) * 2013-01-04 2015-05-01 Tsai Yu Huang 三維晶片堆疊結構
JP6120704B2 (ja) 2013-07-03 2017-04-26 三菱電機株式会社 半導体装置
CN105899003B (zh) * 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
US11521917B2 (en) * 2019-05-23 2022-12-06 Rohm Co., Ltd. Semiconductor device
EP3761357A1 (en) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Semiconductor device
EP4002459A1 (en) * 2020-11-23 2022-05-25 Infineon Technologies AG Method for manufacturing an electrostatic discharge protection circuit and electrostatic discharge protection circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139729A (ja) * 1990-10-01 1992-05-13 Hitachi Ltd 半導体装置
JPH05152529A (ja) * 1991-11-29 1993-06-18 Oki Electric Ind Co Ltd 半導体装置
JPH08274116A (ja) * 1995-03-31 1996-10-18 Nec Corp 電界効果トランジスタ
JPH11238870A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体装置とその製造方法
JP2002359257A (ja) * 2001-05-31 2002-12-13 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
JP2004088062A (ja) * 2002-05-20 2004-03-18 Sumitomo Electric Ind Ltd ドライエッチング方法、ドライエッチング装置及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183370A (ja) * 1993-12-24 1995-07-21 Nec Corp 半導体装置の製造方法
JP3287408B2 (ja) * 1999-06-16 2002-06-04 日本電気株式会社 半導体装置および半導体基板貫通導体の形成方法
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP3649111B2 (ja) * 2000-10-24 2005-05-18 株式会社村田製作所 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置
CN1268003C (zh) * 2001-02-01 2006-08-02 三菱电机株式会社 半导体器件及其制造方法
US6846275B2 (en) * 2001-03-21 2005-01-25 Chuan-Show Chen Muscle strengthening method and apparatus
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2004102345A (ja) 2002-09-04 2004-04-02 Sharp Corp 安定化電源装置及びそれを備える電子機器
JP4626935B2 (ja) * 2002-10-01 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US6790775B2 (en) * 2002-10-31 2004-09-14 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP2004319853A (ja) * 2003-04-17 2004-11-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
JP2005174700A (ja) * 2003-12-10 2005-06-30 Toyota Industries Corp 電界発光デバイス
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139729A (ja) * 1990-10-01 1992-05-13 Hitachi Ltd 半導体装置
JPH05152529A (ja) * 1991-11-29 1993-06-18 Oki Electric Ind Co Ltd 半導体装置
JPH08274116A (ja) * 1995-03-31 1996-10-18 Nec Corp 電界効果トランジスタ
JPH11238870A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体装置とその製造方法
JP2002359257A (ja) * 2001-05-31 2002-12-13 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
JP2004088062A (ja) * 2002-05-20 2004-03-18 Sumitomo Electric Ind Ltd ドライエッチング方法、ドライエッチング装置及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076848A (ja) * 2007-08-27 2009-04-09 Denso Corp 半導体装置及びその製造方法
JP4687742B2 (ja) * 2007-08-27 2011-05-25 株式会社デンソー 半導体装置の製造方法
JP2009070966A (ja) * 2007-09-12 2009-04-02 Toshiba Corp 半導体装置とその製造方法
US7888778B2 (en) 2007-09-12 2011-02-15 Kabushiki Kaisha Toshiba Semiconductor device and producing method of the same
WO2009141952A1 (ja) * 2008-05-19 2009-11-26 パナソニック株式会社 半導体装置及びその製造方法
JP2013183024A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 半導体デバイスおよび半導体装置

Also Published As

Publication number Publication date
US20080237808A1 (en) 2008-10-02
TW200634960A (en) 2006-10-01
US7397128B2 (en) 2008-07-08
JP5048230B2 (ja) 2012-10-17
US20060220178A1 (en) 2006-10-05
TWI316276B (en) 2009-10-21
US8076755B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
JP5048230B2 (ja) 半導体装置およびその製造方法
US8466054B2 (en) Thermal conduction paths for semiconductor structures
US5753529A (en) Surface mount and flip chip technology for total integrated circuit isolation
US9177893B2 (en) Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof
KR100882703B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법
US6844241B2 (en) Fabrication of semiconductor structures having multiple conductive layers in an opening
JP5154000B2 (ja) 半導体装置
US20060223199A1 (en) Semiconductor device and manufacturing method thereof
JP4308904B2 (ja) 表面取り付け及びフリップチップ技術
JPH11233727A (ja) シリコン基板上のインダクタ装置及びその製造方法
US7528012B1 (en) Method for forming heat sinks on silicon on insulator wafers
US6790694B2 (en) High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same
JP4851163B2 (ja) 半導体装置の製造方法
JP4432470B2 (ja) 半導体装置
JP2007317839A (ja) 半導体装置およびその製造方法
KR101247425B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4696152B2 (ja) 半導体装置の製造方法および半導体装置
JP2007053124A (ja) 半導体装置
JPH0629376A (ja) 集積回路装置
US10593615B2 (en) Chip package with sidewall metallization
CN109119415B (zh) 具有芯片边缘稳定结构的包括有源电部件和无源电部件的单片集成芯片
US11581289B2 (en) Multi-chip package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5048230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250