JP2013183024A - 半導体デバイスおよび半導体装置 - Google Patents

Abstract

【課題】設計の自由度が高い半導体デバイスおよび半導体装置を提供する。
【解決手段】半導体素子２０が樹脂６０より封止され、樹脂６０の内部に配置されている。ソース電極材３０が半導体素子２０に接合され、樹脂６０の上面において露出するソースパッド３１を有する。ドレイン電極材４０が半導体素子２０に接合され、樹脂６０の下面において露出するドレインパッド４１を有する。ゲート電極材５０は、一端が半導体素子２０に接合され、他端側において樹脂６０の上面および下面にそれぞれ露出するゲートパッド５１，５２を有する。
【選択図】図１

Description

本発明は、半導体デバイスおよび半導体装置に関するものである。

表面実装に用いることができるようにＭＯＳＦＥＴのドレイン側の電極を工夫することによりソース、ゲート、ドレインの３つの電極が同一平面上にくる構造が知られている（特許文献１）。具体的には、図６に示すように、パワーＭＯＳＦＥＴ素子１００の上面を覆うように金属クリップ１０１が設けられ、金属クリップ１０１はパワーＭＯＳＦＥＴ素子１００のドレイン電極と電気的に接続され、金属クリップ１０１の周縁リム部１０１ａがパワーＭＯＳＦＥＴ素子１００のソース電極およびゲート電極と同一面上に配置されている。これにより、ソース電極１１０、ゲート電極１１１、ドレイン電極１１２が同一平面上に位置している。

特許第３７６８１５８号公報

ところで、このような構成の半導体デバイスを基板（図６（ｂ）参照）に実装してインバータ等を構成する場合において、平面的な配線構造となるが、設計の自由度が低い。
本発明の目的は、設計の自由度が高い半導体デバイスおよび半導体装置を提供することにある。

請求項１に記載の発明では、パッケージング部材より封止され、前記パッケージング部材の内部に配置された半導体素子と、前記半導体素子に接合され、前記パッケージング部材の上面において露出する第１の電極パッドを有する第１の電極材と、前記半導体素子に接合され、前記パッケージング部材の下面において露出する第２の電極パッドを有する第２の電極材と、一端が前記半導体素子に接合され、他端側において前記パッケージング部材の上面および下面にそれぞれ露出する信号用の第３の電極パッドを有する信号用の第３の電極材と、を備えることを要旨とする。

請求項１に記載の発明によれば、信号用の電極パッドが、パッケージング部材の上面および下面にそれぞれ配置されているので、設計の自由度が高いものとなる。
請求項２に記載のように、請求項１に記載の半導体デバイスにおいて、回転軸に対して前記パッケージング部材の上面と下面とで対称となる位置に前記第３の電極パッドを配置するとよい。

請求項３に記載のように、請求項１に記載の半導体デバイスにおいて、前記第１の電極パッドの面積と前記第２の電極パッドの面積が同一であるとよい。
請求項４に記載の発明では、基板と、前記基板に表面実装される複数の請求項１〜３のいずれか１項に記載の半導体デバイスと、を備えることを要旨とする。

請求項４に記載の発明によれば、基板における配線について、設計の自由度が高いものとなる。
請求項５に記載のように、請求項４に記載の半導体装置において、前記複数の半導体デバイスは、前記上面側が前記基板と実装される第１の半導体デバイスと、前記下面側が前記基板と実装される第２の半導体デバイスとを含んでいるとよい。

本発明によれば、設計の自由度が高い半導体デバイスおよび半導体装置を提供することができる。

（ａ）は実施形態における半導体デバイスの平面図、（ｂ）は半導体デバイスの右側面図、（ｃ）は（ａ）のＡ−Ａ線での縦断面図、（ｄ）は半導体デバイスの下面図。 （ａ）は半導体装置の平面図、（ｂ）は半導体装置の正面図。 半導体装置の回路構成図。 （ａ）は別例の半導体デバイスの平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図、（ｃ）は半導体デバイスの下面図。 （ａ）は別例の半導体デバイスの平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図、（ｃ）は半導体デバイスの下面図。 （ａ）は背景技術を説明するための半導体デバイスの断面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図。

以下、本発明を具体化した一実施形態を図面に従って説明する。
なお、図面において、水平面を、直交するＸ，Ｙ方向で規定するとともに、上下方向をＺ方向で規定している。

図１に示すように、半導体デバイス１０は、半導体素子（チップ）２０と、ソース電極材（上部電極板）３０と、ドレイン電極材（下部電極板）４０と、ゲート電極材５０と、パッケージング部材としてのモールド樹脂６０を備えている。半導体素子２０は、半導体チップにパワーＭＯＳＦＥＴが作り込まれている。四角板状をなす半導体素子２０におけるパワーＭＯＳＦＥＴは縦型ＭＯＳ構造を有し、下面にドレイン電極が形成されるとともに上面にソース電極およびゲート電極が形成されている。

ソース電極材（上部電極板）３０は長方形の板状をなし、長辺がＸ方向に延びている。ソース電極材（上部電極板）３０は、半導体素子（チップ）２０よりも大きく、半導体素子２０の上面のソース電極と接合材（はんだ等）Ｓにより接合されている。

ドレイン電極材（下部電極板）４０も長方形の板状をなし、長辺がＸ方向に延びている。ドレイン電極材（下部電極板）４０は、半導体素子（チップ）２０よりも大きく、半導体素子２０の下面のドレイン電極と接合されている。

ソース電極材（上部電極板）３０とドレイン電極材（下部電極板）４０とは同一形状・同一寸法である。
ゲート電極材５０は棒状をなしている。ゲート電極材５０の一端は半導体素子２０の上面のゲート電極と接合されている。ゲート電極材５０の他端側は図１において半導体素子（チップ）２０の右側に水平に延び、更に二又状に分岐して上方および下方に延びている。

モールド樹脂６０により、半導体素子２０、ソース電極材（上部電極板）３０、ドレイン電極材（下部電極板）４０およびゲート電極材５０が封止されている。モールド樹脂６０は例えばエポキシ樹脂よりなる。

ソース電極材（上部電極板）３０の上面は樹脂６０から露出しており、ソースパッド３１となっている。また、ドレイン電極材（下部電極板）４０の下面は樹脂６０から露出しており、ドレインパッド４１となっている。ゲート電極材５０における上側端面は樹脂６０から露出しており、上面側のゲートパッド５１となっている。同様に、ゲート電極材５０における下側端面は樹脂６０から露出しており、下面側のゲートパッド５２となっている。

また、半導体デバイス１０は回転軸Ｌ１を有している。この回転軸Ｌ１は半導体デバイス１０の中心を通り、かつ、Ｘ軸に平行な軸である。そして、この回転軸Ｌ１に対し回転すると、表裏、即ち、上面と下面においてパッド３１，５１およびパッド４１，５２は対称となっている。また、ソースパッド３１の面積とドレインパッド４１の面積が同一となっている。

図１に示した半導体デバイス１０を２つ用いて図２に示す半導体装置（インバータ）１の一対のアームを形成している。
インバータについて、図３に示すように、インバータは、Ｕ相用の上下のアーム７０，７１と、Ｖ相用の上下のアーム７２，７３と、Ｗ相用の上下のアーム７４，７５とを備えている。各アーム７０，７１，７２，７３，７４，７５は、パワーＭＯＳＦＥＴにより構成されている。このとき、各アーム７０，７１，７２，７３，７４，７５として、図１に示した半導体デバイス１０をそれぞれ用いている。

図２において基板（放熱板）８０の上面には絶縁層を介して配線パターン８１が形成され、配線パターン８１の上面には上アーム７０を構成する半導体デバイス１０ａ、および、下アーム７１を構成する半導体デバイス１０ｂが配置されている。ここで、上アーム７０を構成する半導体デバイス１０ａは、ドレインパッド４１が上を向くように配置され、下アーム７１を構成する半導体デバイス１０ｂはソースパッド３１が上を向くように配置されている。

上アーム７０を構成する半導体デバイス１０ａの下面に形成されたソースパッド３１は配線パターン８１とはんだ付け等により接合されている。また、下アーム７１を構成する半導体デバイス１０ｂの下面に形成されたドレインパッド４１は配線パターン８１とはんだ付け等により接合されている。

配線パターン８１にはＬ字状の帯板よりなる外部接続端子８２の一方の辺が接合され、他の辺は上方に延びている。上アーム７０を構成する半導体デバイス１０ａの上面のドレインパッド４１にはＬ字状の帯板よりなる外部接続端子８３の一方の辺が接合され、他の辺は上方に延びている。下アーム７１を構成する半導体デバイス１０ｂの上面のソースパッド３１にはＬ字状の帯板よりなる外部接続端子８４の一方の辺が接合され、他の辺は上方に延びている。

基板（放熱板）８０の上面には絶縁層を介してゲート用の配線パターン８５が形成され、配線パターン８５の端部と、上アーム７０を構成する半導体デバイス１０ａの下面のゲートパッド５１とが接合されている。同様に、基板（放熱板）８０の上面には絶縁層を介してゲート用の配線パターン８６が形成され、配線パターン８６の端部と、下アーム７１を構成する半導体デバイス１０ｂの下面のゲートパッド５２とが接合されている。

配線パターン８５の他端側においてＬ字状の帯板よりなる外部接続端子８７の一方の辺が接合され、他の辺は上方に延びている。同様に、配線パターン８６の他端側においてＬ字状の帯板よりなる外部接続端子８８の一方の辺が接合され、他の辺は上方に延びている。

このようにして、図２において、基板（放熱板）８０の上において図１に示した半導体デバイス１０が２つ（１０ａ，１０ｂ）配置されている。１つ目の半導体デバイス１０ａは上面にドレインパッド４１がくるように配置され、２つ目の半導体デバイス１０ｂは上面にソースパッド３１がくるように配置されている。また、表裏どちらでも同じパッド（電極）形状となっている。

他の上下のアーム７２，７３、および、上下のアーム７４，７５についても、基板８０上に、上下のアーム７０，７１と同様に配置されている。
次に、このように構成した半導体デバイス１０および半導体装置（インバータ）１の作用について説明する。

図１（ａ）に示すように、半導体デバイス１０の上面にはソースパッド３１およびゲートパッド５１が形成されている。また、図１（ｂ）に示すように、半導体デバイス１０の下面にはドレインパッド４１およびゲートパッド５２が形成されている。この半導体デバイス１０が２つ用意され、図２において基板（放熱板）８０の上において、ドレインパッド４１が上を向く半導体デバイス１０ａと、ソースパッド３１が上を向く半導体デバイス１０ｂとが配置され、この２つの半導体デバイス１０ａ，１０ｂにより上下のアーム７０，７１を構成している。

そして、ゲートにＨ，Ｌレベルの信号を送ることにより上アーム７０（パワーＭＯＳＦＥＴ）と下アーム７１（パワーＭＯＳＦＥＴ）をオンオフ制御することによりモータＭが駆動される。

また、上アーム７０を構成する半導体デバイス１０ａ、および、下アーム７１を構成する半導体デバイス１０ｂの駆動に伴い半導体デバイス１０ａ，１０ｂが発熱する。この熱は基板（放熱板）８０に伝えられ、基板（放熱板）８０から逃がされる。これにより半導体デバイス１０ａ，１０ｂが冷却されて高温になることはない。

このとき、ソースパッド３１とドレインパッド４１とが同一面積となっているので、両方の半導体デバイス１０ａ，１０ｂにおいて表裏から同様に放熱することができる。
このようにして、半導体デバイス１０の構成として、半導体デバイス１０を反転させても使用できる構造で、反転する際、ゲートパッド５１，５２が（回転軸Ｌ１から見て）同じ位置にくる対称構造となっている。また、ソースパッド３１、ドレインパッド４１のどちらを下にすることも可能でどちらを上にすることも可能な構造となっている。

具体的には、ソース・ドレイン・ゲートの各電極のパッド（表面露出部）３１，４１，５１，５２において、半導体デバイス（ＭＯＳＦＥＴ）１０の上下で同一構造となっている。つまり、半導体デバイス１０を反転させてもパッド（表面露出部）３１，４１，５１，５２では同じ電極形状になっている。これにより、図２，３に示すように、半導体デバイス１０を複数組み合わせてアーム７０，７１を有するインバータ等を構成するときに、縦方向（Ｚ方向）への電極引き出しが可能になるとともに、ソースパッド３１とドレインパッド４１のどちらを基板（放熱板）８０に向けて置いても良く、また対称構造のために配線が単純化される。

図６との対比において、図６の構成の半導体デバイスを基板に実装してインバータ等を構成する場合においては、平面的な配線構造となるが、半導体デバイスの上下面の対称性がないため配線が複雑になり、設計が複雑になる。つまり、表裏の対称性が無く、ドレイン電極がＭＯＳＦＥＴ素子を覆う構造のため、ソース電極は常に下向きに配置される。さらに、上下面の対称性が無いために、配線が複雑になる。

このように図６の場合には、表裏を裏返して使用することができないが、本実施形態では、ゲートパッド５１，５２が樹脂６０の上面および下面にそれぞれ露出しているので、設計の自由度が高いものとなる。具体的には、基板に表面実装したいときに縦（Ｚ方向）に電極を取り出しやすくなる。

以上のごとく本実施形態によれば、以下のような効果を得ることができる。
（１）半導体デバイス１０の構成として、半導体素子２０がパッケージング部材としての樹脂６０より封止され、樹脂６０の内部に配置されている。また、第１の電極材としてのソース電極材３０が半導体素子２０に接合され、樹脂６０の上面において露出する第１の電極パッドとしてのソースパッド３１を有する。第２の電極材としてのドレイン電極材４０が半導体素子２０に接合され、樹脂６０の下面において露出する第２の電極パッドとしてのドレインパッド４１を有する。信号用の第３の電極材としてのゲート電極材５０は、一端が半導体素子２０に接合され、他端側において樹脂６０の上面および下面にそれぞれ露出する信号用の第３の電極パッドとしてのゲートパッド５１，５２を有する。

よって、信号用の第３の電極パッドとしてのゲートパッド５１，５２が、パッケージング部材としての樹脂６０の上面および下面にそれぞれ配置されているので、設計の自由度が高いものとなる。

（２）回転軸Ｌ１に対して樹脂６０の上面と下面とで対称となる位置にゲートパッド５１，５２を配置しているので、位置合わせが容易となる。
（３）ソースパッド３１の面積とドレインパッド４１の面積が同一であるので、位置合わせが容易となる。また、表面と裏面とで同一の放熱面積とすることができる。

（４）半導体装置１の構成として、基板８０と、基板８０に表面実装される複数の半導体デバイス１０ａ，１０ｂと、を備えるので、基板８０での配線が容易となる。つまり、基板８０における配線について、設計の自由度が高いものとなる。

（５）複数の半導体デバイス１０は、上面側が基板８０と実装される第１の半導体デバイス（上アーム７０を構成する半導体デバイス１０ａ）と、下面側が基板８０と実装される第２の半導体デバイス（下アーム７１を構成する半導体デバイス１０ｂ）とを含んでいる。これにより、基板８０（の配線パターン８１）を通して、上アーム７０を構成する半導体デバイス１０ａと、下アーム７１を構成する半導体デバイス１０ｂとを直列接続することができる。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・図１ではＸ軸に平行な軸Ｌ１に対して回転したときにゲートパッド５１，５２が半導体デバイス１０の上下面で対称となるように配置した。これに代わり、図４に示す構成としてもよい。図４においてゲート電極材５３はゲートパッド５４，５５を有する。また、Ｙ軸に平行な回転軸Ｌ２に対して回転したときにゲートパッド５４，５５が半導体デバイス１０の上下面で対称となるように配置している。

他にも、図５に示す構成としてもよい。図５において、ドレイン電極材４２の上面が斜状面となり、下面がドレインパッド４３となっている。また、ソース電極材３２の下面が斜状面となり、上面がソースパッド３３となっている。半導体素子２０は上下方向に対し斜めに配置され、ゲート電極材５６はゲートパッド５７，５８を有する。また、Ｙ軸に平行な回転軸Ｌ３に対して回転したときにゲートパッド５７，５８が半導体デバイス１０の上下面で対称となるように配置している。

このように、図１，４，５に示すように、ゲート電極の引き出し方に違いがあるが（対称のタイプに違いがあるが）、表面露出部（ゲートパッド）は上下面で同じ位置および形状となるようになっている。

・パッドが上下面で対称となるのでソース側とゲート側の見分けがつきにくいことを考慮して、モールド樹脂の表面部分などに見分け可能な目印を付けるようにしてもよい。
・ソースパッドとドレインパッドの面積は異なっていてもよい。

・パッケージング部材は、トランスファモールド封止樹脂であったが、これに限ることなく、例えばメタルシール材やガラス封止部材等の他のパッケージング部材であってもよい。

・半導体素子はＭＯＳＦＥＴであったが、これに限ることはなく、他にも例えばＩＧＢＴ等であってもよい。
・図２においては、上面側において基板８０と実装される第１の半導体デバイス（上アーム７０を構成する半導体デバイス１０ａ）と、下面側において基板８０と実装される第２の半導体デバイス（下アーム７１を構成する半導体デバイス１０ｂ）とを有し、２つの半導体デバイス１０ａ，１０ｂを共通の配線パターン８１に接合することにより直列接続した。これに代わり、下面側において基板８０と実装される第１の半導体デバイスと、下面側において基板８０と実装される第２の半導体デバイスとを有し、２つの半導体デバイスを共通の配線パターン８１に接合することにより並列接続してもよい。

１…半導体装置、１０…半導体デバイス、１０ａ…半導体デバイス、１０ｂ…半導体デバイス、２０…半導体素子、３０…ソース電極材、３１…ソースパッド、４０…ドレイン電極材、４１…ドレインパッド、５０…ゲート電極材、５１…ゲートパッド、５２…ゲートパッド、６０…樹脂、Ｌ１…回転軸、Ｌ２…回転軸、Ｌ３…回転軸。

Claims (5)

1. パッケージング部材より封止され、前記パッケージング部材の内部に配置された半導体素子と、
   前記半導体素子に接合され、前記パッケージング部材の上面において露出する第１の電極パッドを有する第１の電極材と、
   前記半導体素子に接合され、前記パッケージング部材の下面において露出する第２の電極パッドを有する第２の電極材と、
   一端が前記半導体素子に接合され、他端側において前記パッケージング部材の上面および下面にそれぞれ露出する信号用の第３の電極パッドを有する信号用の第３の電極材と、
   を備えることを特徴とする半導体デバイス。
2. 回転軸に対して前記パッケージング部材の上面と下面とで対称となる位置に前記第３の電極パッドを配置してなることを特徴とする請求項１に記載の半導体デバイス。
3. 前記第１の電極パッドの面積と前記第２の電極パッドの面積が同一であることを特徴とする請求項１または２に記載の半導体デバイス。
4. 基板と、
   前記基板に表面実装される複数の請求項１〜３のいずれか１項に記載の半導体デバイスと、
   を備えることを特徴とする半導体装置。
5. 前記複数の半導体デバイスは、前記上面側が前記基板と実装される第１の半導体デバイスと、前記下面側が前記基板と実装される第２の半導体デバイスとを含んでいることを特徴とする請求項４に記載の半導体装置。