JPH05152529A

JPH05152529A - 半導体装置

Info

Publication number: JPH05152529A
Application number: JP3315123A
Authority: JP
Inventors: Toshiyuki Ochiai; 利幸落合; Akira Uchiyama; 章内山
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1991-11-29
Filing date: 1991-11-29
Publication date: 1993-06-18

Abstract

(57)【要約】【目的】従来より高集積化ができる構造の半導体装置
を提供する。【構成】半導体基板３１の表面に少なくとも半導体素
子３３を設けてあり、裏面に少なくとも半導体素子、配
線及びボンディングパッドで構成される部品群から選ば
れた１種以上の部品例えばボンディングパッド３７を設
けてある。さらに半導体基板３１に、貫通孔３９と、基
板表面に設けた半導体素子３３と、基板裏面に設けてあ
るボンディングパッドと３７間を接続するための、前記
貫通孔を経由している配線４１とを設けてある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体装置に関するも
のである。

【０００２】

【従来の技術】半導体装置は今日の産業を支える重要な
電子部品の一つとなっている。

【０００３】このような半導体装置の従来の構造につい
て、Ｃ−ＭＯＳ（Complementaly-Metal Oxide Semicond
uctor ）半導体装置の例により説明する。図９（Ａ）及
び（Ｂ）はその説明に供する図である。特に図９（Ａ）
は文献（「ＭＯＳＬＳＩ設計入門」，産業図書，（昭和
６３年第６刷（昭和５９年初版），ｐ．９２）から引用
したＣ−ＭＯＳインバータの平面図、また図９（Ｂ）は
この装置の図９（Ａ）のＩ−Ｉ線での断面図である。

【０００４】この従来のＣ−ＭＯＳ半導体装置では、ｐ
型半導体基板１１にｎ型ウエル領域１２が形成されてい
る。さらに、基板１１の所定部分にはフィールド酸化膜
１３が形成されこのフィールド酸化膜１３で囲われた領
域がＮチャネルトランジスタ用アクティブ領域１４及び
Ｐチャネルトランジスタ用アクティブ領域１５とされて
いる。さらに、これらアクティブ領域１４，１５の所定
部分上にはゲート絶縁膜１６とゲート電極１７とが順次
に形成され、またゲート電極１７両側のアクティブ領域
部分には、Ｎチャネルトランジスタ用にあってはｎ型拡
散層１８が、Ｐチャンネルトランジスタ用にあってはｐ
型拡散層１９がそれぞれ形成されている。これら拡散層
でソース・ドレイン領域が形成される。さらに、フィー
ルド酸化膜１３及びゲート電極１７などが形成された基
板１１上には、所定部分にコンタクトホール２１ａを有
した中間絶縁膜２１が形成されている。これらコンタク
トホール２１ａを介し、Ｎチャンネルトランジスタ及び
Ｐチャンネルトランジスタ各々の一方の拡散層同士が第
一配線２２によって接続され、Ｐチャンネルトランジス
タの他方の拡散層１９には第二配線２３が接続され、Ｐ
チャンネルトランジスタの他方の拡散層１８には第三配
線２４が接続されている。ここで、第一配線２２はこの
ＣＭＯＳインバータの出力とされ、第二配線２３は同電
源用配線とされ、第三配線２４は同グランド用配線とさ
れる。

【０００５】また、半導体装置には、通常図示せずも、
外部との接続を行なうためのボンディングパッドが、ア
クティブ領域の外周部に当たる基板部分上に設けられて
いる。これは、現在のところ、１２０×１２０μｍの略
正方形形状のものである。そして、各ボンディングパッ
ド間の間隔は１００μｍ程度必要とされている。

【０００６】このような半導体装置を用い構成される電
子装置の性能向上や小型化などを図るために、ますます
高集積化された半導体装置が望まれている。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、トランジスタなどの半導体素子、ま
た、配線、ボンディングパッドなどはいずれも半導体基
板の主平面の一方の表面上（表層部も含む）のみに形成
されていたので基板主平面の面積にも限りがあることか
ら、これらをそれぞれ小型化しこれにより半導体装置全
体の高集積化を図ろうとしてもおのずと限界があった。

【０００８】さらに、配線寸法を縮小すると、電流容量
が充分にとれなくなるという問題点、電流密度が大きく
なるのでストレスマイグレーションやエレクトロマイグ
レーション等に起因する断線が起こるという問題点が新
たに生じる。

【０００９】さらに、ボンディングパッドの面積は、現
状技術でのワイヤボンディングの強度や精度を考えると
やはり１２０×１２０μｍ程度は最低必要であり、ま
た、ボンディングパッド間の間隔は１００μｍ程度必要
であるので、ボンディングパッドの縮小はあまり望めな
いという問題があった。

【００１０】この発明はこのような点に鑑みなされたも
のであり従ってこの発明の目的は従来より高集積化が図
れる構造を有する半導体装置を提供することにある。

【００１１】

【課題を解決するための手段】この目的の達成を図るた
め、この発明の半導体装置によれば、半導体基板の表面
及び裏面の一方側に少なくとも半導体素子を設けてあ
り、他方側に少なくとも半導体素子、配線及びボンディ
ングパッドで構成される部品群から選ばれた１種以上の
部品を設けてあり、必要に応じ、前述の半導体基板に、
貫通孔と、前述の一方の面側に設けてある前述の半導体
素子及び他方の面側に設けてある部品間を接続するため
の、前述の貫通孔を経由している配線（以下、「貫通孔
経由配線」と称することもある。）とを設けてあること
を特徴とする。

【００１２】なお、この発明でいう半導体基板とは、シ
リコン基板、化合物半導体基板などの半導体基板、これ
ら基板にエピタキシャル層を具えたものなどであること
ができる。

【００１３】また、半導体素子とはバイポーラトランジ
スタ、ユニポーラトランジスタ、ダイオードなどをはじ
めとする各種半導体素子をいうものとする。もちろん、
ここでいう半導体素子には不揮発性メモリなども含まれ
る。さらに、コンデンサを構成するためのダイオード、
抵抗を構成するためのトランジスタや不純物拡散層もこ
の場合半導体素子に含まれるものとする。

【００１４】

【作用】この発明の構成によれば、半導体基板に、半導
体素子、配線及びボンディングパッドなどのような半導
体装置を構成する部品を、半導体基板の表裏両面を積極
的に利用して作り込める。このため、半導体装置を構成
する部品を半導体基板の片面にのみ設けていた従来構成
の半導体装置に比べ、より集積度の高い半導体装置が得
られる。

【００１５】また、半導体素子、配線及びボンディング
パッドなどのような半導体装置を構成する部品を半導体
基板の表裏に設ける際には、これら部品の機能に応じ、
ある部品は基板表面に他の部品は基板裏面に設けるなど
のような配慮ができるので、半導体装置の高集積化が図
れることに加え特性向上が期待できる。さらに、従来よ
り多数の端子を基板に作り込むこともできるから従来よ
り機能が優れた半導体装置の実現も期待できる。

【００１６】

【実施例】以下、図面を参照してこの発明の半導体装置
の実施例について説明する。なお、説明に用いる各図は
この発明が理解できる程度に各構成成分の寸法、形状及
び配置関係を概略的に示してある。

【００１７】１．第１実施例図１は第１実施例の半導体装置の説明に供する切り欠き
斜視図である。

【００１８】この第１実施例の半導体装置は、半導体基
板３１としての例えばシリコン基板の表面及び裏面のう
ちの一方の面に半導体素子としての例えば電界効果トラ
ンジスタ３３と配線３５とを設けてあり、他方の面に比
較的大面積を要するボンディングパッドや電源配線、グ
ランド配線など（以下、「大面積配線部３７」とい
う。）を設けてあり、さらに、基板３１に基板表裏を結
ぶ貫通孔３９と、貫通孔経由配線としてこの場合配線３
５及び大面積配線部３７間を接続するための配線４１と
を設けたものである。

【００１９】ここで、大面積配線部３７はこれを基板３
１と電気的に分離するために絶縁膜４３を介し基板３１
の他方面側に設けてある。

【００２０】また、電界効果トランジスタ３３は、従来
同様、ゲート絶縁膜３３ａ及びゲート絶縁膜３３ｂと、
２つのソース・ドレイン領域３３ｃ，３３ｄとで構成し
てある。この電界効果トランジスタ３３は、素子間分離
用絶縁膜４５によって他の素子などと電気的に分離して
ある。

【００２１】また、貫通孔３９はその壁が絶縁膜３９ａ
によって構成してある。貫通孔経由配線４１と基板３１
とを電気的に絶縁するためである。この絶縁膜３９ａ
は、基板３１がシリコン基板であれば例えば熱酸化法に
より形成できる。

【００２２】なお、図１においては４７は中間絶縁膜、
４７ａはこの中間絶縁膜４７に設けたコンタクトホール
である。

【００２３】この第１実施例の半導体装置によれば、半
導体素子を基板の表面及び裏面の一方の面に設け大面積
配線部３７を他方の面に設けたのでそうしない場合より
半導体素子を設けた基板面側に半導体素子を多く形成で
きるようになるから、従来より半導体装置の高集積化が
図れる。さらに、大面積配線部３７は、基板３１の他方
の面に専用に設けるので、その面積を従来より広くする
ことができる。したがって、大面積配線部３７が電源配
線やグランド用配線である場合は充分な線幅の配線が得
られ、また、大面積配線部３７がボンディングパッドの
場合は必要な面積のボンディングパッドが得られる。さ
らに、電源配線やグランド配線を引き回し距離が短い状
態で形成できること、さらに例えばテスト用のボンデイ
ングパッドなどを新たに設けることも可能になる。

【００２４】次に、第１実施例の半導体装置の理解を深
めるために、この第１実施例の半導体装置の製造手順の
一例を簡単に説明する。図２（Ａ）及び（Ｂ）と図３
（Ａ）及び（Ｂ）とはその説明に供する工程図である。
いずれの図も、第１実施例の半導体装置をその電界効果
トランジスタ３３のチャネル長方向と平行な方向に切っ
て示した断面図で示してある。

【００２５】先ず、半導体基板としてのシリコン基板３
１表面に従来周知の方法を用いることによって素子間分
離用絶縁膜４５を形成し、次いで、電界効果トランジス
タ３３を形成し、その後中間絶縁膜４７を形成する（図
２（Ａ））。

【００２６】次に、中間絶縁膜４７の貫通孔３９形成予
定領域表面から、この中間絶縁膜４７、素子間分離用絶
縁膜４５及び基板３１を、公知のホトリソグラフィ技術
及びエッチング技術によって基板３１に所定の深さのト
レンチ５１が形成されるまで、除去する。次に、この基
板を熱酸化することによりトレンチ５１内に絶縁膜３９
ａを形成する。次に、このトレンチ５１内及び基板上に
例えばアルミニウムを堆積後、公知のエッチバック法に
よりこのアルミニウムをエッチングしトレンチ５１内に
貫通孔経由配線４１としてのアルミニウムを選択的に残
存させる（図２（Ｂ））。

【００２７】ここで、トレンチ５１の深さはこれに限ら
れないが例えば１００μｍ程度とし、トレンチ５１の直
径はこれに限られないが例えば１０μｍ程度とする。な
お、基板３１の裏面まで達する貫通孔を一度に形成でき
ればもちろんこのようなトレンチ５１を形成する必要は
必ずしもない。しかし、現在の技術では比較的小さな径
の穴をシリコン基板の一方の面から他方の面まで開ける
ことはシリコン基板３１の厚さ（通常の５００μｍ程
度）からいって無理である。そこでこの実施例では、こ
こで説明したように基板３１の一方の面からある深さま
でトレンチ５１を形成し、後に説明するように基板３１
の他方の面側から基板を研磨してトレンチ５１を露出さ
せることにより、貫通孔３９を得ることとしている。

【００２８】次に、中間絶縁膜４７の所定部分、この場
合は電界効果トランジスタ３３のソース・ドレイン領域
３３ｃ，３３ｄと対応する部分にコンタクトホール４７
ａを公知の方法により形成する。次に、配線３５を公知
の方法により形成する。そして、基板３１の電界効果ト
ランジスタ３３を形成していない面側からこの基板を貫
通孔経由配線４１が露出されるまで研磨する。これによ
りトレンチ５１は貫通孔３９となる（図３（Ａ））。

【００２９】次に、基板３１の研磨した面に公知の好適
な方法により絶縁膜４３を形成し、次いで、この絶縁膜
４３の貫通孔経由配線４１と対向する部分に開口部４３
ａを形成し、その後、貫通孔経由配線４１に接続する大
面積配線部３７例えばボンディングパッドを形成する
（図３（Ｂ））。これにより第１実施例の半導体装置が
得られる。

【００３０】２．第２実施例図４は第２実施例の半導体装置の説明に供する断面図で
ある。図４において図１に示したと同様な構成成分につ
いては図１で用いた番号と同一の番号を付してある（以
下の図５〜図８において同様。）。また、図１に示した
構成成分と同様な構成成分の一部の説明は省略する。

【００３１】この第２実施例の半導体装置は、半導体基
板３１としての例えばシリコン基板の表面及び裏面に半
導体素子としての例えば電界効果トランジスタ３３と配
線３５とをそれぞれ設けたものである。なお、図示せず
も、ボンデイングパッド、電源配線、グラウンド用配線
などの大面積配線部もシリコン基板の表面及び裏面にそ
れぞれ設けてある。また、基板３１の裏面側も鏡面加工
してある。しかし、第１実施例で基板に設けてあった半
導体基板の表面及び裏面を接続するための貫通孔や貫通
孔経由配線はこの第２実施例では設けていない。

【００３２】基板３１の表裏両面にそれぞれ設けた電源
配線同士、グランド配線同士は外部において接続する。

【００３３】この第２実施例の半導体装置によれば、そ
の平面積を例えば従来と同一とした場合従来の２倍の集
積度を有する半導体装置を得ることができる。従って、
この第２実施例でも従来より集積度の高い半導体装置が
得られることが分かる。また、基板表裏の半導体素子を
別々に利用した回路を構成することもできる。

【００３４】なお、この第２実施例の半導体装置は、基
板の片面に半導体素子を作り込む従来方法を基板の両面
に対し行なえば製造できる。この製造に当たりリソグラ
フィ工程での露光に両面露光装置を用い工程の削減を図
っても良い。

【００３５】３．第３実施例図５は第３実施例の半導体装置の説明に供する断面図で
ある。

【００３６】この第３実施例の半導体装置は、半導体基
板３１としての例えばシリコン基板の表面及び裏面に半
導体素子としての例えば電界効果トランジスタ３３と配
線３５とをそれぞれ設けてあり、さらに、基板３１に基
板表裏を結ぶ貫通孔３９と、貫通孔経由配線としてこの
場合基板表裏の電界効果トランジスタ各々の一方のソー
スドレイン領域間を接続するための貫通孔経由配線４１
とを設けたものである。ただし、この場合の一方の面側
に形成された電界効果トランジスタは第一導電型チャン
ネル（例えばＮチャンネル）トランジスタとしてあり、
基板の他方の面側に形成された電界効果トランジスタは
第一導電型のウエル（Ｎウエル）６１に作り込まれた第
二導電型チャンネル（例えばＰチャンネル）トランジス
タとしてある。なお、図示せずも、ボンデイングパッ
ド、電源配線、グラウンド用配線などの大面積配線部も
シリコン基板の表面及び裏面にそれぞれ設けてある。

【００３７】ここで、この第３実施例の半導体装置の貫
通孔経由配線４１は、２つの部分４１ａ及び４１ｂで構
成してある。しかしこれは、後述するように、製造方法
の都合上からである。

【００３８】この第３実施例の半導体装置も、第１及び
第２実施例同様に従来より集積度が高いものになる。さ
らにこの第３実施例の場合は、基板３１表裏にそれぞれ
作り込んだ半導体素子３３間を貫通孔経由配線４１によ
って接続してあるので基板表裏の半導体素子を用いた１
つの回路この例ではＣＭＯＳ回路が実現できる。

【００３９】次に、第３実施例の半導体装置の理解を深
めるために、この第３実施例の半導体装置の製造手順の
一例を簡単に説明する。図６（Ａ）及び（Ｂ）と図７
（Ａ）及び（Ｂ）と図８（Ａ）及び（Ｂ）とはその説明
に供する工程図である。いずれの図も、第３実施例の半
導体装置をその電界効果トランジスタ３３のチャネル長
方向と平行な方向に切って示した断面図で示してある。

【００４０】先ず、半導体基板としてのシリコン基板３
１のこの場合裏面にＮウエル６１を公知の方法により形
成する（図６（Ａ））。なお、基板３１の裏面側も鏡面
加工してある。

【００４１】次に、この基板３１の表裏それぞれに素子
間分離用絶縁膜４５、電界効果トランジスタ３３及び中
間絶縁膜４７を公知の方法により形成する（図６
（Ｂ））。

【００４２】次に、基板３１の一方の面側の中間絶縁膜
４７の貫通孔３９形成予定領域表面から、この中間絶縁
膜４７、素子間分離用絶縁膜４５及び基板３１を、公知
のホトリソグラフィ技術及びエッチング技術によって基
板３１に所定の深さの第１のトレンチ５１ａが形成され
るまで、除去する（図７（Ａ））。第１のトレンチの深
さは基板３１の厚さの半分程度としている。この第１の
トレンチ５１ａと後に形成される第２のトレンチ５１ｂ
とによって貫通孔３９が構成される。このように第１及
び第２のトレンチを形成するのは、現状のエッチング技
術では基板の厚さ程の貫通孔を一度に形成することが困
難だからである。なお、トレンチの形成を容易にするた
めに基板３１の厚さを、市販品のものに比べ薄くしてお
くのが良い。

【００４３】次に、この基板を熱酸化することにより第
１のトレンチ５１ａ内に絶縁膜３９ａを形成する。次
に、この第１のトレンチ５１ａ内及び基板上に例えばア
ルミニウムを堆積後、公知のエッチバック法によりこの
アルミニウムをエッチングし第１のトレンチ５１ａ内に
貫通孔経由配線４１の一部４１ａとしてのアルミニウム
を選択的に残存させる（図７（Ｂ））。

【００４４】次に、第１のトレンチ５１ａを形成した手
順と同様な手順により今度は基板３１の他方の面側から
貫通孔経由配線の一部４１ａを露出するような第２のト
レンチ５１ｂを形成する（図８（Ａ））。第２のトレン
チ５１ｂが第１のトレンチ５１ａとつながる結果貫通孔
３９が得られる。

【００４５】次に、第１のトレンチ５１ａ中に絶縁膜３
９ａ及び貫通孔経由配線の一部４１ａを形成したと同様
な手順で、第２のトレンチ５１ｂ中に絶縁膜３９ａ及び
貫通孔経由配線の一部４１ｂをそれぞれ形成する（図８
（Ｂ））。

【００４６】その後、公知の方法により貫通孔経由配線
４１に接続される配線３５を基板表裏にそれぞれ形成す
る（図５）。これにより第３実施例の半導体装置が得ら
れる。

【００４７】上述においては、この発明の半導体装置の
各実施例について説明したが、この発明は上述の実施例
に限られない。

【００４８】例えば、基板表裏に設ける半導体装置構成
部品は実施例での組み合わせに限られず設計に応じ任意
に変更できる。

【００４９】また、各実施例の半導体装置の製造方法は
単なる例示であり他の好適な方法で形成しても勿論良
い。

【００５０】

【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体装置によれば、半導体装置を構成する部
品である半導体素子、配線、ボンディングパッドなどを
基板の表面及び裏面を使用して半導体基板に作り込んで
あるので、半導体基板の表面のみに部品を作り込んでい
た場合に比べ高集積化された半導体装置が得られる。

【００５１】また、これら部品を半導体基板の表裏に設
ける際には、これら部品の機能に応じ、ある部品は基板
表面に他の部品は基板裏面に設けるなどのような配慮が
できるので、半導体装置の高集積化が図れることに加え
特性向上が期待できる。さらに、従来より多数の端子を
基板に作り込むこともできるから従来より機能が優れた
半導体装置の実現も期待できる。

【図面の簡単な説明】

【図１】第１実施例の半導体装置の構造を概略的に示し
た切り欠き斜視図である。

【図２】（Ａ）および（Ｂ）は第１実施例の半導体装置
の製造方法例を示す工程図である。

【図３】（Ａ）および（Ｂ）は第１実施例の半導体装置
の製造方法例を示す図２に続く工程図である。

【図４】第２実施例の半導体装置の構造を概略的に示し
た断面図である。

【図５】第３実施例の半導体装置の構造を概略的に示し
た断面図である。

【図６】（Ａ）および（Ｂ）は第３実施例の半導体装置
の製造方法例を示す工程図である。

【図７】（Ａ）および（Ｂ）は第３実施例の半導体装置
の製造方法例を示す図６に続く工程図である。

【図８】（Ａ）および（Ｂ）は第３実施例の半導体装置
の製造方法例を示す図７に続く工程図である。

【図９】（Ａ）は従来の半導体装置を示した平面図であ
り、（Ｂ）はその断面図である。

【符号の説明】

３１：半導体基板（例えばシリコン基板）３３：半導体素子（例えば電界効果トランジスタ）３５：配線３７：大面積配線部（例えばボンディングパッド）３９：貫通孔３９ａ：絶縁膜４１：貫通孔経由配線４３：絶縁膜４５：素子間分離用絶縁膜４７：中間絶縁膜４７ａ：コンタクトホール

Claims

【特許請求の範囲】

【請求項１】半導体基板の表面及び裏面の一方側に少
なくとも半導体素子を設けてあり、他方側に少なくとも
半導体素子、配線及びボンディングパッドで構成される
部品群から選ばれた１種以上の部品を設けてあり、必要に応じ、前記半導体基板に、貫通孔と、前記一方の
面側に設けてある前記半導体素子及び他方の面側に設け
てある部品間を接続するための、前記貫通孔を経由して
いる配線とを設けてあることを特徴とする半導体装置。