JP2009524220A - 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法 - Google Patents
低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法 Download PDFInfo
- Publication number
- JP2009524220A JP2009524220A JP2008550554A JP2008550554A JP2009524220A JP 2009524220 A JP2009524220 A JP 2009524220A JP 2008550554 A JP2008550554 A JP 2008550554A JP 2008550554 A JP2008550554 A JP 2008550554A JP 2009524220 A JP2009524220 A JP 2009524220A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- forming
- trench
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
【解決手段】 裏面コンタクト構造体及びその構造体を製造する方法を提供する。この方法は、表面及び対向する裏面を有する基板(100)内に誘電体分離(250)を形成するステップと、基板(100)の表面上に第1誘電体層(105)を形成するステップと、誘電体分離(250)の周囲上及び内部に位置合せされ、誘電体分離(250)まで延びるトレンチ(265C)を第1誘電体層(105)内に形成するステップと、第1誘電体層(105)内に形成されたトレンチ(265C)を、誘電体分離(250)を貫通して基板(100)の厚さより小さな深さ(D1)まで基板(100)内部に延ばすステップと、トレンチ(265C)を充填し、且つトレンチ(265C)の上面を第1誘電体層(105)の上面と同一平面にして、導電性貫通ビア(270C)を形成するステップと、基板(100)の裏面から基板(100)を薄くして貫通ビア(270C)を露出させるステップとを含む。
【選択図】 図17
Description
貫通ビア及び/又はスタッド・コンタクトを充填する以下の4つの方法は、実施中の本発明の第3の実施形態の変形物に依存するが、それらの中で例示的な貫通ビアのみを説明する。
105:第1誘電体層
107:上部誘電体層
110:第2誘電体層
115:第3誘電体層
120:第4誘電体層
125:絶縁層
130:HBT
135:MOSFET
140A、140B、140C:スタッド・コンタクト
145、150:ダマシン・ワイヤ
155:デュアル・ダマシン・ワイヤ/ビア
160A、160B:デュアル・ダマシン・ワイヤボンド・パッド/ビア
165、165A、165B:貫通ビア開口部
170:第1導電層
175:第2導電層
180:誘電体スペーサ
185:側壁
190:埋め込み酸化物層(BOX)
195:シリコン層
200:位置合せマーク
205:高濃度ドープP型(P−)基板
210、235:フォトレジスト層
215、220:高濃度ドープP型(P+)領域
225:酸化物層
230:P型エピタキシャル層
221、222:ステップ
215A、220A:拡散領域
240:高濃度P型ドープ領域
245:拡散貫通ビア
250:浅いトレンチ分離(STI)
265A、265B、265C:開口部
270A、270B:スタッド・コンタクト
270C:貫通ビア
275:共形絶縁層
280:共形導電ライナ
285:タングステン層
290:ポリシリコン層
295:共形タングステン層
300:誘電体層(酸化物層)
310、600:基板
315:埋め込み酸化物層(BOX)
320:基板310の下部分
325:基板310の上部分(シリコン層)
605:上部基板
610:下部基板
610A:薄くされた下部基板
700:HBT
705:基板
710:サブコレクタ
715:深いトレンチ分離
720:Nウェル
725:リーチ・スルー
730:STI
735:P型低温エピタキシャル(LTE)ベース
740:P型ポリシリコン・ベース
745:N型単結晶エミッタ
750:ポリシリコン・エミッタ
755:第1誘電体層
760:スタッド・コンタクト
765:貫通ビア
770:第2誘電体層
775:ダマシン・ワイヤ
780:第3誘電体層
Claims (55)
- コンタクトを形成する方法であって、
表面及び対向する裏面を有する基板内に誘電体分離を形成することと、
前記基板の前記表面上に第1誘電体層を形成することと、
前記誘電体分離の周囲上及び内部に位置合せされ、且つ前記誘電体分離まで延びる浅いトレンチを前記第1誘電体層内に形成することと、
前記第1誘電体層内に形成された前記トレンチを、前記誘電体分離を貫通して前記基板内に、前記基板の厚さより小さな深さまで延ばすことと、
前記トレンチを充填して前記トレンチの上面を前記第1誘電体層の上面と同一平面にして、導電性貫通ビアを形成することと、
前記基板の前記裏面から前記基板を薄くして前記貫通ビアを露出させることと
を含む方法。 - 前記第1誘電体層内にデバイス・コンタクト開口部を形成することと、
前記トレンチを前記充填して同一平面にすることと同時に、前記デバイス・コンタクト開口部を充填して前記充填されたデバイス・コンタクト開口部の上面を前記第1誘電体層の上面と同一平面にして、導電性デバイス・コンタクトを形成することと
をさらに含む、請求項1に記載の方法。 - 前記貫通ビアを形成することの前に、
前記第1誘電体層内にデバイス・コンタクト開口部を形成することと、
前記デバイス・コンタクト開口部を充填して前記充填されたデバイス・コンタクト開口部の上面を前記第1誘電体層の上面と同一平面にして、導電性デバイス・コンタクトを形成することと
をさらに含む、請求項1に記載の方法。 - 前記貫通ビアを形成することの後に、
前記第1誘電体層内にデバイス・コンタクト開口部を形成することと、
前記デバイス・コンタクト開口部を充填して前記充填されたデバイス・コンタクト開口部の上面を前記第1誘電体層の上面と同一平面にして、導電性デバイス・コンタクトを形成することと
をさらに含む、請求項1に記載の方法。 - 前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に、前記トレンチを充填するのに十分な厚さのタングステン層を形成することと
を含む、又は、
前記トレンチの前記側壁及び前記底面上に、前記トレンチを充填するのに十分な厚さの前記タングステン層を形成すること
を含む、
請求項1に記載の方法。 - 前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形ポリシリコン層を形成することと、
前記ポリシリコン層の上に、前記トレンチを充填するのに十分な厚さのタングステン層を形成することと
を含む、又は、
前記トレンチの前記側壁及び前記底面上に前記絶縁層を形成することと、
前記ポリシリコン層の上に、前記トレンチを充填するのに十分な厚さのタングステン層を形成することと
を含む、
請求項1に記載の方法。 - 前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形タングステン層を形成することと、
前記タングステン層の上に、前記トレンチを充填するのに十分な厚さの酸化物層を形成することと
を含む、又は
前記トレンチの前記側壁及び前記底面上に共形タングステン層を形成することと、
前記タングステン層の上に、前記トレンチを充填するのに十分な厚さの酸化物層を形成することと
を含む、
請求項1に記載の方法。 - 前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形ポリシリコン層を形成することと、
前記ポリシリコン層の上に共形タングステン層を形成することと、
前記タングステン層の上に、前記トレンチを充填するのに十分な厚さの酸化物層を形成することと
を含む、又は、
前記トレンチの前記側壁及び前記底面上に共形ポリシリコン層を形成することと、
前記ポリシリコン層の上に共形タングステン層を形成することと、
前記タングステン層の上に、前記トレンチを充填するのに十分な厚さの酸化物層を形成することと
を含む、
請求項1に記載の方法。 - 前記基板内部及びその上にヘテロ接合バイポーラ・トランジスタを形成することと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触するデバイス・コンタクトを前記第1誘電体層内に形成することと、
前記第1誘電体層の上に形成された第2誘電体層内に、前記デバイス・コンタクト及び前記貫通ビアと直接物理的及び電気的に接触するワイヤを形成することと
をさらに含む、請求項1に記載の方法。 - 前記トレンチは前記基板内の埋め込み酸化物層まで延びてそれに接触し、
前記基板を薄くすることは前記埋め込み酸化物層を除去する、
請求項1に記載の方法。 - 表面及び対向する裏面を有する基板内の誘電体分離と、
前記基板の前記表面上の第1誘電体層と、
前記第1誘電体層、前記誘電体分離、及び前記基板を貫通して延びて、前記基板の前記裏面に露出する導電性貫通ビアと
を備える構造体。 - 前記第1誘電体層を貫通して延び、前記基板内部、前記第1誘電体層内部、或いは、前記基板内部及び前記第1誘電体層内部の両方に形成されるデバイスに電気的に接触するデバイス・コンタクトをさらに備える、請求項11に記載の構造体。
- 前記デバイス・コンタクト及び前記貫通ビアの両方は同じ材料の層を含み、前記同じ材料の前記層は同じ順序で互いに層状に重ねられる、請求項12に記載の構造体。
- 前記貫通ビアは、前記貫通ビアの側壁上の絶縁層を含み、前記絶縁層はTiN又は水素リッチ・シリコンを含む、請求項12に記載の構造体。
- 前記貫通ビアは、
タングステン・コア、並びに、前記タングステン・コアの側壁及び底面上の窒化チタン・ライナ、
又は、
前記タングステン・コア、前記タングステン・コアの前記側壁及び前記底面上の窒化チタン・ライナ、並びに、前記窒化チタン・ライナの上の絶縁層、
を含む、請求項11に記載の構造体。 - 前記貫通ビアは、
タングステン・コア、前記タングステン・コアの側壁及び底面上の窒化チタン・ライナ、及び前記窒化チタン・ライナの上のポリシリコン層、
又は、
前記タングステン・コア、前記タングステン・コアの前記側壁及び前記底面上の前記窒化チタン・ライナ、前記窒化チタン・ライナの上の前記ポリシリコン層、及び前記ポリシリコン層の上の絶縁層、
を含む、請求項11に記載の構造体。 - 前記貫通ビアは、
酸化物コア、前記酸化物コアの側壁及び底面上のタングステン・ライナ、及び前記タングステン・ライナの上の窒化チタン・ライナ、
又は、
前記酸化物コア、前記酸化物コアの前記側壁及び前記底面上の前記タングステン・ライナ、前記タングステン・ライナの上の前記窒化チタン・ライナ、及び前記窒化チタン・ライナの上の絶縁層、
を含む、請求項11に記載の構造体。 - 前記貫通ビアは、
酸化物コア、前記酸化物コアの側壁及び底面上のタングステン層、及び前記タングステン層の上のポリシリコン層、
又は、
前記酸化物コア、前記酸化物コアの前記側壁及び前記底面上の前記タングステン層、前記タングステン層の上の前記ポリシリコン層、及び前記ポリシリコン層の上の絶縁層、
を含む、請求項11に記載の構造体。 - 前記基板上及びその内部に形成されるヘテロ接合バイポーラ・トランジスタと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する、前記第1誘電体層内のデバイス・コンタクトと、
前記第1誘電体層の上に形成された第2誘電体層内の、前記デバイス・コンタクト及び前記貫通ビアと直接物理的及び電気的に接触するワイヤと
さらに含む、請求項11に記載の構造体。 - コンタクトを形成する方法であって、
表面及び対向する裏面を有する基板の前記表面上に第1誘電体層を形成することと、
前記第1誘電体層を貫通して前記基板の前記表面にまで延びる導電性の第1スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記基板の前記裏面から前記基板を薄くして前記基板の新しい裏面を形成することと、
前記基板の前記新しい裏面から前記第1誘電体層まで延びるトレンチを前記基板内に形成して前記第1スタッド・コンタクトの底面を前記トレンチ内に露出させることと、
前記基板の前記新しい裏面、前記トレンチの側壁、前記第1誘電体層の露出面、及び前記第1スタッド・コンタクトの露出面の上に、前記トレンチを完全に充填するのに十分には厚くない共形導電層を形成することと
を含む方法。 - 前記導電層を前記基板の前記新しい裏面から除去することをさらに含む、請求項20に記載の方法。
- 前記共形導電層を形成することの前に、前記トレンチの前記側壁上に共形誘電体層を形成することをさらに含む、請求項20に記載の方法。
- 前記共形導電層は、W層、Ti層、TiN層、Ta層、TaN層又はそれらの組合せを含む第2層の上の、銅を含んだ第1層を含む、請求項20に記載の方法。
- 前記基板上及びその内部にヘテロ接合バイポーラ・トランジスタを形成することと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する第2スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記第1誘電体層の上に形成された第2誘電体層内に、前記第1及び第2スタッド・コンタクトに直接物理的及び電気的に接触するワイヤを形成することと
をさらに含む、請求項20に記載の方法。 - 表面及び対向する裏面を有する基板の前記表面上の第1誘電体層と、
前記第1誘電体層を貫通して前記基板の前記表面まで延びる、前記第1誘電体層内の導電性第1スタッド・コンタクトと、
前記基板の前記裏面から前記第1誘電体層まで延びる、前記基板内のトレンチであって、前記第1スタッド・コンタクトの底面は前記トレンチ内に露出する、トレンチと、
前記トレンチの側壁上、前記第1誘電体層の露出面上及び前記第1スタッド・コンタクトの露出面上の、前記トレンチを完全に充填するのに十分には厚くない共形導電層と
を備える構造体。 - 前記導電層は前記基板の前記裏面の上を延びる、請求項25に記載の構造体。
- 前記トレンチの前記側壁と前記導電層の間の共形誘電体層をさらに含む、請求項25に記載の構造体。
- 前記共形導電層は、W層、Ti層、TiN層、Ta層、TaN層又はそれらの組合せを含む第2層の上の銅を含む第1層を含む、請求項25に記載の構造体。
- 前記基板上及びその内部に形成されたヘテロ接合バイポーラ・トランジスタと、
前記へテロ接合バイポーラ・トランジスタのエミッタと物理的及び電気的に接触する、前記第1誘電体層内の第2スタッド・コンタクトと、
前記第1誘電体層の上に形成された第2誘電体層内の、前記第1及び第2スタッド・コンタクトと直接物理的及び電気的に接触するワイヤと
をさらに含む、請求項20に記載の構造体。 - コンタクトを形成する方法であって、
表面及び対向する裏面を有する基板の前記表面の領域内に第1イオン注入を実施して前記基板内に第1ドープ領域を形成することと、
前記基板の前記表面上にエピタキシャル層を成長させることと、
前記エピタキシャル層の領域内に第2イオン注入を実施して前記エピタキシャル層内に、前記第1ドープ領域の少なくとも一部分の上に位置合せされた第2ドープ領域を形成することと、
前記基板及び前記エピタキシャル層を加熱して、前記第1及び第2ドープ領域を、前記エピタキシャル層の上面から前記基板内部まで延びる連続拡散貫通ビアに変換することと
を含む方法。 - 前記第1イオン注入と前記第2イオン注入の間に、前記基板上に酸化物層を成長させること、及び次に前記酸化物層を除去することをさらに含む、請求項30に記載の方法。
- 前記基板はドープP型であり、10オーム・cmと500オーム・cmの間の抵抗率を有し、
前記エピタキシャル層はドープP型であり、10オーム・cmと500オーム・cmの間の抵抗率を有し、
前記貫通ビアはドープP型であり、0.005オーム・cmと0.05オーム・cmの間の抵抗率を有する、
請求項30に記載の方法。 - 前記エピタキシャル層は少なくとも40ミクロンの厚さを有する、請求項30に記載の方法。
- 前記基板上及びその内部にヘテロ接合バイポーラ・トランジスタを形成することと、
前記エピタキシャル層の前記上面の上に第1誘電体層を形成することと、
前記拡散貫通ビアに物理的及び電気的に接触する第1スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する第2スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記第1誘電体層の上に形成された第2誘電体層内に、前記第1及び第2スタッド・コンタクトに直接物理的及び電気的に接触するワイヤを形成することと
をさらに含む、請求項30に記載の方法。 - 前記基板の前記表面の前記領域内に前記第1イオン注入を実施して前記基板内に前記第1ドープ領域を形成することと同時に、前記基板の前記表面の付加的ドープ領域内において前記基板への前記第1イオン注入を実施して前記基板内に第2の第1ドープ領域を形成することをさらに含み、
前記基板の前記表面上の前記エピタキシャル層を前記成長させることの後、前記付加的ドープ領域の上の前記エピタキシャル層の上面に窪みが形成される、
請求項30に記載の方法。 - フォトマスクを前記窪みに位置合せすることをさらに含む、請求項35に記載の方法。
- コンタクトを形成する方法であって、
上部基板の底面は下部基板の上面に接合され、前記下部基板は第1濃度までドープされ、前記上部基板は第2濃度までドープされ、前記第2濃度は前記第1濃度よりも高い、前記上部基板内に誘電体分離を形成することと、
前記上部基板の上面の上に第1誘電体層を形成することと、
前記誘電体分離の周囲上及びその内部に位置合せされ、且つ前記誘電体分離まで延びるトレンチを、前記第1誘電体層内に形成することと、
前記第1誘電体層内に形成された前記トレンチを、前記誘電体分離を貫通し、そして、前記上部基板内部に及びそれを貫通して、前記下部基板まで又はその内部に前記下部基板の第1厚さより小さな距離だけ延ばすことと、
前記トレンチを充填し、且つ、前記トレンチの上面を前記第1誘電体層の上面と同一平面にして導電性貫通ビアを形成することと、
前記基板の底面から前記下部基板を薄くすることと
を含む方法。 - 前記第1誘電体層内にデバイス・コンタクト開口部を形成することと、
前記トレンチを前記充填し同一平面にすることと同時に、前記デバイス・コンタクト開口部を充填して前記充填されたコンタクト開口部の上面を前記第1誘電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することと
をさらに含む、請求項37に記載の方法。 - 前記貫通ビアを形成することの前に、
前記第1誘電体層内にデバイス・コンタクト開口部を形成することと、
前記デバイス・コンタクト開口部を充填して前記充填されたデバイス・コンタクト開口部の上面を前記第1誘電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することと
をさらに含む、請求項37に記載の方法。 - 前記貫通ビアを形成することの後に、
前記第1誘電体層内にデバイス・コンタクト開口部を形成することと、
前記デバイス・コンタクト開口部を充填して前記充填されたデバイス・コンタクト開口部の上面を前記第1誘電体層の上面と同一平面にして導電性のデバイス・コンタクトを形成することと
をさらに含む、請求項37に記載の方法。 - 前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に、前記トレンチを充填するのに十分な厚さのタングステン層を形成することと
を含む、請求項37に記載の方法。 - 前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形ポリシリコン層を形成することと、
前記ポリシリコン層の上に、前記トレンチを充填するのに十分な厚さのタングステン層を形成することと
を含む、請求項37に記載の方法。 - 前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形タングステン層を形成することと、
前記タングステン層の上に、前記トレンチを充填するのに十分な厚さの酸化物層を形成することと
を含む、請求項37に記載の方法。 - 前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形ポリシリコン層を形成することと、
前記ポリシリコン層の上に共形タングステン層を形成することと、
前記タングステン層の上に、前記トレンチを充填するのに十分な厚さの酸化物層を形成することと
を含む、請求項37に記載の方法。 - 前記上部基板上及びその内部にヘテロ接合バイポーラ・トランジスタを形成することと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触するデバイス・コンタクトを、前記第1誘電体層内に形成することと、
前記第1誘電体層の上に形成された第2誘電体層内に、前記デバイス・コンタクト及び前記貫通ビアに直接物理的及び電気的に接触するワイヤを形成することと
をさらに含む、請求項37に記載の方法。 - 上部基板内の誘電体分離であって、前記上部基板の底面は下部基板の上面に接合され、前記下部基板は第1濃度までドープされ、前記上部基板は第2濃度までドープされ、前記第2濃度は前記第1濃度より高い、誘電体分離と、
前記上部基板の上面上の第1誘電体層と、
前記第1誘電体層、前記トレンチ分離及び前記上部基板を貫通して、前記下部基板まで、又はその内部に前記下部基板の第1厚さより小さな距離だけ延びる導電性貫通ビアと
備える構造体。 - 前記第1誘電体層を貫通して延び、前記上部基板内に、又は前記第1誘電体層内に、又は前記上部基板内及び前記第1誘電体層内の両方に形成されたデバイスに電気的に接触するデバイス・コンタクトをさらに含む、請求項46に記載の構造体。
- 前記デバイス・コンタクト及び前記貫通ビアの両方は同じ材料の層を含み、前記同じ材料の前記層は同じ順序で互いに層状に重ねられる、請求項47に記載の構造体。
- 前記貫通ビアは、該貫通ビアの側壁上の絶縁層を含み、該絶縁層はTiN又は水素リッチ・シリコンを含む、請求項47に記載の構造体。
- 前記貫通ビアは、
タングステン・コアと、
前記タングステン・コアの側壁上の絶縁層と
を含む、請求項46に記載の構造体。 - 前記貫通ビアは、
タングステン・コアと、
前記タングステン・コアの側壁上のポリシコン層と、
前記ポリシリコン層上の絶縁層と
を含む、請求項46に記載の構造体。 - 前記貫通ビアは、
酸化物コアと、
前記酸化物コアの側壁上のタングステン層と、
前記タングステン層上の絶縁層と
を含む、請求項46に記載の構造体。 - 前記貫通ビアは、
酸化物コアと、
前記酸化物コアの側壁上のタングステン層と、
前記タングステン層上のポリシリコン層と、
前記ポリシリコン層上の絶縁層と
を含む、請求項46に記載の構造体。 - 前記上部基板の内部及び上に形成されたヘテロ接合バイポーラ・トランジスタと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する、前記第1誘電体層内のデバイス・コンタクトと、
前記第1誘電体層の上に形成された第2誘電体層内の、前記デバイス・コンタクト及び前記貫通ビアに直接物理的及び電気的に接触するワイヤと
をさらに含む、請求項46に記載の構造体。 - 前記上部基板は40ミクロンと100ミクロンの間の厚さを有し、前記下部基板は40ミクロンと100ミクロンの間の厚さを有する、請求項46に記載の構造体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/275,542 US7563714B2 (en) | 2006-01-13 | 2006-01-13 | Low resistance and inductance backside through vias and methods of fabricating same |
PCT/US2007/060544 WO2007084879A2 (en) | 2006-01-13 | 2007-01-15 | Low resistance and inductance backside through vias and methods of fabricating same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012233911A Division JP5559281B2 (ja) | 2006-01-13 | 2012-10-23 | 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009524220A true JP2009524220A (ja) | 2009-06-25 |
Family
ID=36262542
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008550554A Pending JP2009524220A (ja) | 2006-01-13 | 2007-01-15 | 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法 |
JP2012233911A Active JP5559281B2 (ja) | 2006-01-13 | 2012-10-23 | 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012233911A Active JP5559281B2 (ja) | 2006-01-13 | 2012-10-23 | 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7563714B2 (ja) |
EP (1) | EP1979932A4 (ja) |
JP (2) | JP2009524220A (ja) |
CN (1) | CN101371332B (ja) |
TW (1) | TW200741916A (ja) |
WO (1) | WO2007084879A2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040748A (ja) * | 2009-08-11 | 2011-02-24 | Internatl Business Mach Corp <Ibm> | ヘテロ接合バイポーラ・トランジスタ及びその製造方法 |
JP2011515843A (ja) * | 2008-03-19 | 2011-05-19 | アイメック | 基板貫通バイアの作製方法 |
JP2011530812A (ja) * | 2008-08-08 | 2011-12-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン貫通ビアおよびこれを製作する方法 |
JP5518091B2 (ja) * | 2009-11-12 | 2014-06-11 | パナソニック株式会社 | 半導体装置及び半導体装置の製造方法 |
KR20160019960A (ko) * | 2013-06-17 | 2016-02-22 | 어플라이드 머티어리얼스, 인코포레이티드 | 웨트 웨이퍼 백 콘택을 사용하여 실리콘 관통 비아들을 구리 도금하기 위한 방법 |
WO2020090931A1 (ja) * | 2018-10-31 | 2020-05-07 | 浜松ホトニクス株式会社 | ダマシン配線構造、アクチュエータ装置、及びダマシン配線構造の製造方法 |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7563714B2 (en) * | 2006-01-13 | 2009-07-21 | International Business Machines Corporation | Low resistance and inductance backside through vias and methods of fabricating same |
US7812461B2 (en) | 2007-03-27 | 2010-10-12 | Micron Technology, Inc. | Method and apparatus providing integrated circuit having redistribution layer with recessed connectors |
US7863644B1 (en) * | 2007-04-09 | 2011-01-04 | National Semiconductor Corporation | Bipolar transistor and method of forming the bipolar transistor with a backside contact |
US7939941B2 (en) | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
JP4585561B2 (ja) * | 2007-09-04 | 2010-11-24 | 株式会社東芝 | 半導体装置の製造方法 |
US8853830B2 (en) * | 2008-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, structure, and method of manufacturing a semiconductor substrate stack |
US7859114B2 (en) * | 2008-07-29 | 2010-12-28 | International Business Machines Corporation | IC chip and design structure with through wafer vias dishing correction |
US8166651B2 (en) * | 2008-07-29 | 2012-05-01 | International Business Machines Corporation | Through wafer vias with dishing correction methods |
US8384224B2 (en) * | 2008-08-08 | 2013-02-26 | International Business Machines Corporation | Through wafer vias and method of making same |
US8035198B2 (en) * | 2008-08-08 | 2011-10-11 | International Business Machines Corporation | Through wafer via and method of making same |
US8299566B2 (en) * | 2008-08-08 | 2012-10-30 | International Business Machines Corporation | Through wafer vias and method of making same |
US8097525B2 (en) * | 2008-08-29 | 2012-01-17 | International Business Machines Corporation | Vertical through-silicon via for a semiconductor structure |
US8048689B2 (en) * | 2008-09-25 | 2011-11-01 | Globalfoundries Inc. | Semiconductor chip with backside conductor structure |
US8653648B2 (en) * | 2008-10-03 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zigzag pattern for TSV copper adhesion |
JP5239744B2 (ja) * | 2008-10-27 | 2013-07-17 | ソニー株式会社 | 番組送出装置、スイッチャ制御方法およびコンピュータプログラム |
KR20100066970A (ko) * | 2008-12-10 | 2010-06-18 | 주식회사 동부하이텍 | 반도체 소자 및 이를 포함하는 시스템 인 패키지, 반도체 소자를 제조하는 방법 |
JP5308145B2 (ja) | 2008-12-19 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2010182764A (ja) * | 2009-02-04 | 2010-08-19 | Sony Corp | 半導体素子とその製造方法、及び電子機器 |
JP4905474B2 (ja) * | 2009-02-04 | 2012-03-28 | ソニー株式会社 | 映像処理装置、映像処理方法及びプログラム |
US9142586B2 (en) | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
US8531565B2 (en) * | 2009-02-24 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side implanted guard ring structure for backside illuminated image sensor |
TW201034150A (en) * | 2009-03-13 | 2010-09-16 | Advanced Semiconductor Eng | Silicon wafer having interconnection metal |
US8691664B2 (en) * | 2009-04-20 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside process for a substrate |
US8564103B2 (en) * | 2009-06-04 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing an electronic device |
US8202766B2 (en) | 2009-06-19 | 2012-06-19 | United Microelectronics Corp. | Method for fabricating through-silicon via structure |
US9799562B2 (en) * | 2009-08-21 | 2017-10-24 | Micron Technology, Inc. | Vias and conductive routing layers in semiconductor substrates |
US8264065B2 (en) * | 2009-10-23 | 2012-09-11 | Synopsys, Inc. | ESD/antenna diodes for through-silicon vias |
US8664043B2 (en) * | 2009-12-01 | 2014-03-04 | Infineon Technologies Ag | Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts |
US8916473B2 (en) * | 2009-12-14 | 2014-12-23 | Air Products And Chemicals, Inc. | Method for forming through-base wafer vias for fabrication of stacked devices |
EP2378548A1 (en) * | 2010-04-19 | 2011-10-19 | Nanda Technologies GmbH | Methods of processing and inspecting semiconductor substrates |
US20110260297A1 (en) * | 2010-04-27 | 2011-10-27 | Shian-Jyh Lin | Through-substrate via and fabrication method thereof |
CN101872744B (zh) * | 2010-06-03 | 2012-12-26 | 清华大学 | 一种硅衬底上制作化合物半导体mmic芯片的方法 |
US8535544B2 (en) | 2010-07-26 | 2013-09-17 | International Business Machines Corporation | Structure and method to form nanopore |
US8440532B2 (en) | 2010-07-27 | 2013-05-14 | International Business Machines Corporation | Structure and method for making metal semiconductor field effect transistor (MOSFET) with isolation last process |
US9064712B2 (en) | 2010-08-12 | 2015-06-23 | Freescale Semiconductor Inc. | Monolithic microwave integrated circuit |
KR20120034410A (ko) | 2010-10-01 | 2012-04-12 | 삼성전자주식회사 | 반도체 장치 및 제조 방법 |
US8519515B2 (en) | 2011-04-13 | 2013-08-27 | United Microlectronics Corp. | TSV structure and method for forming the same |
US8853857B2 (en) | 2011-05-05 | 2014-10-07 | International Business Machines Corporation | 3-D integration using multi stage vias |
US8481425B2 (en) | 2011-05-16 | 2013-07-09 | United Microelectronics Corp. | Method for fabricating through-silicon via structure |
US8822336B2 (en) | 2011-06-16 | 2014-09-02 | United Microelectronics Corp. | Through-silicon via forming method |
JP5684654B2 (ja) * | 2011-06-20 | 2015-03-18 | 株式会社東芝 | 半導体チップ、半導体チップの製造方法、および半導体装置 |
US8828745B2 (en) | 2011-07-06 | 2014-09-09 | United Microelectronics Corp. | Method for manufacturing through-silicon via |
US20130015504A1 (en) * | 2011-07-11 | 2013-01-17 | Chien-Li Kuo | Tsv structure and method for forming the same |
US8618640B2 (en) * | 2011-07-29 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of shielding through silicon vias in a passive interposer |
US8492272B2 (en) | 2011-07-29 | 2013-07-23 | International Business Machines Corporation | Passivated through wafer vias in low-doped semiconductor substrates |
US8518823B2 (en) | 2011-12-23 | 2013-08-27 | United Microelectronics Corp. | Through silicon via and method of forming the same |
US8609529B2 (en) | 2012-02-01 | 2013-12-17 | United Microelectronics Corp. | Fabrication method and structure of through silicon via |
US20130277804A1 (en) * | 2012-04-20 | 2013-10-24 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
US8691600B2 (en) | 2012-05-02 | 2014-04-08 | United Microelectronics Corp. | Method for testing through-silicon-via (TSV) structures |
US20130313614A1 (en) * | 2012-05-22 | 2013-11-28 | Tsinghua University | METAL SILICIDE SELF-ALIGNED SiGe HETEROJUNCTION BIPOLAR TRANSISTOR AND METHOD OF FORMING THE SAME |
US8691688B2 (en) | 2012-06-18 | 2014-04-08 | United Microelectronics Corp. | Method of manufacturing semiconductor structure |
US9275933B2 (en) | 2012-06-19 | 2016-03-01 | United Microelectronics Corp. | Semiconductor device |
US8900996B2 (en) | 2012-06-21 | 2014-12-02 | United Microelectronics Corp. | Through silicon via structure and method of fabricating the same |
US8525296B1 (en) | 2012-06-26 | 2013-09-03 | United Microelectronics Corp. | Capacitor structure and method of forming the same |
US8912844B2 (en) | 2012-10-09 | 2014-12-16 | United Microelectronics Corp. | Semiconductor structure and method for reducing noise therein |
CN103811413B (zh) * | 2012-11-15 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 半导体基片的制造工艺方法 |
US9064850B2 (en) * | 2012-11-15 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via formation with improved topography control |
US9035457B2 (en) | 2012-11-29 | 2015-05-19 | United Microelectronics Corp. | Substrate with integrated passive devices and method of manufacturing the same |
US8716104B1 (en) | 2012-12-20 | 2014-05-06 | United Microelectronics Corp. | Method of fabricating isolation structure |
US9064933B2 (en) | 2012-12-21 | 2015-06-23 | Invensas Corporation | Methods and structure for carrier-less thin wafer handling |
TWI503936B (zh) * | 2013-02-07 | 2015-10-11 | 矽品精密工業股份有限公司 | 封裝結構之連線構件及其製法 |
US8884398B2 (en) | 2013-04-01 | 2014-11-11 | United Microelectronics Corp. | Anti-fuse structure and programming method thereof |
US9287173B2 (en) | 2013-05-23 | 2016-03-15 | United Microelectronics Corp. | Through silicon via and process thereof |
US9123730B2 (en) | 2013-07-11 | 2015-09-01 | United Microelectronics Corp. | Semiconductor device having through silicon trench shielding structure surrounding RF circuit |
US9024416B2 (en) | 2013-08-12 | 2015-05-05 | United Microelectronics Corp. | Semiconductor structure |
US8916471B1 (en) | 2013-08-26 | 2014-12-23 | United Microelectronics Corp. | Method for forming semiconductor structure having through silicon via for signal and shielding structure |
US9048223B2 (en) | 2013-09-03 | 2015-06-02 | United Microelectronics Corp. | Package structure having silicon through vias connected to ground potential |
US9117804B2 (en) | 2013-09-13 | 2015-08-25 | United Microelectronics Corporation | Interposer structure and manufacturing method thereof |
EP3087604A4 (en) * | 2013-12-23 | 2017-09-06 | Intel Corporation | Through-body-via isolated coaxial capacitor and techniques for forming same |
US9343359B2 (en) | 2013-12-25 | 2016-05-17 | United Microelectronics Corp. | Integrated structure and method for fabricating the same |
US10340203B2 (en) | 2014-02-07 | 2019-07-02 | United Microelectronics Corp. | Semiconductor structure with through silicon via and method for fabricating and testing the same |
US9685370B2 (en) * | 2014-12-18 | 2017-06-20 | Globalfoundries Inc. | Titanium tungsten liner used with copper interconnects |
JP6540228B2 (ja) * | 2015-05-25 | 2019-07-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
US9455187B1 (en) | 2015-06-18 | 2016-09-27 | International Business Machines Corporation | Backside device contact |
US9673275B2 (en) | 2015-10-22 | 2017-06-06 | Qualcomm Incorporated | Isolated complementary metal-oxide semiconductor (CMOS) devices for radio-frequency (RF) circuits |
US10410981B2 (en) * | 2015-12-31 | 2019-09-10 | International Business Machines Corporation | Effective medium semiconductor cavities for RF applications |
US10446546B2 (en) * | 2016-11-17 | 2019-10-15 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structures and methods of forming the same |
US20180226292A1 (en) * | 2017-02-06 | 2018-08-09 | Globalfoundries Inc. | Trench isolation formation from the substrate back side using layer transfer |
EP3460835B1 (en) * | 2017-09-20 | 2020-04-01 | ams AG | Method for manufacturing a semiconductor device and semiconductor device |
US11404310B2 (en) * | 2018-05-01 | 2022-08-02 | Hutchinson Technology Incorporated | Gold plating on metal layer for backside connection access |
JP2020038932A (ja) | 2018-09-05 | 2020-03-12 | キオクシア株式会社 | 半導体装置およびその製造方法 |
US20210403320A1 (en) * | 2018-10-31 | 2021-12-30 | Hamamatsu Photonics K.K. | Method for manufacturing semiconductor substrate, method for manufacturing damascene wiring structure, semiconductor substrate, and damascene wiring structure |
JP2022528330A (ja) | 2019-08-28 | 2022-06-10 | 長江存儲科技有限責任公司 | 半導体デバイスおよびその製造方法 |
WO2021217056A1 (en) * | 2020-04-23 | 2021-10-28 | Akash Systems, Inc. | High-efficiency structures for improved wireless communications |
US12062574B2 (en) | 2021-07-30 | 2024-08-13 | Globalfoundries U.S. Inc. | Integrated circuit structure with through-metal through-substrate interconnect and method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152529A (ja) * | 1991-11-29 | 1993-06-18 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2001326325A (ja) * | 2000-05-16 | 2001-11-22 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2003023067A (ja) * | 2001-07-09 | 2003-01-24 | Tokyo Electron Ltd | ビアメタル層の形成方法およびビアメタル層形成基板 |
JP2004228320A (ja) * | 2003-01-22 | 2004-08-12 | Toshiba Corp | 半導体装置 |
JP2004253722A (ja) * | 2003-02-21 | 2004-09-09 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタおよびその製造方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065673B2 (ja) * | 1985-06-10 | 1994-01-19 | 日本電信電話株式会社 | 半導体装置とその製造方法 |
JPS6468948A (en) * | 1987-09-09 | 1989-03-15 | Nec Corp | Manufacture of semiconductor device |
US4982266A (en) * | 1987-12-23 | 1991-01-01 | Texas Instruments Incorporated | Integrated circuit with metal interconnecting layers above and below active circuitry |
US6028348A (en) * | 1993-11-30 | 2000-02-22 | Texas Instruments Incorporated | Low thermal impedance integrated circuit |
EP0915501B1 (en) * | 1994-08-05 | 2003-02-26 | International Business Machines Corporation | Method of forming a damascene structure with WGe polishing stop |
KR100260688B1 (ko) * | 1996-12-23 | 2000-07-01 | 포만 제프리 엘 | 융기된 분리 구조체를 구비하는 모스 전계 효과 트랜지스터 및그 형성방법 |
US5965930A (en) * | 1997-11-04 | 1999-10-12 | Motorola, Inc. | High frequency bipolar transistor and method of forming the same |
US6127716A (en) * | 1998-10-09 | 2000-10-03 | Kabushiki Kaisha Toshiba | Heterojunction bipolar transistor and manufacturing method thereof |
US6100200A (en) * | 1998-12-21 | 2000-08-08 | Advanced Technology Materials, Inc. | Sputtering process for the conformal deposition of a metallization or insulating layer |
JP2001189321A (ja) * | 1999-10-21 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 横型ヘテロバイポーラトランジスタ及びその製造方法 |
DE10164741A1 (de) * | 2001-06-12 | 2003-06-26 | Infineon Technologies Ag | Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators |
JP3834589B2 (ja) * | 2001-06-27 | 2006-10-18 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4408006B2 (ja) * | 2001-06-28 | 2010-02-03 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP3415609B2 (ja) * | 2001-09-21 | 2003-06-09 | 花王株式会社 | 成形体の製造方法 |
JP2003173691A (ja) * | 2001-12-04 | 2003-06-20 | Toshiba Corp | 半導体メモリ装置 |
JP4175134B2 (ja) * | 2002-05-20 | 2008-11-05 | 住友電気工業株式会社 | ドライエッチング方法及び半導体装置の製造方法 |
JP2004006531A (ja) | 2002-05-31 | 2004-01-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7132321B2 (en) | 2002-10-24 | 2006-11-07 | The United States Of America As Represented By The Secretary Of The Navy | Vertical conducting power semiconductor devices implemented by deep etch |
DE10250832B4 (de) * | 2002-10-31 | 2010-02-11 | Infineon Technologies Ag | MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors |
JP4869546B2 (ja) * | 2003-05-23 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6897125B2 (en) * | 2003-09-17 | 2005-05-24 | Intel Corporation | Methods of forming backside connections on a wafer stack |
JP4439976B2 (ja) * | 2004-03-31 | 2010-03-24 | Necエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US20060003566A1 (en) * | 2004-06-30 | 2006-01-05 | Ismail Emesh | Methods and apparatuses for semiconductor fabrication utilizing through-wafer interconnects |
US7396732B2 (en) * | 2004-12-17 | 2008-07-08 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Formation of deep trench airgaps and related applications |
US7563714B2 (en) * | 2006-01-13 | 2009-07-21 | International Business Machines Corporation | Low resistance and inductance backside through vias and methods of fabricating same |
-
2006
- 2006-01-13 US US11/275,542 patent/US7563714B2/en not_active Expired - Fee Related
-
2007
- 2007-01-10 TW TW096100936A patent/TW200741916A/zh unknown
- 2007-01-15 JP JP2008550554A patent/JP2009524220A/ja active Pending
- 2007-01-15 WO PCT/US2007/060544 patent/WO2007084879A2/en active Application Filing
- 2007-01-15 EP EP07710130A patent/EP1979932A4/en not_active Withdrawn
- 2007-01-15 CN CN200780002315.8A patent/CN101371332B/zh active Active
-
2009
- 2009-03-25 US US12/410,728 patent/US7851923B2/en active Active
-
2012
- 2012-10-23 JP JP2012233911A patent/JP5559281B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152529A (ja) * | 1991-11-29 | 1993-06-18 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2001326325A (ja) * | 2000-05-16 | 2001-11-22 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2003023067A (ja) * | 2001-07-09 | 2003-01-24 | Tokyo Electron Ltd | ビアメタル層の形成方法およびビアメタル層形成基板 |
JP2004228320A (ja) * | 2003-01-22 | 2004-08-12 | Toshiba Corp | 半導体装置 |
JP2004253722A (ja) * | 2003-02-21 | 2004-09-09 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタおよびその製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011515843A (ja) * | 2008-03-19 | 2011-05-19 | アイメック | 基板貫通バイアの作製方法 |
JP2011530812A (ja) * | 2008-08-08 | 2011-12-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン貫通ビアおよびこれを製作する方法 |
JP2011040748A (ja) * | 2009-08-11 | 2011-02-24 | Internatl Business Mach Corp <Ibm> | ヘテロ接合バイポーラ・トランジスタ及びその製造方法 |
JP5518091B2 (ja) * | 2009-11-12 | 2014-06-11 | パナソニック株式会社 | 半導体装置及び半導体装置の製造方法 |
KR20160019960A (ko) * | 2013-06-17 | 2016-02-22 | 어플라이드 머티어리얼스, 인코포레이티드 | 웨트 웨이퍼 백 콘택을 사용하여 실리콘 관통 비아들을 구리 도금하기 위한 방법 |
JP2016526784A (ja) * | 2013-06-17 | 2016-09-05 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 湿式ウエハバックコンタクトを使用したシリコンビアを通した銅メッキのための方法 |
KR102245104B1 (ko) | 2013-06-17 | 2021-04-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 웨트 웨이퍼 백 콘택을 사용하여 실리콘 관통 비아들을 구리 도금하기 위한 방법 |
WO2020090931A1 (ja) * | 2018-10-31 | 2020-05-07 | 浜松ホトニクス株式会社 | ダマシン配線構造、アクチュエータ装置、及びダマシン配線構造の製造方法 |
CN113228240A (zh) * | 2018-10-31 | 2021-08-06 | 浜松光子学株式会社 | 镶嵌配线构造、致动装置、和镶嵌配线构造的制造方法 |
JPWO2020090931A1 (ja) * | 2018-10-31 | 2021-09-30 | 浜松ホトニクス株式会社 | ダマシン配線構造、アクチュエータ装置、及びダマシン配線構造の製造方法 |
JP7431746B2 (ja) | 2018-10-31 | 2024-02-15 | 浜松ホトニクス株式会社 | ダマシン配線構造、アクチュエータ装置、及びダマシン配線構造の製造方法 |
US11987493B2 (en) | 2018-10-31 | 2024-05-21 | Hamamatsu Photonics K.K. | Damascene interconnect structure, actuator device, and method of manufacturing damascene interconnect structure |
Also Published As
Publication number | Publication date |
---|---|
US20090184423A1 (en) | 2009-07-23 |
CN101371332B (zh) | 2011-10-05 |
WO2007084879A3 (en) | 2008-02-21 |
JP5559281B2 (ja) | 2014-07-23 |
JP2013048274A (ja) | 2013-03-07 |
US7851923B2 (en) | 2010-12-14 |
US7563714B2 (en) | 2009-07-21 |
WO2007084879A2 (en) | 2007-07-26 |
EP1979932A4 (en) | 2012-03-14 |
EP1979932A2 (en) | 2008-10-15 |
CN101371332A (zh) | 2009-02-18 |
TW200741916A (en) | 2007-11-01 |
US20070190692A1 (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5559281B2 (ja) | 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法 | |
US10224280B2 (en) | Backside device contact | |
EP2319075B1 (en) | Method of fabricating a through silicon via | |
EP2022090B1 (en) | Dual wired integrated circuit chips | |
US9953857B2 (en) | Semiconductor device with buried local interconnects | |
US8373236B2 (en) | Semiconductor device and method of manufacturing such a device | |
US20160020138A1 (en) | Techniques for Creating a Local Interconnect Using a SOI Wafer | |
US7843039B2 (en) | Stress-modified device structures, methods of fabricating such stress-modified device structures, and design structures for an integrated circuit | |
US20040145058A1 (en) | Buried connections in an integrated circuit substrate | |
TW201933535A (zh) | 藉由裝置隔離結構之後單一層轉移製造所形成的裝置及方法 | |
US20180269105A1 (en) | Bonding of iii-v-and-si substrates with interconnect metal layers | |
CN104051419A (zh) | 用于堆叠式器件的互连结构 | |
JP2006049686A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |