JP2011515843A - 基板貫通バイアの作製方法 - Google Patents

基板貫通バイアの作製方法 Download PDF

Info

Publication number
JP2011515843A
JP2011515843A JP2011500158A JP2011500158A JP2011515843A JP 2011515843 A JP2011515843 A JP 2011515843A JP 2011500158 A JP2011500158 A JP 2011500158A JP 2011500158 A JP2011500158 A JP 2011500158A JP 2011515843 A JP2011515843 A JP 2011515843A
Authority
JP
Japan
Prior art keywords
contact plug
substrate
metal
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011500158A
Other languages
English (en)
Inventor
デニズ・サブンクオグル・テズカン
ヤン・シヴァル
バルト・スウィンネン
エリク・ベイネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2011515843A publication Critical patent/JP2011515843A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

基板貫通バイア（７５）を作製する方法であって、バイアは基板（５）の裏面からＳＴＩ（１４）またはＰＭＤ（１３）までエッチングされる。金属１コンタクトパッド（５５）と基板貫通バイア（７５）との間の追加のコンタクト（５０）は、基板貫通バイア（７５）と半導体チップ（１１）のバックエンドオブライン（３）との間のコンタクトを実現するために作製される。

Description

本発明は、集積回路の３次元集積の分野に関する。特に、本発明は、半導体チップ中に基板貫通バイアを作製する方法、およびそのような基板貫通バイアを形成するために準備された半導体チップ、および／またはそのような基板貫通バイアが形成された半導体チップに関する。
半導体産業は、ここ３０年以上、機能あたりのコストを絶え間なく減らし、集積回路中の機能密度を増加さえてきた。同時に、半導体の設計と製造を分ける異なる抽象化レベルは、効率的な製品設計サイクルと速い商品化時間を可能にしてきた。しかしながら、経済的および技術的な問題が、３２ｎｍノード以下において、小型化の努力を鈍らせている。
図１は、例えばトランジスタのような能動デバイスを含むフロントエンドオブライン１を含む基板５を有するＣＭＯＳデバイスの従来例を示す。上部には、多層の金属／誘電体を含むバックエンドオブライン３が存在する。バックエンドオブライン３は、例えばＣｕまたはＡｌのような、Ｍ１からＭｎで表示され、層間誘電体層１５の手段により互いに絶縁された異なる金属レベルと、誘電体層１５を通り、異なる金属レベルＭ１からＭｎを相互接続するバイア１からバイアｎで表示されたコンタクトまたはバイアを含む。フロントエンドオブライン１と、バックエンドオブライン３中の金属レベル、特に金属レベルＭ１との間の（電気的な）接続は、コンタクト２の手段により行われる。
多くの応用に対して、例えば異なる機能を有するような異なるＩＣが、互いに接続される。それゆえに、接続される異なるＩＣの、バックエンドオブライン３の間で接続が行われる。互いに隣り合って配置されるＩＣの場合、異なるＩＣのバックエンドオブライン３の接続は、長いワイヤにより行われる。
機能あたりのコストを低減するための一つの可能性は、集積回路（ＩＣ）の３次元（３Ｄ）積層を行うことである。このアプローチでは、デバイスは、互いに並ぶよりも、互いに上に積層される。これは、積法されないＩＣに比較して、ＩＣに使用される面積を大きく減少させ、集積デバイスまたはシステムの面積当たりの機能の数を多くできる。３Ｄチップ積層を用いると、伝統的な小型化の短期的な可能性を越えて、集積されたデバイスまたはシステムの、面積当たりの機能の数が多くできる。３Ｄ層は、３Ｄシステムを組み立てる個々のデバイス層である。それらの層は、プロセスフローの後半で、別々に処理されて、積層することができる。３Ｄ層は、先端のＣＭＯＳ技術ノードを用いて実現できるが、また、システム性能を最適化するために広い種類のデバイス技術が利用される。そのような異種の３Ｄ積層は、例えばＣＭＯＳやＢｉＣＭＯＳのような、異なるメモリ技術や、ＭＥＭＳ、集積能動層、およびＧａＮ（ＩＩＩ−Ｖ）のような光学要素を含み、またはこれらかなる。
異なる製品の応用は、３Ｄ相互接続技術の解決を必要とするかも知れない。３Ｄ技術では、それらは、パッケージレベル、ウエハレベル、および／またはファンドリーレベルにおける相互接続技術でも良い。３Ｄ積層および相互接続技術は、主に、パッケージの相互接続レベルでの、３Ｄ相互接続を実現する組立技術に制限される。基板貫通バイア（ＴＳＶ）接続のための技術は、単に明らかなだけで、大量生残に広く有用ではない。それらのＴＳＶの直径やピッチの性能に依存して、それらの技術は、相互接続ヒエラルキーの全体の、中間の、または部分的なレベルと共に、ＩＣボンドパッドやＩＰブロックレベルの３Ｄ相互接続を可能にすることを主な目標としている。ＴＳＶは、単層の半導体デバイスに適用できるだけでなく、基板、積層された半導体デバイスや基板等にも適用できる。
文献的には、ＴＳＶ集積スキームの変形が広く提案されている。
文献に記載されたそれらの集積スキームの殆は、
・基板中または基板を貫通する深いホールの形成（一般にはレーザドリル、ＤＲＩＥ等を使用）、
・絶縁体または誘電体材料（一般にはＳｉＯ２、ＳｉＮ、ポリマー等）を用いたホールの分離、
・バイアホール中への導電性材料の適用またはメタライゼーション（一般には、Ｃｕ、Ｗであるが、Ａｌ、Ａｕ、Ｓｎ、多結晶Ｓｉ等でも良い）、
を含む。
ＴＳＶ集積スキームは、
・基板の型（Ｓｉ、ＳＯＩ等）、
・ＴＳＶが処理されるデバイスの製造のためのプロセスフロー中での位置（例としては、フロントエンドオブライン（ＦＥＯＬ）の前、ＦＥＯＬの後でバックエンドオブライン（ＢＥＯＬ）の前、ＢＥＯＬの後、積層の後、薄層化の前／後等である）、
・互いの上にデバイスまたは基板を積層する方法、およびＴＳＶがスタック中の次のレベルに相互接続される方法（酸化物／金属接続と組み合わせた酸化物積層、導電性ポリマー接着剤、Ｃｕ／Ｃｕ金属融合、はんだ（マイクロバンプ）、ハイブリッドの金属／誘電体ボンド等）、
・ＴＳＶホールがそこから処理されるウエハの面（ウエハ／基板表面、またはウエハ／基板裏面）、に関して異なる。
ＴＳＶホールがそこから処理される基板の面は、例えば半導体デバイスにプロセスを適用する場合に、複雑さにおいて最も異なる。
上で述べたように、図１は、多層金属／誘電体のバックエンドオブライン３を用いて形成された、通常のＣＭＯＳ積層の例を示す。
しばしば、ＴＳＶ１０は、図２に示されるバックエンドオブライン処理中に、デバイスの上側から処理される。この場合、バックエンドオブライン処理中または後に、ＴＳＶホールが、多様な材料（例えばＣｕ、Ａｌ等のような金属、酸化物、窒化物、カーバイド等のような誘電体）を含む層状の積層である多層バックエンドオブライン３（の一部を）通ってエッチングまたはドリリングされる。ＢＥＯＬ３層を通ってホールが処理された後、プレメタル誘電体層（ＰＭＤ）１３を通って、シリコン基板のような基板５の中に延びるように、更に深くすることが必要である。多くの材料の観点では、ホールは（少なくとも金属層、ＩＬＤ層、ＰＭＤ層、基板を通って）ドリリングまたはエッチングされる必要があり、異なる材料をエッチングするためには異なるエッチングケミストリーが必要となるために、プロセスは明らかに複雑になる。更に、深いホールは、高いアスペクト比となり、バイアのエッチングや充填を行うのが困難である。ウエハの裏面からバイアに接続するために、更なる処理は、一般に、ＴＳＶ１０中の導電層が露出するまで基板を薄膜化する工程を含む。
図２のような、ＢＥＯＬおよびＦＥＯＬを通って処理されたＴＳＶ１０の例は、ボンディングと薄膜化の前後のそれぞれで、図３の部分３、４で見られる。この図は、Steve Lassigによる論文、"Manufacturing integration considerations of through-silicon via etching" (Solid State Technology, The international magazine for semiconductor manufacturing, December 2007)から取ったものである。
代わりのアプローチでは、基板の最初の薄膜化の後に、基板の裏面からバイアホールがエッチングまたはドリリングされる（Proceedings of 57th Electronic Components and Technology Conference, p643）。このアプローチは、図４に示される、この場合、ホールが貫通する必要がある積層は、かなり簡素化され、一般には、例えばＳｉのような基板５や誘電体積層１４、１３を含み、またはこれらのみからなる。このプロセスフローの有利な特徴は、ウエハの表面上に形成される積層の細部に非常に依存しないことである。プロセスは、それゆえに、非常に一般的で、多くの種類のデバイスに適用できる。このアプローチの実行スキームは、一般には金属１（Ｍ１）層中の、例えばＣｕやＡｌの金属パッドのような金属パッド上に載るバイアを示す。このアプローチの欠点は、ＴＳＶのエッチングが金属中で停止し、それゆえにツールの金属汚染の危険性が増加する事実である。更なる欠点は、誘電体積層を通るエッチングが必要であり、積層を知らず、これにより必要なケミストリーを知らない場合、これは困難である。これは、特に、企業内（in-house）で調達されず、異なったソースやファブから調達された、ウエハを積層しなければならない場合に問題となる。
本発明の具体例の目的は、チップを互いに積層するための良好な方法とデバイスを提供することである。
第１の形態では、本発明は、ウエハ基板バイアとも呼ばれる基板貫通バイアを形成し、従来技術の問題を解決する方法に関する。そのような基板貫通バイアは、ＦＥＯＬデバイスが作製されるファブ（製造工場）で作製されても良く、例えばチップが互いに積層される、および／またはチップがパッケージされる他の場所で作製されても良い。
本発明の具体例では、半導体チップ中に基板貫通バイアを作製する方法が提供され、このチップは、基板、チップの少なくとも１つのデバイスを含むＦＥＯＬ、金属１層を含むＢＥＯＬ、基板とＢＥＯＬの金属１層との間のプレメタル誘電体、チップの少なくとも１つのデバイスへの少なくとも１つの第１コンタクトおよびデバイスを含まない少なくとも１つの第２コンタクトプラグを含み、第１と第２のコンタクトプラグは、プレメタル誘電体を通って形成され、金属１層に電気的に接続される。この方法は、基板を通るバイアホールを形成する工程を含み、バイアホールは、ＢＥＯＬ中の金属１層まで延びず、更に、導電性材料でバイアホールを埋め込み、これにより金属１層との電気的接続が、プレメタル誘電体中の少なくとも１つの第２コンタクトプラグを介して実現される工程を含む。ＢＥＯＬの金属１層まで延びないバイアを形成する工程は、基板を通って、選択的にはプレメタル誘電体を部分的に通って、バイアホールを形成するが、金属１層までは形成しないことを意味する。
限られた数の材料のみを除去するため、積層の形成が、従来技術より簡単にできることが、本発明の具体例に特徴である。最も簡単な場合、選択的にドープされた部分を含む基板材料のみを除去する必要があり、これにより、必要なエッチングケミストローを１つに減らすことができる。他の具体例では、基板材料と、例えばＳＴＩのような誘電体材料のみを、除去する必要がある。これは非常に単純なプロセスであり、どうようなエッチングケミストリーを使用するかを知るのが比較的容易である。他の具体例では、基板材料と選択的にＳＴＩのような誘電体材料との他に、プレメタル誘電体の一部も除去される。
本発明の具体例では、この方法は、更に、プレメタル誘電体中に、少なくとも１つの第２コンタクトプラグを形成する工程を含む。他の具体例では、この方法は、この少なくとも１つの第２コンタクトプラグの形成を含まず、少なくとも１つの第２コンタクトプラグは、基板貫通ビアの作製者とは異なるＢＥＯＬの作製者のような、他の誰かにより形成される。少なくとも１つの第２コンタクトプラグを形成する工程は、ＢＥＯＬプロセスの一部として行われても良い。少なくとも１つの第２コンタクトプラグは、少なくとも１つのＦＥＯＬデバイスに少なくとも１つの第１コンタクトを形成する工程と同時に形成しても良い。代わりに、少なくとも１つの第２コンタクトプラグは、例えば少なくとも１つの第１コンタクトを形成する前または後の、別の処理工程で形成しても良い。少なくとも１つの第２コンタクトプラグは、基板貫通バイアが形成される部分に戦略的に配置され、金属１層と実際の基板貫通バイアとの間に電気的な接続を提供する。
本発明の具体例にかかる方法は、更に、シリサイド化された領域を、少なくとも１つの第２コンタクトプラグの下方の基板中に、これと電気的に接続するように形成する工程を含んでも良い。実際には、これは、例えばＦＥＯＬプロセス中に、最初にシリサイド化された領域を形成し、その後に、例えばＢＥＯＬプロセス中に、プレメタル誘電体を通り、シリサイド化された領域に電気的に接続する少なくとも１つの第２コンタクトプラグを形成する工程により行われても良い。シリサイド化された領域は、特に、少なくとも１つの第２コンタクトプラグとの電気的接続を形成するのに適している。本発明の具体例にかかる方法は、更に、シリサイド化された場所に、シリサイド化された領域を含むダイオードを形成する工程を含んでも良い。このダイオードは、チップのＦＥＯＬデバイスの一部を形成せず、チップの機能に必要なデバイスでは無く、チップの接続を可能にするために形成されるデバイスである。ＦＥＯＬデバイスは、それらのデバイス、能動および／または受動であり、これらはチップの設計中に形成され、チップが所望の機能を行うような設計で形成される。
本発明の具体例にかかる方法では、基板はデバイスが形成される主表面である表面と、これと対向する主表面である裏面とを有し、バイアホールを形成する工程は、基板の裏面から行われる。これは、例えばエッチングにより除去される積層が、複雑な積層であるＢＥＯＬが形成される表面から材料が除去される場合よりずっと単純であるという長所を有する。
本発明の具体例にかかる方法では、バイアホールを形成する工程は、ＢＥＯＬプロセス後にバイアホールを形成する工程を含んでも良い。本発明の具体例にかかる方法では、バイアホールを形成する工程は、他のチップの上に、これと電気的に接続するようにチップを積層する前にバイアホールを形成する工程を含んでも良い。
本発明の具体例にかかる方法は、更に、バイアホールを形成する前に、基板を薄膜化する工程を含んでも良い。これは、形成されるバイアホールがより深くなくなり、これによりアスペクト比と深いホールの充填の問題が少なくなるという長所を有する。
本発明の特定の方法の具体例では、以下のように行われる。
基板貫通バイア（ＴＳＶ）を作製する方法であって、この方法は、
・例えばシリコンウエハのような半導体基板を選択する工程と、
・半導体ウエハの第１面で、フロントエンドオブラインプロセスとバックエンドオブラインプロセスとを含むＩＣを作製する工程と、
・ＩＣの作製後に、ウエハの第１面と本質的に平行であるウエハの第２面で半導体ウエハを薄膜化する工程と、
・ウエハの薄膜化の後に、第２面に基板貫通バイアホールを作製し、これにより、基板貫通バイアがコンタクトレベルまで貫通する工程と、
・導電性材料で、基板貫通バイアホールを埋める工程と、
・１つの面で、少なくとも１つの第２コンタクトと相互接続する金属ボンドパッドと電気的に接続し、他の面で、ＴＳＶと電気的に接続する、少なくとも１つの第２コンタクトを作製する工程と、
・バックエンドオブラインプロセスで、電気ワイアリング中に金属ボンドパッドを集積する工程と、を含む。
本発明の具体例では、基板貫通バイアを充填する導電性材料は、Ｃｕであっても良い。例えばＴａ／ＴａＮバリア層のようなバリア層を用いても良い。
本発明の代わりの具体例では、基板貫通バイアを充填する導電性材料は、Ｗであっても良い。例えばＴｉ／ＴｉＮバリア層のようなバリア層を用いても良い。
第２の形態では、本発明は、少なくとも１つのＦＥＯＬデバイスを有する基板と、例えば金属１パッド（metal one pad）のような金属パッドを含むＢＥＯＬと、少なくとも１つのＦＥＯＬデバイスを接続する第１コンタクトと、金属１パッドのような金属パッドの下で、それと電気接続される少なくとも１つの第２コンタクトプラグと、を含む半導体チップであって、少なくとも１つの第２コンタクトプラグが一端で金属１パッドのような金属パッドに接触して電気的に接続し、他端で誘電体材料のようなＦＥＯＬデバイスの一部ではない材料、基板、またはＦＥＯＬの一部ではない導電性材料に接触する半導体チップを提供する。「金属パッドの下方（underneath the metal pad）」は、チップの金属パッドと基板との間を意味する。「下（under）」と、「上（above）」または「上に（on the top）」の方向は、明確化のために、ここでは、基板はチップの「下（under）」にあり、ＦＥＯＬとＢＥＯＬはチップの「上（above）」にあり、ＢＥＯＬはチップの「上に（on the top）」にあると定義する。これらの方向は、チップの実際の位置に関し、または言及するものではなく、例えば上下逆のような他のチップに関して用いても良い。「ＦＥＯＬデバイスの一部ではない導電性材料」は、例えば上述のシリサイド化された領域であり、形成される基板貫通バイアと少なくとも１つの第２コンタクトプラグとの間の電気的接続を形成し、チップの実際の機能に関係しないように、明確に提供される。
本発明の具体例にかかる半導体チップでは、少なくとも１つの第２コンタクトプラグが、ＦＥＯＬと、金属１パッドのようなＢＥＯＬの金属パッドとの間に、プレメタル誘電体層を通って延びる。
本発明の具体例にかかる半導体チップでは、少なくとも１つの第２コンタクトプラグが、金属パッドと電気的に接続される側の反対側において、シリサイドと電気的に接続しても良い。もし、「少なくとも１つの第２コンタクトプラグの他端」がシリサイド化された領域に接続する場合、半導体チップは、更に、シリサイド化された領域の位置にダイオードを含んでも良い。
本発明の具体例にかかる半導体チップは、少なくとも１つの第２コンタクトプラグと電気的に接続する基板貫通バイアを含んでも良い。本発明の具体例では、半導体チップは、ＦＥＯＬとＢＥＯＬとの間にプレメタル誘電体層を含み、基板貫通バイアはプレメタル誘電体層を貫通しない。本発明の代わりの具体例では、半導体チップは、ＦＥＯＬとＢＥＯＬとの間にプレメタル誘電体層を含み、基板貫通バイアはプレメタル誘電体層を部分的に貫通し、ＢＥＯＬの金属１パッドのような金属層まではプレメタル誘電体層を貫通しない。
本発明の具体例では、基板貫通バイアは、ＢＥＯＬの一部のみを通っても良い。
本発明の具体例にかかる半導体チップは、更に、少なくとも１つの第２コンタクトプラグの下方にシリサイド化された領域を含み、シリサイド化された領域は、少なくとも１つの第２コンタクトプラグと基板貫通バイアとに電気的に接続する。
本発明と従来技術を越えて得られる長所をまとめる目的で、本発明の所定の目的や長所を上で述べた。もちろん、本発明の特定の具体例に関して、そのような目的や長所の全てが達成されることを要しないことを理解すべきである。このように、例えば、ここで教示または示唆される他の目的や長所を達成することなしに、ここで教示される長所や長所のグループを達成しまたは最適化する方法で、本発明が具体化または実施できることを、当業者は認識するであろう。
従来から知られたように形成された通常のＣＭＯＳ層の例を示す。 従来技術の方法にかかるデバイスの上側から処理されたＴＳＶホールの例を示す。 ３Ｄ積層のためのバイアを作製する従来技術の方法を示す。第１の方法は、ＦＥＯＬ処理の前にバイアを形成し、第２の方法は、ＦＥＯＬ後であるがＢＥＯＬの処理前にバイアを形成し、第３の方法は、ＦＥＯＬおよびＢＥＯＬの処理後であるが、ウエハの積層前にバイアを形成し、第４の方法は、ＦＥＯＬおよびＢＥＯＬの処理後で、更にウエハの積層後にバイアを形成する。 従来技術の方法にかかるデバイスの裏側から処理されたＴＳＶホールの例を示す。 本発明の具体例にかかる、ＴＳＶをその上に載せる、予め形成された第２コンタクトプラグを有するデバイスの例を示す。 本発明の第２の具体例にかかる、ＴＳＶをその上に載せる、予め形成された第２コンタクトプラグを有し、第２コンタクトプラグは、プレメタル誘電体と下方の分離領域（例えばシャロートレンチ分離ＳＴＩ）を通って形成されたデバイスの例を示す。 本発明の第３の具体例にかかる、ＴＳＶをその上に載せる、予め形成された第２コンタクトプラグとシリサイドと注入とを有するデバイスの例を示す。 第２コンタクトプラグの上に載るバイアホールを有する、予め形成された第２コンタクトプラグを有するデバイスの異なる具体例を示す。 第２コンタクトプラグの上に載るバイアホールを有する、予め形成された第２コンタクトプラグを有するデバイスの異なる具体例を示す。 第２コンタクトプラグの上に載るバイアホールを有する、予め形成された第２コンタクトプラグを有するデバイスの異なる具体例を示す。 第２コンタクトプラグの上に載るバイアホールを有する、予め形成された第２コンタクトプラグを有するデバイスの異なる具体例を示す。 本発明の具体例にかかる予め形成された第２コンタクトプラグを有し、第２コンタクトプラグの上に載る充填されたバイアホールを有するデバイスを示す。 本発明の方法にかかるプロセスフローの概略を示す。
明確化のために、図面の寸法は誇張され、原寸どおりでは無い。
図面で言及された材料は、例示目的であり、如何なる方法においても本願発明を限定するものでは無い。
所定の具体例の詳細な説明
例えばＣＭＯＳの場合はトランジスタ等であるデバイスの能動部分は、フロントエンドオブライン（ＦＥＯＬ）部分１、またはデバイスのフロントエンドと呼ばれる。この部分のプロセスは、ＦＥＯＬプロセスと呼ばれる。
能動デバイスは、バックエンドオブライン（ＢＥＯＬ）３またはバックエンドと呼ばれる電気配線を用いて互いに接続される。この部分のプロセスは、ＢＥＯＬプロセスと呼ばれる。
ＦＥＯＬとＢＥＯＬとの間の接続は、第１コンタクトまたはバイア２により行われる。この場合、第１コンタクトとバイアは、ＢＥＯＬ３の一部として分類される。
基板５の表面は、チップ１１の能動デバイスが配置される側である。底面は、能動デバイスが配置される側と対向する側である。以下において、基板貫通バイア（ＴＳＶ）は、基板５の底面に至る（しばしば導電性材料で充填される）充填されたホールである。デバイスの表面では、それらは層や相互接続により覆われる。他の面では、バイアは、例えば他のデバイスと接続する。これは、本発明の具体例にかかるＴＳＶが、少なくともＢＥＯＬ３の一部を通り、全てのＦＥＯＬ１を通り、およびＢＥＯＬ３とＦＥＯＬ１の下方の少なくともウエハの残り、少なくとも基板５を通ることを意味する。
本発明の第１の形態では、基板貫通バイア（ＴＳＶ）７５を作製するために、方法８０（図８参照）が提供される。この方法は、フロントエンドオブラインプロセス８２の後に、ＦＥＯＬデバイス１を、１またはそれ以上の誘電体層を含むプレメタル誘電体１３で覆う工程と、ＢＥＯＬとＦＥＯＬデバイス１を接続する第１コンタクトプラグ２を形成する工程と、ＴＳＶが載せられる位置に、プレメタル誘電体１３を通って少なくとも１つの第２コンタクトプラグ５０を形成する工程とを含む。そのような第２コンタクトプラグ５０を形成する工程８５は、ＦＥＯＬ１とＢＥＯＬ３とを電気的に接続するために第１コンタクト２を形成する工程８４と同時に行っても良い。この後に、通常のＢＥＯＬプロセス、即ち図８のフローチャート中の工程８６が行われても良い。
上述の方法を行うプロセス工程は、この工程は標準的な半導体プロセス中のプロセス工程から異ならないため、当業者に知られている。異なっている唯一の部分は、プロセスそのものでは無いが、その背後にある考え方であり、ＴＳＶ７５が載せられる位置で、例えばアレイ状の第２コンタクトプラグ５０のような少なくとも１つの第２コンタクトプラグ５０を形成する工程８５である。
この後に、本発明の第１の形態では、少なくとも１つのＴＳＶが、図８のフローチャートの工程８７で形成される。本発明の具体例では、そのような基板貫通バイア（ＴＳＶ）がウエハの裏面から処理され、究極的には第２コンタクトプラグ５０の上で停止する。
本発明の具体例では、バイア７５はＰＭＤ１３、またはＩＭＤ層１５、またはバックエンドオブライン層を通らない。本発明の特別な具体例では、バイア７５はＦＥＯＬ−ＳＴＩを通らない。これは、第２コンタクトプラグ５０を戦略的に形成し、第２コンタクトプラグ５０の底面に達するまでウエハの裏面からバイアをエッチングして行われる。
このアプローチの長所は、ＰＭＤを通る、また可能であればＳＴＩ領域を通る、バイアホールのドリリング／エッチングが避けられるという事実である。これはエッチングされる層や異なる材料の数を減らし、ドリリング／エッチングプロセスを簡素化できる。これは、より多様なデバイスへのプロセスの適用を可能にし、例えばパッケージングハウスへのアウトソーシングにより適したプロセスを形成し、ここでは、実際の層の成分を知る必要は無く、基板の型のみを知れば良い。
プロセスのコストが従来技術の方法に比較して低減される。フロントエンドオブラインプロセスが終了した後に表面からウエハ貫通バイアがエッチングされる、最初から存在するプロセスフローでは、バイアエッチングプロセスは、エッチングが必要なそれぞれの材料に対する異なる工程に分ける必要がある。本発明の具体例にかかるアプローチでは、ホールの作製中に除去が必要な異なる材料の数を低減できる。
ＩＣプロセス中に作製された第２コンタクトプラグ５０の上のバイアストップとして、コンタクトプロセス中にこれが集積されるような追加のコンタクトプラグを処理するために追加のコストは発生しない。
他の長所は、本発明の具体例にかかるバイアエッチングが金属層またはパッドの上で、特に金属１レイア１６の上で停止しないことである。本発明の具体例では、ＴＳＶは第２コンタクトプラグ５０中で停止するため、それらは、（例えば金属１（metal one）１６の広い金属パッド中よりも）小さな金属領域の上で停止し、エッチングツールや更なるプロセス工程（例えば洗浄、堆積等）で使用される他の機器の金属汚染のリスクを低減できる。裏面からＴＳＶをエッチングする場合、従来技術と本発明の双方において、エッチングの不均一性またはウエハの不均一性（ウエハとウエハの間、およびウエハ内）を補償するために、オーバーエッチ（バイアを完全にエッチングするのに必要とされるより少し長いエッチング時間）が必要とされる。ウエハの所定の部分または所定のウエハで、下方の金属が例えばエッチングプラズマのようなエッチングケミストリーに相当な時間露出することを暗示する。従来の方法では、これはエッチングチャンバ中の金属汚染のレベルを増加する。本発明の具体例のように、コンタクト層の上に載ることにより、プラズマエッチング中に露出する金属の量が大きく低減される。また、更なるプロセス工程中に露出する金属の量も減少し、これにより更なるプロセス（例えば、洗浄ツール、堆積ツール等）で使用されるツール中での金属汚染のリスク／レベルを低減できる。エッチング中の汚染のリスクが少ないため、オーバーエッチングを容易に行うことができ、エッチング時間も厳格ではなくなる。このように、本発明の具体例にかかるプロセスは、例えば薄膜化工程後に、例えばＳｉのようなウエハの部分的な厚さのばらつきに対してより強い。
金属層（例えばＣｕ）に到達するまでのエッチングに起因する、従来の方法で現れる汚染の問題は、エッチングプロセスを変化させる。エッチングプロセスのこの変化は、広い金属ボンドパッドの代わりにコンタクトまでエッチングすることにより制限できる。
本発明の具体例にかかるコンタクトまでのエッチング工程は、ノッチングのリスクも低減する。ノッチングは、（バイアが金属にぶつかる）バイアの底で発生するアンダーカット効果であり、主に、バイアの底におけるプラズマの不均一による。
また、異なる金属は、異なる挙動をしても良い。金属レベルとしてしばしば使用されるＣｕの代わりに、例えばＷがコンタクトプラグ中でしばしば使用される。ＢＥＯＬプロセスで金属パッドのために使用される金属より、エッチングツールや、更なるプロセスための他のツールに対する汚染がより少なくなるように（例えば、エッチングツールやエッチング時間の安定性により影響が少なくなるように）、コンタクトの金属が選択される。
本発明の具体例にかかる作製は、以下のように行うことができる。
最初に、ＩＣのフロントエンドオブラインが処理される。これは本発明では重要ではないため、詳細には記載しない。これは、作製される集積回路に必要とされる多くの能動および／または受動デバイスの作製を含む。フロントエンドオブラインは、それぞれがデバイス上に層を置く、堆積、フォトリソグラフィ、拡散、イオン注入、エッチング、ストリッピング、化学機械平坦化の工程の幾つかまたは全てを含む複数のループを含み。本発明に関して重要なフロントエンドオブライン処理の一部のみが、コンタクトの作製である。
本発明の具体例にかかる、コンタクトレベルにおいて、ＦＥＯＬデバイス１をＢＥＯＬ３に接続するための第１型コンタクトが形成されるのみならず、ＴＳＶに接続するための追加の第２型コンタクトが形成され、これは、これ以降、第２コンタクトまたは第２コンタクトプラグと呼ばれる。これは、異なる具体例に対して、図５（ａ）、図５（ｂ）、および図５（ｃ）に示される。
作製されるＴＳＶに回路を接続するために、１またはそれ以上の第２コンタクトプラグ５０または第２コンタクトプラグ５０のアレイが、金属１パッド５５の下方に形成され、ここにはＴＳＶが載せられ、その金属１パッド５５はそれらの回路と接続される。第２コンタクトプラグ５０は、プレメタル誘電体１３を通って形成される。金属１パッド５５は、一の大きさがおおよそ１μｍから５００μｍの間であり、または２０μｍから１５０μｍの間であり、または３μｍから１５μｍの間であり、または３μｍから１０μｍの間である大きさであり、例えば５０μｍ×５０μｍである。第２コンタクトプラグ５０の直径は、１５ｎｍから１０００ｎｍの間であり、または２０ｎｍから５００ｎｍの間であり、または２５ｎｍから１５０ｎｍの間であり、または３０ｎｍから１００ｎｍの間である。第２コンタクトプラグ５０の間の距離は、おおよそ１５ｎｍから１０００ｎｍの間であり、または２０ｎｍから５００ｎｍの間であり、または２２ｎｍから１３０ｎｍの間であり、または３０ｎｍから１００ｎｍの間である。第２コンタクトプラグ５０の間のピッチは、３０ｎｍと２０００ｎｍの間であり、または４０ｎｍと１０００ｎｍの間であり、または４４ｎｍと２６０ｎｍの間であり、または４７ｎｍと２８０ｎｍの間であり、または５０ｎｍと３００ｎｍの間であり、または５５ｎｍと４００ｎｍの間であり、または６０ｎｍと２００ｎｍの間である。１つの金属パッド５５の下方で、ＴＳＶ７５と電気的に接続された第２コンタクトプラグ５０の大きさと数は、バイアを流れる電流を規定する。第２コンタクトプラグ５０がより大きく、第２コンタクトプラグ５０の数が多いほど、バイア７５を通って流れる電流が高くなる。第２コンタクトプラグ５０の最小数は、必要とされる電流と第２コンタクトプラグ５０の大きさに基づいて決められる。金属１パッド５５の下方の第２コンタクトプラグ５０の数は、１と１００００の間であり、または２と５００の間であり、または５と１００の間であり、または１０と６４の間であり、または５と５０００の間であり、または１０と１０００の間であり、または５０と５００の間であり、または１００と２００の間である。失敗した第２コンタクトプラグ５０を回避するために、第２コンタクトプラグ５０の数は、好適には１より多く、例えば２またはそれ以上であり、または４またはそれ以上である。第２コンタクトプラグ５０が広い金属ボンドパッド５５に接続される場合、第２コンタクトプラグ５０の数は、失敗した第２コンタクトプラグ５０の影響を制限し、高い電流の使用の可能な窓を残すために、多い方が好ましい。第２コンタクトプラグ５０は、ランダムな方法またはアレイ状に配置され、アレイは円形または四角形であり、アレイは規則的または不規則であり、第２コンタクトプラグ５０は互いに等距離または異なる距離で配置されても良い。特定の具体例では、アレイは複数の第２コンタクトプラグ５０を含み、第２コンタクトプラグ５０の数は導電率の理由により最適化されても良い。
本発明の具体例では、第２コンタクトプラグ５０は、ＳＴＩ領域１４まで延びる（図５（ａ））。この場合は、あまねく適用できる。それらのプラグ５０の深さは、第２コンタクトプラグ５０がＳＴＩ１４の上に載る場合、５０ｎｍと１０００ｎｍの間であり、７０ｎｍと７００ｎｍの間であり、１００ｎｍと５５０ｎｍの間である。
代わりの具体例では、第２コンタクトプラグ５０は、例えばＳＴＩ領域１４のような、プレメタル誘電体の下にある絶縁領域を通って、例えばＳｉ基板のような基板中に延びても良い（図５（ｂ））。例えばシリコンのような基板にまで至る第２コンタクトプラグは、一般には、第２コンタクトプラグ５０から例えばＳＴＩ１４のような絶縁領域までより、２０〜１０ｎｍ（例えばＳＴＩ領域のような絶縁領域の厚さ）深い。この具体例は、コンタクトホール６０の形成に関する問題はより少なくなるために（基板材料のみが存在する）、更に第２コンタクトプラグ５０の上に載るＴＳＶを形成するプロセスを最適化するが、第２コンタクトプラグを形成する場合に例えばＳＴＩのような絶縁性材料のエッチングは一般的なプロセスフローの一部でないため、不確定なＳｉ領域の上で行われる場合は困難で制御できないため、設備プロセスの変化を必要とする。
（図５（ｃ）に示すような）代わりの具体例では、第２コンタクトプラグ５０はシリサイド５６と基板５の中に形成された注入領域５７まで延びる。
本発明の幾つかの具体例では、第２コンタクトプラグ５０は基板５に接触し、一旦表側のプロセスが完了した場合、更なるプロセス無しに、即ち実際のＴＳＶプロセス無しに、チップ１１の機能を証明することは、挑戦であり、困難であり、または不可能である。なぜなら、ＴＳＶ７５を載せるための全てのパッド５５が、基板５に足らないからである。第２コンタクトプラグ５０は、Ｓｉ領域のような規定されない基板の上に配置された場合、標準ＥＤＡツールおよびファウンダリーツールキットによる設計ルール違反と考えられるため、設計レベルでさえも困難は起きる。
それらの問題は、本発明の具体例にかかる提案された方法により克服できる。提案された方法は、いずれのＣＭＯＳ技術にも適用可能であり、よりデバイスのテストが容易になる。ＩＣの設計中に、ＴＳＶ接続の位置は、逆バイアスダイオード５８として設計される。それらのダイオード５８は、ｐおよび／またはｎドープの領域５７とシリサイド化されたコンタクト５６を含む。それらは、一般には、例えばＷプラグコンタクトプロセスのようなコンタクトプロセスを用いて、例えば金属パッド５５のような金属バックエンド層に接続される。プロセスの後、ＩＣは標準の技術を用いて試験される。ＴＳＶ位置のダイオード５８は、回路のダイオードの小さなリーク電流を加えるのみで、存在するＥＳＤ保護構造と異なることは無い。
図６（ｃ）に示すように、ＴＳＶの裏面プロセス中に、例えばＳｉバイアホールのような基板バイアホール６０がウエハの裏面からエッチングされ、ＴＳＶの位置から、ｐまたはｎ領域５７を含むが、シリサイド化されたコンタクト５６は含まない、基板材料を除去する。それらの層５６は、更なるエッチングに抵抗し、バックエンド相互接続および分離層を保護する。（図７に示される）続くＴＳＶプロセスは、それらのシリサイド化されたコンタクト５６の電気コンタクトを堆積し、特に実際に３Ｄ−ＴＳＶコンタクト７５を完成させる。
幾つかの３Ｄ−ＴＳＶでは、コンタクトは、回路の特定の部分（例えば、上部の横並びのダイから下方の横並びのダイまでのＴＳＶ接続）や、基板ダイオードには接続されず、ＴＳＶ位置における犠牲ダイオード５８の存在は、ＴＳＶ領域への接続をテストするために用いられる。
特別な場合、本発明の具体例により形成された追加の第２コンタクトプラグ５０が、フロントエンドオブライン１への第１コンタクト２と共に、追加のプロセス工程を必要とせずに、形成されても良い。代わりに、追加の第２コンタクトプラグ５０は、別のプロセス工程で形成しても良い。
第２コンタクトプラグ５０を作製するためのホールの形成、例えばエッチングは、例えばリソグラフィに続くドライおよび／またはウエットエッチングのような、いずれかの好適な方法で行われても良い。第２コンタクトプラグ５０は、Ｗ、Ｃｕ、多結晶シリコン、Ａｌ、Ｎｉ、またはこの分野で使用される他の好適な材料から形成されても良く、即ち、形成されたホールはそのような導電性材料により充填される。
第２コンタクトプラグ５０を形成した後に、裏面から所望の厚さまで、ウエハの薄膜化が、グラインディング、ＣＭＰ、ウエットまたはドライエッチング、またはこの分野で使用される他の方法のような適当な技術を用いて（選択的に）行われる。基板５の所望の厚さは、５μｍから８００μｍの間であり、５μｍから５００μｍの間であり、１０μｍから５００μｍの間であり、１０μｍから３００μｍの間であり、１０μｍから２００μｍの間であり、１５μｍから２００μｍの間であり、２０μｍから１００μｍの間である。
続いて、第２コンタクトプラグ５０を形成した後に、図６（ａ）から図６（ｄ）に示すように、ウエハの裏側から、例えばエッチングによりＴＳＶホール６０が形成される。ＴＳＶホール６０の直径は、５００ｎｍと５００μｍの間であり、１μｍと１２０μｍの間であり、１μｍと１００μｍの間であり、１μｍと５μｍの間であり、１５μｍと１００μｍの間である。これは、例えばリソグラフィに続くドライおよびウエットエッチングのような、好適な方法により行われる。バイアフォトは、既に存在する第２コンタクトプラグ５０にアライメントさせる。これは、（１）ステッパーまたは１×アライナーを用いた表面と裏面のアライメント、（２）例えばＩＲアライメントのようなスルーウエハアライメントにより行われる。
図５（ａ）のような第２コンタクトプラグ５０の形成に対応する１つの履行スキームでは、バイアホール６０は、第２コンタクトプラグ５０の底面とアライメントし、例えばフロントエンドオブラインの上での表側のプロセス中に、つまりフロントエンドプロセスの終わりまたはＰＭＤ堆積の第１層で堆積した各ストップ層６１の上で止まることができる（図６（ａ））。これは、例えば、ＰＭＤ１３の下方または底のＳｉＣまたはＳｉＮ層でも良い。このそれぞれのストップ層６１の厚さは、１０ｎｍと１００ｎｍの間であり、または２０ｎｍと５０ｎｍの間であり、または２５ｎｍと３５ｎｍの間である。この場合、エッチングは、少なくとも２つの材料：基板５とＳＴＩ１４を取り扱わなければならず、このため少なくとも２つのエッチングケミストリーが必要となる。
他のスキームでは、図６（ｄ）に示すように、ホール６０はより深く、第２コンタクトプラグ５０は部分的にバイアホール６０中に突き出しても良い。ホールのドリリングは、例えばドライおよび／またはウエットエッチング、またはレーザードリリングを用いて行われる。エッチングは、（ウエハレベルで）ひとまとめのプロセスであり、レーザードリリングは（バイア毎の）繰り返しプロセスである。エッチングは多数のバイアを扱う場合にスループットの優位点を有する。この場合、ＰＭＤ１３の少なくとも一部を除去する必要がある。
図５（ｂ）のような第２コンタクトプラグ５０の形成に対応する他のスキームでは、バイアホール６０が、ＳＴＩ１４の上で停止する（図６（ｂ）参照）。この場合、バイアホール６０の作製は、基板材料５のみを考慮しなければならない。これは特に、外部（out-house）での処理に特に有用である。
図５（ｃ）のような第２コンタクトプラグ５０の形成に対応する他のスキームでは、バイアホール６０が、第２コンタクトプラグ５０の底面とアライメントし、ＦＥＯＬプロセス中に堆積されたシリサイド層５６の上で停止する（図６（ｃ）参照）。
シリサイド５６中での停止は、双方が技術的に従属し、追加のプロセス困難性を引き起こすＰＭＤ１３とＳＴＩ１４を通るエッチングを回避する。更に、エッチングプロセスの終点検出は、シリサイド層５６の上でより容易に行える。一方、もし、基板バイアのエッチング中に第２コンタクトプラグ５０が（意図的にまたは意図せずに）エッチングされ、１またはそれ以上の小さなコンタクトホールを形成した場合、続く、例えばＣｕ電気メッキのようなバリアシードの堆積やメタライゼーション中に、それらは再度埋めることができる。
バイアホール６０の形成後に、それらのバイアホール６０は、従来の材料７０で埋めることができ（図７参照）、本発明の具体例により形成された追加の第２コンタクトプラグ５０を介して、ＩＣとの電気的接続を形成する。充填のために使用される材料は、例えばＣｕ、Ｗ、Ａｌ、Ｔｉ、Ｃｏ、導電性ポリマー、またはこの分野で使用される他の材料でも良い。これらの材料は、電気メッキや、この分野で使用される他の方法により堆積できる。ＴＳＶホール６０を埋める材料７０や、第２コンタクトプラグ５０の材料は、ＴＳＶと第２コンタクトプラグ５０との間で良好な電気接続が実現できるように選択すべきである。
導電性材料７０の下方には、例えば分離ライナー７１、周りの材料への層の拡散を防止するバリア層、接着層、電気的接続を改良するための層のような、他の層を堆積させても良い。例えば、ＴｉとＴｉＮとの組み合わせがＷやＡｌ材料の場合に使用でき、ＴａとＴａＮの組み合わせがＣｕ材料７０の場合に使用できる。
バイアの充填は、異なるサブ工程を含んでも良い。最初に、分離層７１を堆積しても良い（例えば、酸化物、窒化物、ポリマー等）。一般的な例は、（ＰＥ−またはＳＡ−）ＣＶＤの酸化物または窒化物（例えば、２０ｎｍと２０００ｎｍの間）、又はスピンオン／スプレーイン／ＣＶＤポリマー（０．５μｍと１０μｍの間）である。これに続いて、拡散バリア（例えば、ＰＶＤ、ＡＬＤ等、Ｔｉ、ＴａＮ、ＴｉＮ、Ｗ、Ｒｕ等、一般には、膜厚は５ｎｍ〜２０ｎｍの範囲）または接着層、例えばＴｉやＴａとそれらの組み合わせを堆積させる。代わりに、拡散バリアを、絶縁材料またはライナーの下方に堆積させても良い。
充填のために、しばしばシード層（Ｃｕ等の場合）が堆積され（例えば名目上のフィールド膜厚が１００〜１０００ｎｍのＰＶＤ−Ｃｕ）、続いて、例えばＥＣＤ−Ｃｕ、Ｃｕペースト、半田、Ａｕ、又はＣＶＤ−Ｗ、Ｃｕ等を用いたメタライゼーションが行われる。メタライゼーションは、広いバイア（一般には直径＞２０μｍ）では等角であり、または完全に埋められる（一般には直径＜１０μｍ）。等角のメタライゼーションは、膜厚が１〜５μｍの範囲（ＥＣＤの場合）又は５００〜２０００ｎｍの範囲（ＣＶＤの場合）である。
ＴＳＶは、５００ｎｍと５００μｍの間の、１μｍと１２０μｍの間の、１μｍと１００μｍの間の、１μｍと５μｍの間の、または１５μｍと１００μｍの間の直径を有する。バイアの深さは、５μｍと５００μｍの間、１０μｍと３００μｍの間、１０μｍと２００μｍの間、１５μｍと２００μｍの間、２０μｍと１００μｍの間である。アスペクト比は、ＴＳＶの良好な充填が可能なように選択され、１と２０の間、１と１０の間、２と５の間である。
本発明の具体例にかかる方法のプロセスフローのまとめが図８に示される。工程８１で基板５が選択され、工程８２でＦＥＯＬプロセスが行われ、基板５の上にＦＥＯＬデバイスが形成される。この後に、工程８３でＢＥＯＬプロセスが行われる。このＢＥＯＬプロセスはＦＥＯＬ１と、ＢＥＯＬ３中の金属レベル、特に金属１との間の電気的接続を形成するために、第１コンタクト２を形成する工程を含む。本発明の具体例では、ＢＥＯＬプロセスは、また、後に、ＴＳＶ７５が載せられる、選択的には第２コンタクトプラグ５０のアレイである、少なくとも１つの第２コンタクトプラグを形成する工程８５を含む。この後に、例えば、ＦＥＯＬデバイス１を電気的に接続するために金属パッドに分けられた複数の金属層を形成する工程であって、金属層は誘電体１５の手段により互いに分離され、必要に応じて異なる金属層の間に電気的接続を形成するために、バイアが適当に誘電体層１５を通る工程のような従来から知られた工程８６で、通常のＢＥＯＬプロセスが行われる。第２コンタクトプラグ５０は、一端において、例えば金属１層１６のような、ＢＥＯＬプロセスの金属層の金属パッド５５と電気的に接続される。一旦、ＢＥＯＬプロセスが終われば、作製されたデバイスは、更に本発明の具体例にかかるプロセスを行うために外部（out-house）に輸送され、または更に内部（in-house）で扱われる。更なるプロセスは、第２コンタクトプラグ５０の上に載るＴＳＶ７５を形成する工程８７を含む。
実験例
Ｃ１３０技術のためのＴＳＶの例がここに示される。最初に、Ｃ１３０フロントエンドオブラインが形成される。
次に、プレメタル誘電体積層（ＰＭＤ）が堆積され、これは以下のプロセス工程を含む。
・５０ｎｍのＰＥＣＶＤ−ＳｉＣ６１の堆積、
・７００ｎｍの高密度プラズマ（ＨＤＰ）ホウ素ドープのフォスフォシリケイトガラス（Ｂ−ＰＳＧ）１３の堆積、
・５００ｎｍの膜厚までのＰＳＧ層の化学機械研磨（ＣＭＰ）、
・２０ｎｍのＰＥＣＶＤ窒化物の堆積。
次に、第１コンタクト２が、ＣＤまたは直径１５０ｎｍでプリントされる。基板貫通バイア（ＴＳＶ）７５を接続するために、少なくとも１つの第２コンタクトプラグ５０と、選択的に、１０μｍの直径領域中に、１またはそれ以上の第２コンタクトプラグ５０のアレイ（８００ｎｍのピッチを有する１３×１３の円形領域アレイ）が、ＴＳＶ７５と接続するために、金属ボンドパッド５５の位置にプリントされる。これらの第１コンタクト２と第２コンタクトプラグ５０は、１５ｎｍのＩＭＰ−Ｔｉと１０ｎｍのＭＯＣＶＤ−ＴｉＮで充填され、次に、３５０ｎｍＷが充填され、コンタクトの間のフィールド領域上の過剰のＷを除去するためにＷ−ＣＭＰが行われる。
次に、内部金属誘電体１（ＩＭＤ１）が５０ｎｍＰＥＣＶＤ−ＳｉＣと３００ｎｍＰＥＣＶＤ−ＳｉＯ２７７を用いて堆積される。
リソグラフィおよびエッチングが、１５０ｎｍの最小のＣＤを用いてシングルダマシン形式で行われる。ＴＳＶ７５と接続するための５０μｍ×５０μｍの金属ボンドパッド５５が、第２コンタクトプラグ５０の上にプリントされる。次に、ベースライン金属１のメタライゼーションプロセスが、Ｍ１トレンチを充填するために用いられる。これは、１０ｎｍＰＶＤ−ＴａＮ、１５ｎｍＰＶＤ−Ｔａ、１００ｎｍのＣｕシード、６００ｎｍのＣｕ電気メッキの堆積と、それに続くＭ１ラインの間のフィールド領域上の過剰の銅を除去するためのＣＭＰを含む。次に、以下の金属レベルと、異なる金属レベルを接続するバイアが形成される。
フロントエンドオブラインとバックエンドオブラインとを仕上げた後に、裏面においてウエハが５０μｍの厚さまで薄膜化される。これは、グラインディングとこれに続くエッチングで行われる。膜厚の均一性は２μｍより良い。
ＴＳＶ７５を形成するために、ウエハ１１の裏面でリソグラフィが行われる。ホールの直径は３５μｍである。使用されるレジストはＩＸ８４５であり、厚さは２．５μｍである。バイア６０はＳｉウエハを通ってエッチングされ、第２コンタクトプラグ５０の底で停止する。エッチングは、深い反応性イオンエッチング（ＤＲＩＥ：Deep Reactive Ion Etch）として知られる標準的なボッシュプロセス（Bosch processing）を用いて行われる。次に、レジストが剥離される。
最初に、５μｍポリマーの絶縁層７１がバイア６０中に堆積される。続いて、７０ｎｍＴｉの層が、ＰＶＤを用いて堆積され、続いて（シード層として働く）５００ｎｍのＣｕがＰＶＤで堆積される。レジスト層は堆積されパターニングされ、これによりバイア６０の位置に、レジスト層中にホールが形成される。続いて、５μｍの膜厚で等角にＣｕ７０がＣｕ領域上にメッキされ、またはボトムアップメッキとして知られる技術を用いてＣｕ７０でバイアホールが完全に埋められる。最後に、レジストが剥離され、残ったＴｉ／Ｃｕシード層が、Ｃｕメッキの無い位置で除去される。
前の説明は、本発明の所定の具体例を詳説する。しかしながら、以下に詳細な方法で本文に記載しても、本発明は多くの方法で実施できる。なお、本発明の所定の特徴や形態を記載する特定の用語の使用は、関連する本発明の特徴の特定の性質や形態を含むようにここで用語が再定義されることを意味すると取るべきではない。
上記詳細な説明は、様々な具体例に適用された本発明の新規な特徴を示し、記載し、そして指摘したが、示されたデバイスまたはプリセスの形態や細部において、様々な省略、代用、および変形が、本発明の精神から離れることなく、当業者により行えることが理解されるであろう。

Claims (14)

  1. 基板（５）、チップ（１１）の少なくとも１つのデバイスを含むＦＥＯＬ（１）、金属１層（１６）を含むＢＥＯＬ（３）、基板（５）とＢＥＯＬ（３）の金属１層（１６）との間のプレメタル誘電体（１３）、少なくとも１つのデバイス（１）への少なくとも１つの第１コンタクト（２）およびプレメタル誘電体（１３）を通り金属１層（１６）と電気的に接続する少なくとも１つの第２コンタクトプラグ（５０）を含む半導体チップ（１１）中に、基板貫通バイア（７５）を作製する方法であって、
    ＢＥＯＬ（３）の金属１層（１６）まで延びない、基板（５）を通るバイアホール（６０）を形成する工程と、
    導電性材料でバイアホール（６０）を埋め込み、これにより金属１層（１６）との電気的接続が、プレメタル誘電体（１３）中の少なくとも１つの第２コンタクトプラグ（５０）を介して実現される工程を含む方法。
  2. 更に、プレメタル誘電体（１３）の中に、少なくとも１つの第２コンタクトプラグ（５０）を形成する工程を含む請求項１に記載の方法。
  3. 少なくとも１つの第２コンタクトプラグ（５０）を形成する工程は、少なくとも１つのＦＥＯＬデバイス（１）に少なくとも１つの第１コンタクト（２）を形成する工程と同時に行われる請求項２に記載の方法。
  4. 少なくとも１つの第２コンタクトプラグ（５０）を形成する工程は、後にその上に基板貫通バイア（７５）が載せられる位置に、少なくとも１つの第２コンタクトプラグ（５０）を形成する工程を含む請求項２または３のいずれかに記載の方法。
  5. 更に、少なくとも１つの第２コンタクトプラグ（５０）の下方に、これと電気的に接続するように、基板（５）中にシリサイド化された領域（５６）を形成する工程を含む請求項２〜４のいずれかに記載の方法。
  6. 更に、シリサイド化された領域（５６）を含むダイオード（５８）を、シリサイド化された領域（５６）の位置に形成する工程を含む請求項５に記載の方法。
  7. 基板貫通バイアを作製する工程は、バイアホール（６０）を形成する工程と、他のチップ上にチップ（１１）を積層する前にバイアホールを充填する工程とを含む請求項１〜６のいずれかに記載の方法。
  8. 更に、バイアホール（６０）を形成する前に、基板（５）を薄膜化する工程を含む請求項１〜７のいずれかに記載の方法。
  9. 少なくとも１つのＦＥＯＬデバイス（１）を有する基板（５）、
    金属パッド（５５）を含むＢＥＯＬ（３）、
    少なくとも１つのＦＥＯＬデバイス（１）と接続する少なくとも１つの第１コンタクト（２）、および、
    金属パッド（５５）の下方にあり、それと電気的に接続する少なくとも１つの第２コンタクトプラグ（５０）、を含む半導体チップ（１１）であって、
    少なくとも１つの第２コンタクトプラグ（５０）が一端において金属パッド（５５）に接続し、他端でＦＥＯＬデバイス（１）の一部でない材料（５６）に接続する半導体チップ。
  10. 少なくとも第２コンタクトプラグ（５０）の他端がシリサイド化された領域（５６）に接続され、
    半導体チップは、更に、シリサイド化された領域（５６）の位置にダイオード（５８）を含む請求項９に記載の半導体チップ。
  11. 更に、少なくとも１つの第２コンタクトプラグ（５０）と電気的に接続された基板貫通バイア（７５）を含む請求項９に記載の半導体チップ。
  12. 半導体チップ（１１）が、更にＦＥＯＬ（１）とＢＥＯＬ（３）との間にプレメタル誘電体層（１３）を有し、
    基板貫通バイア（７５）は、プレメタル誘電体層（１３）を貫通しない請求項１１に記載の半導体チップ。
  13. 基板貫通バイア（７５）は、ＢＥＯＬ（３）の一部のみを通る請求項１１または１２に記載の半導体チップ。
  14. 更に、少なくとも１つの第２コンタクトプラグ（５０）の下方のシリサイド化された領域（５６）を含み、シリサイド化された領域（５６）は、少なくとも１つの第２コンタクトプラグ（５０）と基板貫通バイア（７５）とに電気的に接続する請求項１１〜１３のいずれかに記載の半導体チップ。
JP2011500158A 2008-03-19 2009-03-12 基板貫通バイアの作製方法 Pending JP2011515843A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US3799208P 2008-03-19 2008-03-19
US61/037,992 2008-03-19
PCT/EP2009/052922 WO2009115449A1 (en) 2008-03-19 2009-03-12 Method for fabricating through-substrate vias

Publications (1)

Publication Number Publication Date
JP2011515843A true JP2011515843A (ja) 2011-05-19

Family

ID=40785277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011500158A Pending JP2011515843A (ja) 2008-03-19 2009-03-12 基板貫通バイアの作製方法

Country Status (4)

Country Link
US (2) US8809188B2 (ja)
EP (2) EP2255386B1 (ja)
JP (1) JP2011515843A (ja)
WO (1) WO2009115449A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187225A (ja) * 2012-03-06 2013-09-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US9705009B2 (en) 2013-03-22 2017-07-11 Kabushiki Kaisha Toshiba Semiconductor device
KR102060625B1 (ko) * 2016-11-29 2019-12-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 범핑용 피막법

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8062975B2 (en) * 2009-04-16 2011-11-22 Freescale Semiconductor, Inc. Through substrate vias
US8264065B2 (en) * 2009-10-23 2012-09-11 Synopsys, Inc. ESD/antenna diodes for through-silicon vias
WO2011058712A1 (ja) * 2009-11-12 2011-05-19 パナソニック株式会社 半導体装置及び半導体装置の製造方法
IT1398204B1 (it) * 2010-02-16 2013-02-14 St Microelectronics Srl Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias).
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2395549B1 (en) 2010-06-10 2014-06-25 Imec Device for cooling integrated circuits
CN102050418B (zh) * 2010-09-30 2013-01-09 北京大学 一种三维集成结构及其生产方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
EP2528089B1 (en) * 2011-05-23 2014-03-05 Alchimer Method for forming a vertical electrical connection in a layered semiconductor structure
CN102610556A (zh) * 2012-01-18 2012-07-25 上海华力微电子有限公司 减小双层前金属介电质层开裂现象的方法
KR101934045B1 (ko) 2012-03-22 2019-01-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
ITTO20120294A1 (it) * 2012-04-03 2013-10-04 St Microelectronics Srl Sistema perfezionato di test elettrico di vie passanti nel silicio (tsv-through silicon vias) e relativo procedimento di fabbricazione
EP2648214B1 (en) * 2012-04-05 2019-06-12 ams AG Methods of producing a semiconductor device with a through-substrate via
US9257392B2 (en) * 2012-04-11 2016-02-09 Mediatek Inc. Semiconductor package with through silicon via interconnect
US8815752B2 (en) * 2012-11-28 2014-08-26 Micron Technology, Inc. Methods of forming features in semiconductor device structures
US9219032B2 (en) * 2012-07-09 2015-12-22 Qualcomm Incorporated Integrating through substrate vias from wafer backside layers of integrated circuits
US8859425B2 (en) 2012-10-15 2014-10-14 Micron Technology, Inc. Devices, systems, and methods related to forming through-substrate vias with sacrificial plugs
US9214433B2 (en) * 2013-05-21 2015-12-15 Xilinx, Inc. Charge damage protection on an interposer for a stacked die assembly
KR102110247B1 (ko) 2013-11-29 2020-05-13 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9887123B2 (en) * 2014-10-24 2018-02-06 Newport Fab, Llc Structure having isolated deep substrate vias with decreased pitch and increased aspect ratio and related method
US10079156B2 (en) * 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
CN116893283A (zh) 2015-02-26 2023-10-17 沙朗特有限责任公司 多集成尖端扫描探针显微镜
KR102012577B1 (ko) 2015-02-26 2019-08-20 살렌트, 엘엘씨 나노-전자-기계적-시스템 프로브들을 제작하기 위한 방법들 및 시스템들
US20160284626A1 (en) 2015-03-25 2016-09-29 Micron Technology, Inc. Semiconductor devices having conductive vias and methods of forming the same
US9941190B2 (en) 2015-04-03 2018-04-10 Micron Technology, Inc. Semiconductor device having through-silicon-via and methods of forming the same
KR102444823B1 (ko) 2015-08-13 2022-09-20 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9786592B2 (en) * 2015-10-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method of forming the same
US10147682B2 (en) * 2015-11-30 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for stacked logic performance improvement
KR102473664B1 (ko) 2016-01-19 2022-12-02 삼성전자주식회사 Tsv 구조체를 가진 다중 적층 소자
US10340177B2 (en) * 2016-02-19 2019-07-02 Globalfoundries Inc. Devices and methods of reducing damage during BEOL M1 integration
WO2017156245A1 (en) 2016-03-09 2017-09-14 Xallent, LLC Functional prober chip
US20190345360A1 (en) * 2016-12-04 2019-11-14 Technion Research & Development Foundation Limited Polyurea coating of surfaces for leak protection
US10530150B2 (en) * 2017-01-24 2020-01-07 International Business Machines Corporation Air gap metal tip electrostatic discharge protection
US9966318B1 (en) 2017-01-31 2018-05-08 Stmicroelectronics S.R.L. System for electrical testing of through silicon vias (TSVs)
CN107644837B (zh) * 2017-08-31 2019-01-01 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
CN107644836A (zh) * 2017-08-31 2018-01-30 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
CN107644840A (zh) * 2017-08-31 2018-01-30 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
US10607887B2 (en) 2017-08-31 2020-03-31 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
US10651087B2 (en) * 2017-08-31 2020-05-12 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
CN107644838B (zh) * 2017-08-31 2019-01-01 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
DE102018124695A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10535636B2 (en) 2017-11-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating passive devices in package structures
US11508619B2 (en) 2018-01-26 2022-11-22 Agency For Science, Technology And Research Electrical connection structure and method of forming the same
EP3591696B1 (en) 2018-07-02 2020-11-18 IMEC vzw A method for producing a through semiconductor via connection
CN111816605A (zh) * 2019-04-10 2020-10-23 联华电子股份有限公司 半导体元件及其制作方法
KR20210012084A (ko) * 2019-07-23 2021-02-03 삼성전자주식회사 반도체 장치
US11211362B2 (en) 2020-03-20 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D trench capacitor for integrated passive devices
KR20210120399A (ko) 2020-03-26 2021-10-07 삼성전자주식회사 관통 실리콘 비아를 포함하는 집적 회로 반도체 소자
US11495559B2 (en) * 2020-04-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
KR102674033B1 (ko) 2020-05-29 2024-06-13 삼성전자주식회사 반도체 장치
US11817305B2 (en) 2020-08-28 2023-11-14 Micron Technology, Inc. Front end of line interconnect structures and associated systems and methods
US20220068820A1 (en) * 2020-08-28 2022-03-03 Micron Technology, Inc. Front end of line interconnect structures and associated systems and methods
US11862569B2 (en) 2020-08-28 2024-01-02 Micron Technology, Inc. Front end of line interconnect structures and associated systems and methods
EP4210093A4 (en) * 2020-09-27 2023-11-15 Huawei Technologies Co., Ltd. METHOD FOR PREPARING A SILICON-THROUGH VIA STRUCTURE AND SILICON-THROUGH VIA STRUCTURE
TWI737523B (zh) 2020-10-26 2021-08-21 力晶積成電子製造股份有限公司 矽穿孔結構及其製作方法
CN114512469A (zh) * 2020-11-16 2022-05-17 长鑫存储技术有限公司 半导体结构及其制作方法
US20220230947A1 (en) * 2021-01-18 2022-07-21 Samsung Electronics Co., Ltd. Backside power distribution network semiconductor architecture using direct epitaxial layer connection and method of manufacturing the same
US20220384357A1 (en) * 2021-05-26 2022-12-01 Changxin Memory Technologies, Inc. Semiconductor structure and method for fabricating a semiconductor structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2005276877A (ja) * 2004-03-23 2005-10-06 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005294577A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 半導体装置およびその製造方法
JP2006294760A (ja) * 2005-04-07 2006-10-26 Sharp Corp 半導体装置の製造方法およびそれに用いる支持体
JP2007059769A (ja) * 2005-08-26 2007-03-08 Honda Motor Co Ltd 半導体装置の製造方法、半導体装置およびウエハ
JP2007073775A (ja) * 2005-09-07 2007-03-22 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
JP2007123857A (ja) * 2005-09-29 2007-05-17 Nec Electronics Corp 半導体装置およびその製造方法
WO2007084879A2 (en) * 2006-01-13 2007-07-26 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same
WO2007131867A1 (en) * 2006-05-16 2007-11-22 International Business Machines Corporation Dual wired integrated circuit chips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280553B1 (ko) * 1999-01-22 2001-01-15 김영환 반도체 장치 및 그 제조방법
JP2001223268A (ja) * 2000-02-07 2001-08-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7906363B2 (en) * 2004-08-20 2011-03-15 Zycube Co., Ltd. Method of fabricating semiconductor device having three-dimensional stacked structure
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
KR100714893B1 (ko) * 2005-12-29 2007-05-04 삼성전자주식회사 식각저지막을 갖는 반도체소자의 제조방법 및 관련된 소자
US7531407B2 (en) * 2006-07-18 2009-05-12 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
US20080090403A1 (en) * 2006-10-02 2008-04-17 Credence Systems Corporation Apparatus and method forming a contact to silicide and a contact to a contact
US7799678B2 (en) * 2008-01-30 2010-09-21 Freescale Semiconductor, Inc. Method for forming a through silicon via layout

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2005276877A (ja) * 2004-03-23 2005-10-06 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005294577A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 半導体装置およびその製造方法
JP2006294760A (ja) * 2005-04-07 2006-10-26 Sharp Corp 半導体装置の製造方法およびそれに用いる支持体
JP2007059769A (ja) * 2005-08-26 2007-03-08 Honda Motor Co Ltd 半導体装置の製造方法、半導体装置およびウエハ
JP2007073775A (ja) * 2005-09-07 2007-03-22 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
JP2007123857A (ja) * 2005-09-29 2007-05-17 Nec Electronics Corp 半導体装置およびその製造方法
WO2007084879A2 (en) * 2006-01-13 2007-07-26 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same
JP2009524220A (ja) * 2006-01-13 2009-06-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法
WO2007131867A1 (en) * 2006-05-16 2007-11-22 International Business Machines Corporation Dual wired integrated circuit chips
JP2009537975A (ja) * 2006-05-16 2009-10-29 インターナショナル・ビジネス・マシーンズ・コーポレーション デュアル配線型集積回路チップ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187225A (ja) * 2012-03-06 2013-09-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US9705009B2 (en) 2013-03-22 2017-07-11 Kabushiki Kaisha Toshiba Semiconductor device
KR102060625B1 (ko) * 2016-11-29 2019-12-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 범핑용 피막법

Also Published As

Publication number Publication date
US9646930B2 (en) 2017-05-09
US20110089572A1 (en) 2011-04-21
US20150035168A1 (en) 2015-02-05
EP2255386A1 (en) 2010-12-01
EP3032578B1 (en) 2021-01-13
EP2255386B1 (en) 2016-05-04
US8809188B2 (en) 2014-08-19
EP3032578A1 (en) 2016-06-15
WO2009115449A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
US9646930B2 (en) Semiconductor device having through-substrate vias
TWI681476B (zh) 具有無矽基底插板的封裝及其形成方法
US9793192B2 (en) Formation of through via before contact processing
TWI702659B (zh) 傳導阻障直接混合型接合
TWI553824B (zh) 具有再分配線的堆疊式積體電路以及其形成方法
US10361234B2 (en) 3DIC interconnect apparatus and method
US8896127B2 (en) Via structure and via etching process of forming the same
CN101740484B (zh) 形成穿透硅通孔的方法
US6897125B2 (en) Methods of forming backside connections on a wafer stack
CN109285825B (zh) 芯片堆叠结构及管芯堆叠结构的制造方法
CN102867777B (zh) 在半导体衬底中形成接地硅通孔
TW201023299A (en) Method of forming stacked dies
CN102468284A (zh) 堆叠的半导体器件及其制造方法
CN113284841A (zh) 形成三维半导体结构的方法
Beyne Through-silicon via technology for 3D IC
TW202406018A (zh) 具有高深寬比tsv的電連接結構及其製造方法
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
KR100548578B1 (ko) 시스템 인 패키지의 비아패턴 형성방법
KR20230035173A (ko) 반도체 칩, 반도체 패키지 및 제조 방법
CN113257764A (zh) 高速互连的改进贯通硅过孔

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130904

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140414

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140627