JP2007123857A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007123857A JP2007123857A JP2006261283A JP2006261283A JP2007123857A JP 2007123857 A JP2007123857 A JP 2007123857A JP 2006261283 A JP2006261283 A JP 2006261283A JP 2006261283 A JP2006261283 A JP 2006261283A JP 2007123857 A JP2007123857 A JP 2007123857A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- electrode
- insulating film
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13562—On the entire exposed surface of the core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置100は、シリコン基板101、シリコン基板101を貫通する貫通電極129、および貫通電極129の側面外周に設けられるとともにシリコン基板101を貫通する第一絶縁リング130を有する。また、半導体装置100は、シリコン基板101の少なくとも素子形成面の裏面の近傍に設けられるともに貫通電極129に接して設けられ、シリコン基板101の面内方向に貫通電極129の内部に向かって張り出した張出部146を備える。
【選択図】図1
Description
半導体基板と、
前記半導体基板を貫通する貫通電極と、
前記貫通電極の側面外周に設けられるとともに、前記半導体基板を貫通する環筒状絶縁膜と、
前記半導体基板の少なくとも素子形成面の裏面の近傍に設けられるともに前記貫通電極に接して設けられ、前記半導体基板の面内方向に前記貫通電極の内部に向かって張り出した張出部と、
を含む半導体装置が提供される。
半導体基板の素子形成面の側から前記半導体基板を選択的に除去して環筒状凹部を形成し、前記環筒状凹部の内部に絶縁膜を埋設し、前記環筒状凹部の外部に形成された前記絶縁膜を除去して環筒状絶縁膜を形成する工程と、
前記素子形成面に所定の半導体素子を形成する工程と、
半導体素子を形成する前記工程の後、前記半導体基板を前記素子形成面の裏面から薄化する工程と、
半導体基板を薄化する前記工程の後、前記裏面に裏面絶縁膜を設け、該裏面絶縁膜の所定の領域を選択的に除去して開口部を設ける工程と、
前記裏面の側から、前記開口部をマスクとして、前記環筒状絶縁膜の内側に残存する前記半導体基板の所定の領域を選択的に除去し、前記開口部よりも拡径した領域を含み前記半導体基板を貫通する孔を形成するとともに、前記裏面絶縁膜の一部を前記半導体基板の面内方向に張り出した張出部とする工程と、
前記孔を埋め込むように導電膜を成長させて、前記半導体基板を貫通するとともに前記張出部に接する貫通電極を形成する工程と、
を含む半導体装置の製造方法が提供される。
図1は、本実施形態の半導体装置の構成を示す断面図である。
図1に示した半導体装置100は、半導体基板(シリコン基板101)と、シリコン基板101を貫通する貫通電極129と、貫通電極129の側面外周に設けられるとともに、シリコン基板101を貫通する環筒状絶縁膜(第一絶縁リング130)と、シリコン基板101の少なくとも素子形成面の裏面の近傍に設けられるともに貫通電極129に接して設けられ、シリコン基板101の面内方向に貫通電極129の内部に向かって張り出した張出部146と、を含む。また、半導体装置100は、シリコン基板101の裏面に接して設けられた裏面絶縁膜139をさらに含む。
張出部146は、素子形成面の裏面側において、貫通電極129を取り囲むように設けられた環状の部分である。張出部146は、シリコン基板残存部127および裏面絶縁膜139の一部により構成される。張出部146は、テーパ面145およびテーパ面128を有し、半導体装置100の裏面からシリコン基板101内部に向かって拡径した形状である。
裏面絶縁膜139は、張出部146の少なくとも一部を構成している。つまり、張出部146の一部が絶縁材料により構成されている。裏面絶縁膜139は、第一絶縁リング130の内側面から貫通電極129の内側に張り出すように設けられており、この部分が張出部146を構成している。また、裏面絶縁膜139は、貫通電極129の直径よりも小さい径の開口部を有し、開口部の側面がテーパ面145となっている。
半導体装置100において、シリコン基板101の所定の領域が除去されて、当該所定の領域に第一絶縁リング130および貫通電極129が設けられているとともに、第一絶縁リング130の形成領域と貫通電極129の形成領域との間に、シリコン基板101が残存した領域が設けられている。半導体装置100は、シリコン基板101が残存した領域として、具体的にはシリコン基板残存部127とシリコン基板残存部147とを有する。つまり、シリコン基板残存部127は、シリコン基板101と同種の材料からなる。
半導体装置100において、シリコン基板残存部127の形成領域およびシリコン基板残存部147の形成領域を除く領域において、貫通電極129の側面と第一絶縁リング130の内側面とが接している。
シリコン基板残存部127は、シリコン基板101の裏面側から素子形成面側に向かって内径が拡径した円環状の領域であり、テーパ面128を有する。張出部146の少なくとも一部が、シリコン基板101が残存した領域であるシリコン基板残存部127により構成されている。
シリコン基板残存部147は、素子形成面から裏面側に向かって内径が拡径した形状を有し、テーパ面148を有する。シリコン基板残存部147は、シリコン基板101の裏面側に設けられた張出部146とは別の張出部となっている。
シリコン基板101の素子形成面の近傍において、貫通電極129が、素子形成面に向かって狭径している。また、シリコン基板101の裏面の近傍において、貫通電極129が素子形成面に向かって拡径している。
第一絶縁リング130は、同心円状に積層された複数の絶縁膜(SiN膜131、SiO2膜133およびSiN膜135)を含む。絶縁膜の最もシンプルな構成は、SiO2膜133による二層構造であるが、さらにSiNやSiCNなどの金属拡散を防止するバリア膜が含まれると、金属汚染によるデバイス性能劣化を防ぐことができ、なおよい。
また、第一絶縁リング130は、少なくともリングの内側(貫通電極129側)および外側(シリコン基板101側)に絶縁膜が配置されていればよく、たとえば第八の実施形態に例示するように、内部に一部導電膜が含まれていてもよい。
基板面内方向における第一絶縁リング130全体の膜厚は、たとえば2〜5μm程度とする。こうすることにより、第一絶縁リング130形成時の埋め込み特性をさらに向上させることができる。
また、半導体装置100において、シリコン基板101の素子形成面に、SiN膜103、層間絶縁膜105および層間絶縁膜137がこの順に設けられている。貫通電極129は、層間絶縁膜105およびSiN膜103を貫通する複数の貫通電極接続プラグ117と接続する。
素子形成面の裏面において、貫通電極129に接して裏面バンプ142が設けられている。裏面バンプ142は、第一絶縁リング130の外側面よりも内側つまり貫通電極129の側に収まるように構成されている。
配線115および配線119は同一水準に位置し、図1においては、ともに第一配線である。配線115および配線119は、層間絶縁膜137中に埋設されている。
シリコン基板101の素子形成面の側からシリコン基板101を選択的に除去して環筒状凹部を形成し、環筒状凹部の内部に絶縁膜を埋設し、環筒状凹部の外部に形成された絶縁膜を除去して第一絶縁リング130を形成する工程、
素子形成面に所定の半導体素子を形成する工程、
半導体素子を形成する工程の後、シリコン基板101を裏面から薄化する工程、
シリコン基板101を薄化する工程の後、裏面に裏面絶縁膜139を設け、裏面絶縁膜139の所定の領域を選択的に除去して開口部187(図13(a))を設ける工程、
裏面の側から、裏面絶縁膜139をマスクとして、開口部187から第一絶縁リング130の内側に残存するシリコン基板101の所定の領域を選択的に除去し、開口部187よりも拡径した領域を含みシリコン基板101を貫通する孔(図13(b)の貫通孔193)を形成するとともに、裏面絶縁膜139の一部をシリコン基板101の面内方向に張り出した張出部146とする工程、および
貫通孔193を埋め込むように金属膜等の導電膜を成長させて、シリコン基板101を貫通するとともに張出部146に接する貫通電極129を形成する工程。
シリコン基板101を裏面から薄化する上記工程により、環筒状絶縁膜の裏面を露出させる。
貫通孔193を形成するとともに裏面絶縁膜139の一部を張出部とする上記工程では、シリコン基板101の裏面の近傍において、第一絶縁リング130の内側にシリコン基板101を残存させる。
裏面絶縁膜139としては、たとえば感光性樹脂膜(図13(a)の感光性エポキシ樹脂膜185)を形成する。
貫通電極129を形成する工程は、素子形成面の側から無電解めっきにより貫通孔193の内部に金属膜(図15(a)のCu膜195)を成長させる工程を含む。
また、貫通電極129を形成する工程は、貫通孔193の内部から外部にわたってCu膜195を成長させた後、貫通孔193の外部に形成されたCu膜195を除去して平坦化する工程を含み、貫通電極129を形成する工程の後、裏面におけるCu膜195の露出面から、無電解めっきにより別の金属膜(Ni膜141、Au膜143)を成長させて、裏面バンプ142を形成する工程をさらに含む。
まず、図13(a)に示したように、シリコン基板101の裏面に、SiN膜183および感光性エポキシ樹脂膜185をこの順に形成する。SiN膜183および感光性エポキシ樹脂膜185の積層膜が、図1における裏面絶縁膜139に対応する。第一絶縁リング130の内側の領域の一部において、SiN膜183および感光性エポキシ樹脂膜185を選択的に除去して開口部187を設けるとともに、これらの絶縁膜にテーパ面145を形成する。感光性エポキシ樹脂膜185を用いることにより、成膜時の焼成温度を充分に低い温度とすることができるため、素子形成後の成膜に好適である。また、焼成温度が比較的低い膜として、感光性エポキシ樹脂膜185に代えて、BT(ビスマレイミド−トリアジン)レジン膜等を用いてもよい。
半導体装置100においては、シリコン基板101の裏面の近傍に貫通電極129に接する張出部146が設けられている。また、半導体装置100は、貫通電極129をシリコン基板101の裏面側から形成可能な構成となっている。このため、半導体装置100は装置の信頼性に優れるとともに、貫通電極129に応力が付与された際にも、張出部146が貫通電極129を係止するため、裏面側から貫通電極129が抜け落ちない構成となっている。
図2は、本実施形態の半導体装置の構成を示す断面図である。図2に示した半導体装置の基本構成は図1に示した半導体装置100と同様であるが、シリコン基板残存部147が設けられておらず、シリコン基板101の素子形成面近傍において、第一絶縁リング130の内側のシリコン基板101がすべて除去されて、除去された領域にCu膜が埋設されている点が異なる。つまり、図2においては、第一絶縁リング130の内側の領域において、シリコン基板101の裏面近傍に選択的にシリコン基板101の残存領域が設けられている。
図3は、本実施形態の半導体装置の構成を示す断面図である。図3に示した半導体装置の基本構成は図1に示した半導体装置100と同様であるが、第一絶縁リング130の内側面全面を取り囲み被覆するシリコン基板残存部149が設けられている点が異なる。シリコン基板残存部149は、シリコン基板101の素子形成面近傍において、素子形成面からシリコン基板101内部に向かって内径が拡径するとともに、裏面近傍において、裏面からシリコン基板101内部に向かって内径が拡径した形状を有する環状の領域である。
図4は、本実施形態の半導体装置の構成を示す断面図である。図4に示した半導体装置の基本構成は図1に示した半導体装置100と同様であるが、第一絶縁リング130の内側の領域全体において、シリコン基板101が除去されて、貫通電極129の形成領域となっている点が異なる。
図5は、本実施形態の半導体装置の構成を示す断面図である。図5に示した半導体装置の基本構成は図4に示した半導体装置と同様であるが、裏面絶縁膜139の端部がテーパ面ではなく、シリコン基板101の法線方向に平行な面となっている点が異なる。また、図5においては、第一絶縁リング130の内側に、円筒形のシリコン基板残存部169が設けられている。そして、貫通電極129、シリコン基板残存部169および第一絶縁リング130が同心円状にこの順に配置されている。
以上の実施形態においては、貫通電極129がCu膜からなる構成を例に説明したが、貫通電極129が複数の金属膜の積層体であってもよい。図6は、本実施形態の半導体装置の構成を示す断面図である。図6に示した半導体装置の基本構成は図3に示した半導体装置と同様であるが、貫通電極129が、素子形成面側からNi膜175およびCu膜177が積層されてなる点が異なる。
以上の実施形態においては、貫通電極129の側面外周に一つの絶縁リングが設けられた構成を例に説明したが、複数の絶縁リングが設けられていてもよい。また、同心円状に設けられた複数の環筒状絶縁膜を有し、複数の環筒状絶縁膜が、半導体基板と同種の材料により離隔されていてもよい。
以上の実施形態においては、第一絶縁リング130が少なくともSiN膜131、SiO2膜133およびSiN膜135の三層から構成される場合を例示したが、第一絶縁リング130中の絶縁膜の積層数に特に制限はなく、所定の材料を所定の数組み合わせて用いることができる。本実施形態では、第一絶縁リング130の他の構成例を示す。
図24に示した装置の基本構成は図17に示した半導体装置と同様であるが、第二絶縁リング150を有さず、SiN膜241を有する点が異なる。
図28は、図26に示した貫通電極が、LSIの配線に直接接続されている例である。
図28において、貫通電極は裏面からSi基板を突き抜けて形成され、LSIの下層配線に接続されている。この貫通電極はNi無電解めっきにて形成され、最後にAuめっきを施し、裏面バンプと一体に形成される。
貫通電極に接続されるM1配線を複数の配線にした場合、配線間の絶縁膜がエッチング時に抜けてしまう可能性があるが、その領域をM2配線とリングViaで取り囲むことによって、金属汚染を防止している。M1のリング配線の直上に、M2リング配線とリングViaを形成しておくと、なおよい。
101 シリコン基板
103 SiN膜
105 層間絶縁膜
107 拡散層
109 素子分離領域
111 ゲート電極
113 トランジスタ接続プラグ
115 配線
117 貫通電極接続プラグ
119 配線
121 接続プラグ
123 電極パッド
125 バンプ
127 シリコン基板残存部
128 テーパ面
129 貫通電極
130 第一絶縁リング
131 SiN膜
132 シリコン熱酸化膜
133 SiO2膜
134 シリコン熱酸化膜
135 SiN膜
137 層間絶縁膜
139 裏面絶縁膜
141 Ni膜
142 裏面バンプ
143 Au膜
145 テーパ面
146 張出部
147 シリコン基板残存部
148 テーパ面
149 シリコン基板残存部
150 第二絶縁リング
151 SiN膜
153 SiO2膜
155 SiN膜
157 SiN膜
159 シリコン基板残存領域
161 SiN膜
163 層間絶縁膜
165 SiO2膜
167 SiO2膜
169 シリコン基板残存部
175 Ni膜
177 Cu膜
179 粘着剤層
181 支持体
183 SiN膜
185 感光性エポキシ樹脂膜
187 開口部
189 Cu/Tiシード
191 感光性レジスト膜
193 貫通孔
195 Cu膜
201 SiO2/SiN/SiO2膜
203 多結晶シリコン膜
205 SiO2/SiN/SiO2膜
207 SiO2/SiN/SiO2膜
209 多結晶シリコン膜
211 SiO2/SiN/SiO2膜
213 SiO2/SiN/SiO2膜
215 SiO2膜
217 SiO2膜
219 SiO2膜
221 SiO2膜
223 Cu/Ti/Alバンプ
225 多結晶シリコン膜
227 SiO2膜
229 シリコン基板残存部
231 SiO2膜
233 SiO2膜
235 Cu/Tiバンプ
241 SiN膜
243 シールリング
247 リング状配線
Claims (18)
- 半導体基板と、
前記半導体基板を貫通する貫通電極と、
前記貫通電極の側面外周に設けられるとともに、前記半導体基板を貫通する環筒状絶縁膜と、
前記半導体基板の少なくとも素子形成面の裏面の近傍に設けられるともに前記貫通電極に接して設けられ、前記半導体基板の面内方向に前記貫通電極の内部に向かって張り出した張出部と、
を含む半導体装置。 - 請求項1に記載の半導体装置において、前記張出部の少なくとも一部が、絶縁材料により構成された半導体装置。
- 請求項2に記載の半導体装置において、前記裏面に接して設けられた裏面絶縁膜をさらに含み、前記裏面絶縁膜が前記張出部の少なくとも一部を構成している半導体装置。
- 請求項1乃至3いずれかに記載の半導体装置において、前記半導体基板の所定の領域が除去されて、前記所定の領域に前記環筒状絶縁膜および前記貫通電極が設けられているとともに、前記環筒状絶縁膜の形成領域と前記貫通電極の形成領域との間に、前記半導体基板が残存した領域が設けられている半導体装置。
- 請求項4に記載の半導体装置において、前記張出部の少なくとも一部が、前記半導体基板が残存した領域により構成された半導体装置。
- 請求項5に記載の半導体装置において、前記半導体基板が残存した領域が、前記環筒状絶縁膜の内側面全体を取り囲むように設けられた半導体装置。
- 請求項1乃至6いずれかに記載の半導体装置において、前記環筒状絶縁膜が、同心円状に積層された複数の絶縁膜を含む半導体装置。
- 請求項1乃至7いずれかに記載の半導体装置において、前記素子形成面の近傍において、前記貫通電極が、前記素子形成面に向かって狭径している半導体装置。
- 請求項1乃至8いずれかに記載の半導体装置において、前記裏面の近傍において、前記貫通電極が前記素子形成面に向かって拡径している半導体装置。
- 請求項1乃至9いずれかに記載の半導体装置において、
前記環筒状絶縁膜の内側に複数の前記貫通電極が設けられている半導体装置。 - 請求項1に記載の半導体装置において、
前記貫通電極の側面外周に設けられ、前記半導体基板を貫通するとともに、少なくとも一層の金属の拡散を防止するバリア膜を含む前記環筒状絶縁膜を含む半導体装置。 - 請求項11に記載の半導体装置において、
前記半導体基板の所定の領域が除去されて、前記所定の領域に前記環筒状絶縁膜および前記貫通電極が設けられているとともに、前記環筒状絶縁膜の形成領域と前記貫通電極の形成領域との間に、前記半導体基板が残存した領域が設けられており、
前記貫通電極、前記環筒状絶縁膜、および半導体基板が残存した前記領域の素子形成面側が、金属の拡散を防止するバリア膜により覆われている、半導体装置。 - 請求項11に記載の半導体装置において、
前記半導体基板の素子形成面に、半導体素子と、前記半導体素子に接続された導電性のコンタクトプラグと、が設けられ、
前記環筒状絶縁膜の素子形成面側の上部において、前記コンタクトプラグと同一水準にリング状のコンタクト配線が設けられた半導体装置。 - 請求項13に記載の半導体装置において、
前記コンタクトプラグの上部および前記リング状のコンタクト配線の上部に接して、金属の拡散を防止するバリア膜が設けられた、半導体装置。 - 請求項13に記載の半導体装置において、
前記リング状のコンタクト配線の上部に接してさらにリング状の金属配線が設けられた半導体装置。 - 請求項15に記載の半導体装置において、
前記リング状の金属配線の上部に接して金属の拡散を防止するバリア膜が設けられた半導体装置。 - 半導体基板の素子形成面の側から前記半導体基板を選択的に除去して環筒状凹部を形成し、前記環筒状凹部の内部に絶縁膜を埋設し、前記環筒状凹部の外部に形成された前記絶縁膜を除去して環筒状絶縁膜を形成する工程と、
前記素子形成面に所定の半導体素子を形成する工程と、
半導体素子を形成する前記工程の後、前記半導体基板を前記素子形成面の裏面から薄化する工程と、
半導体基板を薄化する前記工程の後、前記裏面に裏面絶縁膜を設け、該裏面絶縁膜の所定の領域を選択的に除去して開口部を設ける工程と、
前記裏面の側から、前記開口部をマスクとして、前記環筒状絶縁膜の内側に残存する前記半導体基板の所定の領域を選択的に除去し、前記開口部よりも拡径した領域を含み前記半導体基板を貫通する孔を形成するとともに、前記裏面絶縁膜の一部を前記半導体基板の面内方向に張り出した張出部とする工程と、
前記孔を埋め込むように導電膜を成長させて、前記半導体基板を貫通するとともに前記張出部に接する貫通電極を形成する工程と、
を含む半導体装置の製造方法。 - 請求項17に記載の半導体装置の製造方法において、孔を形成するとともに裏面絶縁膜の一部を張出部とする前記工程において、前記裏面の近傍において前記環筒状絶縁膜の内側に前記半導体基板を残存させる半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006261283A JP5021992B2 (ja) | 2005-09-29 | 2006-09-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005284248 | 2005-09-29 | ||
JP2005284248 | 2005-09-29 | ||
JP2006261283A JP5021992B2 (ja) | 2005-09-29 | 2006-09-26 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123857A true JP2007123857A (ja) | 2007-05-17 |
JP5021992B2 JP5021992B2 (ja) | 2012-09-12 |
Family
ID=38147301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006261283A Expired - Fee Related JP5021992B2 (ja) | 2005-09-29 | 2006-09-26 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5021992B2 (ja) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111061A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | 半導体装置およびその製造方法 |
JP2009181981A (ja) * | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2009246189A (ja) * | 2008-03-31 | 2009-10-22 | Citizen Finetech Miyota Co Ltd | 半導体基板の製造方法、半導体基板、及び半導体基板を用いた圧電デバイス |
WO2010013286A1 (ja) * | 2008-07-28 | 2010-02-04 | 株式会社アドバンテスト | 半導体装置および製造方法 |
JP2010161367A (ja) * | 2009-01-07 | 2010-07-22 | Taiwan Semiconductor Manufacturing Co Ltd | ダイ、スタック構造、及びシステム |
WO2011001520A1 (ja) * | 2009-07-01 | 2011-01-06 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2011086773A (ja) * | 2009-10-15 | 2011-04-28 | Seiko Epson Corp | 半導体装置及び回路基板並びに電子機器 |
JP2011086850A (ja) * | 2009-10-19 | 2011-04-28 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 |
JP2011100963A (ja) * | 2009-10-09 | 2011-05-19 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2011515843A (ja) * | 2008-03-19 | 2011-05-19 | アイメック | 基板貫通バイアの作製方法 |
JP2011129918A (ja) * | 2009-12-15 | 2011-06-30 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 |
JP2011249718A (ja) * | 2010-05-31 | 2011-12-08 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2012009847A (ja) * | 2010-06-28 | 2012-01-12 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
JP2012222141A (ja) * | 2011-04-08 | 2012-11-12 | Elpida Memory Inc | 半導体チップ |
JP2013004558A (ja) * | 2011-06-13 | 2013-01-07 | Seiko Epson Corp | 配線基板、赤外線センサー及び貫通電極形成方法 |
US20130026599A1 (en) * | 2011-07-27 | 2013-01-31 | Elpida Memory, Inc. | Semiconductor device |
US8415750B2 (en) | 2009-07-28 | 2013-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
JP2013115340A (ja) * | 2011-11-30 | 2013-06-10 | Napura:Kk | 縦導体充填構造 |
JP2013118271A (ja) * | 2011-12-02 | 2013-06-13 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US8709915B2 (en) | 2011-07-27 | 2014-04-29 | Takeo Tsukamoto | Method of manufacturing semiconductor device |
JP2014120504A (ja) * | 2012-12-13 | 2014-06-30 | Renesas Electronics Corp | 半導体装置 |
EP2533280A3 (en) * | 2011-06-08 | 2017-08-23 | PS4 Luxco S.a.r.l. | Semiconductor device |
WO2017183170A1 (ja) * | 2016-04-22 | 2017-10-26 | オリンパス株式会社 | 半導体デバイス、撮像モジュールおよび内視鏡装置 |
WO2018003288A1 (ja) * | 2016-06-28 | 2018-01-04 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000246474A (ja) * | 1999-02-25 | 2000-09-12 | Seiko Epson Corp | レーザ光による加工方法 |
JP2003151978A (ja) * | 2001-10-18 | 2003-05-23 | Hewlett Packard Co <Hp> | ウェーハの諸部分を電気的に分離するためのシステム |
JP2005038942A (ja) * | 2003-07-16 | 2005-02-10 | Fujikura Ltd | 貫通電極付き基板、その製造方法及び電子デバイス |
JP2005183548A (ja) * | 2003-12-17 | 2005-07-07 | Fujikura Ltd | 基板及びその製造方法 |
-
2006
- 2006-09-26 JP JP2006261283A patent/JP5021992B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000246474A (ja) * | 1999-02-25 | 2000-09-12 | Seiko Epson Corp | レーザ光による加工方法 |
JP2003151978A (ja) * | 2001-10-18 | 2003-05-23 | Hewlett Packard Co <Hp> | ウェーハの諸部分を電気的に分離するためのシステム |
JP2005038942A (ja) * | 2003-07-16 | 2005-02-10 | Fujikura Ltd | 貫通電極付き基板、その製造方法及び電子デバイス |
JP2005183548A (ja) * | 2003-12-17 | 2005-07-07 | Fujikura Ltd | 基板及びその製造方法 |
Cited By (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111061A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | 半導体装置およびその製造方法 |
JP2009181981A (ja) * | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2011515843A (ja) * | 2008-03-19 | 2011-05-19 | アイメック | 基板貫通バイアの作製方法 |
JP2009246189A (ja) * | 2008-03-31 | 2009-10-22 | Citizen Finetech Miyota Co Ltd | 半導体基板の製造方法、半導体基板、及び半導体基板を用いた圧電デバイス |
WO2010013286A1 (ja) * | 2008-07-28 | 2010-02-04 | 株式会社アドバンテスト | 半導体装置および製造方法 |
JP5351164B2 (ja) * | 2008-07-28 | 2013-11-27 | 株式会社アドバンテスト | 半導体装置、プローブウエハおよび製造方法 |
JP2010161367A (ja) * | 2009-01-07 | 2010-07-22 | Taiwan Semiconductor Manufacturing Co Ltd | ダイ、スタック構造、及びシステム |
US8749027B2 (en) | 2009-01-07 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust TSV structure |
WO2011001520A1 (ja) * | 2009-07-01 | 2011-01-06 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US8749028B2 (en) | 2009-07-01 | 2014-06-10 | Hitachi, Ltd. | Semiconductor device with silicon through electrode and moisture barrier |
JP5451762B2 (ja) * | 2009-07-01 | 2014-03-26 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US8415750B2 (en) | 2009-07-28 | 2013-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
US8779560B2 (en) | 2009-10-09 | 2014-07-15 | Ps4 Luxco S.A.R.L. | Semiconductor device and manufacturing method thereof |
JP2011100963A (ja) * | 2009-10-09 | 2011-05-19 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2011086773A (ja) * | 2009-10-15 | 2011-04-28 | Seiko Epson Corp | 半導体装置及び回路基板並びに電子機器 |
JP2011086850A (ja) * | 2009-10-19 | 2011-04-28 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 |
JP2011129918A (ja) * | 2009-12-15 | 2011-06-30 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 |
JP2011249718A (ja) * | 2010-05-31 | 2011-12-08 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2011151961A1 (ja) * | 2010-05-31 | 2011-12-08 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2012009847A (ja) * | 2010-06-28 | 2012-01-12 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
US9385067B2 (en) | 2011-04-08 | 2016-07-05 | Ps4 Luxco S.A.R.L. | Semiconductor device with through silicon via and alignment mark |
JP2012222141A (ja) * | 2011-04-08 | 2012-11-12 | Elpida Memory Inc | 半導体チップ |
US11817427B2 (en) | 2011-06-08 | 2023-11-14 | Longitude Licensing Limited | Semiconductor device having through silicon vias and manufacturing method thereof |
US11211363B2 (en) | 2011-06-08 | 2021-12-28 | Longitude Licensing Limited | Semiconductor device having through silicon vias and manufacturing method thereof |
US10497676B2 (en) | 2011-06-08 | 2019-12-03 | Longitude Licensing Limited | Semiconductor device having through silicon vias and manufacturing method thereof |
EP2533280A3 (en) * | 2011-06-08 | 2017-08-23 | PS4 Luxco S.a.r.l. | Semiconductor device |
JP2013004558A (ja) * | 2011-06-13 | 2013-01-07 | Seiko Epson Corp | 配線基板、赤外線センサー及び貫通電極形成方法 |
US9054081B2 (en) | 2011-07-27 | 2015-06-09 | Ps4 Luxco S.A.R.L. | Semiconductor device having through-substrate via with insulating portion |
US8709915B2 (en) | 2011-07-27 | 2014-04-29 | Takeo Tsukamoto | Method of manufacturing semiconductor device |
US20130026599A1 (en) * | 2011-07-27 | 2013-01-31 | Elpida Memory, Inc. | Semiconductor device |
JP2013030534A (ja) * | 2011-07-27 | 2013-02-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2013115340A (ja) * | 2011-11-30 | 2013-06-10 | Napura:Kk | 縦導体充填構造 |
JP2013118271A (ja) * | 2011-12-02 | 2013-06-13 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2014120504A (ja) * | 2012-12-13 | 2014-06-30 | Renesas Electronics Corp | 半導体装置 |
US9673153B2 (en) | 2012-12-13 | 2017-06-06 | Renesas Electronics Corporation | Semiconductor device |
US10062655B2 (en) | 2012-12-13 | 2018-08-28 | Renesas Electronics Corporation | Semiconductor device |
WO2017183170A1 (ja) * | 2016-04-22 | 2017-10-26 | オリンパス株式会社 | 半導体デバイス、撮像モジュールおよび内視鏡装置 |
WO2018003288A1 (ja) * | 2016-06-28 | 2018-01-04 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
US11373958B2 (en) | 2016-06-28 | 2022-06-28 | Sony Corporation | Semiconductor device and semiconductor device manufacturing method for prevention of metallic diffusion into a semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
JP5021992B2 (ja) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5021992B2 (ja) | 半導体装置およびその製造方法 | |
US8183685B2 (en) | Semiconductor device | |
US10699915B2 (en) | Semiconductor device and method for manufacturing the same | |
US8981532B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4439976B2 (ja) | 半導体装置およびその製造方法 | |
US7943470B2 (en) | Chip-stacked semiconductor device and manufacturing method thereof | |
JP4327644B2 (ja) | 半導体装置の製造方法 | |
US8338958B2 (en) | Semiconductor device and manufacturing method thereof | |
US8907493B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5106933B2 (ja) | 半導体装置 | |
JP5972537B2 (ja) | 半導体装置及びその製造方法 | |
JP5802515B2 (ja) | 半導体装置及びその製造方法 | |
US20090302480A1 (en) | Through Substrate Via Semiconductor Components | |
WO2004097917A1 (ja) | 半導体装置の製造方法、半導体ウエハおよび半導体装置 | |
JP2008085226A (ja) | 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 | |
JP2004311930A (ja) | 多層配線を含む半導体装置およびその製造方法 | |
US9673095B2 (en) | Protected through semiconductor via (TSV) | |
JP2006005011A (ja) | 半導体装置 | |
JP2013030537A (ja) | 半導体装置の製造方法 | |
JP2006269519A (ja) | 半導体装置およびその製造方法 | |
JP2013046006A (ja) | 半導体装置及びその製造方法 | |
JP2008041804A (ja) | 半導体装置及びその製造方法 | |
JP2002373893A (ja) | パッドを有する半導体装置とその製造方法 | |
TWI531027B (zh) | 穿矽導通體之製法及結構 | |
JP2006179663A (ja) | 半導体装置、半導体装置の製造方法、及び半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5021992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |