JP2012009847A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2012009847A JP2012009847A JP2011113410A JP2011113410A JP2012009847A JP 2012009847 A JP2012009847 A JP 2012009847A JP 2011113410 A JP2011113410 A JP 2011113410A JP 2011113410 A JP2011113410 A JP 2011113410A JP 2012009847 A JP2012009847 A JP 2012009847A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive
- via structure
- tsv
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 163
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims description 62
- 230000004888 barrier function Effects 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 52
- 239000002131 composite material Substances 0.000 claims description 22
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 description 41
- 239000010410 layer Substances 0.000 description 38
- 230000008569 process Effects 0.000 description 26
- 239000010949 copper Substances 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 229910052802 copper Inorganic materials 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】前記ビア構造物は、平坦部及び突出部を含む表面を有する。前記導電構造物は前記平坦部のうち、少なくとも一部上に形成され、前記突出部のうち、少なくとも一部上には形成されない。例えば、前記導電構造物は前記平坦部上のみに形成されて前記突出部上には全く形成されない。これによって、前記導電構造物と前記ビア構造物との間に高品質の接続を形成することができる。
【選択図】図1
Description
12 第1回路パターン
14 第1層間絶縁膜
16 下部配線
18 エッチング阻止膜
20 ビアホール
22 絶縁膜
22a 絶縁膜パターン
24 バリア膜
24a バリア膜パターン
26 導電膜
26a 導電パターン
27 突出部
28 TSV構造物
30 バッファ膜
32 第1金属間絶縁膜
36 導電性ライン
38 第2金属間絶縁膜
40 第1上部配線
150 第1集積回路チップ
152 第2集積回路チップ
112 コンタクト構造物
42 第3金属間絶縁膜
44 第2上部配線
46 第1保護膜
50 はんだ
100 第2基板
102 第2回路パターン
104 配線
106 第2層間絶縁膜
108 第2パッド電極
110 第2保護膜
Claims (46)
- 平坦部及び突出部を含む表面を有するビア構造物と、
前記ビア構造物の前記平坦部のうち、少なくとも一部上に形成され、前記突出部のうち、少なくとも一部上には形成されない導電構造物と、を含む半導体素子。 - 前記導電構造物は、前記平坦部上のみに形成されて前記突出部上には形成されないことを特徴とする請求項1に記載の半導体素子。
- 前記導電構造物は、前記ビア構造物の前記表面領域の5〜80%に形成されることを特徴とする請求項1に記載の半導体素子。
- 前記ビア構造物の前記突出部上のみに形成されるバッファ膜をさらに含むことを特徴とする請求項1に記載の半導体素子。
- 前記ビア構造物の前記突出部上に形成され、及び前記導電構造物を取り囲む誘電膜をさらに含むことを特徴とする請求項4に記載の半導体素子。
- 前記ビア構造物は、少なくとも一つの誘電膜及び半導体基板を貫通する開口内に形成されたTSVであることを特徴とする請求項4に記載の半導体素子。
- 前記TSVは、
前記開口の内壁上に形成された絶縁膜と、
前記開口内の前記絶縁膜上に形成されたバリア膜と、
前記バリア膜が形成された前記開口内に形成されて前記バリア膜によって少なくとも一部が取り囲まれる導電パターンと、を含むことを特徴とする請求項6に記載の半導体素子。 - 前記TSVは、前記導電パターンが形成された前記開口内に形成されて、前記導電パターンによって少なくとも一部が取り囲まれる中心充填部を含むことを特徴とする請求項7に記載の半導体素子。
- 前記中心充填部は、前記導電パターンに比べて低い熱膨張係数を有し、これによって、前記突出部はリング形状を有することを特徴とする請求項8に記載の半導体素子。
- 前記TSVは、また他の半導体素子のコンタクト構造物と結合して積層型半導体素子を形成することを特徴とする請求項6に記載の半導体素子。
- 前記積層型半導体素子は、メモリ素子であることを特徴とする請求項10に記載の半導体素子。
- 前記ビア構造物の前記平坦部の少なくとも一部上に形成され、前記突出部上には形成されない他の導電構造物と、
前記導電構造物及び前記他の導電構造物を結合する接続構造物と、をさらに含むことを特徴とする請求項1に記載の半導体素子。 - 前記導電構造物は、前記ビア構造物の前記突出部の少なくとも一部上に形成された開口を含むことを特徴とする請求項1に記載の半導体素子。
- 平坦部及び突出部を含む表面を有する他のビア構造物をさらに含むが、
前記導電構造物は前記複合ビア構造物の平坦部上に形成され、前記突出部上には形成されないことを特徴とする請求項1に記載の半導体素子。 - 各々が平坦部及び突出部を含む各表面を有する複数個のビア構造物と、
前記複数個のビア構造物のうち、少なくとも二つを含む各セットの平坦部上には形成され、突出部上には形成されない複数個の導電構造物をさらに含むことを特徴とする請求項1に記載の半導体素子。 - 前記複数個の導電構造物を結合する結合構造物をさらに含むことを特徴とする請求項15に記載の半導体素子。
- 平坦部及び突出部を含む表面を有するビア構造物と、前記ビア構造物の前記平坦部のうち、少なくとも一部上に形成され、前記突出部のうち、少なくとも一部上には形成されない導電構造物とを含む第1集積回路チップと、
前記第1集積回路チップの前記ビア構造物に結合されるコンタクト構造物を含む第2集積回路チップを具備する積層型半導体素子。 - 前記導電構造物は、前記平坦部上のみに形成されて前記突出部上には形成されないことを特徴とする請求項17に記載の積層型半導体素子。
- 前記導電構造物は、前記ビア構造物の前記表面領域の5〜80%に形成されることを特徴とする請求項17に記載の積層型半導体素子。
- 前記ビア構造物の前記突出部上に形成されるバッファ膜と、
前記ビア構造物の前記突出部上に形成され、及び前記導電構造物を取り囲む誘電膜と、をさらに含むことを特徴とする請求項17に記載の積層型半導体素子。 - 前記ビア構造物は、前記第1集積回路チップの少なくとも一つの誘電膜及び半導体基板を貫通する開口内に形成されたTSVであることを特徴とする請求項17に記載の積層型半導体素子。
- 前記積層型半導体素子は、メモリ素子であることを特徴とする請求項17に記載の積層型半導体素子。
- 中心部及び外郭部を含む表面を有し、半導体基板を貫通するビア構造物と、
前記ビア構造物の前記外郭部のうち、少なくとも一部上に形成され、前記中心部上には形成されない導電構造物を含む半導体素子。 - 前記ビア構造物の前記外郭部と前記中心部は、平坦であることを特徴とする請求項23に記載の半導体素子。
- 前記ビア構造物の前記中心部は、前記外郭部から突出していることを特徴とする請求項23に記載の半導体素子。
- 前記導電構造物は、前記ビア構造物の前記表面領域の5〜80%に形成されることを特徴とする請求項23に記載の半導体素子。
- 前記ビア構造物は、少なくとも一つの誘電膜及び前記半導体基板を貫通する開口内に形成されたTSVであることを特徴とする請求項23に記載の半導体素子。
- 前記積層型半導体素子は、メモリ素子であることを特徴とする請求項27に記載の半導体素子。
- 前記TSVは、
前記開口の内壁上に形成された絶縁膜と、
前記開口内の前記絶縁膜上に形成されたバリア膜と、
前記バリア膜が形成された前記開口内に形成されて前記バリア膜によって少なくとも一部が取り囲まれる導電パターンと、を含むことを特徴とする請求項27に記載の半導体素子。 - 前記TSVは、
前記導電パターンが形成された前記開口内に形成されて前記導電パターンによって少なくとも一部が取り囲まれる中心充填部を含むが、
前記中心充填部は前記導電パターンに比べて低い熱膨張係数を有し、これによって、前記突出部はリング形状を有することを特徴とする請求項29に記載の半導体素子。 - 平坦部及び突出部を含む表面を有するビア構造物を形成する段階と、
前記ビア構造物の前記平坦部のうち、少なくとも一部上に形成され、前記突出部のうち、少なくとも一部上には形成されない導電構造物を形成する段階と、を含む半導体素子の製造方法。 - 前記導電構造物は、前記平坦部上のみに形成され、前記突出部上には形成されないことを特徴とする請求項31に記載の半導体素子の製造方法。
- 前記導電構造物は、前記ビア構造物の前記表面領域の5〜80%に形成されることを特徴とする請求項31に記載の半導体素子の製造方法。
- 前記ビア構造物を形成する段階は、
前記ビア構造物を熱処理して前記ビア構造物の最初の突出部を形成する段階と、
前記最初の突出部を平坦化して前記ビア構造物の前記突出部の高さを減少させる段階と、をさらに含んでいることを特徴とする請求項31に記載の半導体素子製造方法。 - 前記ビア構造物の前記突出部上にバッファ膜を形成する段階と、
前記ビア構造物の前記突出部上に形成され、及び前記導電構造物を取り囲む誘電膜を形成する段階と、をさらに含むことを特徴とする請求項31に記載の半導体素子の製造方法。 - 前記ビア構造物は、少なくとも一つの誘電膜及び半導体基板を貫通する開口内に形成されたTSVであることを特徴とする請求項31に記載の半導体素子の製造方法。
- 前記開口の内壁上に絶縁膜を形成する段階と、
前記開口内の前記絶縁膜上にバリア膜を形成する段階と、
前記バリア膜が形成された前記開口内に、前記バリア膜によって少なくとも一部が取り囲まれる導電パターンを形成する段階と、をさらに含むことを特徴とする請求項36に記載の半導体素子の製造方法。 - 前記導電パターンが形成された前記開口内に、前記導電パターンによって少なくとも一部が取り囲まれる中心充填部を形成する段階をさらに含むことを特徴とする請求項37に記載の半導体素子の製造方法。
- 前記中心充填部は、前記導電パターンに比べて低い熱膨張係数を有し、これによって、前記突出部はリング形状を有することを特徴とする請求項38に記載の半導体素子の製造方法。
- 他の半導体素子のコンタクト構造物と結合させ、前記TSVを含む積層型半導体素子を形成する段階をさらに含むことを特徴とする請求項36に記載の半導体素子の製造方法。
- 前記積層型半導体素子は、メモリ素子であることを特徴とする請求項40に記載の半導体素子の製造方法。
- 前記ビア構造物の前記平坦部の少なくとも一部上に形成され、前記突出部の少なくとも一部上には形成されない他の導電構造物を形成する段階と、
前記導電構造物及び前記他の導電構造物を結合する接続構造物を形成する段階と、をさらに含むことを特徴とする請求項31に記載の半導体素子の製造方法。 - 前記ビア構造物の前記突出部の少なくとも一部上に形成された導電構造物の少なくとも一部を貫通する開口を形成する段階を含むことを特徴とする請求項31に記載の半導体素子の製造方法。
- 平坦部及び突出部を含む表面を有する他のビア構造物を形成する段階と、
前記複合ビア構造物の平坦部上には形成されて前記突出部上には形成されない前記導電構造物を形成する段階と、をさらに含むことを特徴とする請求項31に記載の半導体素子の製造方法。 - 各々が平坦部及び突出部を含む各表面を有する複数個のビア構造物を形成する段階と、
前記複数個のビア構造物のうち、少なくとも二つを含む各セットの平坦部上には形成されて突出部上には形成されない複数個の導電構造物を形成する段階と、をさらに含むことを特徴とする請求項31に記載の半導体素子の製造方法。 - 前記複数個の導電構造物を結合する結合構造物を形成する段階をさらに含むことを特徴とする請求項45に記載の半導体素子の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0061080 | 2010-06-28 | ||
KR1020100061080A KR101692434B1 (ko) | 2010-06-28 | 2010-06-28 | 반도체 소자 및 그 제조 방법 |
US12/913,748 | 2010-10-27 | ||
US12/913,748 US8390120B2 (en) | 2010-06-28 | 2010-10-27 | Semiconductor device and method of fabricating the same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012009847A true JP2012009847A (ja) | 2012-01-12 |
JP2012009847A5 JP2012009847A5 (ja) | 2014-07-03 |
JP5921822B2 JP5921822B2 (ja) | 2016-05-24 |
Family
ID=45351765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011113410A Active JP5921822B2 (ja) | 2010-06-28 | 2011-05-20 | 半導体素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8390120B2 (ja) |
JP (1) | JP5921822B2 (ja) |
KR (1) | KR101692434B1 (ja) |
CN (1) | CN102299136B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188252A (ja) * | 2019-05-13 | 2020-11-19 | ハネウェル・インターナショナル・インコーポレーテッドHoneywell International Inc. | 貫通シリコンビアの製造 |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9831164B2 (en) * | 2010-06-28 | 2017-11-28 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US8659152B2 (en) * | 2010-09-15 | 2014-02-25 | Osamu Fujita | Semiconductor device |
JP5733002B2 (ja) * | 2011-04-28 | 2015-06-10 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US8541883B2 (en) * | 2011-11-29 | 2013-09-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having shielded conductive vias |
CN103187400B (zh) * | 2011-12-31 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔检测结构及检测方法 |
KR101918609B1 (ko) * | 2012-01-11 | 2018-11-14 | 삼성전자 주식회사 | 집적회로 소자 |
KR20150022987A (ko) * | 2012-06-07 | 2015-03-04 | 렌슬러 폴리테크닉 인스티튜트 | 3-차원 집적에서 tsv(through silicon vias) 스트레스를 감소시키기 위한 컨포멀한 코팅 탄성 쿠션의 이용 |
US9275933B2 (en) | 2012-06-19 | 2016-03-01 | United Microelectronics Corp. | Semiconductor device |
US8956974B2 (en) * | 2012-06-29 | 2015-02-17 | Micron Technology, Inc. | Devices, systems, and methods related to planarizing semiconductor devices after forming openings |
KR101965906B1 (ko) * | 2012-07-12 | 2019-04-04 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR101960496B1 (ko) * | 2012-08-29 | 2019-03-20 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9112007B2 (en) | 2012-09-14 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through via structure and method |
KR101992352B1 (ko) | 2012-09-25 | 2019-06-24 | 삼성전자주식회사 | 반도체 장치 |
US8952542B2 (en) * | 2012-11-14 | 2015-02-10 | Advanced Semiconductor Engineering, Inc. | Method for dicing a semiconductor wafer having through silicon vias and resultant structures |
US8921150B2 (en) * | 2012-12-06 | 2014-12-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process to achieve contact protrusion for single damascene via |
KR20140073163A (ko) * | 2012-12-06 | 2014-06-16 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
US9761481B2 (en) * | 2013-01-23 | 2017-09-12 | GlobalFoundries, Inc. | Integrated circuits and methods of forming the same with metal layer connection to through-semiconductor via |
CN104051491B (zh) * | 2013-03-15 | 2017-06-06 | 新加坡商格罗方德半导体私人有限公司 | 具有贯穿硅中介/硅导孔应用的非易失性内存器件 |
US9059111B2 (en) * | 2013-04-11 | 2015-06-16 | International Business Machines Corporation | Reliable back-side-metal structure |
US9287173B2 (en) * | 2013-05-23 | 2016-03-15 | United Microelectronics Corp. | Through silicon via and process thereof |
CN103280427B (zh) * | 2013-06-13 | 2016-08-10 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv正面端部互连工艺 |
US9147642B2 (en) * | 2013-10-31 | 2015-09-29 | Nanya Technology Corporation | Integrated circuit device |
US9476927B2 (en) | 2014-01-22 | 2016-10-25 | GlobalFoundries, Inc. | Structure and method to determine through silicon via build integrity |
CN103794554A (zh) * | 2014-02-27 | 2014-05-14 | 华进半导体封装先导技术研发中心有限公司 | 改进的硅通孔结构制备方法 |
CN103811416B (zh) * | 2014-02-27 | 2017-01-04 | 华进半导体封装先导技术研发中心有限公司 | 硅通孔侧壁的平坦化方法 |
KR102161263B1 (ko) | 2014-04-04 | 2020-10-05 | 삼성전자주식회사 | 자기정렬된 보호막으로 캡핑된 관통전극을 갖는 반도체 소자 및 그 제조방법 |
CN105336569B (zh) * | 2014-07-10 | 2019-01-18 | 中国科学院微电子研究所 | 半导体器件制造方法 |
KR102303983B1 (ko) * | 2014-09-22 | 2021-09-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지 |
KR102400185B1 (ko) * | 2014-11-12 | 2022-05-20 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 |
CN104600027B (zh) * | 2015-01-30 | 2017-10-27 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv通孔的制备工艺 |
CN104749846B (zh) * | 2015-04-17 | 2017-06-30 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
KR102444823B1 (ko) | 2015-08-13 | 2022-09-20 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그 제조방법 |
KR102497205B1 (ko) | 2016-03-03 | 2023-02-09 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그 제조방법 |
US9812414B1 (en) * | 2016-06-17 | 2017-11-07 | Nanya Technology Corporation | Chip package and a manufacturing method thereof |
US9917009B2 (en) * | 2016-08-04 | 2018-03-13 | Globalfoundries Inc. | Methods of forming a through-substrate-via (TSV) and a metallization layer after formation of a semiconductor device |
KR102542614B1 (ko) | 2017-10-30 | 2023-06-15 | 삼성전자주식회사 | 이미지 센서 |
US11843020B2 (en) | 2017-10-30 | 2023-12-12 | Samsung Electronics Co., Ltd. | Image sensor |
KR102652452B1 (ko) * | 2018-06-29 | 2024-03-29 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조 방법 |
JP2020038900A (ja) * | 2018-09-04 | 2020-03-12 | キオクシア株式会社 | 半導体装置 |
KR102652444B1 (ko) * | 2019-01-11 | 2024-03-28 | 삼성전자주식회사 | 이미지 센서 |
TWI778594B (zh) * | 2020-05-26 | 2022-09-21 | 台灣積體電路製造股份有限公司 | 積體電路及其製造方法 |
CN114512469A (zh) * | 2020-11-16 | 2022-05-17 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
US20220375824A1 (en) * | 2021-05-19 | 2022-11-24 | Changxin Memory Technologies, Inc. | Die, memory and method of manufacturing die |
CN115376993A (zh) * | 2021-05-19 | 2022-11-22 | 长鑫存储技术有限公司 | 芯片、存储器及芯片的制备方法 |
CN116264184A (zh) * | 2021-12-15 | 2023-06-16 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223833A (ja) * | 1996-12-02 | 1998-08-21 | Toshiba Corp | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法 |
JP2001068618A (ja) * | 1999-08-27 | 2001-03-16 | Seiko Epson Corp | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 |
US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
JP2004356617A (ja) * | 2003-05-06 | 2004-12-16 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器 |
JP2005150299A (ja) * | 2003-11-13 | 2005-06-09 | Seiko Epson Corp | 半導体チップ、半導体装置及び半導体装置の製造方法、回路基板及び電子機器 |
WO2007023947A1 (ja) * | 2005-08-26 | 2007-03-01 | Hitachi, Ltd. | 半導体装置の製造方法および半導体装置 |
US20070069364A1 (en) * | 2005-09-29 | 2007-03-29 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
JP2007123857A (ja) * | 2005-09-29 | 2007-05-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US20110254165A1 (en) * | 2010-04-19 | 2011-10-20 | Renesas Electronics Corporation | Semiconductor integrated circuit device and production method thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994007349A1 (en) * | 1992-09-24 | 1994-03-31 | Hughes Aircraft Company | Magnetic vias within multi-layer, 3-dimensional structures/substrates |
US5378927A (en) * | 1993-05-24 | 1995-01-03 | International Business Machines Corporation | Thin-film wiring layout for a non-planar thin-film structure |
KR100363702B1 (ko) * | 2000-12-29 | 2002-12-05 | 주식회사 하이닉스반도체 | 반도체장치의 스토리지노드 전극용 콘택 플러그 및 그제조 방법 |
US7485968B2 (en) * | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
JP2008305938A (ja) | 2007-06-07 | 2008-12-18 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP5089336B2 (ja) | 2007-10-29 | 2012-12-05 | 新光電気工業株式会社 | パッケージ用シリコン基板 |
JP2009252924A (ja) * | 2008-04-04 | 2009-10-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5343245B2 (ja) | 2008-05-15 | 2013-11-13 | 新光電気工業株式会社 | シリコンインターポーザの製造方法 |
US8183673B2 (en) * | 2008-10-21 | 2012-05-22 | Samsung Electronics Co., Ltd. | Through-silicon via structures providing reduced solder spreading and methods of fabricating the same |
US7687311B1 (en) * | 2008-11-13 | 2010-03-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing stackable dies |
-
2010
- 2010-06-28 KR KR1020100061080A patent/KR101692434B1/ko active IP Right Grant
- 2010-10-27 US US12/913,748 patent/US8390120B2/en active Active
-
2011
- 2011-05-20 JP JP2011113410A patent/JP5921822B2/ja active Active
- 2011-06-10 CN CN201110154632.XA patent/CN102299136B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223833A (ja) * | 1996-12-02 | 1998-08-21 | Toshiba Corp | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法 |
US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
JP2001068618A (ja) * | 1999-08-27 | 2001-03-16 | Seiko Epson Corp | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 |
JP2004356617A (ja) * | 2003-05-06 | 2004-12-16 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器 |
US20050001326A1 (en) * | 2003-05-06 | 2005-01-06 | Seiko Epson Corporation | Semiconductor device, stacked semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
JP2005150299A (ja) * | 2003-11-13 | 2005-06-09 | Seiko Epson Corp | 半導体チップ、半導体装置及び半導体装置の製造方法、回路基板及び電子機器 |
WO2007023947A1 (ja) * | 2005-08-26 | 2007-03-01 | Hitachi, Ltd. | 半導体装置の製造方法および半導体装置 |
US20070069364A1 (en) * | 2005-09-29 | 2007-03-29 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
JP2007123857A (ja) * | 2005-09-29 | 2007-05-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US20110254165A1 (en) * | 2010-04-19 | 2011-10-20 | Renesas Electronics Corporation | Semiconductor integrated circuit device and production method thereof |
JP2011228419A (ja) * | 2010-04-19 | 2011-11-10 | Renesas Electronics Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188252A (ja) * | 2019-05-13 | 2020-11-19 | ハネウェル・インターナショナル・インコーポレーテッドHoneywell International Inc. | 貫通シリコンビアの製造 |
JP2022009476A (ja) * | 2019-05-13 | 2022-01-14 | ハネウェル・インターナショナル・インコーポレーテッド | 貫通シリコンビアの製造 |
US11430695B2 (en) | 2019-05-13 | 2022-08-30 | Quantinuum Llc | Through silicon via fabrication |
US11776849B2 (en) | 2019-05-13 | 2023-10-03 | Quantinuum Llc | Through silicon via fabrication |
JP7360432B2 (ja) | 2019-05-13 | 2023-10-12 | ハネウェル・インターナショナル・インコーポレーテッド | 貫通シリコンビアの製造 |
Also Published As
Publication number | Publication date |
---|---|
US8390120B2 (en) | 2013-03-05 |
US20110316168A1 (en) | 2011-12-29 |
KR101692434B1 (ko) | 2017-01-18 |
CN102299136B (zh) | 2016-03-02 |
KR20120000690A (ko) | 2012-01-04 |
CN102299136A (zh) | 2011-12-28 |
JP5921822B2 (ja) | 2016-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5921822B2 (ja) | 半導体素子及びその製造方法 | |
JP5916077B2 (ja) | 半導体装置の製造方法 | |
JP6548377B2 (ja) | 集積回路素子及びその製造方法 | |
US9214411B2 (en) | Integrated circuit devices including a through-silicon via structure and methods of fabricating the same | |
KR101992352B1 (ko) | 반도체 장치 | |
US8076234B1 (en) | Semiconductor device and method of fabricating the same including a conductive structure is formed through at least one dielectric layer after forming a via structure | |
KR102064863B1 (ko) | 관통 비아 구조체를 갖는 반도체 소자 제조 방법 | |
JP3891299B2 (ja) | 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器 | |
US8987869B2 (en) | Integrated circuit devices including through-silicon-vias having integral contact pads | |
US9530726B2 (en) | Semiconductor device and method of fabricating the same | |
US9018768B2 (en) | Integrated circuit having through silicon via structure with minimized deterioration | |
US9831164B2 (en) | Semiconductor device and method of fabricating the same | |
KR20120090417A (ko) | 반도체 장치 및 이의 제조 방법 | |
TWI546872B (zh) | 電子元件與半導體元件 | |
JP2008288595A (ja) | 半導体パッケージ、その製造方法、半導体パッケージを利用したパッケージモジュール及び電子製品 | |
JP2010045371A (ja) | 導電性保護膜を有する貫通電極構造体及びその形成方法 | |
KR20140073163A (ko) | 반도체 장치 및 그의 형성방법 | |
KR20120025081A (ko) | 반도체 장치 및 이의 제조 방법 | |
TW201519383A (zh) | 半導體裝置,製造其之方法,包含其之記憶卡以及包含其之電子系統 | |
JP2011003645A (ja) | 半導体装置およびその製造方法 | |
CN110875271A (zh) | 半导体芯片及其制造方法 | |
JP2013070057A (ja) | 半導体チップ、これを含む半導体パッケージ、及びその製造方法 | |
US9059067B2 (en) | Semiconductor device with interposer and method manufacturing same | |
KR101960686B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
KR20140063271A (ko) | 관통 전극을 갖는 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140516 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140516 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5921822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |