JP2004311930A - 多層配線を含む半導体装置およびその製造方法 - Google Patents

Abstract

【課題】水分による回路部の腐食を防止し、高信頼性を保証する半導体装置およびその製造方法の開発が求められる。
【解決手段】回路部１３を完全に取り囲むように配置される、配線とビアによって構成されたシールリング１２において、シーリング配線１１８，１２８の底部周辺をその下層の層間絶縁膜５に食い込むように形成する。また、シーリングビア１１９，１２９をその下層のシーリング配線１１８，１２８に対して平面的にずらして配置・接続し、シーリングビア１１９，１２９の底部の一部を下層の層間絶縁膜３に食い込ませることにより、ストッパ膜４／層間絶縁膜５の界面Ａ−Ａ’およびストッパ膜６／層間絶縁膜３の界面Ｂ−Ｂ’からの水分の侵入を完全に防ぐことが出来る。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に関し、特に多層配線を含む回路部周辺を取り囲むように配置される配線とビアによって構成されたシールリングの構造をもつ半導体装置およびその製造方法に関する。

半導体デバイスにとって、半導体パッケージ内部への水分の侵入はデバイスの信頼性を大きく劣化させる原因のひとつである。一般に半導体装置は、はじめウェハ状態で形成され、その後にダイシング技術によりチップ状に分割・切断され、半導体パッケージに実装される。このプロセスの中で、ダイシング途中およびダイシング後にチップ端部側面から水分が侵入する恐れがある。

特に、半導体装置が低誘電率の層間絶縁膜を含む多層配線構造を有する場合、低誘電率膜は一般に低密度であるために水分が透過しやすく、さらに問題は深刻になる。

この問題を解決するために、シールリング構造とよばれる構造が検討されている。このシールリングとは、配線およびビアで構成され、回路部を完全に取り囲むリング状配線である。各層のシールリングは回路部の配線およびビアを形成するのと同時に形成されるが、新たにフォトレジスト工程を追加する必要が無く、上下のシールリングが縦方向に互いに連結される。このシールリング構造においては、チップ側面からの水分の侵入に対して金属配線と耐湿性にすぐれた絶縁膜が「壁」を構成し、回路部の腐食を食い止めるように機能する。

図６は第１の従来例によるシングルダマシン構造の多層配線を有する半導体装置の断面図であり、これを用いて多層配線への水分の侵入について考察する。このシングルダマシン構造は、シリコン基板１の上に、素子を含む絶縁層２、第１ストッパ膜４、第１層間絶縁膜３、第２ストッパ膜６、第２層間絶縁膜５が積層される。ここで、第１層間絶縁膜３、第１ストッパ膜４に配線８と内側シーリング配線１８、外側シーリング配線２８が、第２層間絶縁膜５、第２ストッパ膜６にビア９と内側シーリングビア１９、外側シーリングビア２９が形成される。また、配線８とビア９が構成する回路部１３の外側に、内側シーリング配線１８、外側シーリング配線２８、内側シーリングビア１９、外側シーリングビア２９が構成するシールリング１２が配置されている。図６においては、ビア９、内側シーリングビア１９、外側シーリングビア２９の上には、配線８、内側シーリング配線１８、外側シーリング配線２８がそれぞれ設けられ、この動作が繰り返されてシールリング１２を形成する。

このシングルダマシン構造では、配線とビアとを独立して形成するため、第１ストッパ膜４／第２層間絶縁膜５の界面Ａ−Ａ’および第２ストッパ膜６／第１層間絶縁膜３の界面Ｂ−Ｂ’が必ず存在し、また、これらの界面は配線８とビア９の接続界面と連続している。従って、外部から水分１１は第１層間絶縁膜３、第１ストッパ膜４、第２層間絶縁膜５、第２ストッパ膜６という絶縁膜そのものの内部と、第１ストッパ膜４／第２層間絶縁膜５界面Ａ−Ａ’および第２ストッパ膜６／第１層間絶縁膜３界面Ｂ−Ｂ’から侵入してくる。シーリング配線１８，２８は第１層間絶縁膜３および第１ストッパ膜４を、シーリングビア１９，２９は第２層間絶縁膜５および第２ストッパ膜６を完全に縦断しているため、それらの絶縁膜そのものから侵入する水分はシーリング配線１８，２８およびシーリングビア１９，２９によって完全にブロックすることができる。

この構造と類似したシールリングを図７（ｄ）に示す。図７（ｄ）のシールリングは、図７（ａ）〜（ｄ）の断面図に示す製造工程により製造される。

図において、シリコン基板１上には素子を含む絶縁層２が形成され、この絶縁層２上に、低誘電率材料で形成された第１の層間絶縁膜２１、シリコン酸化膜で形成された第２の層間絶縁膜２２、低誘電率材料で形成された第３の層間絶縁膜２３が積層され、この第１の層間絶縁膜２１に第１の金属配線２４が埋め込まれ、第３の層間絶縁膜２３及び第２の層間絶縁膜２２に第２の金属配線２５が埋め込まれ、第２の層間絶縁膜２２にはビアホール２０が形成される。また、シールリング２６は、は第１，第２，第３の層間絶縁膜２１〜２３にそれぞれ形成されたシーリング層１２６，２２６，３２６から構成される。

図７（ａ）〜（ｄ）はその製造方法を順次示す工程断面図である。まず、図７（ａ）に示すように、シリコン基板１上にトランジスタなどの素子部（図示なし）を含む下部層間絶縁層２を形成する。その後、絶縁層２上に第１の層間絶縁膜２１を形成する。この第１の層間絶縁膜２１は通常、配線間の容量を低減することを目的として低誘電率材料で形成されている。

次に、図７（ｂ）に示すように、第１の層間絶縁膜２１に配線を埋め込む配線溝を形成するとともに、シーリング層１２６が充填される配線溝を形成する。その溝が完全に埋まるように半導体基板表面に金属膜を成膜し、更に第１の層間絶縁膜２１上の余分な金属膜をＣＭＰ法により除去し、第１の金属配線２４およびシーリング層１２６を形成する。

このとき、シーリング層１２６は、後に形成されるダイシングラインの近傍で、回路部１３からスクライブ線に向かって１０μｍ程度離れた位置に幅１μｍ程度の大きさに形成する。また、配線溝に金属膜を埋め込むにはスパッタ法で金属膜を成膜後、熱処理により金属膜を軟化させるリフロー法や、ＣＶＤ法、メッキ法などがある。また、金属の種類としては一般にアルミ合金や銅などが使用される。

次に、図７（ｃ）に示すように、全面に第２の層間絶縁膜２２を形成し、引き続き第３の層間絶縁膜２３を形成する。ここでは第２の層間絶縁膜２２はプラズマＣＶＤ法で形成したシリコン酸化膜からなり、第３の層間絶縁膜２３は第１の層間絶縁膜２１と同様な低誘電率材料からなる。この場合、シリコン酸化膜の比誘電率は４．４であり、低誘電率膜と比較して大きい。

次に、図７（ｄ）に示すように、第２の層間絶縁膜２２ビアホールを、第３の層間絶縁膜２３に配線溝を形成するとともに、第２および第３の層間絶縁膜２２，２３に、シーリング層１２６上でかつシーリング層１２６と同一の幅のシーリング層２２６，３２６を形成するための配線溝を形成する。その後、第１の金属配線２４を形成したのと同様にして、第２の層間絶縁膜２２と第３の層間絶縁膜２３に金属膜を充填し、第２の金属配線層２５とシーリング層２２６，３２６を形成する。この結果、シーリング層１２６，２２６，３２６は一体となってシールリング２６を構成して紙面右側の回路部を外部からシールドする。

この後、図７（ｃ），（ｄ）の工程を何回か繰り返すことによって、金属配線を積層する。最後に、パッシベーション膜（図示なし）で表面を覆うことによって、ウエハプロセスを完了する。ウエハプロセス完了後、シールリング２６より外側をダイシングラインに沿って切断し、半導体チップに分割することにより半導体装置が完成する。

このような構成によれば、配線部の絶縁膜の延長部で、ダイシングラインと回路部の配線との間に金属からなるシールリング２６を備えるようにしたので、ダイシングラインから回路部に外気の水が侵入することを防止することができる。また、回路部の配線が複数層の絶縁膜を有し、上記複数層の絶縁膜すべてにシーリング層を備えるようにしたので、半導体チップの側面全部において水の侵入を防止することができる（例えば、特許文献１参照）。

また図８は、従来例２によるデュアルダマシン構造の多層配線を有する半導体装置の断面図であり、多層配線への水分の侵入について考察するために参照する図である。デュアルダマシン構造では配線とその下層のビアを同時に形成するため、ストッパ膜／層間絶縁膜界面Ｂ−Ｂ’のみが存在し、この界面は下側の配線と上側のビアの接続界面と連続している。水分１１は層間絶縁膜７、ストッパ膜６という絶縁膜そのものの内部と、ストッパ膜／層間絶縁膜界面Ｂ−Ｂ’から侵入してくる。シーリング配線１０は層間絶縁膜７およびストッパ膜６を完全に上下方向に縦断しているため、それらの絶縁膜そのものから侵入する水分はシーリング配線１０によって完全にブロックすることができる。

特開２０００―１５０４２９号公報

しかしながら、各従来例のシールリングを絶縁膜のみを横切るように配置しただけでは効果が不十分である。図６の場合は、配線とビアの接続部は構造的に弱いために、ストッパ膜／層間絶縁膜界面Ａ−Ａ’およびストッパ膜／層間絶縁膜界面Ｂ−Ｂ’から侵入する水分の侵入を完全に防ぐことができない。

また、図８の場合も、配線とビアの接続部は構造的に弱いためにストッパ膜／層間絶縁膜界面Ｂ−Ｂ’から侵入する水分の侵入を完全に防ぐことができない。

本発明の目的は、回路部を囲むシールリング構造を最適化し、チップ端部からの水分の侵入を完全に遮断することにより、回路部の腐食を防止し、高信頼性を保証できるようにした半導体装置およびその製造方法を提供することにある。

本発明の半導体装置は、半導体基板上に設けられた複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に設けられる複数の壁を備える半導体装置であって、前記複数の壁のうち相対的に上層に位置する上部層間絶縁膜を貫通する上層壁は、前記複数の壁のうち前記上部層間絶縁膜の直下の下部層間絶縁膜を貫通する下層壁と連結しつつ、前記下部層間絶縁膜の一部にも食い込んで設けられることを特徴とする。

上記本発明の半導体装置においては、前記上層壁は、その平面上の中心が前記下層壁の平面上の中心からずれるように前記下層壁と連結され、前記複数の壁は、Ａｌを主成分とする合金、Ｃｕ、またはＣｕを主成分とする合金を含む。

上記本発明の半導体装置においてはまた、前記複数の層間絶縁膜が、ＳｉＯ_２、Ｌ−Ｏｘ（梯子型水素化シロキサン）、ＨＳＱ、ＳｉＯＣ、ＳｉＬＫ（ポリフェニレン）、ＳｉＯＦ、ＳｉＣＮ、ＳｉＣ、ＳｉＮまたはＳｉＯＮを含む組成物からなる。

上記本発明の半導体装置においてはさらに、前記複数の壁のそれぞれは、前記複数の層間絶縁膜のうちの対応する層間絶縁膜を貫通するコンタクトホールに埋め込まれる導電体または前記複数の層間絶縁膜のうちの対応する層間絶縁膜に設けられ、前記層間絶縁膜を貫通するコンタクトホールと前記コンタクトホールより開口面積が大きく、浅く、前記コンタクトホールと通じる溝とに埋め込まれる導電体である。

本発明の半導体装置の製造方法は、半導体基板上に複数の層間絶縁膜を形成し、前記複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に複数の壁を形成する半導体装置の製造方法であって、前記複数の壁のうち相対的に上層に位置する上部層間絶縁膜を貫通する上層壁を、前記複数の壁のうち前記上部層間絶縁膜の直下の下部層間絶縁膜を貫通させて下層壁と連結させつつ、前記下部層間絶縁膜の一部にも食い込ませて形成することを特徴とする。

上記本発明の半導体装置の製造方法においては、前記上層壁は、その平面上の中心が前記下層壁の平面上の中心からずれるように前記下層壁と連結される。

以上説明したように、本発明は、回路部周辺を取り囲むように配置される配線とビアによって構成されたシールリングを有する。このシールリングにおいて、シーリング配線の底部外周を下層の間絶縁膜に達するようにし、また、シーリングビアを下層のシーリング配線に対してすこしずらして配置して接続する。これにより、シーリングビア底部の一部を下層の層間絶縁膜に達するようにしている。

従って、シーリング配線の底部外周を下層の層間絶縁膜に食い込むようにすることにより、該当する２つの層間絶縁膜の界面をシーリング配線の端部が縦断する構造となり、絶縁膜界面からの水分の侵入を完全に防ぐことができる。

また、シーリングビアを下層のシーリング配線に対してオフセット配置して接続し、シーリングビア底部の一部が下層の層間絶縁膜に食い込むようにすることにより、該当する２つの層間絶縁膜の界面をシーリングビアの一部が縦断する構造となり、絶縁膜界面からの水分の侵入を完全に防ぐこともできる。

（実施例１）
次に本発明の構成および特徴を明確にするために図面を参照して説明する。図１は本発明の第１の実施形態の断面図であり、シングルダマシン構造を示している。本実施形態においても、回路部１３がシールリング１２によって完全に囲まれている。シーリング配線８は第１層間絶縁膜３および第１ストッパ膜４を、シーリングビア９は第２層間絶縁膜５および第２ストッパ膜６を上下方向に完全に縦断するとともに、回路部１３を平面的に完全に取り囲むリング状構造となっている。ダイシングラインに近い方を外側と呼ぶこととすると、第１層間絶縁膜３及び第１ストッパ膜４を貫通する外側シーリング配線１２８及び内側シーリング配線１１８と、第２層間絶縁膜５及び第２ストッパ膜６を貫通する外側シーリング配線１２９及び内側シーリングビア１１９がシールリングを構成する。

このような構造のため、絶縁膜そのものから侵入する水分は外側シーリング配線１２８及び内側シーリング配線１１８と外側シーリング配線１２９及び内側シーリングビア１１９によって完全にブロックすることができる。

また、シーリング配線１１８，１２８の底部周辺は、その下層の第２層間絶縁膜５に食い込むように形成されているので、第１ストッパ膜４／第２層間絶縁膜５界面Ａ−Ａ’を横切っており、第１ストッパ膜４／第２層間絶縁膜５界面Ａ−Ａ’からの水分の侵入を完全に防ぐことができる。

さらに、シーリングビア１１９，１２９をその下層のシーリング配線１１８，１２８に対してオフセット配置して接続し、かつシーリングビア１１９，１２９の底部の一部は下層の第１層間絶縁膜３に食い込むように形成されているので、シーリングビア１１９，１２９は第２ストッパ膜６／第１層間絶縁膜３界面Ｂ−Ｂ’を上下方向に縦断し、第２ストッパ膜６／第１層間絶縁膜３界面Ｂ−Ｂ’からの水分の侵入を完全に防ぐことができる。

なお、配線１１８，１２８およびビア１１９，１２９としては、Ａｌ、もしくはＣｕを用いることができ、また、層間絶縁膜３，５としては、ＳｉＯ_２、Ｌ−Ｏｘ、ＨＳＱ、ＳｉＯＣ、ＳｉＬＫ、ＳｉＯＦ、ＳｉＣＮ、ＳｉＣ、ＳｉＮ、ＳｉＯＮなどを用いることができる。

図２（ａ）〜（ｃ）は図１の実施形態の製造方法を工程順示す断面図である。
まず、図２（ａ）に示すように、シリコン基板１上に素子を含む絶縁層２を形成する。まず、シリコン基板１上に形成された素子を含む絶縁層２の上に第１ストッパ膜４および第１層間絶縁膜３を成膜する。次に、第１層間絶縁膜３及び第１ストッパ膜４を貫通する配線溝を形成する。第１層間絶縁膜３は２種類以上の絶縁膜の積層膜でも構わない。ここでシーリング配線１１８，１２８が形成される配線溝は、その下層の絶縁膜（本図においては素子を含む絶縁層２、２層目以上の配線においては第２層間絶縁膜５に相当する）に達するようにエッチング条件をコントロールして形成する。溝形成後は、Ｃｕ、Ａｌなどで構成される金属膜を溝が十分に埋まるように成膜し、金属ＣＭＰ技術により第１層間絶縁膜３上の余剰な金属膜を除去する。このようにして図２（ｂ）に示すように、リング状のシーリング配線１１８，１２８が内部配線１０８とともに形成される。

次に、図２（ｃ）に示すように、内部配線１０８、シーリング配線１１８，１２８の上に第２ストッパ膜６および第２層間絶縁膜５を成膜する。第２層間絶縁膜５は２種類以上の絶縁膜の積層膜でも構わない。次に、第２層間絶縁膜５、第２ストッパ膜６の全部と、第１層間絶縁膜３の一部をエッチングしてビアホールを形成する。ビアホール形成後は、Ｃｕ、Ａｌなどで構成される金属膜をビアホールが完全に埋まるように成膜し、ＣＭＰ技術により第２層間絶縁膜５上の余剰な金属膜を除去する。このようにして、シーリングビア１１９，１２９の底部が第１層間絶縁膜３に食い込むように形成される。ここで、シーリングビア１１９，１２９は下層のシーリング配線１１８，１２８に対して平面的に少しずれて位置するように形成される。

次に、図３に示すように、内部配線２０８とともに内側シーリング配線２１８と外側シーリング配線２２８を形成する。この形成プロセスは、図２（ｂ）で説明したプロセスと同じである。以下、図２（ｃ）と図３のプロセスを繰り返すことで所望のシングルダマシン多層配線構造を形成することができる。

このように本実施形態は、回路部周辺を取り囲むように配置される配線とビアによって構成された複数のシールリングを積み重ねる。このシールリングにおいて、シーリング配線の底部周辺を下層の層間絶縁膜に食い込むようにし、かつ、シーリングビアを下層のシーリング配線に対して互いの中心が少しずれるように配置して接続する。これにより、シーリングビア底部の一部が下層の層間絶縁膜に食い込むことができる。従って、シールリング配線の底部周辺が該当する２つの層間絶縁膜の界面を縦断する構造となり、絶縁膜界面からの水分の侵入を完全に防ぐことができる。

（実施例２）
図４は、本発明の第２の実施形態の断面図であり、デュアルダマシン多層配線構造を示している。回路部１３は、シールリング１２によって完全に囲まれている。配線及びビアを兼ねるシーリング配線４１９，４２９は層間絶縁膜７およびストッパ膜６を上下方向に縦断しているため、それらの絶縁膜そのものから侵入する水分は完全にブロックすることができる。

また、シーリング配線４１９，４２９をその下層のシーリング配線３１９，３２９に対して互いの中心を少しずらして配置して接続し、かつシーリング配線の底部の一部は下層の層間絶縁膜７に食い込むように形成されている。従って、シーリング配線はストッパ膜／層間絶縁膜界面Ｂ−Ｂ’を上下方向に縦断しており、ストッパ膜／層間絶縁膜界面Ｂ−Ｂ’からの水分の侵入を完全に防ぐことができる。

図５（ａ）〜（ｃ）は図４の実施形態の製造方法を示す断面図である。まず、図５（ａ）に示すように、シリコン基板１上に素子を含む絶縁層２を形成する。次に、シリコン基板１上に形成された素子を含む絶縁層２の上に、ストッパ膜４および層間絶縁膜３を成膜し、層間絶縁膜３、ストッパ膜４、絶縁層２に配線溝を形成する。層間絶縁膜３は２種類以上の絶縁膜の積層膜でも構わない。続いて図５（ｂ）に示すように、回路部１３の内部配線３０８をリング状に取り囲むシーリング配線３１８，３２８を形成する。

ここで、シーリング配線３１８，３２８を形成する配線溝は、層間絶縁膜３、ストッパ膜４を完全に貫通するようにエッチング除去した後、その下層の絶縁膜（本図においては素子を含む絶縁層２、２層目以上の配線においては層間絶縁膜７に相当する）の一部をエッチングすることにより形成される。溝形成後は、Ｃｕ、Ａｌなどで構成される金属膜を溝が完全に埋め込まれるように成膜し、金属ＣＭＰ技術により層間絶縁膜３上の余剰の金属膜を除去する。

次に、回路部１３およびシーリング配線８の上にストッパ膜６および層間絶縁膜７を成膜する。層間絶縁膜７は２種類以上の絶縁膜の積層膜でも構わない。ここで、ビアホールを層間絶縁膜７及びストッパ膜６を貫通し、さらに層間絶縁膜３に食い込むように形成する。ビアホール形成後は、Ｃｕ、Ａｌなどで構成される金属膜をビアホールが完全に埋まるように成膜し、金属ＣＭＰ技術により層間絶縁膜７上の余剰の金属膜を除去する。このようにして図５（ｃ）に示すように、デュアルダマシン構造の回路部１３の内部配線３０９及びシーリング配線３１９，３２９を形成する。

以下、図５（ｃ）のプロセスを繰り返すことで所望のデュアルダマシン多層配線構造を形成することができる。

従って、本実施形態によっても、層間絶縁膜とその下層の層間絶縁膜界面をシーリング配線のビア部分の一部が縦断する構造となり、絶縁膜界面からの水分の侵入を完全に防ぐことができる。

本発明の第１の実施形態の半導体装置を示す断面図。 （ａ）〜（ｃ）は図１の実施形態の製造方法を工程順に示す断面図。 図１の実施形態の製造方法の図２の後工程を示す断面図。 本発明の第２の実施形態の半導体装置を示す断面図。 （ａ）〜（ｃ）は図４の第２の実施形態の製造方法を工程順に示す断面図。 従来例のシングルダマシン多層配線におけるシールリング構造を用いた半導体装置の断面図。 （ａ）〜（ｄ）は図６に関連する構造の製造方法を工程順に示す断面図。 従来例のデュアルダマシン多層配線におけるシールリング構造を用いた半導体装置の断面図。

符号の説明

１ シリコン基板
２ 素子を含む絶縁層
３ 第１層間絶縁膜
４ 第１ストッパ膜
５ 第２層間絶縁膜
６ 第２ストッパ膜
７ 層間絶縁膜
８ シーリング配線
９ シーリングビア
１０，３１８，３１９，３２８，３２９，４１９，４２９ シーリング配線
１１ 水分
１２ シールリング
１３ 回路部
１８，１１８，２１８ 内側シーリング配線
１９，１１９ 内側シーリングビア
２０ ビアホール
２１ 第１の層間絶縁膜
２２ 第２の層間絶縁膜
２３ 第３の層間絶縁膜
２４ 第１の金属配線
２８，１２８，２２８ 外側シーリング配線
２９，１２９ 外側シーリングビア
１０８，２０８，３０８，３０９ 内部配線
１２６，２２６，３２６ シーリング層

Claims (7)

1. 半導体基板上に設けられた複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に設けられる複数の壁を備える半導体装置であって、前記複数の壁のうち相対的に上層に位置する上部層間絶縁膜を貫通する上層壁は、前記複数の壁のうち前記上部層間絶縁膜の直下の下部層間絶縁膜を貫通する下層壁と連結しつつ、前記下部層間絶縁膜の一部にも食い込んで設けられることを特徴とする半導体装置。
2. 前記上層壁は、その平面上の中心が前記下層壁の平面上の中心からずれるように前記下層壁と連結される請求項１記載の多層配線を含む半導体装置。
3. 前記複数の壁は、Ａｌを主成分とする合金、Ｃｕ、またはＣｕを主成分とする合金を含む請求項１又は２記載の半導体装置。
4. 前記複数の層間絶縁膜が、ＳｉＯ２、Ｌ−Ｏｘ（梯子型水素化シロキサン）、ＨＳＱ、ＳｉＯＣ、ＳｉＬＫ（ポリフェニレン）、ＳｉＯＦ、ＳｉＣＮ、ＳｉＣ、ＳｉＮまたはＳｉＯＮを含む組成物からなる請求項１，２または３記載の半導体装置。
5. 前記複数の壁のそれぞれは、前記複数の層間絶縁膜のうちの対応する層間絶縁膜を貫通するコンタクトホールに埋め込まれる導電体または前記複数の層間絶縁膜のうちの対応する層間絶縁膜に設けられ、前記層間絶縁膜を貫通するコンタクトホールと前記コンタクトホールより開口面積が大きく、浅く、前記コンタクトホールと通じる溝とに埋め込まれる導電体である請求項１乃至４のいずれか一項に記載の半導体装置。
6. 半導体基板上に複数の層間絶縁膜を形成し、前記複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に複数の壁を形成する半導体装置の製造方法であって、前記複数の壁のうち相対的に上層に位置する上部層間絶縁膜を貫通する上層壁を、前記複数の壁のうち前記上部層間絶縁膜の直下の下部層間絶縁膜を貫通させて下層壁と連結させつつ、前記下部層間絶縁膜の一部にも食い込ませて形成することを特徴とする半導体装置の製造方法。
7. 前記上層壁は、その平面上の中心が前記下層壁の平面上の中心からずれるように前記下層壁と連結される請求項６記載の半導体装置の製造方法。

Images