JP2022069301A - 半導体装置および半導体ウェハ - Google Patents

半導体装置および半導体ウェハ Download PDF

Info

Publication number
JP2022069301A
JP2022069301A JP2020178408A JP2020178408A JP2022069301A JP 2022069301 A JP2022069301 A JP 2022069301A JP 2020178408 A JP2020178408 A JP 2020178408A JP 2020178408 A JP2020178408 A JP 2020178408A JP 2022069301 A JP2022069301 A JP 2022069301A
Authority
JP
Japan
Prior art keywords
trench
semiconductor
semiconductor device
semiconductor substrate
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020178408A
Other languages
English (en)
Inventor
建一 古田
Kenichi Furuta
雅夫 ▲辻▼本
Masao Tsujimoto
信広 寺田
Nobuhiro Terada
正博 原口
Masahiro Haraguchi
剛 井上
Takeshi Inoue
裕一 金子
Yuichi Kaneko
弘樹 黒木
Hiroki Kuroki
貴章 古平
Takaaki Furuhira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2020178408A priority Critical patent/JP2022069301A/ja
Priority to CN202111221104.1A priority patent/CN114497176A/zh
Priority to US17/507,361 priority patent/US11876055B2/en
Publication of JP2022069301A publication Critical patent/JP2022069301A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Abstract

【課題】半導体装置、または半導体ウェハの取り扱いにおいてスクライブラインに発生したクラックの進行を抑制することが可能な半導体装置および半導体ウェハを提供すること。【解決手段】一方の面に素子が形成された炭化ケイ素による半導体基板と、半導体基板の周囲の予め定められた領域に配置された素子が形成されていない周縁部と、周縁部に形成され、内部に炭化ケイ素と熱膨張率が異なる材料が充填された複数の、トレンチまたはトレンチの一部と、を含む。【選択図】図１

Description

本発明は、半導体装置および半導体ウェハに関する。
半導体装置の製造においては、半導体ウェハ上に複数の半導体装置（チップ）の形成領域を設け、一括して製造し、半導体装置が出来上がった時点で半導体ウェハをスクライブ、あるいはダイシングし、個々の半導体装置に個片化するのが一般的である。半導体ウェハをスクライブする際には切断しろとなる領域が必要となり、半導体ウェハ上において半導体装置を区画する区画線となるこの切断しろは、一般にスクライブラインと呼ばれる。
スクライブに関して従来様々な検討がなされており、１つの技術分野をなしている。
スクライブに関連した従来技術として、例えば特許文献１が挙げられる。特許文献１に係る半導体集積回路装置は、多層埋め込み配線層上に上層埋め込み配線層を有し、かつ、半導体基板の端部に沿ってリング状を呈するメタルシールリングを有する半導体集積回路装置である。特許文献１に係る半導体集積回路装置では、上層埋め込み配線層が、下層主絶縁膜、この上のエッチストップ絶縁層および上層主絶縁膜を有し、メタルシールリングの外側の領域において、これに沿って、エッチストップ絶縁層の開口部および、その下の下層主絶縁膜の上面の凹部が構成する上層主絶縁膜埋め込み領域にエアギャップを有するクラック誘導リングを設けている。特許文献１では、このような構成の半導体集積回路装置によれば、プロセスコストの上昇を回避しつつ、ダイシング等のチップ分割処理に起因して生じるクラックがシールリングを超えてチップの内部に達するのを防止することができるとしている。
特開２０１４－１０３３３９号公報
ところで、近年半導体ウェハの材料として炭化ケイ素（以下、「ＳｉＣ」）が広く普及しつつある。物質としてのＳｉＣは高い硬度、高い耐熱性を有し、化学的に安定した物質である。純度の高いＳｉＣはＳｉ（シリコン）よりも高い熱伝導率を有し、またそのバンドギャップが広いことから青色発光ダイオードをはじめ、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等にも用いられている。
半面ＳｉＣはＳｉに比べて硬くて脆い材料のため、被削性が悪いという特質を有している。そのため、ＳｉＣウェハのスクライブ時の加圧、あるいはＳｉＣチップハンドリング時のチップ外周部からの力の印加等により、チッピングしてしまうという問題があった。
チッピングとはチップ外周部（スクライブラインの削り残し領域を含む）が欠けることをいう。チッピングすると、例えばＳｉＣチップの耐圧特性の低下等の不具合が発生する場合がある。また、ＳｉＣウェハのスクライブ時の加圧、あるいはＳｉＣチップハンドリング時のチップ外周部からの力の印加等により一旦クラックが発生すると、その後の取り扱いによってはクラックが成長し、ＳｉＣチップの能動領域（素子領域）まで達する場合もある。すなわち、ＳｉＣチップはＳｉチップと比較して電界が１０倍程度高い状態でも耐圧を保持するという長所がある反面、チップ外周部からのチッピングに対し回路機能が影響を受けやすいという特徴を有している。
この点、特許文献１でもダイシング時に発生するクラックを問題とし、凹部が構成する上層主絶縁膜埋め込み領域にエアギャップを有するクラック誘導リングを設けているが、凹部自体の特性とクラックの方向を考慮してクラックの進行を抑制するという技術思想に基づくものではない。
本発明は、上記の事情を踏まえ、半導体装置、または半導体ウェハの取り扱いにおいてスクライブラインに発生したクラックの進行を抑制することが可能な半導体装置および半導体ウェハを提供することを目的とする。
上記課題を解決するため、本発明に係る半導体装置は、一方の面に素子が形成された炭化ケイ素による半導体基板と、前記半導体基板の周囲の予め定められた領域に配置された前記素子が形成されていない周縁部と、前記周縁部に形成され、内部に炭化ケイ素と熱膨張率が異なる材料が充填された複数の、トレンチまたはトレンチの一部と、を含む。
上記課題を解決するため、本発明に係る他の形態の半導体装置は、一方の面に素子が形成され、平面視で矩形形状とされた結晶構造が４Ｈ－ＳｉＣの炭化ケイ素による半導体基板と、前記半導体基板の周囲の予め定められた領域に配置された前記素子が形成されていない周縁部と、前記周縁部に形成され、平面視で多角形形状とされた複数の、トレンチまたはトレンチの一部と、を含む半導体装置であって、前記半導体基板の一方の方向の辺が前記結晶構造の結晶軸の方向と平行となっており、前記トレンチの平面視での辺の少なくとも一つが前記結晶軸の方向と直交している。
上記課題を解決するため、本発明に係る半導体ウェハは、一方の面に複数の半導体装置が形成された炭化ケイ素による半導体ウェハであって、前記半導体装置を区画するスクライブラインと、前記スクライブライン内に形成され、内部に炭化ケイ素と熱膨張率が異なる材料が充填された複数のトレンチと、を含む。
本発明によれば、半導体装置、または半導体ウェハの取り扱いにおいてスクライブラインに発生したクラックの進行を抑制することが可能な半導体装置および半導体ウェハを提供することが可能となる、という効果を奏する。
（ａ）は第１の実施の形態に係る半導体装置の構成の一例を示す平面図、および側面図、（ｂ）は第１の実施の形態に係る半導体ウェハの平面図である。 第１の実施の形態に係る部分ウェハの構成の一例を示す平面図である。 第１の実施の形態に係る半導体ウェハの、（ａ）は切断線に沿った断面図、（ｂ）はトレンチが有するクラックを停止させる作用を説明するための平面図である。 第２の実施の形態に係る部分ウェハの構成の一例を示す平面図である。 （ａ）はＳｉＣの結晶構造を説明するための図、（ｂ）は第２の実施の形態に係るトレンチの形状とＳｉＣの結晶軸の方向との関係を説明するための図である。 第３の実施の形態に係る部分ウェハの構成の一例を示す平面図である。 第３の実施の形態に係るトレンチの形状とＳｉＣの結晶軸の方向との関係を示す図である。
以下、図面を参照し、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
図１から図３を参照して、本実施の形態に係る半導体装置１０および半導体ウェハ２０について説明する。図１（ａ）＜１＞に示すように、半導体装置１０はＳｉＣによる半導体基板１１、素子領域２４、周縁部２６、および孤立したトレンチ１２を含んでいる。図１（ｂ）に示すように、半導体ウェハ２０にはスクライブラインＳＬで区画された複数の半導体装置１０が形成されている。
素子領域２４は、半導体装置１０の機能を発揮する様々な素子（例えば、回路素子）が形成された領域である。周縁部２６は、半導体ウェハ２０をスクライブラインＳＬに沿って切断した際に、一部残留したスクライブラインＳＬの領域である。トレンチ１２は、図１（ａ）＜２＞に示すように、半導体基板１１の一方の面から所定の深さで形成され、内部はＳｉＣの熱膨張率と異なる熱膨張率を有する材料（図示省略）で充填されている。図１（ａ）＜１＞に示すように、半導体装置１０の平面視において複数のトレンチ１２は周縁部２６の全周にわたって形成されている。
図１（ｂ）に示すように、半導体ウェハ２０に形成された複数の半導体装置１０は、スクライブラインＳＬの間隔を隔てて互いに区画されている。矩形とされた半導体装置１０の各辺はＸ軸またはＹ軸に平行に配置されている。Ｘ軸方向に平行に配置されたオリエンテーションフラット（以下、「オリフラ」）２２は結晶軸の方向を示す目印である。本実施の形態では半導体ウェハ２０として結晶構造が４Ｈ－ＳｉＣのＳｉＣを用いている。そしてオリフラ２２はＳｉＣのいずれかの結晶軸（ａ１軸、ａ２軸、ａ３軸）の方向を示している。本実施の形態では矩形の半導体装置１０の一方向の辺をオリフラ２２に平行になるように配置しているので、半導体装置１０の一方向の辺が半導体ウェハ２０の結晶軸に平行に配置されている。
ここで、上述したように、従来技術に係る半導体装置、または半導体ウェハにおいては、その取り扱いにおいてスクライブラインに発生したクラックの進行を抑制することが求められていた。そこで、本実施の形態に係る半導体装置１０および半導体ウェハ２０では、スクライブラインＳＬの内部に複数のトレンチ１２を緻密に形成し、さらにトレンチ１２の内部をＳｉＣと異なる熱膨張率を有する材料で充填することとした。
図２を参照して、半導体ウェハ２０のスクライブラインＳＬの構成について、より具体的に説明する。図２は、図１（ｂ）に示す半導体ウェハ２０の一部（以下、「部分ウェハ」）であり、４個の半導体装置１０についてスクライブラインＳＬとともに示している。
なお、半導体装置１０は厳密には周縁部２６が含まれるが、図が煩雑になるので、図２では素子領域２４に相当する領域を半導体装置１０として示している。以下に示す部分ウェハについても同様である。図２に示すように、半導体装置１０の相互の間にはＸ軸方向およびＹ軸方向に延伸するスクライブラインＳＬが設けられており、スクライブラインＳＬの内部には複数のトレンチ１２が緻密に形成されている。本実施の形態に係るトレンチ１２は略正方形をなしている。本実施の形態ではスクライブラインＳＬの幅は一例として１００μｍとされ、トレンチ１２の１辺の長さは数μｍ、トレンチ１２の深さは１μｍ～２μｍとされている。従って、スクライブラインＳＬ上にトレンチ１２を緻密に配置させることができる。しかしながら、スクライブラインＳＬの幅、トレンチ１２の大きさはこれに限られず、以下に詳述するように主としてスクライブラインＳＬ内に発生したクラックを有効に停止できるように、半導体ウェハ２０のサイズ、半導体装置１０の大きさ等を考慮して適切な値を選択することができる。
図２に示す切断領域はＣＬは、半導体ウェハ２０をスクライブした際実際に削られ、半導体装置１０には残らない領域を示している。スクライブラインＳＬの切断領域ＣＬを除く領域が周縁部２６である。半導体装置１０の周縁部２６以外の領域が素子領域２４（図示省略）である。素子領域２４には実際に素子が形成される領域のみならず、例えばクラックの影響を緩和するために設けられた素子が形成されていない緩衝領域を含む場合もある。半導体ウェハ２０をスクライブラインＳＬに沿ってスクライブした場合、周縁部２６にはトレンチ１２、またはトレンチ１２の一部が残る。換言すれば、トレンチ１２は周縁部２６に残留するほど素子領域２４に近づけて配置されている。なお、図２ではスクライブラインＳＬの領域の全体にわたってトレンチ１２を配置する構成を例示しているが、これに限られず、例えば切断領域ＣＬにはトレンチ１２を配置しないようにしてもよい。
図３を参照して、本実施の形態に係るトレンチ１２の作用について説明する。図３（ａ）は図２に示すＸ－Ｘ’線に沿って切断した断面図、つまり、切断領域ＣＬで切断した場合の断面図であり、半導体ウェハ２０の一方の面には所定の深さのトレンチ１２が形成されていることがわかる。つまり、図３（ａ）は図１（ａ）＜２＞と同じ側面を見ている。
トレンチ１２の内部には、ＳｉＣと熱膨張率と異なる熱膨張率を有する材料（以下、「充填材料」という場合がある）、例えば酸化膜が充填されている。
本実施の形態に係るトレンチ１２は上記の構成を有しているので、半導体ウェハ２０の製造プロセスにおいて、トレンチ１２を形成した後他の工程の熱処理が行われると、トレンチ１２の内部の材料がＳｉＣと異なる量の熱膨張を起こす。このことにより、トレンチ１２の一部に亀裂状の損傷（例えば、結晶欠陥）が発生する。この損傷は略正方形のトレンチ１２の角に発生しやすい。これは、ＳｉＣと充填材料の熱膨張の違いに起因する応力がトレンチ１２の角に集中しやすいからである。なお、トレンチ１２における損傷の発生のしやすさを勘案すると、充填材料の熱膨張率をＳｉＣの熱膨張率より大きくするのが好ましい。
図３（ｂ）はトレンチ１２の角に損傷１６が発生している状態を模式的に示している。
図３（ｂ）では見やすさの観点から損傷１６を間引いて表しているが、実際はほぼすべての角に損傷１６が発生する。そして、図３（ｂ）に示すように、半導体ウェハ２０のスクライブ、あるいは半導体ウェハ２０の取り扱いにおいてクラック１８Ａ（以下、クラックを区別しない場合は「クラック１８」という）が発生すると、発生したクラック１８Ａの進行方向に存在する損傷１６においてクラック１８Ａが停止する（終端される）。図３（ｂ）では周縁部２６にトレンチ１２の一部が残留する例を示しているが、トレンチ１２のサイズをより小さくすることによって、周縁部２６に完全な形の多数のトレンチ１２を残留させれば損傷１６をより多く配置させることができる。このことにより、より多くのクラックの進行方向に対応することができる。
特に半導体ウェハ２０が半導体装置１０に個片化された後の状態において、チップのハンドリングの際にクラック１８が発生した場合においても、発生したクラック１８が損傷１６によって停止されることは、半導体ウェハ２０の製造プロセスにおける損傷１６の作用と同様である。また、本実施の形態における半導体装置１０では、半導体ウェハ２０の製造プロセスにおいてスクライブラインＳＬに発生したクラック１８が有効に停止されている可能性が高いので、半導体装置１０の状態において新たにクラック１８が発生する可能性は低いとも考えられる。
なお、スクライブラインＳＬに発生したクラック１８は損傷１６だけでなくトレンチ１２の面において停止する場合もある。図３（ｂ）に示すクラック１８Ｂは、トレンチ１２の面によって停止している。トレンチ１２の面においてクラック１８を停止させる形態の詳細については後述する。
次に、本実施の形態に係る半導体装置１０および半導体ウェハ２０の製造方法の概略について説明する。
（１）トレンチ形成
半導体ウェハ２０のスクライブラインＳＬにトレンチを形成する。上述したように、トレンチ１２は周縁部２６に相当する領域（周縁部予定領域）にのみ形成し、切断領域ＣＬには形成しないようにしてもよい。また、トレンチ１２の形状を略正方形とする場合は一例として、辺の長さを数μｍとし、深さを１μｍ～２μｍとする。トレンチ１２の形状を長方形とする場合は、一例として短辺を数μｍ以上とする。トレンチ１２の幅が狭いとトレンチ１２の内部全体に充填材料が埋め込まれない可能性があるからである。
（２）酸化膜成膜
次に、トレンチ１２の内部に充填材料を埋め込む。充填材料は例えば酸化膜とする。例えば、酸化膜はＳｉＯ２を含む。
（３）熱処理
次に。例えば拡散層を活性化させるための熱処理を、一例として１２００℃から１７００℃の温度で行う。この熱処理工程において、損傷１６が発生する。
（４）スクライブ
半導体ウェハ２０のスクライブラインＳＬに沿ってスクライブを行い、半導体装置１０に個片化する。このときの半導体装置１０の周縁部２６にはトレンチ１２またはトレンチ１２の一部が残留する。
（５）組み立て
次に半導体装置１０をパッケージに実装するなどの組み立てを行う。
以上詳述したように、本実施の形態に係る半導体装置１０および半導体ウェハ２０によれば、半導体装置、または半導体ウェハの取り扱いにおいてスクライブラインに発生したクラックの進行を抑制することが可能となる。
［第２の実施の形態］
図４および図５を参照して、本実施の形態に係る半導体装置および半導体ウェハについて説明する。図４は本実施の形態に係る半導体ウェハの部分ウェハを示している。図４に示す部分ウェハはＸ軸方向がオリフラ２２の直線の方向とされている。つまり、紙面上の向きは図１（ｂ）に示す半導体ウェハ２０と対応している。本実施の形態は、上記実施の形態においてトレンチの形状を変えた形態である。従って、半導体ウェハの構成は図１（ｂ）と同様なので図示を省略する。
図４に示すように、本実施の形態に係る半導体ウェハでは、スクライブラインに略正六角形の形状とされ複数のトレンチ１２Ａが緻密に形成されている。トレンチ１２Ａもトレンチ１２と同様。内部にＳｉＣの熱膨張率と異なる熱膨張率の材料が充填されている。本実施の形態に係る半導体ウェハをスクライブラインＳＬに沿ってスクライブし個片化すると、半導体装置１０Ａとなる。半導体装置１０Ａの周縁部２６（図示省略）には、略正六角形のトレンチ１２Ａ、またはトレンチ１２Ａの一部が残存している。
本実施の形態に係る半導体装置１０Ａ、および半導体ウェハについても製造プロセスにおいてトレンチ１２Ａの主に角に損傷１６が形成され、この損傷１６がスクライブラインＳＬにおいて発生したクラック１８を停止させることは上記実施の形態と同様である。本実施の形態に係る半導体装置１０Ａおよび半導体ウェハでは、この損傷１６によるクラック１８の停止に加え、トレンチ１２Ａの面によるクラック１８の停止をより実効あらしめる形態である。そのために、本実施の形態に係る半導体ウェハでは、オリフラ２２に対するトレンチ１２Ａの向きについて配慮している。
ここで、図５を参照してＳｉＣの結晶構造について簡単に説明する。図５（ａ）は、本実施の形態に係る半導体ウェハが採用している４Ｈ－ＳｉＣの結晶構造Ｃの（０，０，０，１）面を示しおり、図５（ａ）に示す符号Ａは原子（Ｓｉ、またはＣ）を表している。
図５（ａ）に示すように、結晶構造Ｃでは、ａ１軸、ａ２軸、およびａ３軸の３方向の結晶軸を有している。本実施の形態に係る半導体ウェハでは、オリフラ２２の方向をａ３軸の方向としている。ただし、オリフラ２２の方向と合わせる結晶軸は、ａ１軸、ａ２軸でも同じである。
図５（ｂ）は、トレンチ１２Ａの向きと結晶構造Ｃ向きとの関係を表した図である。図５（ｂ）に示すように、トレンチ１２Ａは、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、およびＳ６の６つの面を有している。そして、ａ１軸は面Ｓ１およびＳ４と直交し、ａ２軸は面Ｓ２およびＳ５と直交し、ａ３軸は面Ｓ３およびＳ６と直交している。ここで、本実施の形態でいう面とは、符号Ｓ１～Ｓ６で示された直線に沿って深さ方向に切断した断面をいう。
ここで、ＳｉＣの結晶は、結晶軸の方向に沿って割れやすいという特性を有している。
そこで本実施の形態では、上述のように結晶軸の方向がトレンチ１２Ａの深さ方向の各面と直交するようにしている。このことにより、クラック１８が発生したとしても、該クラック１８の方向に存在するトレンチ１２Ａの面によって停止する可能性が高くなる。従って、本実施の形態に係る半導体装置１０Ａおよび半導体ウェハによれば、損傷によるクラックの停止に加えトレンチの面によるクックの停止についても配慮されているので、半導体装置、または半導体ウェハの取り扱いにおいてスクライブラインに発生したクラックの進行をより効果的に抑制することが可能となる。
［第３の実施の形態］
図６および図７を参照して、本実施の形態に係る半導体装置および半導体ウェハについて説明する。図６は本実施の形態に係る半導体ウェハの部分ウェハを示している。図６に示す部分ウェハはＸ軸方向がオリフラ２２の直線の方向とされている。つまり、紙面上の向きは図１（ｂ）に示す半導体ウェハ２０と対応している。本実施の形態は、第１の実施の形態においてトレンチの形状を変えた形態である。従って、半導体ウェハの構成は第１の実施の形態と同様なので図示を省略する。
図６に示すように、本実施の形態に係る半導体ウェハでは、スクライブラインにひし形の形状とされ複数のトレンチ１２Ｂが緻密に形成されている。トレンチ１２Ｂもトレンチ１２と同様。内部にＳｉＣの熱膨張率と異なる熱膨張率の材料が充填されている。本実施の形態に係る半導体ウェハをスクライブラインＳＬに沿って個片化すると、半導体装置１０Ｂとなる。半導体装置１０Ｂの周縁部２６（図示省略）には、ひし形のトレンチ１２Ｂ、またはトレンチ１２Ｂの一部が残存している。
本実施の形態に係る半導体装置１０Ｂ、および半導体ウェハも製造プロセスにおいてトレンチ１２Ｂの主に角に損傷１６が形成され、この損傷１６がスクライブラインＳＬにおいて発生したクラック１８を停止させることは上記第１の実施の形態と同様である。本実施の形態に係る半導体装置１０Ｂおよび半導体ウェハでは、この損傷１６によるクラック１８の停止に加え、トレンチ１２Ｂの面によるクラック１８の停止をより実効あらしめる形態である。そのために、本実施の形態に係る半導体ウェハでは、オリフラ２２に対するトレンチ１２Ｂの向きについて配慮している。
図７に示すように、トレンチ１２Ｂの形状は内角が６０°および１２０°とされたひし形となっている。そして、６０°の頂角同士を結ぶ対角線がＸ軸方向とされている。本実施の形態の基本的な考え方は上述した第２の実施の形態と同様であり、クラック１８が発生しやすい結晶軸の方向とトレンチ１２Ｂの面が直交するように、オリフラ２２に対するトレンチ１２Ｂの向きを設定する。図７にトレンチ１２Ｂの向きと結晶構造Ｃの向きとの関係を示す。図７に示すように、結晶構造Ｃのａ３軸の方向がオリフラ２２の方向とされている（図１（ｂ）も参照）。トレンチ１２Ｂを以上のように配置すると、面Ｓ１およびＳ３がａ１軸と直交し、面Ｓ２およびＳ４がａ２軸と直交する。従って、第２の実施の形態と同様の理由で、スクライブラインＳＬに発生したクラック１８の進行を抑制することができる。
なお、図７に示すように、ａ３軸の方向に対してはトレンチ１２Ｂの頂角が６０°の頂点が配置され、面は配置されない。しかしながら、頂角が６０°の角は角度が鋭角であることから、損傷１６がより発生しやすいと考えられる。従って、トレンチ１２Ｂの６０°の頂角を同士を結ぶ方向に対しては、損傷１６によってクラック１８が停止される可能性が高い。
以上詳述したように、本実施の形態に係る半導体装置および半導体ウェハによれば、損傷によるクラックの停止に加えトレンチの面によるクラックの停止についても配慮されているので、半導体装置、または半導体ウェハの取り扱いにおいてスクライブラインに発生したクラックを、より効果的に抑制することが可能となる。
なお上記各実施の形態ではＳｉＣを用いた半導体装置、半導体ウェハを例示して説明したが、半導体装置、半導体ウェハを構成する材料はＳｉＣだけに限られず、Ｓｉ、ＧａＡＳ等の他の材料であっても本願の技術思想を同様に適用することができる。
また上記各実施の形態では、平面視で正方形、正六角形、ひし形のトレンチを例示して説明したが、これに限られず一般に多角形形状のトレンチを用いてもよい。さらに多角形形状に限られず、損傷の発生のしやすさ、トレンチの形成のしやすさ等を勘案して、例えば三角形、円、楕円等の他の形状のトレンチとしてもよい。
また上記各実施の形態では、スクライブラインに１種類の形状のトレンチを配置する形態を例示して説明したが、これに限られず複数種類の形状のトレンチを組み合わせて配置してもよい。配置のしやすさ等を勘案して、例えば、上述した正六角形のトレンチとひし形のトレンチを組み合わせてスクライブラインに配置させてもよい。さらに１種類のトレンチを配置する場合でも、必要に応じ個々のトレンチの向きを変えて配置してもよい。
また上記各実施の形態では、トレンチ１２に充填材料を充填する形態を例示して説明したが、これに限られず何も充填しない空洞の構成としてもよい。トレンチ１２を空洞としてもトレンチ１２の面によりクラック１８を停止させることができる。
１０、１０Ａ、１０Ｂ 半導体装置
１１ 半導体基板
１２、１２Ａ、１２Ｂ トレンチ
１６ 損傷
１８、１８Ａ、１８Ｂ クラック
２０ 半導体ウェハ
２２ オリフラ
２４ 素子領域
２６ 周縁部
ａ１、ａ２、ａ３ 軸
Ａ 原子
Ｃ 結晶構造
ＣＬ 切断領域
ＳＬ スクライブライン
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６ 面

Claims (8)

  1. 一方の面に素子が形成された炭化ケイ素による半導体基板と、
    前記半導体基板の周囲の予め定められた領域に配置された前記素子が形成されていない周縁部と、
    前記周縁部に形成され、内部に炭化ケイ素と熱膨張率が異なる材料が充填された複数の、トレンチまたはトレンチの一部と、
    を含む半導体装置。
  2. 前記材料の熱膨張率が前記炭化ケイ素の熱膨張率より大きい
    請求項１に記載の半導体装置。
  3. 前記半導体基板の平面視での形状および前記トレンチの平面視での形状が矩形であり、前記トレンチの辺が前記半導体基板の辺に沿って形成されている
    請求項１または請求項２に記載の半導体装置。
  4. 前記半導体基板の結晶構造が４Ｈ－ＳｉＣの結晶構造であり、
    前記半導体基板の平面視での形状が矩形であり、
    前記半導体基板の一方の方向の辺が前記結晶構造の結晶軸の方向と平行となっており、 前記トレンチは平面視での形状が正六角形であり、前記トレンチの１つの対角線の方向が前記結晶軸の方向と直交している
    請求項１または請求項２に記載の半導体装置。
  5. 前記半導体基板の結晶構造が４Ｈ－ＳｉＣの結晶構造であり、
    前記半導体基板の平面視での形状が矩形であり、
    前記半導体基板の一方の方向の辺が前記結晶構造の結晶軸の方向と平行となっており、 前記トレンチは平面視での形状が６０°の内角および１２０°の内角を有するひし形であり、前記トレンチの６０°の内角の頂点を結ぶ対角線が前記結晶軸の方向と平行となっている
    請求項１または請求項２に記載の半導体装置。
  6. 一方の面に素子が形成され、平面視で矩形形状とされた結晶構造が４Ｈ－ＳｉＣの炭化ケイ素による半導体基板と、
    前記半導体基板の周囲の予め定められた領域に配置された前記素子が形成されていない周縁部と、
    前記周縁部に形成され、平面視で多角形形状とされた複数の、トレンチまたはトレンチの一部と、を含む半導体装置であって、
    前記半導体基板の一方の方向の辺が前記結晶構造の結晶軸の方向と平行となっており、 前記トレンチの平面視での辺の少なくとも一つが前記結晶軸の方向と直交している
    半導体装置。
  7. 一方の面に複数の半導体装置が形成された炭化ケイ素による半導体ウェハであって、
    前記半導体装置を区画するスクライブラインと、
    前記スクライブライン内に形成され、内部に炭化ケイ素と熱膨張率が異なる材料が充填された複数のトレンチと、
    を含む
    半導体ウェハ。
  8. 前記スクライブラインの延伸方向の中央から予め定められた範囲には前記トレンチが形成されていない
    請求項７に記載の半導体ウェハ。
JP2020178408A 2020-10-23 2020-10-23 半導体装置および半導体ウェハ Pending JP2022069301A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020178408A JP2022069301A (ja) 2020-10-23 2020-10-23 半導体装置および半導体ウェハ
CN202111221104.1A CN114497176A (zh) 2020-10-23 2021-10-20 半导体装置及半导体晶片
US17/507,361 US11876055B2 (en) 2020-10-23 2021-10-21 Semiconductor device and semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020178408A JP2022069301A (ja) 2020-10-23 2020-10-23 半導体装置および半導体ウェハ

Publications (1)

Publication Number Publication Date
JP2022069301A true JP2022069301A (ja) 2022-05-11

Family

ID=81257575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020178408A Pending JP2022069301A (ja) 2020-10-23 2020-10-23 半導体装置および半導体ウェハ

Country Status (3)

Country Link
US (1) US11876055B2 (ja)
JP (1) JP2022069301A (ja)
CN (1) CN114497176A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115145108B (zh) * 2022-09-05 2022-12-02 上海传芯半导体有限公司 Euv级衬底、euv掩模基版、euv掩模版及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063860A (ja) * 2002-07-30 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4360881B2 (ja) * 2003-03-24 2009-11-11 Ｎｅｃエレクトロニクス株式会社 多層配線を含む半導体装置およびその製造方法
US9768120B2 (en) * 2012-11-21 2017-09-19 Infineon Technologies Austria Ag Semiconductor device assembly including a chip carrier, semiconductor wafer and method of manufacturing a semiconductor device
JP2014103339A (ja) 2012-11-22 2014-06-05 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US9728838B2 (en) * 2015-04-15 2017-08-08 Globalfoundries Inc. On chip antenna with opening
JP7129397B2 (ja) 2019-12-06 2022-09-01 ローム株式会社 ＳｉＣ半導体装置

Also Published As

Publication number Publication date
US11876055B2 (en) 2024-01-16
US20220130772A1 (en) 2022-04-28
CN114497176A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
TWI239885B (en) Method for dicing semiconductor wafers
US7741196B2 (en) Semiconductor wafer with improved crack protection
TWI433222B (zh) 半導體裝置之減壓
US8692357B2 (en) Semiconductor wafer and processing method therefor
JP2010074106A (ja) 半導体チップ、半導体ウェーハおよびそのダイシング方法
JP2009099681A (ja) 基板の個片化方法
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
US20120286397A1 (en) Die Seal for Integrated Circuit Device
JP2022069301A (ja) 半導体装置および半導体ウェハ
US20180076150A1 (en) Semiconductor chip, semiconductor apparatus, semiconductor wafer, and semiconductor wafer dicing method
TW200524185A (en) Method for production of semiconductor chip and semiconductor chip
JP2004055852A (ja) 半導体装置及びその製造方法
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
KR101192526B1 (ko) 웨이퍼로부터 반도체 칩을 제조하기 위한 방법 및 반도체 구성 요소
JP2007081131A (ja) 単結晶ウエハ及びそれを用いたエピタキシャル成長用基板
JP6766997B2 (ja) 半導体装置及び半導体装置の製造方法
JP5545648B2 (ja) 半導体ウエハの劈開方法
JP2009044020A (ja) 半導体ウェハ及びその製造方法
JP5989422B2 (ja) 半導体装置の製造方法
TW201611188A (zh) 半導體裝置及其製造方法
TWM573072U (zh) 半導體元件晶圓
JPH04251960A (ja) 半導体ウエハおよび半導体装置の製造方法
JP2017041616A (ja) 化合物半導体素子
JPH11162885A (ja) 半導体素子の製造方法
JP7229122B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230808