TWM573072U - 半導體元件晶圓 - Google Patents

Abstract

一種半導體元件晶圓，其包括多個元件區、多個密封環以及切割道區。各個密封環圍繞每一個元件區。切割道區位於相鄰的兩個密封環之間。切割道區包括多個結構增強區。每一個結構增強區包括多個增強結構。這些結構增強區彼此分離且位於切割道區的邊界。

Description

半導體元件晶圓

本新型創作是有關於一種半導體元件晶圓，且特別是有關於一種具有增強結構的半導體元件晶圓。

晶圓切割（wafer sawing/ wafer dicing）是由半導體元件晶圓之主動面（active surface），沿著元件區之間的切割道向背面切割。由於在切割時容易形成應力，而導致會造成裂縫（crack）或缺角（chipping）的情形。對於後續構裝或組裝製程而言，由於晶片會受熱，比如灌膠（molding or encapsulating）或表面焊接製程（surface mount technology；SMT），常會造成裂縫或缺角因熱應力而變大，以至於影響產品之可靠度（reliability）。

本新型創作提供一種半導體元件晶圓，其在切割道區的邊界具有多個增強結構。

本新型創作的半導體元件晶圓包括多個元件區、多個密封環以及切割道區。各個密封環圍繞每一個元件區。切割道區位於相鄰的兩個密封環之間。切割道區包括多個結構增強區。每一個結構增強區包括多個增強結構。這些結構增強區彼此分離且位於切割道區的邊界。

在本新型創作的一實施例中，切割道區更包括多個金屬結構。金屬結構位於結構增強區之間。

在本新型創作的一實施例中，切割道區更包括多個空乏區。空乏區位於金屬結構與結構增強區之間，且空乏區不具有導電圖案。

在本新型創作的一實施例中，密封環具有第一寬度，空乏區具有第三寬度，且第三寬度大於或等於第一寬度。

在本新型創作的一實施例中，第三寬度為第一寬度的一倍至十倍。

在本新型創作的一實施例中，結構增強區具有第二寬度，空乏區具有第三寬度，且第三寬度大於或等於第二寬度。

在本新型創作的一實施例中，第三寬度為第二寬度的一倍至十倍。

在本新型創作的一實施例中，切割道區更包括多個稀疏區。稀疏區位於金屬結構與結構增強區之間。稀疏區包括多個增強結構，且在稀疏區中的增強結構的單位面積個數小於在結構增強區中的增強結構的單位面積個數。

在本新型創作的一實施例中，密封環的深度基本上相同於增強結構的深度。

在本新型創作的一實施例中，密封環與增強結構電性分離。

在本新型創作的一實施例中，密封環與結構增強區之間具有第一絕緣溝槽區。

在本新型創作的一實施例中，增強結構之間具有第二絕緣溝槽區。

在本新型創作的一實施例中，結構增強區與空乏區之間具有第三絕緣溝槽區。

基於上述，本新型創作的半導體元件晶圓在切割道區的邊界具有多個增強結構。因此，在對半導體元件晶圓進行切割的時候，可以降低對密封環內的元件區所造成的損傷。

為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照本實施例之圖式以更全面地闡述本新型創作。然而，本新型創作亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

此外，例如“上”或“下”或“頂”或“底”的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在說明除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的“下”側的元件將被定向在其他元件的“上”側。因此，示例性術語“下”可以包括“下”和“上”的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件“下”的元件將被定向為在其它元件“上”。因此，示例性術語“下”可以包括上方的取向。

除非另有定義，本文使用的所有術語（包括半導體相關技術和科學術語）具有與本新型創作所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，例如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本新型創作的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙、非線性及/或非平面特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。

圖1A是依照本新型創作的一實施例的一種半導體元件晶圓的上視示意圖。圖1B是依照本新型創作的第一實施例的一種半導體元件晶圓的部分上視示意圖。圖1C是圖1B中AA’剖線上的剖面示意圖。具體而言，圖1B例如是圖1A中對應於區域R的上視放大示意圖。

請同時參照圖1A至圖1C。半導體元件晶圓100包括多個元件區120、多個密封環（seal ring）130以及切割道區140。

在本實施例中，多個元件區120可以是以陣列的方式排列且形成於基板110上。基板110例如為矽基板、砷化鎵基板或其他可被切割的適宜基板。本新型創作對於基板110的種類或尺寸並不加以限制。各個元件區120可以包括由多個主動元件及/或多個被動元件所形成的積體電路（integrated circuit；IC）。換句話說，若將半導體元件晶圓100在第一方向D1及第二方向D2上沿著切割道區140切割，則各個元件區120可以構成單獨的電子元件。

各個密封環130圍繞每一個元件區120。在本實施例中，密封環130可以是由形成於基板110上的多個導電層132及頂金屬層133所構成。多個導電層132與頂金屬層133之間可以具有保護層（passivation layer）191。保護層191的材質可以包括氧化矽、氮化矽、磷矽玻璃（phosphosilicate glass；PSG）及/或硼磷矽玻璃（borophosphosilicate glass；BPSG）。多個導電層132的形成方式可以相同或相似於元件區120的後段內連線區（back end of line；BEOL）（未繪示）。導電層之間可以包括一個或多個絕緣層192。多個導電層132、多個絕緣層192及/或頂金屬層133可以藉由一般的半導體製程所形成，故於此不加以贅述。

一般而言，在對半導體元件晶圓100進行切割的時候，密封環130可以降低對密封環130內的元件區120所造成的結構損傷。在一些實施例中，密封環130可以電性連接至接地端（ground terminal），以在對半導體元件晶圓100進行切割的時候，降低靜電對密封環130內的元件區120所造成的電性損傷。

切割道區140位於相鄰的兩個密封環130之間。切割道區140可以是在第一方向D1及第二方向D2上的多個交錯的切割道（scribe lane/ scribe line）所構成。切割道區140包括多個結構增強區150。每一個結構增強區150包括多個增強結構151。這些結構增強區150彼此分離且位於切割道區140的邊界。換句話說，這些結構增強區150可以定義出切割道區140的邊界。在本實施例中，增強結構151可以是由形成於基板110上的多個導電層152及頂金屬層153所構成。而多個導電層152及頂金屬層153的材質或形成方式可以相同或相似於前述的多個導電層132及頂金屬層133。換句話說，密封環130的深度135基本上可以相同或相似於增強結構151的深度155。

一般而言，在施力於構件上時，在構件的幾何形狀的不連續處（discontinuity）的應力會有局部增大的現象，這種現象稱為應力集中（stress concentration）。而在應力集中處可能較容易使構件的結構造成破壞。換句話說，在對半導體元件晶圓100進行切割的時候，各個元件區120的角落可能會受到較大的應力，因而較容易因為應力集中而產生結構損傷。因此，多個增強結構151至少位於對應於各個元件區120的角落，而可以提升各個元件區120的角落或對應的密封環130的角落處對抵抗應力的能力。

換句話說，若在以刀鋸等傳統方式對本新型創作的半導體元件晶圓100進行切割的時候，可以藉由位於切割道區140邊界的增強結構151而使大部分的側向斷面止於增強結構151，以降低密封環130受損的可能，而可以降低對密封環130內的元件區120所造成的結構損傷或電性損傷。換句話說，藉由配置多個增強結構151，則可以刀鋸等傳統的方式對半導體元件晶圓100進行切割，而可以省略（但，本新型申請並不排除）以雷射切割的方式對半導體元件晶圓100進行切割。因此，可以降低對半導體元件晶圓100進行切割的成本。

一般而言，切割道區140的寬度144約為30微米（micrometer；µm）至80微米，但本新型創作不限於此。

在本實施例中，於第一方向D1上，密封環130具有第一寬度134，且密封環130所對應的結構增強區150（即，最接近密封環130的結構增強區150）具有第二寬度154。

在本實施例中，切割道區140可以更包括多個金屬結構160。金屬結構160位於結構增強區150之間。金屬結構160的材質或形成方式可以相同或相似於前述的頂金屬層133，故於此不加以贅述。一般而言，在對半導體元件晶圓100進行切割的時候，金屬結構160可以降低因內應力而造成模層之間（如：多個絕緣層之間）剝離（peeling）的可能。

在本實施例中，切割道區140更包括多個空乏區（dummy area）170。空乏區170位於金屬結構160與結構增強區150之間，且空乏區170不具有導電圖案。換句話說，於空乏區170內可以不具有任何類似於前述導電層132、前述導電層152、前述頂金屬層133及前述頂金屬層153的導電結構。因此，金屬結構160與增強結構151在電性及結構上彼此分離。

在本實施例中，於第一方向D1上，空乏區170具有第三寬度174。

在本實施例中，第三寬度174可以大於或等於第一寬度134。在本實施例中，於第二方向D2上，空乏區170的寬度也可以大於或等於對應的密封環130的寬度。

在本實施例中，第三寬度174可以為第一寬度134的一倍至十倍。在一些實施例中，第三寬度174可以為第一寬度134的二倍至三倍。

在本實施例中，第三寬度174可以大於或等於第二寬度154。在本實施例中，於第二方向D2上，空乏區170的寬度也可以大於或等於對應的結構增強區150的寬度。

在本實施例中，第三寬度174可以為第二寬度154的一倍至十倍。在一些實施例中，第三寬度174可以為第二寬度154的二倍至三倍。

在本實施例中，於上視狀態下，增強結構151的形狀可以為條狀，且條狀的增強結構151的延伸方向可以相同或相似於對應的密封環130的側邊的延伸方向。舉例而言，條狀的增強結構151a的延伸方向可以相同或相似於對應的密封環130的側邊130a的延伸方向，條狀的增強結構151b的延伸方向可以相同或相似於對應的密封環130的側邊130b的延伸方向。但本新型創作不限於此。

在一實施例中，條狀的增強結構151a的延伸方向基本上平行於對應的密封環130的側邊130a的延伸方向，條狀的增強結構151b的延伸方向基本上平行於對應的密封環130的側邊130b的延伸方向。但本新型創作不限於此。

圖2是依照本新型創作的第二實施例的一種半導體元件晶圓的部分剖面示意圖。在本實施例中，半導體元件晶圓200與第一實施例的半導體元件晶圓100相似，其類似的構件以相同或相似的標號表示，且具有相同或相似的功能，並省略描述。

在本實施例中，密封環130與結構增強區150之間可以具有第一絕緣溝槽區281。位於第一絕緣溝槽區281的基板110可以具有一溝槽，且溝槽可以填入氧化矽或其他類似的絕緣材料。一般而言，第一絕緣溝槽區281的作用或形成方式可以類於一般半導體製程常用的淺溝渠隔離（Shallow Trench Isolation；STI）技術。換句話說，藉由第一絕緣溝槽區281可以使位於第一絕緣溝槽區281相對兩端的密封環130與增強結構151彼此電性分離。

在本實施例中，多個增強結構151之間具有第二絕緣溝槽區282。第二絕緣溝槽區282的作用或形成方式可以相同或相似於第一絕緣溝槽區281。換句話說，藉由第二絕緣溝槽區282可以使位於第二絕緣溝槽區282相對兩端的增強結構151彼此電性分離。

在其他未繪示的實施例中，密封環130與結構增強區150之間可以具有第一絕緣溝槽區281，且多個增強結構151之間可以不具有類似於前述第二絕緣溝槽區282的絕緣溝槽區。

在其他未繪示的實施例中，多個增強結構151之間具有第二絕緣溝槽區282，且密封環130與結構增強區150之間可以不具有類似於前述第一絕緣溝槽區281的絕緣溝槽區。

在本實施例中，結構增強區150與空乏區170之間可以具有第三絕緣溝槽區283，但本新型創作不限於此。

圖3是依照本新型創作的第三實施例的一種半導體元件晶圓的部分上視示意圖。具體而言，圖3例如是圖1A中對應於區域R的上視放大示意圖。在本實施例中，半導體元件晶圓300與第一實施例的半導體元件晶圓100相似，其類似的構件以相同或相似的標號表示，且具有相同或相似的功能，並省略描述。

在本實施例中，增強結構351可以沿第一方向D1（繪示於圖1A）及/或第二方向D2（繪示於圖1A）交錯的排列。

在本實施例中，於上視狀態下，部分的增強結構351的形狀可以為條狀，且條狀的增強結構351的延伸方向可以相同或相似於對應的密封環130的側邊的延伸方向。舉例而言，條狀的增強結構351a的延伸方向可以相同或相似於對應的密封環130的側邊130a的延伸方向，條狀的增強結構351b的延伸方向可以相同或相似於對應的密封環130的側邊130b的延伸方向。但本新型創作不限於此。

在本實施例中，於上視狀態下，部分的增強結構351的尺寸可以與其餘的部分的增強結構351的尺寸不一致。舉例而言，增強結構351a、351b的尺寸可以為增強結構351c的尺寸的兩倍或以上。但本新型創作不限於此。

圖4是依照本新型創作的第四實施例的一種半導體元件晶圓的部分上視示意圖。具體而言，圖4例如是圖1A中對應於區域R的上視放大示意圖。在本實施例中，半導體元件晶圓400與第一實施例的半導體元件晶圓100相似，其類似的構件以相同或相似的標號表示，且具有相同或相似的功能，並省略描述。

在本實施例中，增強結構451可以沿第一方向D1（繪示於圖1A）及/或第二方向D2（繪示於圖1A）不交錯且規律的排列。

圖5是依照本新型創作的第五實施例的一種半導體元件晶圓的部分上視示意圖。具體而言，圖5例如是圖1A中對應於區域R’的上視放大示意圖。在本實施例中，半導體元件晶圓500與第一實施例的半導體元件晶圓100相似，其類似的構件以相同或相似的標號表示，且具有相同或相似的功能，並省略描述。

在本實施例中，增強結構551可以沿第一方向D1（繪示於圖1A）及/或第二方向D2（繪示於圖1A）不交錯且規律的排列。

在本實施例中，切割道區140的多個金屬結構560與前述實施例的多個金屬結構160類似，差別在於：金屬結構560可以沿第一方向D1及/或第二方向D2不交錯且規律的排列。

在本實施例中，於上視狀態下，增強結構551的尺寸（即，增強結構551的頂金屬層投影於基板110上的面積）基本上可以相同於金屬結構560的尺寸（即，金屬結構560的頂金屬層投影於基板110上的面積），但本新型創作不限於此。

在本實施例中，部分的金屬結構560與另一部分的金屬結構560之間可以具有空乏區571。空乏區571可以不具有導電圖案。

圖6是依照本新型創作的第六實施例的一種半導體元件晶圓的部分上視示意圖。具體而言，圖6例如是圖1A中對應於區域R的上視放大示意圖。在本實施例中，半導體元件晶圓600與第三實施例的半導體元件晶圓300相似，其類似的構件以相同或相似的標號表示，且具有相同或相似的功能，並省略描述。

在本實施例中，在本實施例中，切割道區140更包括多個稀疏區670。稀疏區670位於金屬結構160與結構增強區150之間，且稀疏區670具有增強結構672。增強結構672相同或相似於增強結構351，差別在於：於稀疏區670中的增強結構672的單位面積個數小於結構增強區150中的增強結構351的單位面積個數。

在本實施例中，於第一方向D1（繪示於圖1A）上，稀疏區670具有第三寬度674，且第三寬度674可以大於或等於第二寬度154。在本實施例中，於第二方向D2（繪示於圖1A）上，稀疏區670的寬度也可以大於或等於對應的結構增強區150的寬度。

在本實施例中，第三寬度674可以為第二寬度154的一倍至十倍。在一些實施例中，第三寬度674可以為第二寬度154的二倍至三倍。

圖7是依照本新型創作的第七實施例的一種半導體元件晶圓的部分上視示意圖。具體而言，圖7例如是圖1A中對應於區域R的上視放大示意圖。在本實施例中，半導體元件晶圓700與第一實施例的半導體元件晶圓100相似，其類似的構件以相同或相似的標號表示，且具有相同或相似的功能，並省略描述。

在本實施例中，切割道區140可以更包括連續長條狀的金屬結構760。

圖8是依照本新型創作的第八實施例的一種半導體元件晶圓的部分上視示意圖。具體而言，圖8例如是圖1A中對應於區域R的上視放大示意圖。在本實施例中，半導體元件晶圓800與第一實施例的半導體元件晶圓100相似，其類似的構件以相同或相似的標號表示，且具有相同或相似的功能，並省略描述。

在本實施例中，每一個結構增強區150包括多個增強結構851。於上視狀態下，增強結構851的形狀可以為條狀，且條狀的增強結構851的延伸方向可以不同於對應的密封環130的側邊的延伸方向。舉例而言，條狀的增強結構851a的延伸方向可以不同於對應的密封環130的側邊130a的延伸方向，條狀的增強結構851b的延伸方向可以不同於對應的密封環130的側邊130b的延伸方向。

在一實施例中，條狀的增強結構851a的延伸方向基本上垂直於對應的密封環130的側邊130a的延伸方向，條狀的增強結構851b的延伸方向基本上垂直於對應的密封環130的側邊130b的延伸方向。但本新型創作不限於此。

綜上所述，本新型創作的半導體元件晶圓在切割道區的邊界具有多個增強結構。因此，在對半導體元件晶圓進行切割的時候，可以降低對密封環內的元件區所造成的損傷。

雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300、400、500、600、700、800‧‧‧半導體元件晶圓

110‧‧‧基板

120‧‧‧元件區

130‧‧‧密封環

130a、130b‧‧‧側邊

132‧‧‧多個導電層

133‧‧‧頂金屬層

134‧‧‧第一寬度

135‧‧‧深度

140‧‧‧切割道區

144‧‧‧寬度

150‧‧‧結構增強區

151、151a、151b、351、351a、351b、351c、451、551、672、851、851a、851b‧‧‧增強結構

152‧‧‧多個導電層

153‧‧‧頂金屬層

154‧‧‧第二寬度

155‧‧‧深度

160、560、760‧‧‧金屬結構

170、571‧‧‧空乏區

670‧‧‧稀疏區

174、674‧‧‧第三寬度

281‧‧‧第一絕緣溝槽區

282‧‧‧第二絕緣溝槽區

283‧‧‧第三絕緣溝槽區

191‧‧‧保護層

192‧‧‧絕緣層

D1‧‧‧第一方向

D2‧‧‧第一方向

R、R’‧‧‧區域

圖1A是依照本新型創作的一實施例的一種半導體元件晶圓的上視示意圖。 圖1B是依照本新型創作的第一實施例的一種半導體元件晶圓的部分上視示意圖。 圖1C是圖1B中AA’剖線上的剖面示意圖。 圖2是依照本新型創作的第二實施例的一種半導體元件晶圓的部分剖面示意圖。 圖3是依照本新型創作的第三實施例的一種半導體元件晶圓的部分上視示意圖。 圖4是依照本新型創作的第四實施例的一種半導體元件晶圓的部分上視示意圖。 圖5是依照本新型創作的第五實施例的一種半導體元件晶圓的部分上視示意圖。 圖6是依照本新型創作的第六實施例的一種半導體元件晶圓的部分上視示意圖。 圖7是依照本新型創作的第七實施例的一種半導體元件晶圓的部分上視示意圖。 圖8是依照本新型創作的第八實施例的一種半導體元件晶圓的部分上視示意圖。

Claims (13)

1. 一種半導體元件晶圓，包括： 多個元件區； 多個密封環，圍繞每一所述多個元件區；以及 切割道區，位於相鄰的兩個所述多個密封環之間，且所述切割道區包括： 多個結構增強區，每一所述多個結構增強區包括多個增強結構，其中所述多個結構增強區彼此分離且位於所述切割道區的邊界。
2. 如申請專利範圍第1項所述的半導體元件晶圓，其中所述切割道區更包括： 多個金屬結構，位於所述多個結構增強區之間。
3. 如申請專利範圍第2項所述的半導體元件晶圓，其中所述切割道區更包括： 多個空乏區，位於所述多個金屬結構與所述多個結構增強區之間，且所述多個空乏區不具有導電圖案。
4. 如申請專利範圍第3項所述的半導體元件晶圓，其中所述多個密封環具有第一寬度，所述多個空乏區具有第三寬度，且所述第三寬度大於或等於所述第一寬度。
5. 如申請專利範圍第4項所述的半導體元件晶圓，其中所述第三寬度為所述第一寬度的一倍至十倍。
6. 如申請專利範圍第3項所述的半導體元件晶圓，其中所述多個結構增強區具有第二寬度，所述多個空乏區具有第三寬度，且所述第三寬度大於或等於所述第二寬度。
7. 如申請專利範圍第6項所述的半導體元件晶圓，其中所述第三寬度為所述第二寬度的一倍至十倍。
8. 如申請專利範圍第3項所述的半導體元件晶圓，其中所述切割道區更包括： 多個稀疏區，位於所述多個金屬結構與所述多個結構增強區之間，每一所述多個稀疏區包括所述多個增強結構，且在所述稀疏區中的所述多個增強結構的單位面積個數小於在所述結構增強區中的所述多個增強結構的單位面積個數。
9. 如申請專利範圍第3項所述的半導體元件晶圓，其中所述結構增強區與所述空乏區之間具有第三絕緣溝槽區。
10. 如申請專利範圍第1項所述的半導體元件晶圓，其中所述多個密封環的深度基本上相同於所述多個增強結構的深度。
11. 如申請專利範圍第1項所述的半導體元件晶圓，其中所述多個密封環與所述多個增強結構電性分離。
12. 如申請專利範圍第1項所述的半導體元件晶圓，其中所述多個密封環與所述多個結構增強區之間具有第一絕緣溝槽區。
13. 如申請專利範圍第1項所述的半導體元件晶圓，其中所述多個增強結構之間具有第二絕緣溝槽區。