JP2005038942A - 貫通電極付き基板、その製造方法及び電子デバイス - Google Patents
貫通電極付き基板、その製造方法及び電子デバイス Download PDFInfo
- Publication number
- JP2005038942A JP2005038942A JP2003198023A JP2003198023A JP2005038942A JP 2005038942 A JP2005038942 A JP 2005038942A JP 2003198023 A JP2003198023 A JP 2003198023A JP 2003198023 A JP2003198023 A JP 2003198023A JP 2005038942 A JP2005038942 A JP 2005038942A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- substrate
- silicon
- blind via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ブラインドビアホールの深さおよび裏面側の研磨量を一定にできるとともに、裏面側の絶縁層形成が不要で絶縁耐圧（耐電圧）の低下を未然に防止する。
【解決手段】貫通電極付き基板（１）は、支持基板層（１０）とシリコン層（３０）との間に埋め込み絶縁層（２０）を有するＳＯＩウェハ（２）を用いる。支持基板層（１０）に保護層（１１）をマスクとして埋め込み絶縁層（２０）に達する深さまで形成されたブラインドビアホール（１２）に、内壁絶縁層（１３）を施して導電層（１４）が形成される。また、シリコン層（３０）が除去され露出した埋め込み絶縁層（２０）の導電層（１４）に対応する部分に、導電層（１４）との導通を可能にするコンタクトホール（２１）が形成される。
【選択図】 図２
【解決手段】貫通電極付き基板（１）は、支持基板層（１０）とシリコン層（３０）との間に埋め込み絶縁層（２０）を有するＳＯＩウェハ（２）を用いる。支持基板層（１０）に保護層（１１）をマスクとして埋め込み絶縁層（２０）に達する深さまで形成されたブラインドビアホール（１２）に、内壁絶縁層（１３）を施して導電層（１４）が形成される。また、シリコン層（３０）が除去され露出した埋め込み絶縁層（２０）の導電層（１４）に対応する部分に、導電層（１４）との導通を可能にするコンタクトホール（２１）が形成される。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば、シリコンＩＣチップなどの高密度３次元実装に用いられる貫通電極付き基板と、その製造方法及び電子デバイスに関するものである。
【０００２】
【従来の技術】
最近、シリコンＩＣチップなどを積層して高密度３次元実装を効率よく実現するため、シリコン基板を貫通して接続することを可能にする貫通配線を基板に形成することが検討されている。
【０００３】
このような貫通配線を実現する貫通電極を基板に形成する方法として、従来は、図３に示すような手順で行っている。
【０００４】
まず、図３（ａ）に示すように、厚さが例えば３００〜６００μｍ程度のシリコンウェハ１０２上に、ブラインドビアホールのマスク用の保護層１１１を形成する。
【０００５】
つぎに、図３（ｂ）に示すように、上記のシリコンウェハ１０２に、その厚さの７０〜９０％程度までブラインドビアホール（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）１１２を形成する。
【０００６】
つぎに、図３（ｃ）に示すように、形成したブラインドビアホール１１２の内壁に絶縁層１１３を形成する。
【０００７】
つぎに、図３（ｄ）に示すように、内壁絶縁層１１３を形成したブラインドビアホール１１２に貫通配線用の金属を充填し、導電層１１４を形成する。
【０００８】
つぎに、図３（ｅ）に示すように、シリコンウェハ１０２のブラインドビアホール１１２形成面とは反対（裏面）側から研磨を行い、導電層１１４を形成している金属部分を露出させる。このとき、裏面に形成されていた保護層（酸化膜）は研磨によって失われる。また、研磨後に例えばエッチングによって、電極部分（導電層１１４）以外のシリコンをわずかに（例えば数μｍ）研磨してもよい。
【０００９】
つぎに、図３（ｆ）に示すように、裏面側の絶縁のため絶縁層１１５を形成する。
【００１０】
その後、図３（ｇ）に示すように、電極部分（導電層１１４）に対応する部分の裏面絶縁層１１５を除去して、導通用のコンタクトホール１２１を形成する。
【００１１】
【特許文献１】
特開２００２−６４１４６号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、このような従来の貫通電極形成方法は、つぎのような問題があった。すなわち、
（１）図３（ｂ）に示すブラインドビアホール形成工程において、エッチングの深さにばらつきが生じる。通常は、シリコンウェハ１０２の外周部が深く、内周部が浅くなる。
【００１３】
（２）また、ブラインドビアホール形成工程において、ブラインドビアホール１１２の口径が細くなるにつれて（例えば３０μｍ以下）、レーザ顕微鏡等の深さ測長器によりエッチング深さを測定することが困難になり、ブラインドビアホール形成後の深さの検証ができなくなる。
【００１４】
（３）図３（ｅ）に示す裏面研磨工程において、最も浅いブラインドビアホール１１２を基準に研磨を行わなければならない。
【００１５】
（４）また、裏面研磨工程において、裏面に形成されていた保護層（酸化膜）が除去されるため、図３（ｆ）に示すように、裏面絶縁層１１５の形成工程が必要となる。
【００１６】
（５）また、裏面研磨工程において、裏面側の保護層すなわち絶縁層が一旦除去されるため、再度形成される絶縁層の品質が悪くなるおそれがあり、その結果裏面側の絶縁耐圧（耐電圧）が低下する。
【００１７】
この発明の課題は、上記従来のもののもつ問題点を排除して、ブラインドビアホールの深さおよび裏面側の研磨量を一定にできるとともに、裏面側の絶縁層形成の工程が不要で絶縁耐圧（耐電圧）の低下を未然に防止することのできる貫通電極付き基板と、その製造方法及び電子デバイスを提供することにある。
【００１８】
【課題を解決するための手段】
この発明は上記課題を解決するものであって、請求項１に係る発明は、支持基板層とシリコン層との間に埋め込み絶縁層を有するシリコンウェハから作られた貫通電極付き基板であって、前記支持基板層に保護層をマスクとして前記埋め込み絶縁層に達する深さまで形成されたブラインドビアホールに、内壁絶縁層を施して導電層が形成され、前記シリコン層が除去され露出した前記埋め込み絶縁層の前記導電層に対応する部分に、当該導電層との導通を可能にするコンタクトホールが形成された貫通電極付き基板である。
【００１９】
請求項２に係る発明は、支持基板層の片面に形成したシリコン酸化膜の表面に単結晶シリコン層を形成することで前記シリコン酸化膜を埋め込み絶縁層として構成したＳＯＩウェハから作られた貫通電極付き基板であって、前記支持基板層に保護層をマスクとして前記埋め込み絶縁層に達する深さまで形成されたブラインドビアホールに、内壁絶縁層を施して導電層が形成され、前記単結晶シリコン層が除去され露出した前記埋め込み絶縁層の前記導電層に対応する部分に、当該導電層との導通を可能にするコンタクトホールが形成された貫通電極付き基板である。
【００２０】
請求項３に係る発明は、支持基板層とシリコン層との間に埋め込み絶縁層を有するシリコンウェハを用いた貫通電極付き基板の製造方法であって、前記支持基板層の表面に、ブラインドビアホールのマスク用の保護層を形成する工程と、前記支持基板層に、前記埋め込み絶縁層をストップ層としてブラインドビアホールを形成する工程と、前記ブラインドビアホールの内壁に絶縁層を形成する工程と、前記内壁絶縁層を形成したブラインドビアホールに、貫通配線用の金属を充填して導電層を形成する工程と、前記シリコン層を除去して前記埋め込み絶縁層を露出させる工程と、前記導電層に対応する部分の埋め込み絶縁層を除去して、当該導電層との導通を可能にするコンタクトホールを形成する工程と、を含む貫通電極付き基板の製造方法である。
【００２１】
請求項４に係る発明は、請求項１または２に記載の貫通電極付き基板を用いた電子デバイスである。
【００２２】
【発明の実施の形態】
この発明の実施の形態を、図面を参照して説明する。
図１は、この発明による貫通電極付き基板の一実施の形態を断面で示す説明図であり、この貫通電極付き基板１は、主にシリコンよりなる支持基板層１０（以下、シリコン基板層とする）とシリコン層３０との間に、内部絶縁層（以下、埋め込み絶縁層２０と称する）を有するシリコンウェハを用いたものである。このような埋め込み絶縁層２０を有するシリコンウェハとして、具体的には、シリコン基板層１０の片面に形成したシリコン酸化膜２０の表面に単結晶シリコン層３０を形成することでそのシリコン酸化膜２０を埋め込み絶縁層２０として構成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェハ２を使用するものである。なお、一般に熱酸化膜は品質が良好である。
【００２３】
この貫通電極付き基板１は、支持基板層（シリコン基板層）１０に保護層１１をマスクとして埋め込み絶縁層（シリコン酸化膜）２０に達する深さまで形成されたブラインドビアホール１２に、内壁絶縁層１３を施して導電層１４が形成され、また、シリコン層（単結晶シリコン層）３０が除去され露出した埋め込み絶縁層（シリコン酸化膜）２０の導電層１４に対応する部分に、導電層１４との導通を可能にするコンタクトホール２１が形成されたものである。
【００２４】
図２は、この発明による貫通電極付き基板の製造方法の一実施の形態を断面で示す説明図であり、この貫通電極付き基板１は、支持基板層１０とシリコン層３０との間に埋め込み絶縁層２０を有するシリコンウェハとして、例えば、シリコン基板層１０の片面に、一般には熱酸化により形成したシリコン酸化膜２０（熱酸化膜とも称する）の表面に例えば単結晶あるいは多結晶のシリコン層３０を貼り合わせあるいは成長によって形成することで、そのシリコン酸化膜２０を埋め込み絶縁層２０として構成したＳＯＩウェハ２を使用するものである。
【００２５】
まず、図２（ａ）に示すように、ＳＯＩウェハ２を用意してその支持基板層１０上にブラインドビアホールのマスク用の保護層１１を形成する。例えば、ＳＯＩウェハ２は全体の厚さが３００〜６００μｍであり、ブラインドビアホールを形成する支持基板層１０の厚さが２５０〜５５０μｍ、埋め込み絶縁層２０の厚さが０．１〜２μｍ程度、シリコン層３０の厚さが５〜５０μｍ程度のものである。
【００２６】
保護層１１は通常、二酸化珪素（ＳｉＯ２）などの酸化膜かフォトレジストのいずれか一方またはその両方が使用される。酸化膜は、例えばシリコンとの選択比が１００〜２００程度、フォトレジストは５０〜１００程度であるので、形成されるブラインドビアホールの深さを勘案して、エッチングマスクとしての保護層１１の種類および厚さを決定する。すなわち、形成されるブラインドビアホールの口径は、ＳＯＩウェハ２全体の厚さより小さくて例えば５〜２００μｍ程度であり、また、ブラインドビアホールの深さは２５０〜５５０μｍ程度であり、また、ブラインドビアホールの形状は丸でも四角でも任意の形状とすることができ、また、ブラインドビアホールの個数は必要に応じて任意の個数とすることができる。
【００２７】
つぎに、図２（ｂ）に示すように、上記のＳＯＩウェハ２にブラインドビアホール（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）１２を形成する。このブラインドビアホール形成工程において、例えば、ＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、レーザ加工法、マイクロドリル加工法、ＰＡＥＣＥ（Ｐｈｏｔｏ Ａｓｓｉｓｔｅｄ Ｅｌｅｃｔｒｏ−Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法など任意の形成方法を利用することが可能である。
【００２８】
このとき、ブラインドビアホール１２は、埋め込み絶縁層２０をエッチングのストップ層として形成される。すなわち、埋め込み絶縁層２０はシリコンと比較してエッチング速度が遅いため（選択比１００以上）、基板の外周部のブラインドビアホール１２が埋め込み絶縁層２０に達してその部分のエッチングが停止した後も、内周部のブラインドビアホール１２が埋め込み絶縁層２０に達するまでエッチングを継続することが可能である。これにより、ＳＯＩウェハ２の全体に亘って深さ均一性の高いブラインドビアホール１２が形成され、その深さはＳＯＩウェハ２内において埋め込み絶縁層２０が形成された深さとなる。これにより、従来の問題として前述した（１），（２），（３）の問題点が解決される。
【００２９】
つぎに、図２（ｃ）に示すように、形成したブラインドビアホール１２の内壁に絶縁層１３を形成する。この内壁絶縁層形成工程において、例えば、熱酸化法、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、陽極酸化法、スパッタリング法など任意の形成方法を利用することが可能である。
【００３０】
つぎに、図２（ｄ）に示すように、内壁絶縁層１３を形成したブラインドビアホール１２に貫通配線用の金属を充填し、導電層１４を形成する。この導電層形成工程において、例えば、溶融金属吸引法、印刷法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法など任意の形成方法を利用することが可能である。
【００３１】
つぎに、図２（ｅ）に示すように、シリコン層３０全体を除去して埋め込み絶縁層２０を露出させる。この裏面シリコン除去工程において、例えば、六フッ化硫黄（ＳＦ６）ガス、四フッ化炭素（ＣＦ４）ガス、酸素ガス、またはこれらの混合ガスを用いたドライエッチングなどの方法を利用することができ、また、例えば、フッ酸、硝酸、酢酸混合液、水酸化カリウム水溶液を用いたウェットエッチングなどの方法を利用することもでき、さらに、例えば、研磨などの方法を利用することも可能である。
【００３２】
この裏面シリコン除去工程により、それまでシリコン層３０の内部に形成されていた埋め込み絶縁層２０が、裏面側に露出した絶縁層として機能するため、従来の問題として前述した（３），（４），（５）の問題点が解決される。
【００３３】
その後、図２（ｆ）に示すように、電極部分（導電層１４）に対応する部分の露出した埋め込み絶縁層２０を除去して、導電層１４との導通を可能にするコンタクトホール２１を形成する。このコンタクトホール形成工程において、例えば、パターニングしてからエッチングするなど任意の方法を利用することが可能である。
【００３４】
上記のような貫通電極付き基板１の製造方法によれば、
（１）図２（ｂ）に示すブラインドビアホール形成工程において、形成されたブラインドビアホール１２の深さにばらつきが生じない。
【００３５】
（２）また、ブラインドビアホール形成工程において、ブラインドビアホール１２の口径が細くなっても、その口径にかかわらず深さを正確に一定にすることができる。
【００３６】
（３）図２（ｅ）に示す裏面シリコン除去工程において、その研磨量を正確に一定にすることができる。
【００３７】
（４）また、裏面シリコン除去工程において、埋め込み絶縁層２０が新たな絶縁層として機能するため、別途に裏面絶縁層を形成する工程が不要となる。
【００３８】
（５）また、裏面シリコン除去工程において、シリコン基板層１０の裏面側は露出しないため、絶縁耐圧（耐電圧）の低下が生じない。
【００３９】
なお、上記の実施の形態では、シリコン基板層１０の片面に形成したシリコン酸化膜２０の表面に単結晶シリコン層３０を形成することでそのシリコン酸化膜２０を埋め込み絶縁層２０として構成したＳＯＩウェハ２を使用したが、これに限定するものでなく、支持基板層１０とシリコン層３０との間に品質良好な埋め込み絶縁層２０を有するものであれば、ＳＯＩウェハ２以外の適宜のものを使用することが可能である。
【００４０】
さらに、この発明は、上記のような貫通電極付き基板１を用いた電子デバイスにも適用されるものである。ここで、電子デバイスとは、貫通電極付き基板上に、あるいは基板自体に、各種半導体回路あるいは素子が形成あるいは搭載されたものを指す。具体的には、ＬＳＩや受発光のデバイスを指す。あるいは、これらデバイスがアセンブルされた物の一部分として使う場合も含む。
【００４１】
【発明の効果】
この発明は以上のように、支持基板層とシリコン層との間に埋め込み絶縁層を有するシリコンウェハを用いた貫通電極付き基板であって、支持基板層に保護層をマスクとして埋め込み絶縁層に達する深さまで形成されたブラインドビアホールに、内壁絶縁層を施して導電層が形成され、シリコン層が除去され露出した埋め込み絶縁層の導電層に対応する部分に、その導電層との導通を可能にするコンタクトホールが形成された構成としたので、ブラインドビアホールの深さおよび裏面側の研磨量を一定にできるとともに、別工程による裏面側の絶縁層形成が不要であり、品質の良好なＳＯＩ基板由来の絶縁層を用いることができるから、別工程にて形成される例えば低温酸化膜等の絶縁層の品質不良による絶縁耐圧（耐電圧）の低下を未然に防止することができる効果がある。
【図面の簡単な説明】
【図１】この発明による貫通電極付き基板の一実施の形態を断面で示す説明図である。
【図２】この発明による貫通電極付き基板の製造方法の一実施の形態を断面で示す説明図である。
【図３】従来の貫通電極付き基板の製造方法の一例を断面で示す説明図である。
【符号の説明】
１ 貫通電極付き基板
２ ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェハ
１０ 支持基板層（シリコン基板層）
１１ 保護層
１２ ブラインドビアホール
１３ 絶縁層（内壁絶縁層）
１４ 導電層
２０ 埋め込み絶縁層（シリコン酸化膜）
２１ コンタクトホール
３０ シリコン層（単結晶シリコン層）
【発明の属する技術分野】
この発明は、例えば、シリコンＩＣチップなどの高密度３次元実装に用いられる貫通電極付き基板と、その製造方法及び電子デバイスに関するものである。
【０００２】
【従来の技術】
最近、シリコンＩＣチップなどを積層して高密度３次元実装を効率よく実現するため、シリコン基板を貫通して接続することを可能にする貫通配線を基板に形成することが検討されている。
【０００３】
このような貫通配線を実現する貫通電極を基板に形成する方法として、従来は、図３に示すような手順で行っている。
【０００４】
まず、図３（ａ）に示すように、厚さが例えば３００〜６００μｍ程度のシリコンウェハ１０２上に、ブラインドビアホールのマスク用の保護層１１１を形成する。
【０００５】
つぎに、図３（ｂ）に示すように、上記のシリコンウェハ１０２に、その厚さの７０〜９０％程度までブラインドビアホール（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）１１２を形成する。
【０００６】
つぎに、図３（ｃ）に示すように、形成したブラインドビアホール１１２の内壁に絶縁層１１３を形成する。
【０００７】
つぎに、図３（ｄ）に示すように、内壁絶縁層１１３を形成したブラインドビアホール１１２に貫通配線用の金属を充填し、導電層１１４を形成する。
【０００８】
つぎに、図３（ｅ）に示すように、シリコンウェハ１０２のブラインドビアホール１１２形成面とは反対（裏面）側から研磨を行い、導電層１１４を形成している金属部分を露出させる。このとき、裏面に形成されていた保護層（酸化膜）は研磨によって失われる。また、研磨後に例えばエッチングによって、電極部分（導電層１１４）以外のシリコンをわずかに（例えば数μｍ）研磨してもよい。
【０００９】
つぎに、図３（ｆ）に示すように、裏面側の絶縁のため絶縁層１１５を形成する。
【００１０】
その後、図３（ｇ）に示すように、電極部分（導電層１１４）に対応する部分の裏面絶縁層１１５を除去して、導通用のコンタクトホール１２１を形成する。
【００１１】
【特許文献１】
特開２００２−６４１４６号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、このような従来の貫通電極形成方法は、つぎのような問題があった。すなわち、
（１）図３（ｂ）に示すブラインドビアホール形成工程において、エッチングの深さにばらつきが生じる。通常は、シリコンウェハ１０２の外周部が深く、内周部が浅くなる。
【００１３】
（２）また、ブラインドビアホール形成工程において、ブラインドビアホール１１２の口径が細くなるにつれて（例えば３０μｍ以下）、レーザ顕微鏡等の深さ測長器によりエッチング深さを測定することが困難になり、ブラインドビアホール形成後の深さの検証ができなくなる。
【００１４】
（３）図３（ｅ）に示す裏面研磨工程において、最も浅いブラインドビアホール１１２を基準に研磨を行わなければならない。
【００１５】
（４）また、裏面研磨工程において、裏面に形成されていた保護層（酸化膜）が除去されるため、図３（ｆ）に示すように、裏面絶縁層１１５の形成工程が必要となる。
【００１６】
（５）また、裏面研磨工程において、裏面側の保護層すなわち絶縁層が一旦除去されるため、再度形成される絶縁層の品質が悪くなるおそれがあり、その結果裏面側の絶縁耐圧（耐電圧）が低下する。
【００１７】
この発明の課題は、上記従来のもののもつ問題点を排除して、ブラインドビアホールの深さおよび裏面側の研磨量を一定にできるとともに、裏面側の絶縁層形成の工程が不要で絶縁耐圧（耐電圧）の低下を未然に防止することのできる貫通電極付き基板と、その製造方法及び電子デバイスを提供することにある。
【００１８】
【課題を解決するための手段】
この発明は上記課題を解決するものであって、請求項１に係る発明は、支持基板層とシリコン層との間に埋め込み絶縁層を有するシリコンウェハから作られた貫通電極付き基板であって、前記支持基板層に保護層をマスクとして前記埋め込み絶縁層に達する深さまで形成されたブラインドビアホールに、内壁絶縁層を施して導電層が形成され、前記シリコン層が除去され露出した前記埋め込み絶縁層の前記導電層に対応する部分に、当該導電層との導通を可能にするコンタクトホールが形成された貫通電極付き基板である。
【００１９】
請求項２に係る発明は、支持基板層の片面に形成したシリコン酸化膜の表面に単結晶シリコン層を形成することで前記シリコン酸化膜を埋め込み絶縁層として構成したＳＯＩウェハから作られた貫通電極付き基板であって、前記支持基板層に保護層をマスクとして前記埋め込み絶縁層に達する深さまで形成されたブラインドビアホールに、内壁絶縁層を施して導電層が形成され、前記単結晶シリコン層が除去され露出した前記埋め込み絶縁層の前記導電層に対応する部分に、当該導電層との導通を可能にするコンタクトホールが形成された貫通電極付き基板である。
【００２０】
請求項３に係る発明は、支持基板層とシリコン層との間に埋め込み絶縁層を有するシリコンウェハを用いた貫通電極付き基板の製造方法であって、前記支持基板層の表面に、ブラインドビアホールのマスク用の保護層を形成する工程と、前記支持基板層に、前記埋め込み絶縁層をストップ層としてブラインドビアホールを形成する工程と、前記ブラインドビアホールの内壁に絶縁層を形成する工程と、前記内壁絶縁層を形成したブラインドビアホールに、貫通配線用の金属を充填して導電層を形成する工程と、前記シリコン層を除去して前記埋め込み絶縁層を露出させる工程と、前記導電層に対応する部分の埋め込み絶縁層を除去して、当該導電層との導通を可能にするコンタクトホールを形成する工程と、を含む貫通電極付き基板の製造方法である。
【００２１】
請求項４に係る発明は、請求項１または２に記載の貫通電極付き基板を用いた電子デバイスである。
【００２２】
【発明の実施の形態】
この発明の実施の形態を、図面を参照して説明する。
図１は、この発明による貫通電極付き基板の一実施の形態を断面で示す説明図であり、この貫通電極付き基板１は、主にシリコンよりなる支持基板層１０（以下、シリコン基板層とする）とシリコン層３０との間に、内部絶縁層（以下、埋め込み絶縁層２０と称する）を有するシリコンウェハを用いたものである。このような埋め込み絶縁層２０を有するシリコンウェハとして、具体的には、シリコン基板層１０の片面に形成したシリコン酸化膜２０の表面に単結晶シリコン層３０を形成することでそのシリコン酸化膜２０を埋め込み絶縁層２０として構成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェハ２を使用するものである。なお、一般に熱酸化膜は品質が良好である。
【００２３】
この貫通電極付き基板１は、支持基板層（シリコン基板層）１０に保護層１１をマスクとして埋め込み絶縁層（シリコン酸化膜）２０に達する深さまで形成されたブラインドビアホール１２に、内壁絶縁層１３を施して導電層１４が形成され、また、シリコン層（単結晶シリコン層）３０が除去され露出した埋め込み絶縁層（シリコン酸化膜）２０の導電層１４に対応する部分に、導電層１４との導通を可能にするコンタクトホール２１が形成されたものである。
【００２４】
図２は、この発明による貫通電極付き基板の製造方法の一実施の形態を断面で示す説明図であり、この貫通電極付き基板１は、支持基板層１０とシリコン層３０との間に埋め込み絶縁層２０を有するシリコンウェハとして、例えば、シリコン基板層１０の片面に、一般には熱酸化により形成したシリコン酸化膜２０（熱酸化膜とも称する）の表面に例えば単結晶あるいは多結晶のシリコン層３０を貼り合わせあるいは成長によって形成することで、そのシリコン酸化膜２０を埋め込み絶縁層２０として構成したＳＯＩウェハ２を使用するものである。
【００２５】
まず、図２（ａ）に示すように、ＳＯＩウェハ２を用意してその支持基板層１０上にブラインドビアホールのマスク用の保護層１１を形成する。例えば、ＳＯＩウェハ２は全体の厚さが３００〜６００μｍであり、ブラインドビアホールを形成する支持基板層１０の厚さが２５０〜５５０μｍ、埋め込み絶縁層２０の厚さが０．１〜２μｍ程度、シリコン層３０の厚さが５〜５０μｍ程度のものである。
【００２６】
保護層１１は通常、二酸化珪素（ＳｉＯ２）などの酸化膜かフォトレジストのいずれか一方またはその両方が使用される。酸化膜は、例えばシリコンとの選択比が１００〜２００程度、フォトレジストは５０〜１００程度であるので、形成されるブラインドビアホールの深さを勘案して、エッチングマスクとしての保護層１１の種類および厚さを決定する。すなわち、形成されるブラインドビアホールの口径は、ＳＯＩウェハ２全体の厚さより小さくて例えば５〜２００μｍ程度であり、また、ブラインドビアホールの深さは２５０〜５５０μｍ程度であり、また、ブラインドビアホールの形状は丸でも四角でも任意の形状とすることができ、また、ブラインドビアホールの個数は必要に応じて任意の個数とすることができる。
【００２７】
つぎに、図２（ｂ）に示すように、上記のＳＯＩウェハ２にブラインドビアホール（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）１２を形成する。このブラインドビアホール形成工程において、例えば、ＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、レーザ加工法、マイクロドリル加工法、ＰＡＥＣＥ（Ｐｈｏｔｏ Ａｓｓｉｓｔｅｄ Ｅｌｅｃｔｒｏ−Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法など任意の形成方法を利用することが可能である。
【００２８】
このとき、ブラインドビアホール１２は、埋め込み絶縁層２０をエッチングのストップ層として形成される。すなわち、埋め込み絶縁層２０はシリコンと比較してエッチング速度が遅いため（選択比１００以上）、基板の外周部のブラインドビアホール１２が埋め込み絶縁層２０に達してその部分のエッチングが停止した後も、内周部のブラインドビアホール１２が埋め込み絶縁層２０に達するまでエッチングを継続することが可能である。これにより、ＳＯＩウェハ２の全体に亘って深さ均一性の高いブラインドビアホール１２が形成され、その深さはＳＯＩウェハ２内において埋め込み絶縁層２０が形成された深さとなる。これにより、従来の問題として前述した（１），（２），（３）の問題点が解決される。
【００２９】
つぎに、図２（ｃ）に示すように、形成したブラインドビアホール１２の内壁に絶縁層１３を形成する。この内壁絶縁層形成工程において、例えば、熱酸化法、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、陽極酸化法、スパッタリング法など任意の形成方法を利用することが可能である。
【００３０】
つぎに、図２（ｄ）に示すように、内壁絶縁層１３を形成したブラインドビアホール１２に貫通配線用の金属を充填し、導電層１４を形成する。この導電層形成工程において、例えば、溶融金属吸引法、印刷法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法など任意の形成方法を利用することが可能である。
【００３１】
つぎに、図２（ｅ）に示すように、シリコン層３０全体を除去して埋め込み絶縁層２０を露出させる。この裏面シリコン除去工程において、例えば、六フッ化硫黄（ＳＦ６）ガス、四フッ化炭素（ＣＦ４）ガス、酸素ガス、またはこれらの混合ガスを用いたドライエッチングなどの方法を利用することができ、また、例えば、フッ酸、硝酸、酢酸混合液、水酸化カリウム水溶液を用いたウェットエッチングなどの方法を利用することもでき、さらに、例えば、研磨などの方法を利用することも可能である。
【００３２】
この裏面シリコン除去工程により、それまでシリコン層３０の内部に形成されていた埋め込み絶縁層２０が、裏面側に露出した絶縁層として機能するため、従来の問題として前述した（３），（４），（５）の問題点が解決される。
【００３３】
その後、図２（ｆ）に示すように、電極部分（導電層１４）に対応する部分の露出した埋め込み絶縁層２０を除去して、導電層１４との導通を可能にするコンタクトホール２１を形成する。このコンタクトホール形成工程において、例えば、パターニングしてからエッチングするなど任意の方法を利用することが可能である。
【００３４】
上記のような貫通電極付き基板１の製造方法によれば、
（１）図２（ｂ）に示すブラインドビアホール形成工程において、形成されたブラインドビアホール１２の深さにばらつきが生じない。
【００３５】
（２）また、ブラインドビアホール形成工程において、ブラインドビアホール１２の口径が細くなっても、その口径にかかわらず深さを正確に一定にすることができる。
【００３６】
（３）図２（ｅ）に示す裏面シリコン除去工程において、その研磨量を正確に一定にすることができる。
【００３７】
（４）また、裏面シリコン除去工程において、埋め込み絶縁層２０が新たな絶縁層として機能するため、別途に裏面絶縁層を形成する工程が不要となる。
【００３８】
（５）また、裏面シリコン除去工程において、シリコン基板層１０の裏面側は露出しないため、絶縁耐圧（耐電圧）の低下が生じない。
【００３９】
なお、上記の実施の形態では、シリコン基板層１０の片面に形成したシリコン酸化膜２０の表面に単結晶シリコン層３０を形成することでそのシリコン酸化膜２０を埋め込み絶縁層２０として構成したＳＯＩウェハ２を使用したが、これに限定するものでなく、支持基板層１０とシリコン層３０との間に品質良好な埋め込み絶縁層２０を有するものであれば、ＳＯＩウェハ２以外の適宜のものを使用することが可能である。
【００４０】
さらに、この発明は、上記のような貫通電極付き基板１を用いた電子デバイスにも適用されるものである。ここで、電子デバイスとは、貫通電極付き基板上に、あるいは基板自体に、各種半導体回路あるいは素子が形成あるいは搭載されたものを指す。具体的には、ＬＳＩや受発光のデバイスを指す。あるいは、これらデバイスがアセンブルされた物の一部分として使う場合も含む。
【００４１】
【発明の効果】
この発明は以上のように、支持基板層とシリコン層との間に埋め込み絶縁層を有するシリコンウェハを用いた貫通電極付き基板であって、支持基板層に保護層をマスクとして埋め込み絶縁層に達する深さまで形成されたブラインドビアホールに、内壁絶縁層を施して導電層が形成され、シリコン層が除去され露出した埋め込み絶縁層の導電層に対応する部分に、その導電層との導通を可能にするコンタクトホールが形成された構成としたので、ブラインドビアホールの深さおよび裏面側の研磨量を一定にできるとともに、別工程による裏面側の絶縁層形成が不要であり、品質の良好なＳＯＩ基板由来の絶縁層を用いることができるから、別工程にて形成される例えば低温酸化膜等の絶縁層の品質不良による絶縁耐圧（耐電圧）の低下を未然に防止することができる効果がある。
【図面の簡単な説明】
【図１】この発明による貫通電極付き基板の一実施の形態を断面で示す説明図である。
【図２】この発明による貫通電極付き基板の製造方法の一実施の形態を断面で示す説明図である。
【図３】従来の貫通電極付き基板の製造方法の一例を断面で示す説明図である。
【符号の説明】
１ 貫通電極付き基板
２ ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェハ
１０ 支持基板層（シリコン基板層）
１１ 保護層
１２ ブラインドビアホール
１３ 絶縁層（内壁絶縁層）
１４ 導電層
２０ 埋め込み絶縁層（シリコン酸化膜）
２１ コンタクトホール
３０ シリコン層（単結晶シリコン層）
Claims (4)
- 支持基板層とシリコン層との間に埋め込み絶縁層を有するシリコンウェハから作られた貫通電極付き基板であって、
前記支持基板層に保護層をマスクとして前記埋め込み絶縁層に達する深さまで形成されたブラインドビアホールに、内壁絶縁層を施して導電層が形成され、
前記シリコン層が除去され露出した前記埋め込み絶縁層の前記導電層に対応する部分に、当該導電層との導通を可能にするコンタクトホールが形成されたことを特徴とする貫通電極付き基板。 - 支持基板層の片面に形成したシリコン酸化膜の表面に単結晶シリコン層を形成することで前記シリコン酸化膜を埋め込み絶縁層として構成したＳＯＩウェハから作られた貫通電極付き基板であって、
前記支持基板層に保護層をマスクとして前記埋め込み絶縁層に達する深さまで形成されたブラインドビアホールに、内壁絶縁層を施して導電層が形成され、
前記単結晶シリコン層が除去され露出した前記埋め込み絶縁層の前記導電層に対応する部分に、当該導電層との導通を可能にするコンタクトホールが形成されたことを特徴とする貫通電極付き基板。 - 支持基板層とシリコン層との間に埋め込み絶縁層を有するシリコンウェハを用いた貫通電極付き基板の製造方法であって、
前記支持基板層の表面に、ブラインドビアホールのマスク用の保護層を形成する工程と、
前記支持基板層に、前記埋め込み絶縁層をストップ層としてブラインドビアホールを形成する工程と、
前記ブラインドビアホールの内壁に絶縁層を形成する工程と、
前記内壁絶縁層を形成したブラインドビアホールに、貫通配線用の金属を充填して導電層を形成する工程と、
前記シリコン層を除去して前記埋め込み絶縁層を露出させる工程と、
前記導電層に対応する部分の埋め込み絶縁層を除去して、当該導電層との導通を可能にするコンタクトホールを形成する工程と、
を含むことを特徴とする貫通電極付き基板の製造方法。 - 請求項１または２に記載の貫通電極付き基板を用いた電子デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198023A JP4069028B2 (ja) | 2003-07-16 | 2003-07-16 | 貫通電極付き基板、その製造方法及び電子デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198023A JP4069028B2 (ja) | 2003-07-16 | 2003-07-16 | 貫通電極付き基板、その製造方法及び電子デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005038942A true JP2005038942A (ja) | 2005-02-10 |
| JP4069028B2 JP4069028B2 (ja) | 2008-03-26 |
Family
ID=34207960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003198023A Expired - Fee Related JP4069028B2 (ja) | 2003-07-16 | 2003-07-16 | 貫通電極付き基板、その製造方法及び電子デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4069028B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123857A (ja) * | 2005-09-29 | 2007-05-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2007165909A (ja) * | 2005-12-16 | 2007-06-28 | Icemos Technology Corp | バックリット（後電）フォトダイオードおよびバックリット・フォトダイオートの製造方法 |
| JP2009503809A (ja) * | 2005-06-14 | 2009-01-29 | キュービック・ウエハ・インコーポレーテッド | 背面対前面バイアプロセス |
| JP2010129952A (ja) * | 2008-12-01 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 貫通電極配線の製造方法 |
| JP2010186830A (ja) * | 2009-02-10 | 2010-08-26 | Freescale Semiconductor Inc | 半導体装置の製造方法 |
| US7897459B2 (en) | 2006-09-28 | 2011-03-01 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
| US8114772B2 (en) | 2009-10-26 | 2012-02-14 | Samsung Electronics Co., Ltd. | Method of manufacturing the semiconductor device |
| US8183685B2 (en) | 2005-09-29 | 2012-05-22 | Renesas Electronics Corporation | Semiconductor device |
| US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
| WO2016084343A1 (en) * | 2014-11-28 | 2016-06-02 | Canon Kabushiki Kaisha | Electronic device and manufacturing method for same |
| US10008442B2 (en) | 2014-08-06 | 2018-06-26 | Dai Nippon Printing Co., Ltd. | Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used |
| WO2022147430A1 (en) * | 2020-12-28 | 2022-07-07 | Invensas Bonding Technologies, Inc. | Structures with through-substrate vias and methods for forming the same |
| US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
-
2003
- 2003-07-16 JP JP2003198023A patent/JP4069028B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9754907B2 (en) | 2005-06-14 | 2017-09-05 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
| JP2009503809A (ja) * | 2005-06-14 | 2009-01-29 | キュービック・ウエハ・インコーポレーテッド | 背面対前面バイアプロセス |
| US10340239B2 (en) | 2005-06-14 | 2019-07-02 | Cufer Asset Ltd. L.L.C | Tooling for coupling multiple electronic chips |
| US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
| US9147635B2 (en) | 2005-06-14 | 2015-09-29 | Cufer Asset Ltd. L.L.C. | Contact-based encapsulation |
| US9324629B2 (en) | 2005-06-14 | 2016-04-26 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
| JP2007123857A (ja) * | 2005-09-29 | 2007-05-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US8183685B2 (en) | 2005-09-29 | 2012-05-22 | Renesas Electronics Corporation | Semiconductor device |
| US8456019B2 (en) | 2005-09-29 | 2013-06-04 | Renesas Electronics Corporation | Semiconductor device |
| JP2007165909A (ja) * | 2005-12-16 | 2007-06-28 | Icemos Technology Corp | バックリット（後電）フォトダイオードおよびバックリット・フォトダイオートの製造方法 |
| US7897459B2 (en) | 2006-09-28 | 2011-03-01 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
| JP2010129952A (ja) * | 2008-12-01 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 貫通電極配線の製造方法 |
| JP2010186830A (ja) * | 2009-02-10 | 2010-08-26 | Freescale Semiconductor Inc | 半導体装置の製造方法 |
| US8114772B2 (en) | 2009-10-26 | 2012-02-14 | Samsung Electronics Co., Ltd. | Method of manufacturing the semiconductor device |
| US10008442B2 (en) | 2014-08-06 | 2018-06-26 | Dai Nippon Printing Co., Ltd. | Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used |
| WO2016084343A1 (en) * | 2014-11-28 | 2016-06-02 | Canon Kabushiki Kaisha | Electronic device and manufacturing method for same |
| US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
| WO2022147430A1 (en) * | 2020-12-28 | 2022-07-07 | Invensas Bonding Technologies, Inc. | Structures with through-substrate vias and methods for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4069028B2 (ja) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7795140B2 (en) | Method of manufacturing substrate | |
| TWI282592B (en) | Manufacturing method of semiconductor device | |
| JP4035066B2 (ja) | 半導体装置の製造方法 | |
| TWI452658B (zh) | 包含多變側壁輪廓的穿基板導孔 | |
| JP4069028B2 (ja) | 貫通電極付き基板、その製造方法及び電子デバイス | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JP2004200547A (ja) | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2007053149A (ja) | 半導体ウエハ及びその製造方法 | |
| JP2008066481A (ja) | パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法 | |
| JP2006269860A (ja) | 貫通導電体およびその製造方法 | |
| US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| JP2008130933A (ja) | 電子部品および電子部品の製造方法 | |
| JP4285604B2 (ja) | 貫通電極付き基板、その製造方法及び電子デバイス | |
| US8071460B2 (en) | Method for manufacturing semiconductor device | |
| EP1650158A1 (en) | Silicon-on-insulator substrate, its fabrication method and MEMS floating structure formed therein | |
| US20150028488A1 (en) | Method for manufacturing a conducting contact on a conducting element | |
| JP2003023070A (ja) | 半導体装置およびその製造方法 | |
| EP3358612A1 (en) | Method for selective etching using dry film photoresist | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| US6613648B1 (en) | Shallow trench isolation using TEOS cap and polysilicon pullback | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JP2000307003A (ja) | 半導体装置の製造方法 | |
| JPH10116903A (ja) | 半導体装置の製造方法 | |
| JPH11145285A (ja) | 配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071030 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |