JP2004200547A - 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004200547A JP2004200547A JP2002369393A JP2002369393A JP2004200547A JP 2004200547 A JP2004200547 A JP 2004200547A JP 2002369393 A JP2002369393 A JP 2002369393A JP 2002369393 A JP2002369393 A JP 2002369393A JP 2004200547 A JP2004200547 A JP 2004200547A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- manufacturing
- semiconductor device
- semiconductor substrate
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】本発明の目的は、貫通電極を電気的接続に適した形状に形成することにある。
【解決手段】集積回路１６の少なくとも一部が作り込まれてなる半導体基板１０の第１の面１２に、開口部よりも幅の広い底部を有する凹部３２を形成する。凹部３２に、底部に対応する先端部４２を有するように導電部４０を設ける半導体基板１０の第２の面１４を削って、導電部４０の先端部４２の少なくとも一部を、第２の面１４から露出させる。
【選択図】 図４
【解決手段】集積回路１６の少なくとも一部が作り込まれてなる半導体基板１０の第１の面１２に、開口部よりも幅の広い底部を有する凹部３２を形成する。凹部３２に、底部に対応する先端部４２を有するように導電部４０を設ける半導体基板１０の第２の面１４を削って、導電部４０の先端部４２の少なくとも一部を、第２の面１４から露出させる。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００１−４４１９７号公報
【０００４】
【発明の背景】
３次元実装形態の半導体装置が開発されている。また、３次元実装を可能にするため、半導体チップに貫通電極を形成することが知られている。貫通電極は、半導体チップから突出するように形成する。従来知られている貫通電極は、良好な電気的接続を図ることが難しい形状であった。
【０００５】
本発明の目的は、貫通電極を電気的接続に適した形状に形成することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路の少なくとも一部が作り込まれてなる半導体基板の第１の面に、開口部よりも幅の広い底部を有する凹部を形成すること、
（ｂ）前記凹部に、前記底部に対応する先端部を有するように、導電部を設けること、及び、
（ｃ）前記半導体基板の第２の面を削って、前記導電部の前記先端部の少なくとも一部を、前記第２の面から露出させること、
を含む。
本発明によれば、導電部が凹部に対応して形成されるので、その先端部の幅が広くなっており、電気的接続に適した形状の貫通電極を形成することができる。
（２）この半導体装置の製造方法において、
前記凹部の底面を、凹曲面を有するように形成し、
前記導電部の前記先端部を、凸曲面を有するように形成し、
前記凸曲面の少なくとも一部を、前記第２の面から露出させてもよい。
（３）この半導体装置の製造方法において、
前記先端部の一部のみが露出するように、前記第２の面を削ってもよい。
（４）この半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板に、底面を有する縦穴を形成すること、及び、
（ａ２）前記縦穴の前記底面から、アンダカットが生じるように前記半導体基板をエッチングすること、
を含んでもよい。
（５）この半導体装置の製造方法は、
前記（ａ１）工程の後であって前記（ａ２）工程の前に、
前記（ａ２）工程で行うエッチングに対して前記縦穴の前記底面よりも耐性が高い膜を、前記縦穴の内壁面に形成することをさらに含んでもよい。
（６）この半導体装置の製造方法は、
前記（ａ）工程の後であって前記（ｂ）工程の前に、
前記凹部の内面に、絶縁膜を形成することをさらに含んでもよい。
（７）この半導体装置の製造方法において、
ＴＥＯＳ−Ｏ３系ＣＶＤによって、前記絶縁膜を形成してもよい。
（８）この半導体装置の製造方法において、
複数の前記半導体基板をスタックすることをさらに含み、
前記複数の半導体基板のうち、上下の半導体基板の前記導電部を電気的に接続してもよい。
（９）本発明に係る半導体ウエハは、第１及び第２の面を有する半導体基板と、
前記半導体基板の前記第２の面よりも前記第１の面に近い位置に少なくとも一部が作り込まれてなる複数の集積回路と、
前記半導体基板の前記第１及び第２の面を貫通する複数の貫通電極と、
を有し、
それぞれの前記貫通電極は、前記第２の面から少なくとも一部が露出する先端部と、前記先端部から前記第１の面の方向に延びる延設部と、を有し、前記先端部は、前記延設部よりも幅が広くなるように形成されてなる。
本発明によれば、貫通電極は、幅の広い先端部を有するので、電気的接続に適した形状になっている。
（１０）この半導体ウエハにおいて、
それぞれの前記貫通電極の前記先端部は、凸曲面を有し、
前記凸曲面の少なくとも一部が、前記第２の面から露出していてもよい。
（１１）この半導体ウエハにおいて、
それぞれの前記貫通電極の前記先端部の一部が露出して他の一部が前記半導体基板内に配置されていてもよい。
（１２）この半導体ウエハは、
それぞれの前記貫通電極と前記半導体基板に形成された貫通穴の内面との間に形成された絶縁膜をさらに有してもよい。
（１３）本発明に係る半導体チップは、第１及び第２の面を有する半導体基板と、
前記半導体基板の前記第２の面よりも前記第１の面に近い位置に少なくとも一部が作り込まれてなる集積回路と、
前記半導体基板の前記第１及び第２の面を貫通する貫通電極と、
を有し、
前記貫通電極は、前記第２の面から少なくとも一部が露出する先端部と、前記先端部から前記第１の面の方向に延びる延設部と、を有し、前記先端部は、前記延設部よりも幅が広くなるように形成されてなる。
本発明によれば、貫通電極は、幅の広い先端部を有するので、電気的接続に適した形状になっている。
（１４）この半導体チップにおいて、
前記貫通電極の前記先端部は、凸曲面を有し、
前記凸曲面の少なくとも一部が、前記第２の面から露出していてもよい。
（１５）この半導体チップにおいて、
前記貫通電極の前記先端部の一部が露出して他の一部が前記半導体基板内に配置されていてもよい。
（１６）この半導体チップは、
前記貫通電極と前記半導体基板に形成された貫通穴の内面との間に形成された絶縁膜をさらに有してもよい。
（１７）本発明に係る半導体装置は、スタックされてなる上記複数の半導体チップを有し、
前記複数の半導体チップのうち上下の半導体チップが、前記貫通電極によって電気的に接続されてなる。
本発明によれば、貫通電極は、幅の広い先端部を有するので、電気的接続に適した形状になっている。
（１８）本発明に係る回路基板は、上記半導体チップが実装されてなる。
（１９）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（２０）本発明に係る電子機器は、上記半導体チップを有する。
（２１）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【０００８】
図１（Ａ）〜図４（Ｂ）は、本発明を適用した実施の形態に係る半導体装置（又は半導体チップ・半導体ウエハ）の製造方法を説明する図である。本実施の形態では、図１（Ａ）に示すように、半導体基板１０を使用する。半導体基板１０は、第１及び第２の面１２，１４を有する。第２の面１４は、第１の面１２とは反対の面である。
【０００９】
半導体基板１０には、集積回路（例えばトランジスタやメモリを有する回路）１６の少なくとも一部（一部又は全体）が作り込まれている。半導体基板１０には、複数の集積回路１６のそれぞれの少なくとも一部が作り込まれていてもよいし、１つの集積回路１６の少なくとも一部が作り込まれていてもよい。集積回路１６は、第２の面１４よりも第１の面１２に近い位置に形成されている。
【００１０】
半導体基板１０の第１の面１２には、パッシベーション膜１８が形成されている。パッシベーション膜１８は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。パッシベーション膜１８は、集積回路１６を覆うように形成されている。
【００１１】
半導体基板１０には、複数のパッド２０が形成されている。パッド２０は、集積回路１６に電気的に接続されていてもよい。各パッド２０は、アルミニウムで形成されていてもよい。パッド２０の表面の形状は特に限定されないが矩形であることが多い。パッド２０は、第２の面１４よりも第１の面１２に近い位置（例えば第１の面１２の上方）に形成されている。パッド２０は、パッシベーション膜１８上に形成してもよい。パッシベーション膜１８上に、パッド２０と、集積回路１６とパッド２０を接続する配線（図示せず）とを形成してもよい。また、図示しない別のパッシベーション膜（絶縁膜）をパッド２０の表面の少なくとも一部を避けて形成してもよい。
【００１２】
図１（Ｂ）に示すように、半導体基板１０に、その第１の面１２から縦穴（又は凹部）２２を形成する。縦穴２２は、半導体基板１０を貫通しないように、すなわち底面を有するように形成する。第１の面１２は、パッド２０が形成された側（集積回路１６が形成された側）の面である。縦穴２２は、集積回路１６の素子及び配線を避けて形成する。パッド２０に貫通穴２４を形成してもよい。貫通穴２４の形成には、エッチング（ドライエッチング又はウェットエッチング）を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。パッド２０の下にパッシベーション膜１８が形成されている場合、これにも貫通穴２６を形成する。パッド２０のエッチングがパッシベーション膜１８で止まる場合、貫通穴２６の形成には、パッド２０のエッチングに使用したエッチャントを別のエッチャントに換えてもよい。その場合、再び、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成してもよい。
【００１３】
貫通穴２４（及び貫通穴２６）と連通するように、半導体基板１０に縦穴２２を形成する。縦穴２２は、第１の面１２に対して垂直に形成されてもよいし、例えば開口から深さ方向に穴径が小さくなるように、テーパが付けられていてもよい。貫通穴２４（及び貫通穴２６）と縦穴２２を合わせて、縦穴（又は凹部）ということもできる。縦穴２２の形成にも、エッチング（ドライエッチング又はウェットエッチング）を適用することができる。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。あるいは、縦穴２２の形成に、レーザ（例えばＣＯ2レーザ、ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴２４，２６の形成に適用してもよい。一種類のエッチャント又はレーザによって、縦穴２２及び貫通穴２４，２６の形成を連続して行ってもよい。縦穴２２の形成には、サンドブラスト加工を適用してもよい。
【００１４】
図１（Ｃ）に示すように、第１の面１２の上方（例えば、パッシベーション膜１８及びパッド２０上）にレジスト２８を形成してもよい。レジスト２８は、後に行う工程から第１の面１２及びその上方に形成された部材（例えば、パッシベーション膜１８及びパッド２０）を保護するために必要であれば形成する。レジスト２８は、例えばエッチングに対する耐性が半導体基板１０よりも高い材料で形成する。レジスト２８は、縦穴２２が開口するように（縦穴２２を避けて）形成する。
【００１５】
縦穴２２内に膜３０を形成する。膜３０は、縦穴２２の内壁面に形成する。膜３０は、縦穴２２の底面に形成されてもよいし、レジスト２８上に形成されてもよい。膜３０は、エッチングに対する耐性が半導体基板１０よりも高い材料で形成してもよい。例えば、Ｃ４Ｆ８ガスを使用して、炭素で又は炭素を含む材料で膜３０を形成してもよい。
【００１６】
図２（Ａ）に示すように、膜３０の一部を除去する。詳しくは、膜３０のうち縦穴２２の底面に形成された部分を除去する。すなわち、縦穴２２の底面において、半導体基板１０の材料を露出させる。その場合、膜３０のうち縦穴２２の内壁面に形成された部分が除去されないように、膜３０の一部を除去する。その場合、異方性の高いエッチング（エッチング速度の方向依存性が高いエッチング）、詳しくは、垂直方向（縦穴２２の深さ方向）のエッチング速度が水平方向（縦穴２２の内壁面に対向する方向）よりも大きいエッチングを適用してもよい。例えば、高真空下でＳＦ６ガスを導入し、高バイアス電圧を印加して、数秒間のエッチングを行ってもよい。膜３０のうちレジスト２８上の部分が除去されてもよい。
【００１７】
図２（Ｂ）に示すように、縦穴２２の底面から、アンダカットが生じるように半導体基板１０をエッチングする。詳しくは、縦穴２２の底面から、下方向及び横方向にエッチングを進める。例えば、低真空下でＳＦ６ガスを導入し、低バイアス電圧を印加してエッチングを行ってもよい。縦穴２２の内壁面に形成された膜３０によって、縦穴２２の内壁面はエッチングされなくてもよい。縦穴２２の底面をエッチングして、縦穴２２の開口（又は内壁面に囲まれたスペース）よりも幅（例えば直径）の広いスペースを形成する。例えば、上記工程によって、半導体基板１０に、開口部よりも幅の広い底部を有する凹部３２を形成する。凹部３２は、その底面が凹曲面を有するように形成してもよい。図２（Ｃ）に示すように、レジスト２８を除去し、膜３０を除去する。
【００１８】
図３（Ａ）に示すように、凹部３２の内面に、絶縁膜（電気的な絶縁膜）３４を形成する。絶縁膜３４は、凹部３２の内側面上で１μｍ以上の厚みを有するように形成する。このように、側面に厚い膜を形成するには、ＴＥＯＳ−Ｏ３系ＣＶＤを適用してもよい。ＴＥＯＳ−Ｏ３系ＣＶＤは、減圧下で行ってもよいし、常圧下で行ってもよい。絶縁膜３４は、４００℃程度の低温下で表面反応によって形成してもよい。絶縁膜３４は、アニール処理によって膜質を改善してもよい。絶縁膜３４は、凹部３２の底面に形成する。絶縁膜３４は、凹部３２の内壁面に形成する。ただし、絶縁膜３４は、凹部３２を埋め込まないように形成する。すなわち、凹部３２が残るように絶縁膜３４を形成する。また、絶縁膜３４は、その形成後も、開口よりも底部が幅いという凹部３２の特徴が残るように形成する。
【００１９】
絶縁膜３４は、パッシベーション膜１８上に形成してもよい。パッド２０上に絶縁膜３４を形成した場合、図３（Ｂ）に示すように、パッド２０の少なくとも一部を絶縁膜３４から露出させる。例えば、絶縁膜３４のうちパッド２０上の部分を除去する。その除去には、エッチング（ドライエッチング又はウェットエッチング）を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。
【００２０】
図３（Ｃ）に示すように、凹部３２に導電部４０を形成する。導電部４０は、凹部３２の内部形状に対応する形状を有する。凹部３２の内部形状に対応する形状は、凹部３２の内壁面に絶縁膜３４が形成されているので、絶縁膜３４の内側の形状である。導電部４０は、凹部３２の底部に対応する先端部４２を有する。先端部４２は、凹部３２の底部に対応する形状を有する。凹部３２の底部に対応する形状は、絶縁膜３４の内側の形状である。導電部４０は、先端部４２から第１の面１２の方向への延設部４４を有する。導電部４０は、第１の面１２の上方（例えばパッド２０上）に至るように形成してもよい。導電部４０は、例えば絶縁膜３４からの露出部を通じて、パッド２０に電気的に接続されるように形成してもよい。複数の凹部３２に設けられる導電部４０は、第１の面１２の上方（例えばパッド２０上）で相互に接続されていてもよいし、相互に電気的に切断されていてもよい。
【００２１】
凹部３２は、絶縁膜３４の形成後も、その開口よりも底部が広いので、導電部４０はこれに対応した形状になる。したがって、先端部４２は、延設部４４よりも幅（例えば直径）が大きくなっている。凹部３２（例えば絶縁膜３４の内側）の底面が凹曲面を有する場合、導電部４０の先端部４２は、凸曲面を有するように形成される。
【００２２】
導電部４０は、Ｃｕ又はＷなどで形成してもよい。導電部４０はバリア層を含んでもよい。バリア層は、絶縁膜３４上に形成される。すなわち、バリア層は、導電部４０の表面層である。バリア層は、他の材料が、半導体基板１０（例えばＳｉ）に拡散することを防止するものである。バリア層は、その上に形成される層とは異なる材料（例えばＴｉＷ、ＴｉＮ）で形成してもよい。導電部４０は、電解メッキで形成する場合、シード層を含んでもよい。シード層は、バリア層を形成した後に形成する。シード層は、その上に形成される層（例えばＣｕ，Ｗ，ドープドポリシリコン（例えば低温ポリシリコン））と同じ材料（例えばＣｕ）で形成する。
【００２３】
図４（Ａ）に示すように、半導体基板１０を薄型化する。詳しくは、半導体基板１０の第２の面（第１の面１２とは反対の面）１４を削る（研削又は研磨する）。例えば、機械研磨・研削及び化学研磨・研削の少なくとも一つの方法によって、半導体基板１０を削ってもよい。またはエッチングを適用してもよい。エッチングは、ドライエッチング装置を使用して行ってもよい。あるいは、エッチャントは、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液であってもよい。なお、半導体基板１０の第１の面１２の側に、例えば、ガラス板、樹脂層、樹脂テープ等の補強部材を設けて（例えば接着剤又は接着シートによって貼り付けて）もよい。
【００２４】
導電部４０は、第２の面１４から突出させてもよい。例えば、半導体基板（例えばＳｉ）１０に対するエッチング量が絶縁膜（例えばＳｉＯ2）３４に対するエッチング量よりも多くなる性質のエッチャントによって、第２の面１４をエッチングしてもよい。エッチャントは、ＳＦ6又はＣＦ4又はＣｌ2ガスであってもよい。これにより、絶縁膜３４に覆われた状態で導電部４０を第２の面１４から突出させることができる。
【００２５】
導電部４０の一部（詳しくは先端部４２の少なくとも一部）を第２の面１４から露出させる。先端部４２の一部のみを露出させてもよい。すなわち、先端部４２の一部が露出して他の一部が半導体基板１０内に配置されるように、第２の面１４を削ってもよい。
【００２６】
図４（Ｂ）に示すように、導電部４０が絶縁膜３４に覆われている場合、絶縁膜３４を除去する。これにより、導電部４０の先端部４２の少なくとも一部を第２の面１４から露出させることができる。また、先端部４２を第２の面１４から突出させることもできる。絶縁膜３４は、導電部４０と半導体基板１０（詳しくはその貫通穴の内面）との間に介在している。さらに、先端部４２のうち第２の面１４からの突出部の一部（例えば側面）を覆うように絶縁膜３４を残してもよい。その場合、先端部４２の先端面（例えば凸曲面）を絶縁膜３４から露出させる。
【００２７】
例えば、以上の方法によって、図４（Ｂ）に示すように、半導体基板１０に導電部４０からなる（又は導電部４０を含む）貫通電極４６を形成することができる。例えば、以上の工程により、貫通電極４６を有する半導体ウエハ５０（図５参照）が得られる。この場合、半導体基板１０には、複数の集積回路１６が形成され、それぞれの集積回路１６に対応して貫通電極４６が形成されている。その詳しい構造は、上述した製造方法から導くことができる内容である。半導体ウエハ５０を半導体装置ということもできる。あるいは、貫通電極４６を有する半導体チップ６０（図８参照）が得られる。この場合、半導体基板１０には、１つの集積回路１６が形成されている。その詳しい構造は、上述した製造方法から導くことができる内容である。半導体チップ６０を半導体装置ということもできる。
【００２８】
半導体ウエハ５０は、切断（例えばダイシング）してもよい。例えば、図５に示すように、半導体ウエハ５０を切断（例えばダイシング）する。切断には、カッタ（例えばダイサ）５２又はレーザ（例えばＣＯ2レーザ、ＹＡＧレーザ等）を使用してもよい。これにより、貫通電極４６を有する半導体チップ６０（図８参照）が得られる。その構造は、上述した製造方法から導くことができる内容である。
【００２９】
図６に示すように、半導体装置の製造方法は、複数の半導体基板１０をスタックすることを含んでもよい。各半導体基板１０は、貫通電極４６を有し、貫通電極４６は、導電部４０からなる（又は導電部４０を含む）。スタックされた複数の半導体基板１０のうち上下の半導体基板１０の貫通電極４６を電気的に接続する。例えば、貫通電極４６同士をろう接してもよい。あるいは、電気的接続には、金属接合を適用してもよいし、異方性導電材料（異方性導電膜又は異方性導電ペースト等）を使用してもよいし、絶縁性接着剤の収縮力を利用した圧接を適用してもよいし、これらの組み合わせであってもよい。
【００３０】
本実施の形態では、貫通電極４６の先端部４２が延設部４４よりも幅（例えば直径）が大きくなっているので、電気的接続に適している。また、貫通電極４６の先端部４２の第２の面１４からの露出部（例えば先端面）が凸曲面であれば、電気的な接続面積が広くなる。
【００３１】
スタックされた複数の半導体基板１０の具体例として、図７に示すように、貫通電極４６を有する複数の半導体ウエハ５０をスタックしてもよい。その場合、スタックされた複数の半導体ウエハ５０を切断してもよい。あるいは、図８に示すように、貫通電極４６を有する複数の半導体チップ６０をスタックしてもよいし、貫通電極４６を有する半導体チップ６０と貫通電極４６を有する半導体ウエハ５０をスタックしてもよい。半導体チップ６０がスタックされた後に、半導体ウエハ５０を切断してもよい。
【００３２】
図９は、本発明の実施の形態に係る半導体装置（スタック型半導体装置）を示す図である。半導体装置は、上述した貫通電極４６を有する複数の半導体チップ６０を含む。複数の半導体チップ６０はスタックされている。上下の貫通電極４６は、ろう接されていてもよい。ろう接には、硬ろう・軟ろう（例えばハンダペースト）６２を使用する。硬ろう・軟ろう６２を印刷、ディスペンス又は転写によって貫通電極４６に供給してもよい。１つの半導体チップ６０をスタックするごとに、ろう接を行ってもよい。あるいは、硬ろう・軟ろう６２を上下の貫通電極４６間に設けた状態で、全ての半導体チップ６０を仮マウントして、一括リフローによって、ろう接を行ってもよい。
【００３３】
上下の半導体チップ６０間に、絶縁材料（例えば接着剤・樹脂・アンダーフィル材）６４を設けてもよい。絶縁材料６４によって、貫通電極４６の接合状態が維持又は補強される。本実施の形態に係る半導体装置には、本実施の形態に係る半導体装置の製造方法から導くことができる内容を適用することができる。
【００３４】
スタックされた複数の半導体チップ６０は、配線基板７０に実装されてもよい。１つの半導体チップ（スタックされた複数の半導体チップ６０のうち、最も外側の半導体チップ６０）は、配線基板（例えばインターポーザ）７０に実装してもよい。その場合、第２の面１４の方向に最も外側（例えば最も下側）の貫通電極４６を有する半導体チップ６０が、配線基板７０に実装される。例えば、貫通電極４６の先端部４２を配線パターン７２に電気的に接続（例えば接合）してもよい。図示しない例として、貫通電極４６の第１の面１２からの露出部を配線パターン７２に電気的に接続（例えば接合）してもよい。
【００３５】
半導体チップ６０と配線基板７０の間には、絶縁材料（例えば接着剤・樹脂・アンダーフィル材）６４を設けてもよい。配線基板７０には、配線パターン７２に電気的に接続された外部端子（例えばハンダボール）７４が設けられている。あるいは、半導体チップ６０に応力緩和層を形成し、その上にパッド２０から配線パターンを形成し、その上に外部端子を形成してもよい。その他の内容は、上述した製造方法から導くことができる。
【００３６】
図１０には、複数の半導体チップがスタックされてなる半導体装置１が実装された回路基板１０００が示されている。半導体装置１の一部は上述した半導体チップ６０であるから、回路基板１０００には半導体チップ６０が実装されている。上述した半導体装置を有する電子機器として、図１１にはノート型パーソナルコンピュータ２０００が示され、図１２には携帯電話３０００が示されている。これらの電子機器は、半導体チップ６０を有するものでもある。
【００３７】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４（Ａ）〜図４（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】図８は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図９】図９は、本発明の実施の形態に係る半導体装置を示す図である。
【図１０】図１０は、本発明の実施の形態に係る回路基板を示す図である。
【図１１】図１１は、本発明の実施の形態に係る電子機器を示す図である。
【図１２】図１２は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０半導体基板、１２第１の面、１４第２の面、１６集積回路、２２縦穴、
３０膜、３２凹部、３４絶縁膜、４０導電部、４２先端部、４４延設部、
４６貫通電極
【発明の属する技術分野】
本発明は、半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００１−４４１９７号公報
【０００４】
【発明の背景】
３次元実装形態の半導体装置が開発されている。また、３次元実装を可能にするため、半導体チップに貫通電極を形成することが知られている。貫通電極は、半導体チップから突出するように形成する。従来知られている貫通電極は、良好な電気的接続を図ることが難しい形状であった。
【０００５】
本発明の目的は、貫通電極を電気的接続に適した形状に形成することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路の少なくとも一部が作り込まれてなる半導体基板の第１の面に、開口部よりも幅の広い底部を有する凹部を形成すること、
（ｂ）前記凹部に、前記底部に対応する先端部を有するように、導電部を設けること、及び、
（ｃ）前記半導体基板の第２の面を削って、前記導電部の前記先端部の少なくとも一部を、前記第２の面から露出させること、
を含む。
本発明によれば、導電部が凹部に対応して形成されるので、その先端部の幅が広くなっており、電気的接続に適した形状の貫通電極を形成することができる。
（２）この半導体装置の製造方法において、
前記凹部の底面を、凹曲面を有するように形成し、
前記導電部の前記先端部を、凸曲面を有するように形成し、
前記凸曲面の少なくとも一部を、前記第２の面から露出させてもよい。
（３）この半導体装置の製造方法において、
前記先端部の一部のみが露出するように、前記第２の面を削ってもよい。
（４）この半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板に、底面を有する縦穴を形成すること、及び、
（ａ２）前記縦穴の前記底面から、アンダカットが生じるように前記半導体基板をエッチングすること、
を含んでもよい。
（５）この半導体装置の製造方法は、
前記（ａ１）工程の後であって前記（ａ２）工程の前に、
前記（ａ２）工程で行うエッチングに対して前記縦穴の前記底面よりも耐性が高い膜を、前記縦穴の内壁面に形成することをさらに含んでもよい。
（６）この半導体装置の製造方法は、
前記（ａ）工程の後であって前記（ｂ）工程の前に、
前記凹部の内面に、絶縁膜を形成することをさらに含んでもよい。
（７）この半導体装置の製造方法において、
ＴＥＯＳ−Ｏ３系ＣＶＤによって、前記絶縁膜を形成してもよい。
（８）この半導体装置の製造方法において、
複数の前記半導体基板をスタックすることをさらに含み、
前記複数の半導体基板のうち、上下の半導体基板の前記導電部を電気的に接続してもよい。
（９）本発明に係る半導体ウエハは、第１及び第２の面を有する半導体基板と、
前記半導体基板の前記第２の面よりも前記第１の面に近い位置に少なくとも一部が作り込まれてなる複数の集積回路と、
前記半導体基板の前記第１及び第２の面を貫通する複数の貫通電極と、
を有し、
それぞれの前記貫通電極は、前記第２の面から少なくとも一部が露出する先端部と、前記先端部から前記第１の面の方向に延びる延設部と、を有し、前記先端部は、前記延設部よりも幅が広くなるように形成されてなる。
本発明によれば、貫通電極は、幅の広い先端部を有するので、電気的接続に適した形状になっている。
（１０）この半導体ウエハにおいて、
それぞれの前記貫通電極の前記先端部は、凸曲面を有し、
前記凸曲面の少なくとも一部が、前記第２の面から露出していてもよい。
（１１）この半導体ウエハにおいて、
それぞれの前記貫通電極の前記先端部の一部が露出して他の一部が前記半導体基板内に配置されていてもよい。
（１２）この半導体ウエハは、
それぞれの前記貫通電極と前記半導体基板に形成された貫通穴の内面との間に形成された絶縁膜をさらに有してもよい。
（１３）本発明に係る半導体チップは、第１及び第２の面を有する半導体基板と、
前記半導体基板の前記第２の面よりも前記第１の面に近い位置に少なくとも一部が作り込まれてなる集積回路と、
前記半導体基板の前記第１及び第２の面を貫通する貫通電極と、
を有し、
前記貫通電極は、前記第２の面から少なくとも一部が露出する先端部と、前記先端部から前記第１の面の方向に延びる延設部と、を有し、前記先端部は、前記延設部よりも幅が広くなるように形成されてなる。
本発明によれば、貫通電極は、幅の広い先端部を有するので、電気的接続に適した形状になっている。
（１４）この半導体チップにおいて、
前記貫通電極の前記先端部は、凸曲面を有し、
前記凸曲面の少なくとも一部が、前記第２の面から露出していてもよい。
（１５）この半導体チップにおいて、
前記貫通電極の前記先端部の一部が露出して他の一部が前記半導体基板内に配置されていてもよい。
（１６）この半導体チップは、
前記貫通電極と前記半導体基板に形成された貫通穴の内面との間に形成された絶縁膜をさらに有してもよい。
（１７）本発明に係る半導体装置は、スタックされてなる上記複数の半導体チップを有し、
前記複数の半導体チップのうち上下の半導体チップが、前記貫通電極によって電気的に接続されてなる。
本発明によれば、貫通電極は、幅の広い先端部を有するので、電気的接続に適した形状になっている。
（１８）本発明に係る回路基板は、上記半導体チップが実装されてなる。
（１９）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（２０）本発明に係る電子機器は、上記半導体チップを有する。
（２１）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【０００８】
図１（Ａ）〜図４（Ｂ）は、本発明を適用した実施の形態に係る半導体装置（又は半導体チップ・半導体ウエハ）の製造方法を説明する図である。本実施の形態では、図１（Ａ）に示すように、半導体基板１０を使用する。半導体基板１０は、第１及び第２の面１２，１４を有する。第２の面１４は、第１の面１２とは反対の面である。
【０００９】
半導体基板１０には、集積回路（例えばトランジスタやメモリを有する回路）１６の少なくとも一部（一部又は全体）が作り込まれている。半導体基板１０には、複数の集積回路１６のそれぞれの少なくとも一部が作り込まれていてもよいし、１つの集積回路１６の少なくとも一部が作り込まれていてもよい。集積回路１６は、第２の面１４よりも第１の面１２に近い位置に形成されている。
【００１０】
半導体基板１０の第１の面１２には、パッシベーション膜１８が形成されている。パッシベーション膜１８は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。パッシベーション膜１８は、集積回路１６を覆うように形成されている。
【００１１】
半導体基板１０には、複数のパッド２０が形成されている。パッド２０は、集積回路１６に電気的に接続されていてもよい。各パッド２０は、アルミニウムで形成されていてもよい。パッド２０の表面の形状は特に限定されないが矩形であることが多い。パッド２０は、第２の面１４よりも第１の面１２に近い位置（例えば第１の面１２の上方）に形成されている。パッド２０は、パッシベーション膜１８上に形成してもよい。パッシベーション膜１８上に、パッド２０と、集積回路１６とパッド２０を接続する配線（図示せず）とを形成してもよい。また、図示しない別のパッシベーション膜（絶縁膜）をパッド２０の表面の少なくとも一部を避けて形成してもよい。
【００１２】
図１（Ｂ）に示すように、半導体基板１０に、その第１の面１２から縦穴（又は凹部）２２を形成する。縦穴２２は、半導体基板１０を貫通しないように、すなわち底面を有するように形成する。第１の面１２は、パッド２０が形成された側（集積回路１６が形成された側）の面である。縦穴２２は、集積回路１６の素子及び配線を避けて形成する。パッド２０に貫通穴２４を形成してもよい。貫通穴２４の形成には、エッチング（ドライエッチング又はウェットエッチング）を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。パッド２０の下にパッシベーション膜１８が形成されている場合、これにも貫通穴２６を形成する。パッド２０のエッチングがパッシベーション膜１８で止まる場合、貫通穴２６の形成には、パッド２０のエッチングに使用したエッチャントを別のエッチャントに換えてもよい。その場合、再び、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成してもよい。
【００１３】
貫通穴２４（及び貫通穴２６）と連通するように、半導体基板１０に縦穴２２を形成する。縦穴２２は、第１の面１２に対して垂直に形成されてもよいし、例えば開口から深さ方向に穴径が小さくなるように、テーパが付けられていてもよい。貫通穴２４（及び貫通穴２６）と縦穴２２を合わせて、縦穴（又は凹部）ということもできる。縦穴２２の形成にも、エッチング（ドライエッチング又はウェットエッチング）を適用することができる。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。あるいは、縦穴２２の形成に、レーザ（例えばＣＯ2レーザ、ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴２４，２６の形成に適用してもよい。一種類のエッチャント又はレーザによって、縦穴２２及び貫通穴２４，２６の形成を連続して行ってもよい。縦穴２２の形成には、サンドブラスト加工を適用してもよい。
【００１４】
図１（Ｃ）に示すように、第１の面１２の上方（例えば、パッシベーション膜１８及びパッド２０上）にレジスト２８を形成してもよい。レジスト２８は、後に行う工程から第１の面１２及びその上方に形成された部材（例えば、パッシベーション膜１８及びパッド２０）を保護するために必要であれば形成する。レジスト２８は、例えばエッチングに対する耐性が半導体基板１０よりも高い材料で形成する。レジスト２８は、縦穴２２が開口するように（縦穴２２を避けて）形成する。
【００１５】
縦穴２２内に膜３０を形成する。膜３０は、縦穴２２の内壁面に形成する。膜３０は、縦穴２２の底面に形成されてもよいし、レジスト２８上に形成されてもよい。膜３０は、エッチングに対する耐性が半導体基板１０よりも高い材料で形成してもよい。例えば、Ｃ４Ｆ８ガスを使用して、炭素で又は炭素を含む材料で膜３０を形成してもよい。
【００１６】
図２（Ａ）に示すように、膜３０の一部を除去する。詳しくは、膜３０のうち縦穴２２の底面に形成された部分を除去する。すなわち、縦穴２２の底面において、半導体基板１０の材料を露出させる。その場合、膜３０のうち縦穴２２の内壁面に形成された部分が除去されないように、膜３０の一部を除去する。その場合、異方性の高いエッチング（エッチング速度の方向依存性が高いエッチング）、詳しくは、垂直方向（縦穴２２の深さ方向）のエッチング速度が水平方向（縦穴２２の内壁面に対向する方向）よりも大きいエッチングを適用してもよい。例えば、高真空下でＳＦ６ガスを導入し、高バイアス電圧を印加して、数秒間のエッチングを行ってもよい。膜３０のうちレジスト２８上の部分が除去されてもよい。
【００１７】
図２（Ｂ）に示すように、縦穴２２の底面から、アンダカットが生じるように半導体基板１０をエッチングする。詳しくは、縦穴２２の底面から、下方向及び横方向にエッチングを進める。例えば、低真空下でＳＦ６ガスを導入し、低バイアス電圧を印加してエッチングを行ってもよい。縦穴２２の内壁面に形成された膜３０によって、縦穴２２の内壁面はエッチングされなくてもよい。縦穴２２の底面をエッチングして、縦穴２２の開口（又は内壁面に囲まれたスペース）よりも幅（例えば直径）の広いスペースを形成する。例えば、上記工程によって、半導体基板１０に、開口部よりも幅の広い底部を有する凹部３２を形成する。凹部３２は、その底面が凹曲面を有するように形成してもよい。図２（Ｃ）に示すように、レジスト２８を除去し、膜３０を除去する。
【００１８】
図３（Ａ）に示すように、凹部３２の内面に、絶縁膜（電気的な絶縁膜）３４を形成する。絶縁膜３４は、凹部３２の内側面上で１μｍ以上の厚みを有するように形成する。このように、側面に厚い膜を形成するには、ＴＥＯＳ−Ｏ３系ＣＶＤを適用してもよい。ＴＥＯＳ−Ｏ３系ＣＶＤは、減圧下で行ってもよいし、常圧下で行ってもよい。絶縁膜３４は、４００℃程度の低温下で表面反応によって形成してもよい。絶縁膜３４は、アニール処理によって膜質を改善してもよい。絶縁膜３４は、凹部３２の底面に形成する。絶縁膜３４は、凹部３２の内壁面に形成する。ただし、絶縁膜３４は、凹部３２を埋め込まないように形成する。すなわち、凹部３２が残るように絶縁膜３４を形成する。また、絶縁膜３４は、その形成後も、開口よりも底部が幅いという凹部３２の特徴が残るように形成する。
【００１９】
絶縁膜３４は、パッシベーション膜１８上に形成してもよい。パッド２０上に絶縁膜３４を形成した場合、図３（Ｂ）に示すように、パッド２０の少なくとも一部を絶縁膜３４から露出させる。例えば、絶縁膜３４のうちパッド２０上の部分を除去する。その除去には、エッチング（ドライエッチング又はウェットエッチング）を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。
【００２０】
図３（Ｃ）に示すように、凹部３２に導電部４０を形成する。導電部４０は、凹部３２の内部形状に対応する形状を有する。凹部３２の内部形状に対応する形状は、凹部３２の内壁面に絶縁膜３４が形成されているので、絶縁膜３４の内側の形状である。導電部４０は、凹部３２の底部に対応する先端部４２を有する。先端部４２は、凹部３２の底部に対応する形状を有する。凹部３２の底部に対応する形状は、絶縁膜３４の内側の形状である。導電部４０は、先端部４２から第１の面１２の方向への延設部４４を有する。導電部４０は、第１の面１２の上方（例えばパッド２０上）に至るように形成してもよい。導電部４０は、例えば絶縁膜３４からの露出部を通じて、パッド２０に電気的に接続されるように形成してもよい。複数の凹部３２に設けられる導電部４０は、第１の面１２の上方（例えばパッド２０上）で相互に接続されていてもよいし、相互に電気的に切断されていてもよい。
【００２１】
凹部３２は、絶縁膜３４の形成後も、その開口よりも底部が広いので、導電部４０はこれに対応した形状になる。したがって、先端部４２は、延設部４４よりも幅（例えば直径）が大きくなっている。凹部３２（例えば絶縁膜３４の内側）の底面が凹曲面を有する場合、導電部４０の先端部４２は、凸曲面を有するように形成される。
【００２２】
導電部４０は、Ｃｕ又はＷなどで形成してもよい。導電部４０はバリア層を含んでもよい。バリア層は、絶縁膜３４上に形成される。すなわち、バリア層は、導電部４０の表面層である。バリア層は、他の材料が、半導体基板１０（例えばＳｉ）に拡散することを防止するものである。バリア層は、その上に形成される層とは異なる材料（例えばＴｉＷ、ＴｉＮ）で形成してもよい。導電部４０は、電解メッキで形成する場合、シード層を含んでもよい。シード層は、バリア層を形成した後に形成する。シード層は、その上に形成される層（例えばＣｕ，Ｗ，ドープドポリシリコン（例えば低温ポリシリコン））と同じ材料（例えばＣｕ）で形成する。
【００２３】
図４（Ａ）に示すように、半導体基板１０を薄型化する。詳しくは、半導体基板１０の第２の面（第１の面１２とは反対の面）１４を削る（研削又は研磨する）。例えば、機械研磨・研削及び化学研磨・研削の少なくとも一つの方法によって、半導体基板１０を削ってもよい。またはエッチングを適用してもよい。エッチングは、ドライエッチング装置を使用して行ってもよい。あるいは、エッチャントは、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液であってもよい。なお、半導体基板１０の第１の面１２の側に、例えば、ガラス板、樹脂層、樹脂テープ等の補強部材を設けて（例えば接着剤又は接着シートによって貼り付けて）もよい。
【００２４】
導電部４０は、第２の面１４から突出させてもよい。例えば、半導体基板（例えばＳｉ）１０に対するエッチング量が絶縁膜（例えばＳｉＯ2）３４に対するエッチング量よりも多くなる性質のエッチャントによって、第２の面１４をエッチングしてもよい。エッチャントは、ＳＦ6又はＣＦ4又はＣｌ2ガスであってもよい。これにより、絶縁膜３４に覆われた状態で導電部４０を第２の面１４から突出させることができる。
【００２５】
導電部４０の一部（詳しくは先端部４２の少なくとも一部）を第２の面１４から露出させる。先端部４２の一部のみを露出させてもよい。すなわち、先端部４２の一部が露出して他の一部が半導体基板１０内に配置されるように、第２の面１４を削ってもよい。
【００２６】
図４（Ｂ）に示すように、導電部４０が絶縁膜３４に覆われている場合、絶縁膜３４を除去する。これにより、導電部４０の先端部４２の少なくとも一部を第２の面１４から露出させることができる。また、先端部４２を第２の面１４から突出させることもできる。絶縁膜３４は、導電部４０と半導体基板１０（詳しくはその貫通穴の内面）との間に介在している。さらに、先端部４２のうち第２の面１４からの突出部の一部（例えば側面）を覆うように絶縁膜３４を残してもよい。その場合、先端部４２の先端面（例えば凸曲面）を絶縁膜３４から露出させる。
【００２７】
例えば、以上の方法によって、図４（Ｂ）に示すように、半導体基板１０に導電部４０からなる（又は導電部４０を含む）貫通電極４６を形成することができる。例えば、以上の工程により、貫通電極４６を有する半導体ウエハ５０（図５参照）が得られる。この場合、半導体基板１０には、複数の集積回路１６が形成され、それぞれの集積回路１６に対応して貫通電極４６が形成されている。その詳しい構造は、上述した製造方法から導くことができる内容である。半導体ウエハ５０を半導体装置ということもできる。あるいは、貫通電極４６を有する半導体チップ６０（図８参照）が得られる。この場合、半導体基板１０には、１つの集積回路１６が形成されている。その詳しい構造は、上述した製造方法から導くことができる内容である。半導体チップ６０を半導体装置ということもできる。
【００２８】
半導体ウエハ５０は、切断（例えばダイシング）してもよい。例えば、図５に示すように、半導体ウエハ５０を切断（例えばダイシング）する。切断には、カッタ（例えばダイサ）５２又はレーザ（例えばＣＯ2レーザ、ＹＡＧレーザ等）を使用してもよい。これにより、貫通電極４６を有する半導体チップ６０（図８参照）が得られる。その構造は、上述した製造方法から導くことができる内容である。
【００２９】
図６に示すように、半導体装置の製造方法は、複数の半導体基板１０をスタックすることを含んでもよい。各半導体基板１０は、貫通電極４６を有し、貫通電極４６は、導電部４０からなる（又は導電部４０を含む）。スタックされた複数の半導体基板１０のうち上下の半導体基板１０の貫通電極４６を電気的に接続する。例えば、貫通電極４６同士をろう接してもよい。あるいは、電気的接続には、金属接合を適用してもよいし、異方性導電材料（異方性導電膜又は異方性導電ペースト等）を使用してもよいし、絶縁性接着剤の収縮力を利用した圧接を適用してもよいし、これらの組み合わせであってもよい。
【００３０】
本実施の形態では、貫通電極４６の先端部４２が延設部４４よりも幅（例えば直径）が大きくなっているので、電気的接続に適している。また、貫通電極４６の先端部４２の第２の面１４からの露出部（例えば先端面）が凸曲面であれば、電気的な接続面積が広くなる。
【００３１】
スタックされた複数の半導体基板１０の具体例として、図７に示すように、貫通電極４６を有する複数の半導体ウエハ５０をスタックしてもよい。その場合、スタックされた複数の半導体ウエハ５０を切断してもよい。あるいは、図８に示すように、貫通電極４６を有する複数の半導体チップ６０をスタックしてもよいし、貫通電極４６を有する半導体チップ６０と貫通電極４６を有する半導体ウエハ５０をスタックしてもよい。半導体チップ６０がスタックされた後に、半導体ウエハ５０を切断してもよい。
【００３２】
図９は、本発明の実施の形態に係る半導体装置（スタック型半導体装置）を示す図である。半導体装置は、上述した貫通電極４６を有する複数の半導体チップ６０を含む。複数の半導体チップ６０はスタックされている。上下の貫通電極４６は、ろう接されていてもよい。ろう接には、硬ろう・軟ろう（例えばハンダペースト）６２を使用する。硬ろう・軟ろう６２を印刷、ディスペンス又は転写によって貫通電極４６に供給してもよい。１つの半導体チップ６０をスタックするごとに、ろう接を行ってもよい。あるいは、硬ろう・軟ろう６２を上下の貫通電極４６間に設けた状態で、全ての半導体チップ６０を仮マウントして、一括リフローによって、ろう接を行ってもよい。
【００３３】
上下の半導体チップ６０間に、絶縁材料（例えば接着剤・樹脂・アンダーフィル材）６４を設けてもよい。絶縁材料６４によって、貫通電極４６の接合状態が維持又は補強される。本実施の形態に係る半導体装置には、本実施の形態に係る半導体装置の製造方法から導くことができる内容を適用することができる。
【００３４】
スタックされた複数の半導体チップ６０は、配線基板７０に実装されてもよい。１つの半導体チップ（スタックされた複数の半導体チップ６０のうち、最も外側の半導体チップ６０）は、配線基板（例えばインターポーザ）７０に実装してもよい。その場合、第２の面１４の方向に最も外側（例えば最も下側）の貫通電極４６を有する半導体チップ６０が、配線基板７０に実装される。例えば、貫通電極４６の先端部４２を配線パターン７２に電気的に接続（例えば接合）してもよい。図示しない例として、貫通電極４６の第１の面１２からの露出部を配線パターン７２に電気的に接続（例えば接合）してもよい。
【００３５】
半導体チップ６０と配線基板７０の間には、絶縁材料（例えば接着剤・樹脂・アンダーフィル材）６４を設けてもよい。配線基板７０には、配線パターン７２に電気的に接続された外部端子（例えばハンダボール）７４が設けられている。あるいは、半導体チップ６０に応力緩和層を形成し、その上にパッド２０から配線パターンを形成し、その上に外部端子を形成してもよい。その他の内容は、上述した製造方法から導くことができる。
【００３６】
図１０には、複数の半導体チップがスタックされてなる半導体装置１が実装された回路基板１０００が示されている。半導体装置１の一部は上述した半導体チップ６０であるから、回路基板１０００には半導体チップ６０が実装されている。上述した半導体装置を有する電子機器として、図１１にはノート型パーソナルコンピュータ２０００が示され、図１２には携帯電話３０００が示されている。これらの電子機器は、半導体チップ６０を有するものでもある。
【００３７】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４（Ａ）〜図４（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】図８は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図９】図９は、本発明の実施の形態に係る半導体装置を示す図である。
【図１０】図１０は、本発明の実施の形態に係る回路基板を示す図である。
【図１１】図１１は、本発明の実施の形態に係る電子機器を示す図である。
【図１２】図１２は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０半導体基板、１２第１の面、１４第２の面、１６集積回路、２２縦穴、
３０膜、３２凹部、３４絶縁膜、４０導電部、４２先端部、４４延設部、
４６貫通電極
Claims (21)
- （ａ）集積回路の少なくとも一部が作り込まれてなる半導体基板の第１の面に、開口部よりも幅の広い底部を有する凹部を形成すること、
（ｂ）前記凹部に、前記底部に対応する先端部を有するように、導電部を設けること、及び、
（ｃ）前記半導体基板の第２の面を削って、前記導電部の前記先端部の少なくとも一部を、前記第２の面から露出させること、
を含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記凹部の底面を、凹曲面を有するように形成し、
前記導電部の前記先端部を、凸曲面を有するように形成し、
前記凸曲面の少なくとも一部を、前記第２の面から露出させる半導体装置の製造方法。 - 請求項１又は請求項２記載の半導体装置の製造方法において、
前記先端部の一部のみが露出するように、前記第２の面を削る半導体装置の製造方法。 - 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板に、底面を有する縦穴を形成すること、及び、
（ａ２）前記縦穴の前記底面から、アンダカットが生じるように前記半導体基板をエッチングすること、
を含む半導体装置の製造方法。 - 請求項４記載の半導体装置の製造方法において、
前記（ａ１）工程の後であって前記（ａ２）工程の前に、
前記（ａ２）工程で行うエッチングに対して前記縦穴の前記底面よりも耐性が高い膜を、前記縦穴の内壁面に形成することをさらに含む半導体装置の製造方法。 - 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記（ａ）工程の後であって前記（ｂ）工程の前に、
前記凹部の内面に、絶縁膜を形成することをさらに含む半導体装置の製造方法。 - 請求項６記載の半導体装置の製造方法において、
ＴＥＯＳ−Ｏ３系ＣＶＤによって、前記絶縁膜を形成する半導体装置の製造方法。 - 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
複数の前記半導体基板をスタックすることをさらに含み、
前記複数の半導体基板のうち、上下の半導体基板の前記導電部を電気的に接続する半導体装置の製造方法。 - 第１及び第２の面を有する半導体基板と、
前記半導体基板の前記第２の面よりも前記第１の面に近い位置に少なくとも一部が作り込まれてなる複数の集積回路と、
前記半導体基板の前記第１及び第２の面を貫通する複数の貫通電極と、
を有し、
それぞれの前記貫通電極は、前記第２の面から少なくとも一部が露出する先端部と、前記先端部から前記第１の面の方向に延びる延設部と、を有し、前記先端部は、前記延設部よりも幅が広くなるように形成されてなる半導体ウエハ。 - 請求項９記載の半導体ウエハにおいて、
それぞれの前記貫通電極の前記先端部は、凸曲面を有し、
前記凸曲面の少なくとも一部が、前記第２の面から露出してなる半導体ウエハ。 - 請求項９又は請求項１０記載の半導体ウエハにおいて、
それぞれの前記貫通電極の前記先端部の一部が露出して他の一部が前記半導体基板内に配置されてなる半導体ウエハ。 - 請求項９から請求項１１のいずれかに記載の半導体ウエハにおいて、
それぞれの前記貫通電極と前記半導体基板に形成された貫通穴の内面との間に形成された絶縁膜をさらに有する半導体ウエハ。 - 第１及び第２の面を有する半導体基板と、
前記半導体基板の前記第２の面よりも前記第１の面に近い位置に少なくとも一部が作り込まれてなる集積回路と、
前記半導体基板の前記第１及び第２の面を貫通する貫通電極と、
を有し、
前記貫通電極は、前記第２の面から少なくとも一部が露出する先端部と、前記先端部から前記第１の面の方向に延びる延設部と、を有し、前記先端部は、前記延設部よりも幅が広くなるように形成されてなる半導体チップ。 - 請求項１３記載の半導体チップにおいて、
前記貫通電極の前記先端部は、凸曲面を有し、
前記凸曲面の少なくとも一部が、前記第２の面から露出してなる半導体チップ。 - 請求項１３又は請求項１４記載の半導体チップにおいて、
前記貫通電極の前記先端部の一部が露出して他の一部が前記半導体基板内に配置されてなる半導体チップ。 - 請求項１３から請求項１５のいずれかに記載の半導体チップにおいて、
前記貫通電極と前記半導体基板に形成された貫通穴の内面との間に形成された絶縁膜をさらに有する半導体チップ。 - スタックされてなる、請求項１３から請求項１６のいずれかに記載の複数の半導体チップを有し、
前記複数の半導体チップのうち上下の半導体チップが、前記貫通電極によって電気的に接続されてなる半導体装置。 - 請求項１３から請求項１６のいずれかに記載の半導体チップが実装されてなる回路基板。
- 請求項１７記載の半導体装置が実装されてなる回路基板。
- 請求項１３から請求項１６のいずれかに記載の半導体チップを有する電子機器。
- 請求項１７記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002369393A JP3918935B2 (ja) | 2002-12-20 | 2002-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002369393A JP3918935B2 (ja) | 2002-12-20 | 2002-12-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200547A true JP2004200547A (ja) | 2004-07-15 |
| JP3918935B2 JP3918935B2 (ja) | 2007-05-23 |
Family
ID=32765629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002369393A Expired - Lifetime JP3918935B2 (ja) | 2002-12-20 | 2002-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3918935B2 (ja) |
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006080337A1 (ja) * | 2005-01-31 | 2006-08-03 | Nec Corporation | 半導体装置およびその製造方法と、積層型半導体集積回路 |
| US7129112B2 (en) | 2003-03-25 | 2006-10-31 | Seiko Epson Corporation | Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus |
| WO2007061062A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体の製造方法 |
| WO2007061059A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置およびその製造方法 |
| JP2008021792A (ja) * | 2006-07-12 | 2008-01-31 | Seiko Epson Corp | デバイスとその製造方法並びに電子機器 |
| JP2009004730A (ja) * | 2007-06-22 | 2009-01-08 | Ind Technol Res Inst | 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法 |
| KR100882703B1 (ko) | 2005-08-31 | 2009-02-06 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법 |
| JP2009525613A (ja) * | 2006-02-03 | 2009-07-09 | マイクロン テクノロジー， インク． | 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア |
| WO2010035377A1 (ja) * | 2008-09-29 | 2010-04-01 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| KR101011931B1 (ko) * | 2008-08-11 | 2011-01-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| DE102010038910A1 (de) | 2009-08-21 | 2011-02-24 | Mitsubishi Electric Corp. | Halbleitervorrichtung mit Durchgangselektrode und Herstellungsverfahren |
| US8026594B2 (en) | 2005-11-25 | 2011-09-27 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| US8080869B2 (en) | 2005-11-25 | 2011-12-20 | Panasonic Electric Works Co., Ltd. | Wafer level package structure and production method therefor |
| KR101095055B1 (ko) | 2010-06-10 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| WO2012037216A3 (en) * | 2010-09-17 | 2012-06-07 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8299624B2 (en) | 2009-10-15 | 2012-10-30 | Seiko Epson Corporation | Semiconductor device, circuit substrate, and electronic device |
| US8310036B2 (en) | 2007-03-05 | 2012-11-13 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
| JP2013004558A (ja) * | 2011-06-13 | 2013-01-07 | Seiko Epson Corp | 配線基板、赤外線センサー及び貫通電極形成方法 |
| US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
| US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
| US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
| US8704347B2 (en) | 2006-11-22 | 2014-04-22 | Tessera, Inc. | Packaged semiconductor chips |
| US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
| US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| JP2014517545A (ja) * | 2011-06-17 | 2014-07-17 | インテル コーポレイション | マイクロエレクトロニクスダイ、当該ダイを含む積層ダイ及びコンピュータシステム、当該ダイ内に多チャネル通信路を製造する方法、並びに、積層ダイパッケージの部品間での電気通信を可能にする方法 |
| US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
| US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US9171756B2 (en) | 2005-08-11 | 2015-10-27 | Ziptronix, Inc. | 3D IC method and device |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| CN115966512A (zh) * | 2022-12-14 | 2023-04-14 | 湖北江城芯片中试服务有限公司 | 半导体结构及其制作方法以及封装系统 |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
-
2002
- 2002-12-20 JP JP2002369393A patent/JP3918935B2/ja not_active Expired - Lifetime
Cited By (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7129112B2 (en) | 2003-03-25 | 2006-10-31 | Seiko Epson Corporation | Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus |
| US7498661B2 (en) | 2003-03-25 | 2009-03-03 | Seiko Epson Corporation | Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus |
| WO2006080337A1 (ja) * | 2005-01-31 | 2006-08-03 | Nec Corporation | 半導体装置およびその製造方法と、積層型半導体集積回路 |
| US9716033B2 (en) | 2005-08-11 | 2017-07-25 | Ziptronix, Inc. | 3D IC method and device |
| US10147641B2 (en) | 2005-08-11 | 2018-12-04 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US9171756B2 (en) | 2005-08-11 | 2015-10-27 | Ziptronix, Inc. | 3D IC method and device |
| US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
| KR100882703B1 (ko) | 2005-08-31 | 2009-02-06 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법 |
| US8067769B2 (en) | 2005-11-25 | 2011-11-29 | Panasonic Electric Works Co., Ltd. | Wafer level package structure, and sensor device obtained from the same package structure |
| WO2007061062A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体の製造方法 |
| US7674638B2 (en) | 2005-11-25 | 2010-03-09 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| WO2007061059A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置およびその製造方法 |
| US8026594B2 (en) | 2005-11-25 | 2011-09-27 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| WO2007061054A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体、および同パッケージ構造体から得られるセンサ装置 |
| US8080869B2 (en) | 2005-11-25 | 2011-12-20 | Panasonic Electric Works Co., Ltd. | Wafer level package structure and production method therefor |
| JP2012238862A (ja) * | 2006-02-03 | 2012-12-06 | Micron Technology Inc | 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア |
| JP2009525613A (ja) * | 2006-02-03 | 2009-07-09 | マイクロン テクノロジー， インク． | 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア |
| JP2008021792A (ja) * | 2006-07-12 | 2008-01-31 | Seiko Epson Corp | デバイスとその製造方法並びに電子機器 |
| US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
| US9070678B2 (en) | 2006-11-22 | 2015-06-30 | Tessera, Inc. | Packaged semiconductor chips with array |
| US8704347B2 (en) | 2006-11-22 | 2014-04-22 | Tessera, Inc. | Packaged semiconductor chips |
| US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
| US8653644B2 (en) | 2006-11-22 | 2014-02-18 | Tessera, Inc. | Packaged semiconductor chips with array |
| US8310036B2 (en) | 2007-03-05 | 2012-11-13 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
| US8405196B2 (en) | 2007-03-05 | 2013-03-26 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
| US8735205B2 (en) | 2007-03-05 | 2014-05-27 | Invensas Corporation | Chips having rear contacts connected by through vias to front contacts |
| JP2009004730A (ja) * | 2007-06-22 | 2009-01-08 | Ind Technol Res Inst | 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法 |
| US7969016B2 (en) | 2007-06-22 | 2011-06-28 | Industrial Technology Research Institute | Self-aligned wafer or chip structure, and self-aligned stacked structure |
| US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
| KR101011931B1 (ko) * | 2008-08-11 | 2011-01-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| WO2010035377A1 (ja) * | 2008-09-29 | 2010-04-01 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8618666B2 (en) | 2009-08-21 | 2013-12-31 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
| DE102010038910A1 (de) | 2009-08-21 | 2011-02-24 | Mitsubishi Electric Corp. | Halbleitervorrichtung mit Durchgangselektrode und Herstellungsverfahren |
| US8669178B2 (en) | 2009-10-15 | 2014-03-11 | Seiko Epson Corporation | Semiconductor device, circuit substrate, and electronic device |
| US8994187B2 (en) | 2009-10-15 | 2015-03-31 | Seiko Epson Corporation | Semiconductor device, circuit substrate, and electronic device |
| US9252082B2 (en) | 2009-10-15 | 2016-02-02 | Seiko Epson Corporation | Semiconductor device, circuit substrate, and electronic device |
| US9548272B2 (en) | 2009-10-15 | 2017-01-17 | Seiko Epson Corporation | Semiconductor device, circuit substrate, and electronic device |
| US8299624B2 (en) | 2009-10-15 | 2012-10-30 | Seiko Epson Corporation | Semiconductor device, circuit substrate, and electronic device |
| KR101095055B1 (ko) | 2010-06-10 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| WO2012037216A3 (en) * | 2010-09-17 | 2012-06-07 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| CN103210486A (zh) * | 2010-09-17 | 2013-07-17 | 德塞拉股份有限公司 | 芯片两侧分段式通路的形成 |
| US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8809190B2 (en) | 2010-09-17 | 2014-08-19 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US9847277B2 (en) | 2010-09-17 | 2017-12-19 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
| US9355948B2 (en) | 2010-09-17 | 2016-05-31 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US9362203B2 (en) | 2010-09-17 | 2016-06-07 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
| US9368476B2 (en) | 2010-12-02 | 2016-06-14 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
| US9269692B2 (en) | 2010-12-02 | 2016-02-23 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
| US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US9099296B2 (en) | 2010-12-02 | 2015-08-04 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages with plural active chips |
| US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
| US8796828B2 (en) | 2010-12-08 | 2014-08-05 | Tessera, Inc. | Compliant interconnects in wafers |
| US9224649B2 (en) | 2010-12-08 | 2015-12-29 | Tessera, Inc. | Compliant interconnects in wafers |
| JP2013004558A (ja) * | 2011-06-13 | 2013-01-07 | Seiko Epson Corp | 配線基板、赤外線センサー及び貫通電極形成方法 |
| JP2014517545A (ja) * | 2011-06-17 | 2014-07-17 | インテル コーポレイション | マイクロエレクトロニクスダイ、当該ダイを含む積層ダイ及びコンピュータシステム、当該ダイ内に多チャネル通信路を製造する方法、並びに、積層ダイパッケージの部品間での電気通信を可能にする方法 |
| US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
| US10262963B2 (en) | 2015-08-25 | 2019-04-16 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
| US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
| CN115966512A (zh) * | 2022-12-14 | 2023-04-14 | 湖北江城芯片中试服务有限公司 | 半导体结构及其制作方法以及封装系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3918935B2 (ja) | 2007-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3918935B2 (ja) | 半導体装置の製造方法 | |
| JP4129643B2 (ja) | 半導体装置の製造方法 | |
| US7029937B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP3972846B2 (ja) | 半導体装置の製造方法 | |
| US7795140B2 (en) | Method of manufacturing substrate | |
| US7138710B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| US20040192033A1 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
| JP3690407B2 (ja) | 半導体装置の製造方法 | |
| JP2005012024A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004221349A (ja) | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005051150A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW200535982A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic apparatus | |
| JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 | |
| JP2006041148A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| US7375007B2 (en) | Method of manufacturing a semiconductor device | |
| JP4009846B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004342990A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004221350A (ja) | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4324768B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006041218A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP2005123601A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3918935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |