JP5351164B2

JP5351164B2 - 半導体装置、プローブウエハおよび製造方法

Info

Publication number: JP5351164B2
Application number: JP2010522518A
Authority: JP
Inventors: 芳雄甲元; 芳春梅村
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2008-07-28
Filing date: 2008-07-28
Publication date: 2013-11-27
Anticipated expiration: 2028-07-28
Also published as: JPWO2010013286A1; TW201013877A; WO2010013286A1

Description

本発明は、半導体装置および製造方法に関する。より詳細には、基板を貫通するビアホールを有する半導体装置と、その製造方法とに関する。

プロセスの微細化に伴い、スケーリング効果によりデバイスの動作は高速化する。しかしながら、集積化された半導体装置においては、配線および配線間隔も微細化されるので、配線の寄生抵抗および寄生容量に起因する配線遅延が顕在化している。

配線間絶縁材料の実効誘電率ｋ_ｅｆｆを低くすれば、寄生容量Ｃを小さくして配線遅延を低減できる。しかしながら、層間絶縁層に用いられる材料に固有の比誘電率を変えることはできない。このため、フッ素、炭素等のドープ等により改質された材料でも、所要の低誘電率が達成できない。そこで、絶縁層を多孔質にして誘電率を低くする技術がある（特許文献１参照）。ただし、多孔質の低誘電材料は水分等を透過させやすいので、低誘電材料に埋設された回路をガードリングで包囲して、水分等への障壁とすることが提案されている（特許文献２参照）。
特開２００４−０１４９４９号公報特開２００４−３０４１２４号公報

しかしながら、回路毎にガードリングを設けることは、半導体装置の設計の自由度を制限する。一方、多孔質材料に匹敵する低誘電率を有する材料は見いだされていない。そこで、多孔質低誘電率材料を用いた、より合理的な半導体装置の構造が求められている。

そこで、上記課題を解決すべく、基板と、基板上に積層された絶縁層と、少なくとも絶縁層を貫通する貫通穴と、基板の表面において貫通穴から離間して配置され、絶縁層の透湿性よりも低い透湿性を有する材料で形成されたガードリングと、基板の表面において、ガードリングを挟んで、貫通穴と反対側の領域に形成された半導体素子とを備え、ガードリングは、基板の表面から絶縁層の表面まで連続する半導体装置が提供される。

また、本発明の第２の形態として、基板と、基板に形成された半導体素子と基板上に積層された絶縁層と、絶縁層を貫通する貫通穴とを備える半導体装置を製造する方法であって、基板に半導体素子を形成する素子形成段階と、基板の表面を覆う絶縁層を形成する絶縁層形成段階と、基板の表面において半導体素子から離間した領域に、絶縁層の透湿性よりも低い透湿性を有する低誘電体材料により、基板の表面から、絶縁層の表面まで連続したガードリングを形成するガードリング形成段階と、基板の表面において、ガードリングを挟んで、半導体素子と反対側の領域に、基板および絶縁層を貫通する貫通穴を形成する貫通穴形成段階とを含む製造方法が提供される。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

試験システム１０の構造を模式的に示す図である。プローブ装置１００の構成要素を模式的に示す図である。プローブ装置１００の構造を模式的に示す図である。半導体ウエハ２００の形状を示す斜視図である。ウエハユニット５００の構造を模式的に示す図である。プローブウエハ３００を見下ろした様子を示す斜視図である。プローブウエハ３００を見上げた様子を斜視図である。プローブウエハ３００の製造過程を示す図である。プローブウエハ３００の製造過程の続きを示す図である。プローブウエハ３００の製造過程の続きを示す図である。プローブウエハ３００の製造工程の続きを示す図である。プローブウエハ３００の製造工程の続きを示す図である。プローブウエハ３００の製造工程の続きを示す図である。ガードリング３７０のレイアウトを示す図である。プローブウエハ３００の製造工程の続きを示す図である。プローブウエハ３００の製造工程の続きを示す図である。プローブウエハ３００の製造工程の続きを示す図である。プローブウエハ３００の製造工程の続きを示す図である。異方性導電膜４００の形状を示す斜視図である。異方性導電膜４００の構造を示す断面図である。メンブレン５５０の構造を示す図である。ウエハユニット５００の動作を模式的に示す図である。異方性導電膜４００の形状を示す平面図である。重ねた異方性導電膜４００およびプローブウエハ３００の断面図である。

符号の説明

１０試験システム、１１チャンバ、１２メインフレーム、１４搬送装置、１６ケーブル、１００プローブ装置、１１０テストヘッド本体、１１１チャック、１１２、１２２、１３２筐体、１１３、１２３ケーブル、１１４、１２４、１３４ピンエレクトロニクス、１１８、１２６、１２８、１３６コネクタ、１１９マザーボード、１２０パフォーマンスボード、１２１固定部、１２９内部回路、１３０テストヘッド、２００半導体ウエハ、２０２半導体基板、２１０半導体チップ、２２０、３５０入出力端子、３００プローブウエハ、３０２基板、３０４低誘電率層、３０６素子領域、３１０境界、３２０ウエハ側接続端子、３３０ビア、３４０配線、３３１貫通穴、３６０、４６０、５５１通気孔、３７０ガードリング、３７１、３７２パッド、３７３導体層、３８２、３８４絶縁膜、３９４導電膜、３９６、３９７配線、４００異方性導電膜、４０１上側異方性導電膜、４０２下側異方性導電膜、４０３異方性導電部材、４１０絶縁性母材、４２０導電性繊維、４３０フレーム、４４０絶縁性母材、５００ウエハユニット、５１０支持基板、５２０ハンガ、５３０上側シール部、５４０固定リング、５５０メンブレン、５５２フレキシブル基材、５５４バンプ、５５５通気孔、５６０下側シール部、５７１、５８１減圧源、５７２、５８２制御バルブ、５７３、５８３吸気孔

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、プローブ装置１００を含む試験システム１０の全体の構造を模式的に示す図である。同図に示すように、試験システム１０は、半導体ウエハを搬送する搬送装置１４と、搬送装置１４により搬送された半導体ウエハに対して試験を実行するプローブ装置１００と、搬送装置１４およびプローブ装置１００の動作を総合的に制御するメインフレーム１２とを含む。搬送装置１４、メインフレーム１２およびプローブ装置１００は、ケーブル１６により相互に結合される。

プローブ装置１００は、テストヘッド本体１１０、パフォーマンスボード１２０およびテストヘッド１３０を順次積層して形成される。プローブ装置１００は、半導体ウエハに対する電気的な接続を形成して、メインフレーム１２からの指示の下に、半導体ウエハに送信する試験信号を発生する。また、半導体ウエハに送信して処理された試験信号を受信して、半導体ウエハ上の素子等の機能および特性を評価する。

上記のような試験システム１０おいて、試験に供される半導体ウエハの仕様が変更された場合、あるいは、半導体ウエハを他の品種に切り替える等の要求があった場合、パフォーマンスボード１２０を交換することにより、プローブ装置１００を仕様の異なる半導体ウエハに対応させて試験できる。これにより、試験システム１０およびプローブ装置１００の利用効率を向上させることができる。

図２は、プローブ装置１００の構成要素を分離して模式的に示す図である。テストヘッド本体１１０は、筐体１１２に収容された、チャック１１１、ピンエレクトロニクス１１４およびマザーボード１１９を有する。チャック１１１は、筐体１１２の上面から僅かに突出して、試験を実行する場合に、被試験デバイスである半導体ウエハ２００を保持する。

ピンエレクトロニクス１１４は、筐体１１２の上部に配され、一端を筐体１１２の上面に露出させたコネクタ１１８を支持する。また、ピンエレクトロニクス１１４は、ケーブル１１３を介して、コネクタ１１８をマザーボード１１９に電気的に接続される。マザーボード１１９は、このプローブ装置１００の動作を統括的に制御する。

パフォーマンスボード１２０は、筐体１２２に収容された、ピンエレクトロニクス１２４および固定部１２１を有する。ピンエレクトロニクス１２４は、複数のコネクタ１２６を上面に有する。また、ピンエレクトロニクス１２４は、ケーブル１２３を介して、筐体１２２の下面に露出したコネクタ１２８に接続される。更に、ピンエレクトロニクス１２４には、内部回路１２９が実装される。

固定部１２１は、筐体１２２の下面から、上方にややオフセットして固定される。プローブ装置１００において試験が実行される場合、パフォーマンスボード１２０の固定部１２１にはウエハユニット５００が装着される。ウエハユニット５００については、図５を参照して後述する。

テストヘッド１３０は、複数のピンエレクトロニクス１３４を収容する筐体１３２を有する。ピンエレクトロニクス１３４は、それぞれの下端にコネクタ１３６を備える。

このように、テストヘッド１３０、パフォーマンスボード１２０、テストヘッド本体１１０およびウエハユニット５００は、相互に分離することができる部品として供給される。このような構造により、半導体ウエハ２００の種類、実行すべき試験の内容等に応じて、ウエハユニット５００、パフォーマンスボード１２０およびピンエレクトロニクス１３４を任意に組み合わせて広範な試験を実行できる。

また、仕様が異なる半導体ウエハ２００の試験も、ウエハユニット５００等の一部の部品を交換することにより対応できる。従って、プローブ装置１００の稼働率を向上させて試験に係るコストを圧縮できる。

図３は、半導体ウエハ２００を試験するにあたって組み立てられたプローブ装置１００の構造を模式的に示す図である。なお、図１と共通の構成要素には同じ参照番号を付して重複する説明を省く。

組み立てられたプローブ装置１００においては、パフォーマンスボード１２０に対して、テストヘッド１３０が装着される。このとき、コネクタ１３６、１２６が相互に結合されるのでパフォーマンスボード１２０のコネクタ１２８は、テストヘッド１３０を介して、固定部１２１のウエハユニット５００に結合される。

テストヘッド１３０、パフォーマンスボード１２０およびウエハユニット５００が一体化された組立体は、テストヘッド本体１１０の筐体１１２に上方から搭載されて、チャック１１１およびウエハユニット５００を内包するチャンバ１１を形成する。試験に供される半導体ウエハ２００はチャック１１１の上に搭載される。

これにより、半導体ウエハ２００はウエハユニット５００に、コネクタ１１８はコネクタ１２８に、それぞれ結合される。従って、テストヘッド本体１１０のマザーボード１１９から、パフォーマンスボード１２０、テストヘッド１３０、ウエハユニット５００を介した、半導体ウエハ２００までの信号経路が形成される。

半導体ウエハ２００の試験を実行する場合、１枚の半導体ウエハ２００に対する試験が終了すると、パフォーマンスボード１２０およびウエハユニット５００が一体化された組立体を持ち上げて、次の半導体ウエハ２００が装入される。これを繰り返すことにより、複数の半導体ウエハ２００に対する試験を順次実行できる。

また、被試験デバイスの仕様が変更になった場合、変更された仕様が、例えば半導体ウエハ２００の接続パッドの配置が変更になった場合は、ウエハユニット５００をそれに応じたものに変更することにより、試験を継続できる。また、試験内容が変更になった場合は、ピンエレクトロニクス１３４のいずれかを変更して対応することができる。

図４は、被試験デバイスである半導体ウエハ２００の形状を模式的に例示する斜視図である。半導体ウエハ２００は、半導体基板２０２の上面にマトリクス状に配された複数の半導体チップ２１０を有する。半導体チップ２１０の各々は、回路、素子等を有する。また、半導体チップ２１０の各々は、外部に対する電気的接続を形成する場合に使用される複数の入出力端子２２０を有する。

なお、実際には、一枚の半導体基板２０２に形成される半導体チップ２１０の数および密度は非常に高い。また、個々の半導体チップ２１０に形成される入出力端子２２０の数も非常に多い。

図５は、ウエハユニット５００の構造を示す図である。ウエハユニット５００は、支持基板５１０、ハンガ５２０、上側シール部５３０、固定リング５４０、メンブレン５５０下側シール部５６０を有する。

支持基板５１０は、下面に、プローブウエハ３００の入出力端子３５０に対応したレイアウトの接続端子を有し、プローブ装置１００に対して水平に固定される。ハンガ５２０は、支持基板５１０の縁部近傍から下方に向かって垂下され、支持基板５１０の下面に対向する水平面を下端に有する。

支持基板５１０の下面およびハンガ５２０の水平面の間には、上側シール部５３０および固定リング５４０が挟まれる。固定リング５４０は、剛性が高く、変形しない材料で形成される。一方、上側シール部５３０は、弾性材料により形成される。メンブレン５５０は、上側シール部５３０により固定リング５４０に向かって押しつけられて、支持基板５１０に平行に固定される。

メンブレン５５０および支持基板５１０の間には、下から順に、下側異方性導電膜４０２、プローブウエハ３００および上側異方性導電膜４０１が積層して収容される。下側異方性導電膜４０２、プローブウエハ３００および上側異方性導電膜４０１の各々は、互いに対応する位置に、通気孔４６０、３６０を有する。なお、図中では、配置が明瞭になるように離して描いたが、下側異方性導電膜４０２、プローブウエハ３００および上側異方性導電膜４０１は、互いに積み重ねられる。

ウエハユニット５００の下方には、テストヘッド本体１１０のピンエレクトロニクス１１４に支持されたチャック１１１が配置される。チャック１１１の上面には、半導体ウエハ２００が搭載される。

チャック１１１は、上面に開口した２種類の吸気孔５７３、５８３を有する。吸気孔５７３は、制御バルブ５７２を介して減圧源５７１に連通する。これにより、制御バルブ５７２が開かれた場合に、吸気孔５７３の内部が減圧されるので、半導体ウエハ２００は、チャック１１１に吸着される。

一方、吸気孔５８３は、半導体ウエハ２００よりも外側に開口する。吸気孔５８３は、制御バルブ５８２を介して減圧源５８１に連通する。これにより、制御バルブ５８２が開かれた場合に、吸気孔５８３の内部が減圧されて、半導体ウエハ２００の周囲雰囲気が排気される。

ここで、チャック１１１は、下側シール部５６０を備える。下側シール部５６０は、チャック１１１を包囲すると共に、チャック１１１およびメンブレン５５０の間を気密に封止する。従って、半導体ウエハ２００の周囲を吸気孔５８３が排気した場合、下側シール部５６０の内部が減圧される。また、下側シール部５６０は柔軟な弾性材料により形成され、上側シール部５３０およびチャック１１１の間隔が変化した場合も、気密性を維持する。

更に、下側シール部５６０の内側は、メンブレン５５０の通気孔５５５を介して、上側シール部５３０の内側とも連通する。従って、下側シール部５６０の内側が減圧された場合、上側シール部５３０の内側も減圧される。これにより、支持基板５１０、上側異方性導電膜４０１、プローブウエハ３００、下側異方性導電膜４０２およびメンブレン５５０の相互の間も排気される。また、後述するように、支持基板５１０を除くこれらの部材の各々は、表裏に貫通した通気孔４６０、３６０、５５１を有するので、部材相互の間は隈なく排気される。

図６は、プローブウエハ３００を上側から見下ろした様子を示す斜視図である。ここに描かれたプローブウエハ３００の上面は、パフォーマンスボード１２０の固定部１２１に接して保持される。

当該上面において、プローブウエハ３００は、固定部１２１における接続端子の配置に応じて配置された複数の入出力端子３５０を、基板３０２の上面に有する。これにより、プローブウエハ３００が固定部１２１に吸着して保持された場合に、固定部１２１およびプローブウエハ３００が電気的に接続される。また、入出力端子３５０は、配線３４０を介してビア３３０の上端に接続される。ビア３３０は、基板３０２を下面まで貫通する。

また、プローブウエハ３００は、基板３０２を貫通して形成された複数の通気孔３６０を備える。通気孔３６０は、基板３０２の面方向について、基板３０２全体に、均等に分布して配置されてもよい。通気孔３６０の作用については後述する。なお、図中に点線で示す境界３１０は、プローブウエハ３００に対面した半導体ウエハ２００における、半導体チップ２１０の配置を示す。

図７は、プローブウエハ３００の下面、即ち、プローブ装置１００が試験を実行する場合に、半導体ウエハ２００の上面側に対面する面の形状を示す。基板３０２の下面には、半導体ウエハ２００の入出力端子２２０に対応した箇所に、ウエハ側接続端子３２０が形成される。ウエハ側接続端子３２０は、ビア３３０の下端に接続される。

図８から図１３までは、プローブウエハ３００の製造過程を、段階毎に示す図である。まず、図８に示すように、素子領域３０６を含む基板３０２を用意する。素子領域３０６は、半導体、導体等により形成され、トランジスタ、キャパシタ、レジスタ等の素子と配線を組み合わせた回路を含む場合もある。

次に、図９に示すように、素子領域３０６の内側と、素子領域３０６の外側とのそれぞれに、導体材料により形成されたパッド３７１、３７２が形成される。ここで、素子領域３０６に形成されたパッド３７１は、素子領域３０６と外部とを接続する場合の接続端子となる。素子領域３０６の外に形成されたパッド３７２は、後述するガードリングの下地となる。

次いで、図１０に示すように、パッド３７１、３７２の上にはＣｕ等の導体材料により形成された導体層３７３を、それ以外の領域には低誘電率層３０４を堆積させる。低誘電率層３０４は、例えば多孔質シリカであり、シリカ前駆体および界面活性剤の混合物を塗布した後に加熱することにより形成される。

続いて、図１１に示すように、低誘電率層３０４の表面に露出した導体層３７３の上に再び導体材料によるパッド３７２を被着させる。以下、低誘電率層３０４および導体層３７３の積層を繰り返すことにより、図１２に示すように、基板３０２上に、低誘電率層３０４に埋設された多層配線３９６が形成される。また、図１２に併せて示すように、素子領域３０６の外に形成されたパッド３７２および導体層３７３は、低誘電率層３０４を厚さ方向に貫通するガードリング３７０を形成する。

次に、図１３に示すように、ガードリング３７０に挟まれた領域であって、素子領域３０６とは別の領域に、貫通穴３３１が形成される。貫通穴３３１は、貫通穴３３１の形成は、レーザ加工、マイクロドリル加工等のドライプロセスの他、エッチング等のウェトプロセスも任意に選択できる。

図１４は、図１３に示した段階において形成した貫通穴３３１の周囲を示す平面図である。図示のように、ガードリング３７０は、貫通穴３３１を包囲して形成される。これにより、貫通穴３３１および素子領域３０６の間は、ガードリング３７０により気密に遮断される。

このように、貫通穴３３１の内面と素子領域３０６との間の低誘電率層３０４は、ガードリング３７０により遮断されて連続していない。従って貫通穴３３１の内面において低誘電率層３０４に浸入した水分等が、低誘電率層３０４の空孔を伝って素子領域３０６に入り込むことがない。

また、上記の例では、貫通穴３３１を形成する場合に、貫通穴３３１の内面にガードリング３７０が露出しない。従って、例えばレーザ加工により貫通穴３３１を形成する場合に、ガードリング３７０を形成する金属等がレーザ光を反射することがない。これにより、レーザ光のエネルギを貫通穴３３１の形成に効率よく利用できる。

図１５および図１６は、プローブウエハ３００の製造工程の続きを、段階毎に示す図である。図１５に示すように、基板３０２の下面における貫通穴３３１の周囲および貫通穴３３１の内面に、絶縁膜３８２を堆積させる。このとき、絶縁が確実になるように、絶縁膜３８２の膜厚は事情が許す限り厚いことが好ましい。絶縁膜３８２は印刷等により形成してもよい。

続いて、図１６に示すように、貫通穴３３１の内面および基板３０２の下面において、絶縁膜３８２に重ねて、導電膜３９４を形成し、更に、基板３０２の表面においても、貫通穴３３１の周囲に導電膜３９４を堆積させる。これにより、基板３０２の表裏を電気的に導通させることもできる。

更に、図１７および図１８は、プローブウエハ３００の付加的な加工について説明する図である。図１７に示すように、低誘電率層３０４の最表面において、導電膜３９４に隣接して、絶縁膜３８４を堆積させる。絶縁膜３８４は、最上層の配線３９６の一部に達する。

続いて、図１８に示すように、絶縁膜３８４の上に配線３９７を堆積させる。これにより、素子領域３０６に含まれる素子を、基板３０２の下面まで接続させることができる。基板３０２の表裏につながる導電膜３９４および、導電膜３９４につながる配線３９６は、必須の要素ではなく用途に応じて適宜設けられる。

図１９は、上側異方性導電膜４０１または下側異方性導電膜４０２として使用できる異方性導電膜４００の形状を示す。図示のように、異方性導電膜４００は、絶縁性母材４１０、導電性繊維４２０および通気孔４６０を有する。絶縁性母材４１０は、プローブウエハ３００と略同じ形状を有する平坦な膜状をなす。導電性繊維４２０は、略全域にわたって絶縁性母材４１０に埋設される。

通気孔４６０は、プローブウエハ３００の通気孔３６０のいずれかと同じ位置に配置される。従って、異方性導電膜４００およびプローブウエハ３００が積層された場合、異方性導電膜４００の通気孔４６０は、プローブウエハ３００の通気孔３６０と連通する。

図２０は、異方性導電膜４００の構造を示す。図示のように、通気孔４６０の各々は、絶縁性母材４１０の表裏を連通させる。また、導電性繊維４２０は、絶縁性母材４１０の厚さ方向に配向している。これにより、異方性導電膜４００は、厚さ方向に電気信号を伝播させる一方で、面方向には絶縁性を有する。

従って、異方性導電膜４００およびプローブウエハ３００を積層した場合、プローブウエハ３００の表面に配されたウエハ側接続端子３２０の位置に配された導電性繊維４２０が、当該ウエハ側接続端子３２０への信号の入出力を担う。また、絶縁性母材４１０は弾性を有して、自身に接するプローブウエハ３００、支持基板５１０またはメンブレン５５０に対して導電性繊維４２０を密着させ、接触抵抗を低下させる。

図２１は、メンブレン５５０の形状を示す斜視図である。メンブレン５５０は、フレキシブル基材５５２と、フレキシブル基材５５２に埋設されたバンプ５５４とを有する。

フレキシブル基材５５２は、図中に点線で示すように、上側シール部５３０に接した状態で、やはり図中に点線で示す半導体ウエハ２００を内包する広さを有する。また、フレキシブル基材５５２は、通気孔５５１および通気孔５５５を有する。

通気孔５５１は、半導体ウエハ２００に接する領域の内側において、プローブウエハ３００、上側異方性導電膜４０１および下側異方性導電膜４０２の通気孔３６０、４６０に連通する。通気孔５５５は、半導体ウエハ２００に接する領域の外側に配される。

バンプ５５４は、半導体ウエハ２００の入出力端子２２０と、プローブウエハ３００のウエハ側接続端子３２０とに対応した位置に配置される。バンプ５５４の各々は、フレキシブル基材５５２を貫通して、メンブレン５５０の表裏にわたる電気的経路を形成する。また、バンプ５５４の各々の上端および下端は、フレキシブル基材５５２の上面および下面から僅かに突出する。

図２２は、ウエハユニット５００の動作を説明する図である。なお、ここでは固定部１２１によるプローブウエハ３００、異方性導電膜４００および半導体ウエハ２００の吸着を説明する目的で、入出力端子２２０、３５０、ウエハ側接続端子３２０、等の電気的な接続機構については図示を省いた。

図５を参照して前記したように、制御バルブ５８２を開いて上側シール部５３０および下側シール部５６０の内側を排気した場合、支持基板５１０、上側シール部５３０、下側シール部５６０およびチャック１１１により画成されて閉塞された空間が減圧される。支持基板５１０は、プローブ装置１００に対して固定されているので、この減圧により、チャック１１１が、支持基板５１０に近づく方向に吸引される。

吸着されたチャック１１１に押し上げられた半導体ウエハ２００がメンブレン５５０に当接した場合、メンブレン５５０は容易に変形するので、半導体ウエハ２００は更に上昇する。また、半導体ウエハ２００の入出力端子２２０の各々は、それぞれ対応するバンプに当接する。

半導体ウエハ２００およびメンブレン５５０の中央部が更に上昇すると、下側異方性導電膜４０２、プローブウエハ３００、上側異方性導電膜４０１が順次押し上げられ、互いに積層された状態で支持基板５１０の下面に押しつけられる。これにより、上側異方性導電膜４０１の導電性繊維４２０、プローブウエハ３００の入出力端子３５０、ビア３３０およびウエハ側接続端子３２０、下側異方性導電膜４０２の導電性繊維４２０、並びに、メンブレン５５０のバンプ５５４を介して、支持基板５１０から半導体ウエハ２００までの電気信号経路が形成され、半導体ウエハ２００に試験信号を供給して試験をすることができる。

一方、制御バルブ５８２を閉じて、上側シール部５３０および下側シール部５６０の内側の減圧を解くことによりチャック１１１は自重により降下する。更に、制御バルブ５７２を閉じることにより吸気孔５７３の減圧を解き、半導体ウエハ２００をチャック１１１から取り外すことができる。従って、次の半導体ウエハ２００を装填して、試験を順次実行できる。

図２３は、異方性導電膜４００に換えて用いることができる異方性導電部材４０３の構造を模式的に示す平面図である。図示のように、異方性導電部材４０３は、薄板状のフレーム４３０に保持された複数の絶縁性母材４４０と、絶縁性母材４４０の各々を厚さ方向に貫通して配された複数の導電性繊維４２０とを有する。

図２４は、図２３に示した異方性導電部材４０３の断面構造と作用を示す図であり、一対の異方性導電部材４０３と、それに挟まれたプローブウエハ３００を併せて示す。図示のように、異方性導電部材４０３においては、導電性繊維４２０の厚さが最も大きく、絶縁性母材４４０、フレーム４３０と順次厚さが小さくなる。

このため、異方性導電部材４０３およびプローブウエハ３００の間には間隙が生じる。従って、異方性導電部材４０３の通気孔４６０と、プローブウエハ３００の通気孔３６０は、殊更同じ位置に配置しなくても連通する。

以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims

基板と、
空孔を含む低誘電材料により形成され、前記基板上に積層された絶縁層と、
少なくとも前記絶縁層を貫通し、内面にメッキにより形成された導体層を有する貫通穴と、
前記絶縁層の透湿性よりも低い透湿性を有する、前記基板上に形成された配線と共通の材料で形成され、前記基板の表面から前記絶縁層の表面まで連続して、前記基板の表面において前記貫通穴から離間して前記貫通穴を包囲するガードリングと、
前記基板の表面において、前記ガードリングを挟んで、前記貫通穴と反対側の領域に形成された半導体素子と
を備え、前記基板を含めて表裏を貫通する通気孔を備える半導体装置。
前記通気孔は、前記貫通穴に形成される請求項１に記載の半導体装置。
前記絶縁層の表面に沿って前記ガードリングを越えて形成され、前記貫通穴および前記半導体素子の間に介在する配線を更に備える請求項１または請求項２に記載の半導体装置。
前記ガードリングが、複数の前記貫通穴の各々に対応して設けられる請求項１から請求項３までのいずれか一項に記載の半導体装置。
請求項１から請求項４までのいずれか一項に記載された半導体装置を備えるプローブウエハ。
基板と、前記基板に形成された半導体素子と、前記基板上に積層された絶縁層と、前記絶縁層を貫通する貫通穴と、前記基板を含めて表裏を貫通する通気孔とを備える半導体装置を製造する製造方法であって、
前記基板に半前記導体素子を形成する素子形成段階と、
空孔を含む低誘電材料により前記基板の表面を覆う絶縁層を形成する絶縁層形成段階と、
前記基板の表面において前記半導体素子から離間した領域に、前記絶縁層の透湿性よりも低い透湿性を有する、前記基板上に形成された配線と共通の材料により、前記基板の表面から、前記絶縁層の表面まで連続して、前記基板の表面において前記貫通穴から離間して前記貫通穴を包囲するガードリングを形成するガードリング形成段階と、
前記基板の表面において、前記ガードリングを挟んで、前記半導体素子と反対側の領域に、前記基板および前記絶縁層を貫通する貫通穴を形成する貫通穴形成段階と、
前記貫通穴の内面にメッキにより形成された導体層を形成する段階と、
を含む製造方法。
前記通気孔は、前記貫通穴に形成される請求項６に記載の製造方法。
前記ガードリング形成段階は、前記貫通穴形成段階よりも前に実行される請求項６また請求項７に記載の製造方法。
前記貫通穴形成段階は、レーザを照射して前記基板および前記絶縁層を穿孔する請求項６から請求項８までのいずれか一項に記載の製造方法。
前記貫通穴形成段階よりも後に、前記絶縁層の表面に向かって液滴状の導電材料を吐出して付着させることにより、前記貫通穴および前記半導体素子の少なくとも一方に電気的に接続された配線層を形成する配線層形成段階を更に含む請求項６から請求項９までのいずれか一項に記載の製造方法。
前記ガードリング形成段階は、複数の前記貫通穴の各々に対応して前記ガードリングを設ける請求項６から請求項１０までのいずれか一項に記載の製造方法。
請求項６から請求項１１までのいずれか一項に記載された製造方法により半導体装置を製造する段階を含むプローブウエハを製造する製造方法。