TW201442199A - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TW201442199A
TW201442199A TW102114776A TW102114776A TW201442199A TW 201442199 A TW201442199 A TW 201442199A TW 102114776 A TW102114776 A TW 102114776A TW 102114776 A TW102114776 A TW 102114776A TW 201442199 A TW201442199 A TW 201442199A
Authority
TW
Taiwan
Prior art keywords
encapsulant
semiconductor
package
semiconductor package
support member
Prior art date
Application number
TW102114776A
Other languages
English (en)
Other versions
TWI491017B (zh
Inventor
紀傑元
陳威宇
劉鴻汶
陳彥亨
許習彰
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102114776A priority Critical patent/TWI491017B/zh
Priority to CN201310159695.3A priority patent/CN104124212B/zh
Priority to US14/085,168 priority patent/US8828796B1/en
Publication of TW201442199A publication Critical patent/TW201442199A/zh
Application granted granted Critical
Publication of TWI491017B publication Critical patent/TWI491017B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

一種半導體封裝件，其包括：包含有第一封裝膠體及第一半導體元件的第一封裝單元、包含有第二封裝膠體及第二半導體元件的第二封裝單元、結合該第一與第二封裝膠體之支撐件、貫穿該第一封裝膠體、支撐件與第二封裝膠體之複數導電體、以及設於該第一與第二封裝膠體上之線路重佈結構，其中，該第一與第二封裝膠體之間藉由該支撐件相互結合，以提供足夠之支撐及保護，而強化該第一與第二封裝單元之結構強度。本發明復提供該半導體封裝件之製法。

Description

半導體封裝件及其製法
本發明係關於一種半導體封裝件，特別是關於一種增加結構強度之半導體封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，係發展出晶圓級封裝(Wafer Level Packaging,WLP)的技術。然而，隨著科技日新月異發展，電子封裝結構必需提升封裝產品之輸出/輸入端(I/O)數量，以提升電子產品之效能，並滿足未來電子封裝產品需求。因此，遂發展出於半導體封裝件之相對兩側佈設線路之技術，以滿足封裝產品之輸出/輸入端之數量的要求。
第1A至第1E圖係為習知半導體封裝件1之製法之剖面示意圖。
如第1A圖所示，提供一模具13，該模具13之上、下兩側分別裝設一具有結合層100之承載件10，且該結合層100上具有複數第一半導體元件11與第二半導體元件14，再將封裝膠體12填入模具中。
如第1B圖所示，壓合該模具13，使該封裝膠體12包覆該些第一半導體元件11與第二半導體元件14。接著，移除該模具13、承載件10及其結合層100，以取得一封裝單元1a。
如第1C圖所示，係以第1B圖中之一處作說明。形成複數貫穿該封裝膠體12之穿孔160。
如第1D圖所示，形成一導電體16於該些穿孔160中。
如第1E圖所示，分別形成一線路重佈結構17於該封裝膠體12之上、下兩側上，以令該些線路重佈結構17電性連接該導電體16、第一及第二半導體元件11,14。接著，於下側之線路重佈結構17上形成如銲球之導電元件19，使該導電元件19電性連接該線路重佈結構17與外部元件(圖未示)。之後，再進行切單製程，以製作複數個半導體封裝件1。
惟，於習知製法中，移除該模具13、承載件10及其結合層100後，該封裝單元1a缺乏足夠之支撐及保護，故於製作該些穿孔160時，該封裝單元1a容易受損。
再者，該封裝單元1a因缺乏足夠之支撐及保護，而使該封裝膠體12之翹曲(warpage)容易過大，故於製作該些穿孔160時，該穿孔160之對位容易產生偏移，致使該線路重佈結構17無法與該導電體16有效連接，亦即對該線路重佈結構17與該導電體16間之電性連接造成極大影響，因而造成良率過低、產品可靠度不佳及成本過高等問題。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種半導體封裝件，係包括：第一封裝單元，係包含一具有相對之第一側與第二側之第一封裝膠體、及嵌埋於該第一封裝膠體且外露於該第一側之第一半導體元件；第二封裝單元，係包含一具有相對之第三側與第四側之第二封裝膠體、及嵌埋於該第二封裝膠體且外露於該第三側之第二半導體元件；支撐件，係結合於該第一封裝膠體之第二側與該第二封裝膠體之第四側之間，以連結該第一封裝單元與該第二封裝單元；複數導電體，係貫穿該第一封裝膠體、支撐件以及第二封裝膠體，以連通該第一封裝膠體之第一側與該第二封裝膠體之第三側；以及線路重佈結構，係設於該第一封裝膠體之第一側與該第二封裝膠體之第三側上，以令該線路重佈結構電性連接該導電體、第一及第二半導體元件。
本發明復提供一種半導體封裝件之製法，係包括：提供第一封裝單元與第二封裝單元，該第一封裝單元包含一具有相對之第一側與第二側之第一封裝膠體、及嵌埋於該第一封裝膠體且露出該第一側之第一半導體元件，且該第二封裝單元包含一具有相對之第三側與第四側之第二封裝膠體、及嵌埋於該第二封裝膠體並露出該第三側之第二半導體元件，又該第一封裝單元之第一封裝膠體之第二側上結合有一支撐件；將該第二封裝膠體之第四側結合至該支撐件上，使該第一封裝單元與該第二封裝單元相結合；形成複數個貫穿該第一封裝膠體、支撐件與第二封裝膠體之穿孔以連通該第一封裝膠體之第一側與該第二封裝膠體之第三側；形成導電體於該些穿孔中；以及形成線路重佈結構於該第一封裝膠體之第一側與該第二封裝膠體之第三側上，以令該線路重佈結構 電性連接該導電體、第一及第二半導體元件。
前述之製法中，該支撐件係以熱壓方式結合於該第一封裝膠體上。
前述之製法中，該支撐件係以壓合方式結合該第一封裝單元與該第二封裝單元。
前述之半導體封裝件及其製法中，該支撐件係為含矽板材，例如，玻璃或晶圓。
前述之半導體封裝件及其製法中，貫穿該第一封裝膠體與第二封裝膠體之方式係以雷射方式為之、貫穿該支撐件之方式係以蝕刻方式為之。
前述之半導體封裝件及其製法中，該第一與第二半導體元件之尺寸可為相同或不相同。
另外，前述之半導體封裝件及其製法中，該第一與第二半導體元件之位置可相互對齊或不對齊。
由上可知，本發明之半導體封裝件及其製法，係藉由在該第一與第二封裝膠體之間設置支撐件，以當移除該些承載件及其結合層之後，該支撐件能提供足夠之支撐及保護而強化該第一與第二封裝單元之結構強度，故相較於習知技術，本發明之製法於製作該些穿孔時，該第一與第二封裝單元不易受損。
再者，藉由該支撐件提供足夠之支撐及保護，因而能降低該第一與第二封裝膠體之翹曲程度，故於製作該些穿孔時，該穿孔之對位不會產生偏移。因此，於製作該重佈線路結構時，其與該導電體間之電性連接能有效對接，故能避免良率過低、產品可靠度不佳及成本過高等問題。
1,2‧‧‧半導體封裝件
1a‧‧‧封裝單元
10,20a,20b‧‧‧承載件
100,200a,200b‧‧‧結合層
11,21,21’,21”‧‧‧第一半導體元件
12‧‧‧封裝膠體
13‧‧‧模具
14,24,24”‧‧‧第二半導體元件
16,26‧‧‧導電體
160,260‧‧‧穿孔
17,27a,27b‧‧‧線路重佈結構
19,29‧‧‧導電元件
2a‧‧‧第一封裝單元
2b‧‧‧第二封裝單元
21a,24a‧‧‧主動面
21b,24b‧‧‧非主動面
210,240‧‧‧電極墊
22‧‧‧第一封裝膠體
22a‧‧‧第一側
22b‧‧‧第二側
23‧‧‧支撐件
25‧‧‧第二封裝膠體
25a‧‧‧第三側
25b‧‧‧第四側
270‧‧‧介電層
271‧‧‧線路層
272‧‧‧導電盲孔
28a,28b‧‧‧絕緣保護層
280‧‧‧開孔
L,W‧‧‧寬度
S‧‧‧切割路徑
第1A至第1E圖係為習知半導體封裝件之製法之剖面示意圖；第2A至2I圖係為本發明之半導體封裝件之製法之剖面示意圖，其中，第2I’及2I”圖係為第2I圖之其它不同之實施例；以及第3圖係為第2I圖之其它不同之實施例。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”、“第三”、“第四”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至第2I圖係為本發明之半導體封裝件2之製法之剖面示意圖。
如第2A圖所示，提供一具有結合層200a之承載件20a，將 複數第一半導體元件21設於該承載件20a之結合層200a上，再以第一封裝膠體22包覆該些第一半導體元件21以進行封裝，俾製成第一封裝單元2a。
於本實施例中，該第一封裝單元2a係包含該第一封裝膠體22及該第一半導體元件21，且該第一封裝膠體22係定義有相對之第一側22a與第二側22b，該第一封裝膠體22之第一側22a結合於該結合層200a，且該第一半導體元件21係嵌埋於該第一封裝膠體22之第一側22a。
再者，該第一半導體元件21係為晶片，其具有相對之主動面21a與非主動面21b，該主動面21a結合於該結合層200a，並於該主動面21a上具有複數電極墊210。此外，該主動面21a露出第一側22a。
又，該承載件20a之尺寸可依需求選擇晶圓型基板(Wafer form substrate)或一般整版面型基板(Panel form substrat)，且該結合層200a係為離型膜或膠材。
如第2B圖所示，設置一支撐件23於該第一封裝膠體22之第二側22b。
於本實施例中，該支撐件23係為含矽板材，例如，玻璃或晶圓，故該支撐件23可利用熱壓方式結合於該第一封裝膠體22上
再者，若該支撐件23之厚度較厚，可對該支撐件23進行薄化，例如研磨製程，以減少該支撐件23的厚度，俾利於後續之穿孔製程。
如第2C圖所示，於製作該第一封裝單元2a之同時，亦提供另一具有結合層200b之承載件20b，將複數第二半導體元件24 設於該另一承載件20b之結合層200b上，再以第二封裝膠體25包覆該些第二半導體元件24以進行封裝，俾製成第二封裝單元2b。
於本實施例中，該第二封裝單元2b係包含該第二封裝膠體25及該第二半導體元件24，且該第二封裝膠體25係定義有相對之第三側25a與第四側25b，而該第二封裝膠體25之第三側25a結合於該結合層200b。
再者，該第二半導體元件24係嵌埋於該第二封裝膠體25之第三側25a。
又，該第二半導體元件24係為晶片，其具有相對之主動面24a與非主動面24b，該主動面24a結合於該結合層200b，並於該主動面24a上具有複數電極墊240。此外，該主動面24a露出第三側25a。
如第2D圖所示，將該第二封裝膠體25之第四側25b結合至該支撐件23上，使該第一封裝單元2a與該第二封裝單元2b相結合。
於本實施例中，該支撐件23係以熱壓貼合方式結合該第一封裝單元2a與該第二封裝單元2b。
如第2E圖所示，移除該些承載件20a,20b及其結合層200a,200b。
於本實施例中，該第一半導體元件21之主動面21a與該第一封裝膠體22之第一側22a係共平面，且該第二半導體元件24之主動面24a與該第二封裝膠體25之第三側25a係共平面。
如第2F圖所示，形成複數個貫穿該第一封裝膠體、支撐件與 第二封裝膠體之穿孔260以連通該第一封裝膠體22之第一側22a與該第二封裝膠體25之第三側25a。
於本實施例中，該穿孔260係以雷射方式貫穿該第一封裝膠體22與第二封裝膠體25，而以蝕刻方式貫穿該支撐件23。例如，可先自該第一封裝膠體22之第一側22a與該第二封裝膠體25之第三側25a進行雷射鑽孔，再蝕刻貫穿該支撐件23。
如第2G圖所示，形成一導電體26於該些穿孔260中。於本實施例中，該些導電體26係以電鍍銅材形成之。
如第2H圖所示，分別形成一線路重佈結構27a,27b於該第一封裝膠體22之第一側22a與該第二封裝膠體25之第三側25a上，以令該些線路重佈結構27a,27b電性連接該導電體26、第一及第二半導體元件21,24。
於本實施例中，該線路重佈結構27a,27b係包含至少一介電層270與形成於該介電層270上之線路層271，且該線路層271藉由形成於該介電層270中之複數導電盲孔272以電性連接該導電體26及該些電極墊210,240。
又形成絕緣保護層28a,28b於該介電層270與線路層271上，而其中一側之絕緣保護層28b係具有複數外露該線路層271之開孔280，以於該些開孔280處形成如銲球之導電元件29，使該導電元件29電性連接該線路層271與外部元件(圖未示)。
如第2I圖所示，進行切單製程，係沿如第2H圖所示之切割路徑S進行切割，以製作複數個半導體封裝件2。
於本實施例中，該第一與第二半導體元件21,24之尺寸相同，且該第一與第二半導體元件21,24之位置相互對齊，如第2I圖所 示，兩者均置中。
於另一實施例中，該第一與第二半導體元件21’,24之尺寸互不相同，如第2I’圖所示，該第一半導體元件21’之寬度L大於該第二半導體元件24之寬度W；或者，該第一半導體元件21’之寬度小於該第二半導體元件24之寬度。
再者，於另一實施例中，該第一與第二半導體元件21”,24”之位置並未對齊，如第2I”圖所示，該第一半導體元件21”之位置向左移，而該第二半導體元件24”之位置向右移。
又，於其它實施例中，該第一與第二半導體元件21’,24”不僅位置並未對齊，且兩者尺寸互不相同，如第3圖所示。
本發明之製法中，係於該第一封裝膠體22與該第二封裝膠體25之間設置該支撐件23，以於移除該些承載件20a,20b及其結合層200a,200b之後，使該第一與第二封裝單元2a,2b能藉由該支撐件23提供足夠之支撐及保護而強化整體結構之強度，故相較於習知技術，本發明之製法於製作該些穿孔260時，該第一與第二封裝單元2a,2b不易受損。
再者，該支撐件23提供足夠之支撐及保護，以強化該第一與第二封裝單元2a,2b，因而能降低該第一與第二封裝膠體22,25之翹曲(warpage)程度，故於製作該些穿孔260時，該穿孔260之對位不會產生偏移。因此，於製作該重佈線路結構27a,27b時，該導電盲孔272與該導電體26間之電性連接能有效對接，故能避免良率過低、產品可靠度不佳及成本過高等問題。
本發明提供一種半導體封裝件2，係包括：一第一封裝單元2a、一第二封裝單元2b、一支撐件23、複數導電體26以及複數 線路重佈結構27a,27b。
所述之第一封裝單元2a係包含一具有相對之第一側22a與第二側22b之第一封裝膠體22、及嵌埋於該第一側22a且外露於該第一側22a之之第一半導體元件21,21’,21”。
所述之第二封裝單元2b係包含一具有相對之第三側25a與第四側25b之第二封裝膠體25、及嵌埋於該第三側25a且外露於該第三側25a之第二半導體元件24,24”。
所述之支撐件23係為含矽板材，例如，玻璃或晶圓，其結合於該第一封裝膠體22之第二側22b與該第二封裝膠體25之第四側25b之間，以連結該第一封裝單元2a與該第二封裝單元2b。
所述之導電體26係貫穿該第一封裝膠體22、支撐件23與第二封裝膠體25，以連通該第一封裝膠體22之第一側22a與該第二封裝膠體25之第三側25a。
所述之線路重佈結構27a,27b係設於該第一封裝膠體22之第一側22a與該第二封裝膠體25之第三側25a上，以令該線路重佈結構27a,27b電性連接該導電體26、第一及第二半導體元件21,21’,21”,24,24”。
於一實施例中，該第一與第二半導體元件21,24之尺寸係為相同。
於一實施例中，該第一與第二半導體元件21’,24之尺寸互不相同。
於一實施例中，該第一與第二半導體元件21,24位置相互對齊。
於一實施例中，該第一與第二半導體元件21”,24”之位置並 未對齊。
於一實施例中，該第一與第二半導體元件21’,24”之尺寸互不相同，且兩者之位置並未對齊。
綜上所述，本發明之半導體封裝件及其製法，主要藉由該支撐件之設計，以強化該第一與第二封裝膠體之結構強度，故於移除該些承載件及其結合層之後，該第一與第二封裝單元能具有足夠之支撐及保護，因而於製作該些穿孔時，該第一與第二封裝單元不會受損。
再者，將該支撐件設於該第一與第二封裝膠體之間，能降低該第一與第二封裝膠體之翹曲程度，故於製作該些穿孔時，各該穿孔之對位不會產生偏移。因此，於製作該重佈線路結構時，該重佈線路結構與該導電體間之電性連接能有效對接，而能避免良率過低、產品可靠度不佳及成本過高等問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧半導體封裝件
2a‧‧‧第一封裝單元
2b‧‧‧第二封裝單元
21‧‧‧第一半導體元件
22‧‧‧第一封裝膠體
22a‧‧‧第一側
22b‧‧‧第二側
23‧‧‧支撐件
24‧‧‧第二半導體元件
25‧‧‧第二封裝膠體
25a‧‧‧第三側
25b‧‧‧第四側
26‧‧‧導電體
27a,27b‧‧‧線路重佈結構

Claims (18)

  1. 一種半導體封裝件，係包括：第一封裝單元，係包含一具有相對之第一側與第二側之第一封裝膠體、及嵌埋於該第一封裝膠體且外露於該第一側之第一半導體元件；第二封裝單元，係包含一具有相對之第三側與第四側之第二封裝膠體、及嵌埋於該第二封裝膠體且外露於該第三側之第二半導體元件；支撐件，係結合於該第一封裝膠體之第二側與該第二封裝膠體之第四側之間，以連結該第一封裝單元與該第二封裝單元；複數導電體，係貫穿該第一封裝膠體、支撐件及第二封裝膠體，以連通該第一封裝膠體之第一側與該第二封裝膠體之第三側；以及線路重佈結構，係設於該第一封裝膠體之第一側與該第二封裝膠體之第三側上，以令該線路重佈結構電性連接該導電體、第一及第二半導體元件。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，該支撐件係為含矽板材。
  3. 如申請專利範圍第2項所述之半導體封裝件，其中，該含矽板材係為玻璃或晶圓。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一與第二半導體元件之尺寸係為相同。
  5. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一與 第二半導體元件之尺寸互不相同。
  6. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一與第二半導體元件之位置相互對齊。
  7. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一與第二半導體元件之位置並未對齊。
  8. 一種半導體封裝件之製法，係包括：提供第一封裝單元與第二封裝單元，該第一封裝單元包含一具有相對之第一側與第二側之第一封裝膠體、及嵌埋於該第一封裝膠體且露出該第一側之第一半導體元件，且該第二封裝單元包含一具有相對之第三側與第四側之第二封裝膠體、及嵌埋於該第二封裝膠體並露出該第三側之第二半導體元件，又該第一封裝單元之第一封裝膠體之第二側上結合有一支撐件；將該第二封裝膠體之第四側結合至該支撐件上，使該第一封裝單元與該第二封裝單元相結合；形成複數個貫穿該第一封裝膠體、支撐件與第二封裝膠體之穿孔，以連通該第一封裝膠體之第一側與該第二封裝膠體之第三側；形成導電體於該些穿孔中；以及形成線路重佈結構於該第一封裝膠體之第一側與該第二封裝膠體之第三側上，以令該線路重佈結構電性連接該導電體、第一及第二半導體元件。
  9. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該支撐件係為含矽板材。
  10. 如申請專利範圍第9項所述之半導體封裝件之製法，其中，該 含矽板材係為玻璃或晶圓。
  11. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該支撐件係以熱壓方式結合於該第一封裝膠體上。
  12. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該支撐件係以壓合方式結合該第一封裝單元與該第二封裝單元。
  13. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，貫穿該第一封裝膠體與第二封裝膠體之方式係以雷射方式為之。
  14. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，貫穿該支撐件之方式係以蝕刻方式為之。
  15. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第一與第二半導體元件之尺寸係為相同。
  16. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第一與第二半導體元件之尺寸互不相同。
  17. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第一與第二半導體元件之位置相互對齊。
  18. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第一與第二半導體元件之位置並未對齊。
TW102114776A 2013-04-25 2013-04-25 半導體封裝件及其製法 TWI491017B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102114776A TWI491017B (zh) 2013-04-25 2013-04-25 半導體封裝件及其製法
CN201310159695.3A CN104124212B (zh) 2013-04-25 2013-05-03 半导体封装件及其制法
US14/085,168 US8828796B1 (en) 2013-04-25 2013-11-20 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102114776A TWI491017B (zh) 2013-04-25 2013-04-25 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201442199A true TW201442199A (zh) 2014-11-01
TWI491017B TWI491017B (zh) 2015-07-01

Family

ID=51455135

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114776A TWI491017B (zh) 2013-04-25 2013-04-25 半導體封裝件及其製法

Country Status (3)

Country Link
US (1) US8828796B1 (zh)
CN (1) CN104124212B (zh)
TW (1) TWI491017B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
TW201724423A (zh) * 2015-12-23 2017-07-01 力成科技股份有限公司 扇出型封裝堆疊構造與方法
KR102576085B1 (ko) 2016-10-10 2023-09-06 삼성전자주식회사 반도체 패키지
TWI622143B (zh) * 2017-07-27 2018-04-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11328969B2 (en) * 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
KR100621991B1 (ko) * 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
TWI239655B (en) * 2004-02-23 2005-09-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor package with support member and method for fabricating the same
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US8174106B2 (en) * 2006-08-29 2012-05-08 International Business Machines Corporation Through board stacking of multiple LGA-connected components
TWI312569B (en) * 2006-10-12 2009-07-21 Siliconware Precision Industries Co Ltd Semiconductor package on which a semiconductor device is stacked and production method thereof
CN102751203A (zh) * 2011-04-22 2012-10-24 日月光半导体制造股份有限公司 半导体封装结构及其制作方法

Also Published As

Publication number Publication date
US8828796B1 (en) 2014-09-09
CN104124212B (zh) 2017-04-12
CN104124212A (zh) 2014-10-29
TWI491017B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
TWI747127B (zh) 晶片封裝結構及其製造方法
TWI587412B (zh) 封裝結構及其製法
TWI570842B (zh) 電子封裝件及其製法
TWI541954B (zh) 半導體封裝件及其製法
TWI496270B (zh) 半導體封裝件及其製法
TWI497645B (zh) 半導體封裝件及其製法
TWI555166B (zh) 層疊式封裝件及其製法
TWI544599B (zh) 封裝結構之製法
TWI555098B (zh) 電子封裝件及其製法
TWI581387B (zh) 封裝結構及其製法
TWI594382B (zh) 電子封裝件及其製法
TWI491017B (zh) 半導體封裝件及其製法
TW201603215A (zh) 封裝結構及其製法
TWI669797B (zh) 電子裝置及其製法與基板結構
TW201911501A (zh) 電子封裝件及其製法
TWI438880B (zh) 嵌埋穿孔晶片之封裝結構及其製法
TWI567843B (zh) 封裝基板及其製法
TWI766192B (zh) 電子封裝件及其製法
TWI612627B (zh) 電子封裝件及其製法
TWI585869B (zh) 半導體封裝結構及其製法
TWI591788B (zh) 電子封裝件之製法
TW201533866A (zh) 半導體封裝件及其製法
TWI541952B (zh) 半導體封裝件及其製法
TWI491014B (zh) 半導體堆疊單元與半導體封裝件之製法
TWI607676B (zh) 封裝基板及其電子封裝件與製法