CN103811413B - 半导体基片的制造工艺方法 - Google Patents

半导体基片的制造工艺方法 Download PDF

Info

Publication number
CN103811413B
CN103811413B CN201210458161.6A CN201210458161A CN103811413B CN 103811413 B CN103811413 B CN 103811413B CN 201210458161 A CN201210458161 A CN 201210458161A CN 103811413 B CN103811413 B CN 103811413B
Authority
CN
China
Prior art keywords
back side
metal
method described
hole
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210458161.6A
Other languages
English (en)
Other versions
CN103811413A (zh
Inventor
刘鹏
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210458161.6A priority Critical patent/CN103811413B/zh
Publication of CN103811413A publication Critical patent/CN103811413A/zh
Application granted granted Critical
Publication of CN103811413B publication Critical patent/CN103811413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了半导体基片的制造工艺方法，包括：半导体器件在基片正面通过硅通孔（TSV）连接到硅基片的背面，硅通孔刻蚀，填充导电介质，然后通过背面研磨使TSV的导电介质接近暴露或轻微暴露，然后通过注入或者其他工艺方法在硅片背面表面到TSV导电介质之间形成重掺杂以形成欧姆接触，最后在硅片背面表面形成背面金属层，实现硅片背面金属和硅片正面器件的导电接触。较背面研磨使TSV导电介质直接暴露，然后蒸镀金属的传统方法，本发明方法可以在扩大工艺窗口的同时克服背面金属蒸镀工艺的台阶覆盖性的局限，解决了连接电阻高，均一性差的问题，提高了连接的可靠性。

Description

半导体基片的制造工艺方法
技术领域
本发明属于半导体集成电路制造工艺，尤其涉及半导体基片的制造工艺方法。
背景技术
传统的半导体基片的制造工艺方法一般包括如下步骤：1.如图1A所示，半导体器件在硅基片101正面通过硅通孔102(TSV)连接到硅基片101的背面，硅通孔102刻蚀，填充导电介质；2.如图1B所示，然后通过硅基片101背面研磨使硅通孔102的导电介质直接暴露；3.如图1C所示，在硅基片101背面蒸镀金属，形成背面金属层104。因为TSV深度在不同硅片以及同一硅片的不同点存在差异，为了保证工艺窗口，需要在上述步骤2的研磨过程中多研磨一部分TSV或者刻蚀部分半导体基片，使TSV的导电介质有一定程度的突出。对于前一种选择(多研磨一部分TSV)，要求刀轮对TSV导电介质材料和半导体基片材料具有相近的研磨速率，对于TSV导电介质是金属的情况来说，普通刀轮(磨粒一般为金刚石)在TSV面积较大(一般大于2％左右)的时候容易发生自锐失效现象，研磨能力下降直至机台报警。对于后一种选择(刻蚀部分半导体基片)，如图1C所示，为了保证所有的TSV能够打开，突出的高度一般控制在2微米以上，而且角度都接近垂直，在背面金属工艺后，在突出的根部部位往往出现金属层偏薄甚至断裂的情况，如图1D所示，造成电阻阻值偏大甚至断开的问题。
发明内容
本发明要解决的技术问题是提供一种半导体基片的制造工艺方法，解决了背面金属和正面器件之间TSV(硅通孔)连接的电阻值偏大和断开的问题。
为解决上述技术问题，本发明提供一种半导体基片的制造工艺方法，其工艺步骤包括：
1)准备半导体基片，并完成器件和互连工艺以及用于连接背面金属的通孔工艺；
2)对基片背面进行研磨，使通孔不要露出；
3)对基片背面进行掺杂注入，并进行激活，掺杂区域和通孔底部有重叠并形成欧姆接触；
4)在基片背面淀积金属层。
步骤1)中,所述用于连接背面金属的通孔工艺，该通孔的深度在20微米-350微米，该通孔的宽度在0.5-10微米，该通孔的填充材料是导电的金属或半导体。所述通孔的填充材料是W，Cu或多晶硅。所述通孔的填充材料和半导体基片之间有一层或多层阻挡层，该一层或多层阻挡层的厚度为所述一层或多层阻挡层是Ti/TiN，TiN，SiO2或SiN。
步骤2)完成后，背面研磨后的基片表面与通孔底部之间的距离为X，0微米＜X≦4微米。
步骤3)中，所述对基片背面进行掺杂注入的掺杂元素是硼，磷，砷或锑；背面掺杂元素注入深度和通孔底部连接或者重叠，所述掺杂区域与通孔底部有0-4微米的重叠；背面注入能量大于200Kev，背面注入剂量大于1E14/mm2。所述背面掺杂元素激活采用激光退火方式，背面激活温度在700-900℃。所述背面掺杂元素激活采用炉管或者烘箱退火方式，背面激活温度在400-500℃。
步骤4)中，所述在基片背面淀积金属层，该金属层是Al，Ti，Ni，Ag，Au，Cu金属的一种或者几种的组合，该金属层的厚度在之间。
此外，本发明提供另一种半导体基片的制造工艺方法，其工艺步骤包括：
1)准备半导体基片，并完成器件和互连工艺以及用于连接背面金属的通孔工艺；
2)对基片背面进行研磨，使通孔露出；
3)对基片背面进行掺杂注入，并进行激活，掺杂区域和通孔底部有重叠并形成欧姆接触；
4)在基片背面淀积金属层。
步骤1)中,所述用于连接背面金属的通孔工艺，该通孔的深度在20微米-350微米，该通孔的宽度在0.5-10微米，该通孔的填充材料是导电的金属或半导体。所述通孔的填充材料是W，Cu或多晶硅。所述通孔的填充材料和半导体基片之间有一层或多层阻挡层，该一层或多层阻挡层的厚度为所述一层或多层阻挡层可以是Ti/TiN，TiN，SiO2或SiN。
步骤2)完成后，背面研磨后通孔底部露出基片表面在0微米-4微米之间。
步骤3)中，所述对基片背面进行掺杂注入的掺杂元素是硼，磷，砷或锑；背面掺杂元素注入深度和通孔底部连接或者重叠，所述掺杂区域与通孔底部有0.5-4.5微米的重叠；背面注入能量大于15Kev，背面注入剂量大于1E14/mm2。所述背面掺杂元素激活采用激光退火方式，背面激活温度在700-900℃。所述背面掺杂元素激活采用炉管或者烘箱退火方式，背面激活温度在400-500℃。
步骤4)中，所述在基片背面淀积金属层，该金属层是Al，Ti，Ni，Ag，Au，Cu金属的一种或者几种的组合，该金属层的厚度在之间。
和现有技术相比，本发明具有以下有益效果：本发明方法通过背面研磨使TSV的导电介质接近暴露或轻微暴露，然后通过注入或者其他工艺方法在硅片背面表面到TSV导电介质之间形成重掺杂，最后在硅片背面表面形成背面金属层，实现硅片背面金属和硅片正面器件的导电接触。较背面研磨使TSV导电介质直接暴露，然后蒸镀金属的传统工艺方法，本发明工艺方法可以在扩大工艺窗口的同时克服背面金属蒸镀工艺的台阶覆盖性的局限，解决了背面金属和正面器件之间TSV(硅通孔)连接的电阻值偏大甚至断开以及均一性差的问题，提高了连接的可靠性。
附图说明
图1A-图1D是传统的半导体基片的制造工艺流程剖面示意图；其中，图1A是传统工艺步骤1完成后的剖面示意图；图1B是传统工艺步骤2完成后的剖面示意图；图1C是传统工艺步骤3完成后的剖面示意图；图1D是图1C的局部放大图。
图2A-图2D是本发明实施例1的工艺流程剖面示意图；其中，图2A是本发明实施例1步骤1完成后的剖面示意图；图2B是本发明实施例1步骤2完成后的剖面示意图；图2C是本发明实施例1步骤3完成后的剖面示意图；图2D是本发明实施例1步骤4完成后的剖面示意图。
图3A-图3D是本发明实施例2的工艺流程剖面示意图；其中，图3A是本发明实施例2步骤1完成后的剖面示意图；图3B是本发明实施例2步骤2完成后的剖面示意图；图3C是本发明实施例2步骤3完成后的剖面示意图；图3D是本发明实施例2步骤4完成后的剖面示意图。
图中附图标记说明如下：
101是硅基片；102是硅通孔(TSV)；103是硅基片101的正面；104是背面金属层；105是重掺杂区域。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
实施例1
参考图2A-2D，描述了一个实现本发明的实施例，本发明一种半导体基片的制造工艺方法，主要包括如下步骤：
1.如图2A所示，在半导体硅基片101的正面103表面形成器件之后，从硅基片101的正面103刻蚀形成硅通孔102，硅通孔102的宽度在2微米左右，深度在80微米左右，硅通孔102可以采用SiO2作为硬掩膜层，也可以使用PR(光刻胶)作为掩膜层。在湿法去除光刻胶和刻蚀残留物以后，通过CVD(化学气相沉淀)或者MOCVD(金属有机化合物化学气相沉淀)的方法淀积一层Ti/TiN作为金属阻挡层，防止金属钨与硅基片101发生化学反应，产生横向腐蚀。Ti的淀积厚度大约温度在670℃左右，TiN淀积厚度在淀积温度在700℃左右。最后通过CVD的方法，在硅通孔102中填满金属钨，工艺温度在450℃左右。并使用干法刻蚀或者CMP(化学机械研磨)方法把硅基片101的正面103表面的金属钨去除，并完成后段连线工程。
2.如图2B所示，在前道和后道连线工艺全部完成以后，对半导体硅基片101进行背面研磨工艺。背面表面距硅通孔102底部还剩余一定量的硅未被研磨，剩余厚度大概在0.5-4微米，由于硅通孔102的金属钨并没有露出，所以研磨工艺不会产生自锐失效的现象。
3.如图2C所示，为了实现背面金属和TSV中金属钨的导通，使用高能注入进行重掺杂，使重掺杂区域105和硅通孔102之间形成欧姆接触。一般根据硅基片101的掺杂类型选择相同类型的掺杂元素，这样可以防止重掺杂区域105和硅基片101之间形成PN结导致的寄生电容，降低RC(电阻一电容)延迟和功耗。注入能量根据背面表面和TSV底部距离确定，为了保证电路接通，要求重掺杂区域105与硅通孔102底部要有约0-4微米的重叠(例如，0.5微米左右的重叠)，背面注入能量大于200Kev，背面注入剂量大于1E14/mm2。注入剂量以重掺杂区域105和硅通孔102能形成欧姆接触的剂量为标准，根据不同的激活方法和不同的激活率可能需要调整。考虑到正面器件已经形成，激活方法需要小心确定。激光退火可以有效控制硅片正面的工艺温度，而且激活率较高，而利用炉管或者烘箱的低温退火，激活率很低，需要调整注入剂量到很高的水平。具体对于背面表面和TSV底部距离1微米，P型硅基片的情况，注入元素可以选择硼元素，注入能量选择300-600Kev，注入剂量在1E15/cm2左右，选择激光退火来激活杂质元素，表面温度在800℃左右。或者选择炉管或者烘箱来激活杂质元素，温度在450℃左右，但是注入剂量调整为1E16/cm2左右。
4.如图2D所示，在重掺杂区域105表面淀积背面金属层104,背面金属层104可以是多层金属的组合，可以采用蒸镀或者是PVD(物理气相沉积)工艺，例如由下到上依次为Ti/Ni/Ag。
实施例2
图3A-3D是本发明另一实施例的断面示意图。
1.如图3A所示，该步骤和前面的实施例1的步骤1完全相同。
2.如图3B所示，在前道和后道连线工艺全部完成以后，对半导体硅基片101进行背面研磨工艺。研磨终点是硅通孔102底部的金属钨露出。研磨机台上面带有终点判断的功能，一般依据驱动电流的变化或者是刀轮压力的变化。这样做的好处是克服了TSV刻蚀以及背面研磨中造成的不同硅片的差异，工艺控制精度更高，同时也不会造成研磨工艺自锐失效的问题。
3.如图3C所示，该步骤和前面的实施例1的步骤3除了注入深度要求降低以外，其他步骤条件完全相同。重掺杂区域105与硅通孔102底部有0.5-4.5微米的重叠；背面注入能量大于15Kev，背面注入剂量大于1E14/mm2。因为注入能量的降低，注入的产能可以大幅提高。例如对于P型基片的情况，注入元素可以选择硼元素，注入能量选择100-300Kev，注入剂量在1E15/cm2左右，选择激光退火来激活杂质元素，表面温度在800℃左右。或者选择炉管或者烘箱来激活杂质元素，温度在450℃左右，但是注入剂量调整为1E16/cm2左右。
4.如图3D所示，该步骤可以参考前面的实施例1的步骤4。

Claims (20)

1.一种半导体基片的制造工艺方法，其特征在于，其工艺步骤包括：
1)准备半导体基片，并完成器件和互连工艺以及用于连接背面金属的通孔工艺；
2)对基片背面进行研磨，使通孔不要露出；
3)对基片背面进行掺杂注入，并进行激活，掺杂区域和通孔底部有重叠并形成欧姆接触；
4)在基片背面淀积金属层。
2.按权利要求1所述的方法，其特征在于，步骤1)中,所述用于连接背面金属的通孔工艺，该通孔的深度在20微米-350微米，该通孔的宽度在0.5-10微米，该通孔的填充材料是导电的金属或半导体。
3.按权利要求2所述的方法，其特征在于，步骤1)中,所述通孔的填充材料是W，Cu或多晶硅。
4.按权利要求2或3所述的方法，其特征在于，步骤1)中，所述通孔的填充材料和半导体基片之间有一层或多层阻挡层，该一层或多层阻挡层的厚度为
5.按权利要求4所述的方法，其特征在于，步骤1)中，所述一层或多层阻挡层是Ti/TiN，TiN，SiO2或SiN。
6.按权利要求1所述的方法，其特征在于，步骤2)完成后，背面研磨后的基片表面与通孔底部之间的距离为X，0微米＜X≦4微米。
7.按权利要求1所述的方法，其特征在于，步骤3)中，所述对基片背面进行掺杂注入的掺杂元素是硼，磷，砷或锑；背面掺杂元素注入深度和通孔底部连接或者重叠，所述掺杂区域与通孔底部的重叠区域的深度小于等于4微米；背面注入能量大于200Kev，背面注入剂量大于1E14/mm2。
8.按权利要求1或7所述的方法，其特征在于，步骤3)中，背面掺杂元素激活采用激光退火方式，背面激活温度在700-900℃。
9.按权利要求1或7所述的方法，其特征在于，步骤3)中，背面掺杂元素激活采用炉管或者烘箱退火方式，背面激活温度在400-500℃。
10.按权利要求1所述的方法，其特征在于，步骤4)中，所述在基片背面淀积金属层，该金属层是Al，Ti，Ni，Ag，Au，Cu金属的一种或者几种的组合，该金属层的厚度在之间。
11.一种半导体基片的制造工艺方法，其特征在于，其工艺步骤包括：
1)准备半导体基片，并完成器件和互连工艺以及用于连接背面金属的通孔工艺；
2)对基片背面进行研磨，使通孔露出；
3)对基片背面进行掺杂注入，并进行激活，掺杂区域和通孔底部有重叠并形成欧姆接触；
4)在基片背面淀积金属层。
12.按权利要求11所述的方法，其特征在于，步骤1)中,所述用于连接背面金属的通孔工艺，该通孔的深度在20微米-350微米，该通孔的宽度在0.5-10微米，该通孔的填充材料是导电的金属或半导体。
13.按权利要求12所述的方法，其特征在于，步骤1)中,所述通孔的填充材料是W，Cu或多晶硅。
14.按权利要求12或13所述的方法，其特征在于，步骤1)中，所述通孔的填充材料和半导体基片之间有一层或多层阻挡层，该一层或多层阻挡层的厚度为
15.按权利要求14所述的方法，其特征在于，步骤1)中，所述一层或多层阻挡层是Ti/TiN，TiN，SiO2或SiN。
16.按权利要求11所述的方法，其特征在于，步骤2)完成后，背面研磨后通孔底部露出基片表面在0微米-4微米之间。
17.按权利要求11所述的方法，其特征在于，步骤3)中，所述对基片背面进行掺杂注入的掺杂元素是硼，磷，砷或锑；背面掺杂元素注入深度和通孔底部重叠，所述掺杂区域与通孔底部有0.5-4.5微米的重叠；背面注入能量大于15Kev，背面注入剂量大于1E14/mm2。
18.按权利要求11或17所述的方法，其特征在于，步骤3)中，背面掺杂元素激活采用激光退火方式，背面激活温度在700-900℃。
19.按权利要求11或17所述的方法，其特征在于，步骤3)中，背面掺杂元素激活采用炉管或者烘箱退火方式，背面激活温度在400-500℃。
20.按权利要求11所述的方法，其特征在于，步骤4)中，所述在基片背面淀积金属层，该金属层是Al，Ti，Ni，Ag，Au，Cu金属的一种或者几种的组合，该金属层的厚度在 之间。
CN201210458161.6A 2012-11-15 2012-11-15 半导体基片的制造工艺方法 Active CN103811413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210458161.6A CN103811413B (zh) 2012-11-15 2012-11-15 半导体基片的制造工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210458161.6A CN103811413B (zh) 2012-11-15 2012-11-15 半导体基片的制造工艺方法

Publications (2)

Publication Number Publication Date
CN103811413A CN103811413A (zh) 2014-05-21
CN103811413B true CN103811413B (zh) 2016-06-08

Family

ID=50707997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210458161.6A Active CN103811413B (zh) 2012-11-15 2012-11-15 半导体基片的制造工艺方法

Country Status (1)

Country Link
CN (1) CN103811413B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470131A (zh) * 2015-12-30 2016-04-06 东莞市青麦田数码科技有限公司 一种制作砷化镓基hemt器件背孔的方法
US10971650B2 (en) * 2019-07-29 2021-04-06 Lextar Electronics Corporation Light emitting device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115498B1 (en) * 2002-04-16 2006-10-03 Advanced Micro Devices, Inc. Method of ultra-low energy ion implantation to form alloy layers in copper
CN101371332A (zh) * 2006-01-13 2009-02-18 国际商业机器公司 低电阻和电感的背面通孔及其制造方法
JP2009267148A (ja) * 2008-04-25 2009-11-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN102124551A (zh) * 2008-08-18 2011-07-13 诺发系统有限公司 穿硅通孔填充工艺
CN102263099A (zh) * 2010-05-24 2011-11-30 中国科学院微电子研究所 3d集成电路及其制造方法
CN102376642A (zh) * 2011-11-24 2012-03-14 上海华力微电子有限公司 一种硅通孔工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115498B1 (en) * 2002-04-16 2006-10-03 Advanced Micro Devices, Inc. Method of ultra-low energy ion implantation to form alloy layers in copper
CN101371332A (zh) * 2006-01-13 2009-02-18 国际商业机器公司 低电阻和电感的背面通孔及其制造方法
JP2009267148A (ja) * 2008-04-25 2009-11-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN102124551A (zh) * 2008-08-18 2011-07-13 诺发系统有限公司 穿硅通孔填充工艺
CN102263099A (zh) * 2010-05-24 2011-11-30 中国科学院微电子研究所 3d集成电路及其制造方法
CN102376642A (zh) * 2011-11-24 2012-03-14 上海华力微电子有限公司 一种硅通孔工艺

Also Published As

Publication number Publication date
CN103811413A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
US12119294B2 (en) Through-substrate via structure and method of manufacture
US9450062B2 (en) Semiconductor device having polysilicon plugs with silicide crystallites
CN101635299B (zh) 半导体装置及其制造方法
US10522404B2 (en) Fully self-aligned via
CN102237300B (zh) 直通基底穿孔结构及其制造方法
TW201637202A (zh) 堆疊元件及其佈局結構
CN103782387A (zh) 单片集成有源缓冲器
TW201501210A (zh) 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備
WO2020043218A1 (zh) 一种瞬态电压抑制器件及其制造方法
US10629674B2 (en) Trench isolated capacitor
WO2020042914A1 (zh) 瞬态电压抑制器件及其制造方法
US11798881B2 (en) Anti-fuse structure and method for fabricating same, as well as semiconductor device
CN107546271A (zh) Ldmos 晶体管和方法
CN103811413B (zh) 半导体基片的制造工艺方法
CN104183639B (zh) 半导体器件及其制造工艺方法
CN102856394A (zh) 萧特基二极管及半导体装置
US10535753B2 (en) Method of manufacturing a bipolar transistor with trench structure
CN105244338B (zh) 用于半导体器件的接触及其形成方法
WO2020042915A1 (zh) 瞬态电压抑制器件及其制造方法
US20200013906A1 (en) Vertical etch heterolithic integrated circuit devices
US11973075B2 (en) Dual substrate side ESD diode for high speed circuit
KR101195260B1 (ko) 반도체 소자의 컨택 형성 방법
CN104425578A (zh) 反向导通绝缘栅双极型晶体管
CN102569428B (zh) 纵向电压控制变容器及其制备方法
CN116344628A (zh) 一种屏蔽栅结构的肖特基二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant