JP2009267148A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2009267148A
JP2009267148A JP2008115917A JP2008115917A JP2009267148A JP 2009267148 A JP2009267148 A JP 2009267148A JP 2008115917 A JP2008115917 A JP 2008115917A JP 2008115917 A JP2008115917 A JP 2008115917A JP 2009267148 A JP2009267148 A JP 2009267148A
Authority
JP
Japan
Prior art keywords
insulating film
region
electrode
conductive
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008115917A
Other languages
English (en)
Other versions
JP5289816B2 (ja
JP2009267148A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Kaoru Tsuchiya
薫 土屋
Junya Maruyama
純矢 丸山
Akihiro Senda
章裕 千田
Takaaki Nagata
貴章 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008115917A priority Critical patent/JP5289816B2/ja
Publication of JP2009267148A publication Critical patent/JP2009267148A/ja
Publication of JP2009267148A5 publication Critical patent/JP2009267148A5/ja
Application granted granted Critical
Publication of JP5289816B2 publication Critical patent/JP5289816B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】絶縁膜中にコンタクトホールを形成せずに、絶縁膜の表面と裏面の間に導電領域を形成することを課題とする。
【解決手段】基板上の半導体素子と、半導体素子上の絶縁膜と、絶縁膜中に、欠陥の多い領域と欠陥の少ない領域とを有し、欠陥の多い領域は、金属元素が拡散され、絶縁膜の表面の一部と裏面の一部をつなぐ導電領域である半導体装置、及び、基板上に半導体素子を形成し、半導体素子上に絶縁膜を形成し、絶縁膜上に、半導体素子と電気的に接続された第1の導電膜を形成し、絶縁膜中にイオンを添加して、あるいはレーザビームを照射して、欠陥の多い領域を形成し、欠陥の多い領域上に、金属元素を含む導電材料を形成し、欠陥の多い領域に、金属元素を拡散させ、絶縁膜中に、第1の導電膜と、金属元素を含む導電材料とを電気的に接続する導電領域を形成する半導体装置の作製方法に関する。
【選択図】図1

Description

本発明は,表裏間に導電領域を有する絶縁膜及びそれを有する積層構造、並びに、そのような積層構造を有する半導体装置及びその作製方法に関する。
積層構造を有する半導体装置において、すでにある程度の層数を形成した配線板同士を、多孔質である絶縁膜を間に挟んで重ね合わせることにより多層化することが行われている(特許文献1参照)。
特開2002−151816号公報
積層構造を有する半導体装置において、無機材料や有機材料を用いた緻密な絶縁膜を形成する場合において、絶縁膜中にコンタクトホールを形成するには絶縁膜上にフォトレジストでマスクを形成し、エッチングを行う工程が行われている。
エッチングには、ウェットエッチングとドライエッチングという方法があるが、ウェットエッチングを用いた場合、特に、絶縁膜が形成される基板として大型基板を用いた場合には、エッチング終了後にエッチャントが残る恐れがある。エッチャントが残ってしまう場合、このような絶縁膜を用いて作製した半導体装置の信頼性が損なわれる可能性がある。
またドライエッチングを用いた場合、コンタクトホールを形成する以外の領域が、プラズマにより損傷する恐れがある。
さらにエッチングが不完全の場合には、コンタクトホールの底に絶縁膜が残ってしまい、絶縁膜の上下の電極が導通しない恐れがある。
本発明では、絶縁膜の一部の領域中にイオンを添加する、あるいはレーザ照射により、欠陥が多い領域を形成する。欠陥が多い領域に金属元素を拡散させることにより、絶縁膜の表面の一部と裏面の一部の間に導電領域を形成する。またそのような絶縁膜を用いて半導体装置を形成する。
また本発明は、基板上の半導体素子と、前記半導体素子上の絶縁膜と、前記絶縁膜中に、欠陥の多い領域と欠陥の少ない領域と、前記欠陥の多い領域は、金属元素が拡散され、前記絶縁膜の表面と裏面を導通させる導電領域であることを特徴とする半導体装置に関する。
また本発明は、基板上に半導体素子を形成し、前記半導体素子上に絶縁膜を形成し、前記絶縁膜中にイオンを添加して、欠陥の多い領域を形成し、前記欠陥の多い領域上に、金属元素を含む導電材料を形成し、前記欠陥の多い領域に、前記金属元素を拡散させて、前記絶縁膜の表面と裏面を導通させる導電領域を形成することを特徴とする半導体装置の作製方法に関する。
また本発明は、基板上に半導体素子を形成し、前記半導体素子上に絶縁膜を形成し、前記絶縁膜中にレーザビームを照射して、欠陥の多い領域を形成し、前記欠陥の多い領域上に、金属元素を含む導電材料を形成し、前記欠陥の多い領域に、前記金属元素を拡散させて、前記絶縁膜の表面と裏面を導通させる導電領域を形成することを特徴とする半導体装置の作製方法に関する。
本発明において、前記半導体素子は、トランジスタ、ダイオード、コンデンサ、バイポーラトランジスタ、薄膜トランジスタのいずれか1つである。
本発明により、コンタクトホールを形成することなく、絶縁膜の表面と裏面との間に導電領域を形成することが可能となる。
本発明ではコンタクトホールを形成しないので、エッチャントが残ってしまい、作製された半導体装置の信頼性を損なうことがない。
また絶縁膜中に欠陥を形成する方法として、イオンを添加する方法を用いると、コンタクトホールを形成する以外の領域が損傷される恐れや、除去される恐れがない。
コンタクトホール形成の作製工程を行わないことで、作製コスト及び作製時間を抑制することができる。
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
なお、本明細書において、半導体装置とは半導体素子(トランジスタやダイオードなど)を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。
[実施の形態1]
本実施の形態を、図1(A)〜図1(D)、図2(A)〜図2(D)を用いて説明する。
まず絶縁膜101上に、レジストマスク102を形成する。このときレジストマスク102を形成しない開口部104を設ける。
絶縁膜101は、CVD法、スパッタリング法、SOG法、液滴吐出法、またはスクリーン印刷法等により形成することができる。
また本実施の形態では、絶縁膜101から上の積層構造について述べているが、絶縁膜101を素子基板上に形成することができるのはもちろんである。
絶縁膜101としては、珪素の酸化物及び珪素の窒化物等の無機材料、すなわち、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜を用いることができる。さらに絶縁膜101として、ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、アクリル、及びエポキシ等の有機材料、シロキサン材料、ポリシラザン材料のいずれか一種または複数種を単層または積層で形成することができる。
シロキサンとは、珪素(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも1種を有するポリマー材料、を出発原料として形成される。
またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。
本実施の形態では、絶縁膜101として窒素を含む酸化珪素を用いる。
次いで、レジストマスク102をマスクとして、絶縁膜101の開口部104に、イオン103を添加する(図1(A)参照)。イオン103を添加後、レジストマスク102は除去する。
イオン103は、水素、ヘリウム、アルゴン、またはフッ素等のハロゲンのイオンを用いることができる。なお、イオン103としては、水素、ヘリウム、またはハロゲン元素から選ばれたソースガスをプラズマ励起して生成された1つの原子または複数の同一の原子からなるイオン種、あるいは異種の原子からなるイオン種を打ち込むことが好ましい。
水素イオンをドーピングする場合には、H、H 、H イオンを含ませると共に、H イオンの割合を高めておくとイオンの添加効率を高めることができ、ドーピング時間を短縮することができるため好ましい。
また、このようにH、H イオンよりもH イオンの割合を高くしてイオンドーピングを行い、絶縁膜101に水素イオンを多く含ませる構成とすることで、H イオンの割合を高めないでイオンドーピングを行う場合と比べてより少ないイオンのドーズで、絶縁膜101中に欠陥を形成することができる。
またアルゴン等原子半径の大きな原子のイオンを添加すると、、絶縁膜101中により多くの欠陥を形成することができる。
なお本明細書においてイオンドーピングとは、原料ガスから生成されるイオン化したガスを質量分離せず、そのまま電界で加速して対象物に添加する方式を指す。
またイオンドーピングの代わりに、イオン注入を用いてもよい。本明細書では、イオン注入とは、原料ガスから生成されるイオン化したガスを質量分離して対象物に注入する方式を指す。
なお本実施の形態では、水素イオンをイオンドーピングする。
開口部104からイオン103が添加されると、開口部104の下で、絶縁膜101中の領域105は、結晶構造が破壊され、欠陥が他の領域よりもより多く形成される(図1(B)参照)。
次いで、絶縁膜101を覆って金属膜106を形成する(図1(C)参照)。金属膜106は、金属元素を含む導電材料膜であればよく、スパッタリング法やメッキ法等により形成することができる。金属膜106としては、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジム(Nd)、炭素(C)、シリコン(Si)から選択された元素、またはこれらの元素を主成分とする合金材料もしくは化合物材料を用い、単層膜あるいは積層膜を形成する。
金属膜106に含まれる金属元素は、ニッケル(Ni)、銅(Cu)、銀(Ag)等の侵入型原子であると、絶縁膜101中により入り込みやすく、後の工程で形成される導電領域108の抵抗がより小さくなる。
本実施の形態では、金属膜106として、ニッケル膜をスパッタ法により、絶縁膜101上成膜する。
次いで加熱工程により、金属膜106と絶縁膜101が接している領域である開口部104から、絶縁膜101中の領域105に、金属膜106の金属元素を拡散させる。領域105は、上述の工程により欠陥が多くなっているので、金属元素が拡散しやすい。金属元素は開口部104から膜厚方向を下に向かって拡散し、開口部104が形成された面とは反対の面まで達する。
加熱工程は、レーザアニール、ランプアニール、またはファーネスアニールによって行えばよい。
一方、領域105以外の絶縁膜101中の領域は、欠陥が少ないので金属元素は拡散しにくい。そのため、領域105は絶縁膜101の一方の面と他方の面を導通する導電領域108となる。
次いで、開口部104上の領域以外の金属膜106を除去し、開口部104上の金属膜106を電極107とする(図1(D)参照)。
あるいは加熱工程の前に、開口部104上の以外の金属膜106を除去してもよい。
以上のようにして、絶縁膜101の表面と裏面を導通させる、すなわち膜厚方向に対して導通する導電領域108を有する絶縁膜101を得ることができる。またこのような絶縁膜101及び電極107を有する素子を得ることが可能となる。
[実施の形態2]
本実施の形態では、実施の形態1とは異なる構成を有する絶縁膜及び素子について、図2(A)〜図2(D)を用いて説明する。
なお、実施の形態1と同じものは同じ符号で示している。それらの材料や形成方法等は、実施の形態1に基づけばよい。
絶縁膜101上に、バリア層109及びレジストマスク102を形成する。このときバリア層109及びレジストマスク102を形成しない開口部104を設ける。
バリア層109とは、チタン、チタンの窒化物、モリブデン、またはモリブデンの窒化物からなる薄膜に相当する。バリア層109を形成することにより、後に形成する金属膜106中の金属元素が、開口部104以外の領域から拡散するのを抑制することができる。
あるいは、バリア層109を絶縁膜101上の全面に成膜し、レジストマスク102をマスクとして、開口部104上のバリア層109を除去してもよい。
次いで、レジストマスク102をマスクとして、絶縁膜101の開口部104に、イオン103を添加する(図2(A)参照)。イオン103を添加後、レジストマスク102は除去する。
開口部104からイオン103が添加されると、開口部104の下で、絶縁膜101中の領域105は、結晶構造が破壊され、欠陥が形成される(図2(B)参照)。
次いで、バリア層109及び開口部104を覆って、金属膜106を形成する(図2(C)参照)。
次いで加熱工程により、金属膜106と絶縁膜101が接している領域である開口部104から、絶縁膜101中の領域105に、金属膜106の金属元素を拡散させる。領域105は、上述の工程により欠陥が形成されているので、金属元素が拡散しやすい。金属元素は開口部104から膜厚方向を下に向かって拡散し、開口部104が形成された面とは反対の面まで達する。
一方、領域105以外の絶縁膜101中の領域は、欠陥が少ないので金属元素は拡散しにくい。そのため、領域105は絶縁膜101の一方の面と他方の面を導通する導電領域108となる。
次いで、開口部104上の金属膜106以外を除去し、開口部104上の金属膜106を電極107とする(図2(D)参照)。
あるいは加熱工程の前に、開口部104上の以外の金属膜106を除去してもよい。
以上のようにして、絶縁膜101の表面と裏面を導通させる、すなわち膜厚方向に対して導通する導電領域108を有する絶縁膜101を得ることができる。またこのような絶縁膜101及び電極107を有する素子を得ることが可能となる。
[実施の形態3]
本実施の形態では、実施の形態1及び実施の形態2において、レーザ照射を行うことにより欠陥を形成する例を、図3(A)〜図3(C)を用いて説明する。
実施の形態1で述べられたイオン103の添加の代わりに、レーザ照射によって絶縁膜101中の領域105に欠陥を形成する場合を、図3(A)に示す。
絶縁膜101中の領域105の表面に、レーザビーム111を照射すると、領域105の結晶構造が破壊され、欠陥が形成される。
本実施の形態で用いることが可能なレーザビーム111として、Arレーザ、Krレーザ、エキシマレーザ、銅蒸気レーザまたは金蒸気レーザなどの気体レーザや、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、もしくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ等の固体レーザを用いることができる。また上記のレーザののうち一種または複数種から発振されるものを用いることができる。
また、以上のような固体レーザの第2高調波から第4高調波のレーザビームを照射することができる。例えば、Nd:YVOレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザのパワー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。
なお、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、もしくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザは、連続発振をさせることが可能である。またこれらのレーザをQスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせても、連続発振のレーザと同様の効果を得ることができる。
領域105に欠陥が形成された後は、図1(C)〜図1(D)に示す作製工程と同様にして、電極107及び導電領域108を形成すればよい。
また、実施の形態2で述べられたイオン103の添加の代わりに、レーザ照射によって絶縁膜101中の領域105に欠陥を形成する場合を、図3(B)に示す。
バリア層109の開口部104を形成する(図3(B)参照)。開口部104は、バリア層109上に開口部104となる領域以外の領域をレジストマスクで覆い、エッチングにより開口部104上のバリア層109を除去してもよい。
次いで開口部104の表面に、レーザビーム111を照射すると、絶縁膜101中の領域105の結晶構造が破壊され、欠陥が形成される(図3(C)参照)。
領域105に欠陥が形成された後は、図2(C)〜図2(D)に示す作製工程と同様にして、電極107及び導電領域108を形成すればよい。
以上のようにして、絶縁膜101の表面と裏面を導通させる、すなわち膜厚方向に対して導通する導電領域108を有する絶縁膜101を得ることができる。またこのような絶縁膜101及び電極107を有する素子を得ることが可能となる。
[実施の形態4]
本実施の形態では、実施の形態1及び実施の形態2における金属膜成膜の代わりに、スクリーン印刷あるいはインクジェット法を用いる例について、図4(A)〜図4(D)を用いて説明する。
まず実施の形態1及び実施の形態2の記載に基づいて、それぞれ欠陥を有する領域105を形成する(図1(B)、図2(B)参照)。あるいは、実施の形態3に基づいて、レーザ照射により欠陥を含む領域105を形成してもよい(図3(A)及び図3(C)参照)。
次いでスクリーン印刷あるいはインクジェット法により、領域105上に導電ペースト115を形成する(図4(A)及び図4(C)参照)。このとき実施の形態2を用いる図4(C)の構成においては、導電ペースト115がバリア層109上に広がっても問題はない。
導電ペースト115は、金属元素を含む導電材料のペーストであればよく。好ましくは、銅(Cu)、銀(Ag)、ニッケル(Ni)のいずれかを含むペーストであればよい。
次いで加熱工程により、導電ペースト115と絶縁膜101が接している領域から、絶縁膜101中の領域105に、導電ペースト115中のの金属元素を拡散させる。領域105は、上述の工程により欠陥が形成されているので、金属元素が拡散しやすい。金属元素は、導電ペースト115と絶縁膜101が接している面から膜厚方向を下に向かって拡散し反対の面まで達する(図4(B)及び図4(D)参照)。
一方、領域105以外の絶縁膜101中の領域は、欠陥が少ないので金属元素は拡散しにくい。そのため、領域105は絶縁膜101の一方の面と他方の面を導通する導電領域108となる。
以上のようにして、絶縁膜101の表面と裏面を導通させる、すなわち膜厚方向に対して導通する導電領域108を有する絶縁膜101を得ることができる。またこのような絶縁膜101及び電極107を有する素子を得ることが可能となる。
[実施の形態5]
本実施の形態では、薄膜トランジスタ(Thin Film Transistor:TFT)を有する半導体装置に本発明を適用した例を、図5(A)〜図5(C)、図6(A)〜図6(C)、図7(A)〜図7(C)、図8(A)〜図8(B)を用いて説明する。
まず基板121上の下地膜122上に、TFT139、TFT149、絶縁膜123、絶縁膜124、電極138a、電極138b、電極148a、電極148bを形成する(図5(A)参照)。
基板121は、絶縁性の表面を有する基板であり、例えば、ガラス基板、石英基板、サファイア基板、上面に絶縁膜を有したシリコンウェハや金属板等である。本実施の形態では、基板121としてガラス基板を用いる。
下地膜122は、基板121中の不純物がTFT139及びTFT149内に混入しないために設け、必要なければ下地膜122を設けなくてもよい。下地膜122として、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜いずれかの単層膜、あるいはこれら2つ以上の膜を積層した積層膜を形成してもよい。
TFT139は、島状半導体膜134、ゲート絶縁膜135、ゲート電極136、ゲート電極136の側面に形成されたサイドウォール137a及び137bを有している。
島状半導体膜134中には、チャネル形成領域131、低濃度不純物領域132a及び132b、高濃度不純物領域133a及び133bが形成されている。低濃度不純物領域132a及び132b、ソース領域及びドレイン領域である高濃度不純物領域133a及び133bには、それぞれn型を付与する不純物元素、例えばリン(P)やヒ素(As)が含まれており、TFT139はnチャネル型TFTである。
TFT149は、島状半導体膜144、ゲート絶縁膜145、ゲート電極146、ゲート電極146の側面に形成されたサイドウォール147a及び147bを有している。
島状半導体膜144中には、チャネル形成領域141、ソース領域及びドレイン領域である高濃度不純物領域143a及び143bが形成されている。高濃度不純物領域143a及び143bには、それぞれp型を付与する不純物元素、例えばホウ素(B)が含まれており、TFT149はpチャネル型TFTである。
TFT139及びTFT149を覆って絶縁膜123が形成されている。絶縁膜123は、窒化珪素膜あるいは酸素を含む窒化珪素膜を用いて形成すればよい。
絶縁膜123を覆って、絶縁膜124が形成される。珪素の酸化物及び珪素の窒化物等の無機材料、すなわち、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜を用いることができる。また絶縁膜124として、ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、アクリル、及びエポキシ等の有機材料、シロキサン材料、ポリシラザン材料のいずれか一種または複数種を単層または積層で形成することができる。
絶縁膜124上に、高濃度不純物領域133aに電気的に接続される電極138a、高濃度不純物領域133bに電気的に接続される電極138b、高濃度不純物領域143aに電気的に接続される電極148a、高濃度不純物領域143bに電気的に接続される電極148bを形成する。
電極138a、電極138b、電極148a、電極148bとして、導電膜を用いて形成する。例えば、電極138a、電極138b、電極148a、電極148bとして、スパッタリング法等により、チタン、タングステン、クロム、アルミニウム、タンタル、ニッケル、ジルコニウム、ハフニウム、バナジウム、イリジウム、ニオブ、鉛、白金、モリブデン、コバルト又はロジウム等から選択された元素、またはこれらの元素を主成分とする合金材料、またはこれらの元素を主成分とする酸化物や窒化物などの化合物材料で形成すればよい。またこれらの材料の単層膜、あるいは2つ以上を積層した積層膜によって形成してもよい。
なお、電極138a、電極138b、電極148a、電極148bの1つあるいは2つ以上は、配線として形成してもよいし、電極と配線を別々に形成後それらを電気的に接続してもよい。
次いで、絶縁膜124、電極138a、電極138b、電極148a、電極148bを覆って、絶縁膜151を形成する(図5(B)参照)。絶縁膜151は、絶縁膜101と同様の材料、つまり珪素の酸化物及び珪素の窒化物等の無機材料、すなわち、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜を用いることができる。さらに絶縁膜151として、ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、アクリル、及びエポキシ等の有機材料、シロキサン材料、ポリシラザン材料のいずれか一種または複数種を単層または積層で形成することができる。
次いで、実施の形態1の図1(A)に示す作製工程と同様に、絶縁膜151上に、レジストマスク152を形成する。このときレジストマスク152を形成しない開口部154a、開口部154b、開口部154c、開口部154dを設ける(図5(C)参照)。
開口部154a、開口部154b、開口部154c、開口部154dは、それぞれ電極138a、電極138b、電極148a、電極148b上に設けられる。
次いで、レジストマスク152をマスクとして、絶縁膜151の開口部154a、開口部154b、開口部154c、開口部154dに、イオン153を添加する(図6(A)参照)。イオン153を添加後、レジストマスク152は除去する。イオン153は、イオン103と同様のものを用いればよい。
開口部154a、開口部154b、開口部154c、開口部154dにイオン153が添加されると、開口部154a、開口部154b、開口部154c、開口部154dの下に存在する、絶縁膜151中の領域155a、領域155b、領域155c、領域155dは、結晶構造が破壊され、欠陥が形成される(図6(B)参照)。
あるいは、実施の形態3の図3(A)に示す作製工程と同様に、絶縁膜151を形成後、電極138a、電極138b、電極148a、電極148b上の絶縁膜151に、レーザビーム161を照射、図6(C)中矢印の方向に移動させ、欠陥を有する領域155a、領域155b、領域155c、領域155dを形成する。図6(C)では、レーザ照射の途中の状態を示しているので、領域155c、領域155dはまだ形成されていないが、レーザビーム161の照射が終了すると、図6(B)と同様に、絶縁膜151中には、領域155a、領域155b、領域155c、領域155dが形成されている。
さらに、実施の形態1の図1(C)に示す作製工程と同様に、絶縁膜151を覆って、金属元素を含む導電材料膜として金属膜156を形成する(図7(A)参照)。金属膜156は、金属膜106と同様の材料を用いればよい。
あるいは、実施の形態4の図4(A)の作製工程と同様に、スクリーン印刷あるいはインクジェット法により、領域155a、領域155b、領域155c、領域155d上に、それぞれ導電ペースト165a、165b、165c、165dを形成してもよい(図7(B)参照)。導電ペースト165a、165b、165c、165dは、導電ペースト115と同様の材料を用いればよい。
図7(A)に示す構成、あるいは、図7(B)に示す構成を得た後、加熱して金属元素を領域155a、領域155b、領域155c、領域155dに拡散させる。これにより導電領域158a、導電領域158b、導電領域158c、導電領域158dが形成される。
なお図7(A)に示す構成を用いた場合は、加熱工程の後に領域155a、領域155b、領域155c、領域155d上の領域以外の金属膜156を除去し、電極157a、電極157b、電極157c、電極157dを得る(図7(C)参照)。また図7(B)の構成でも、加熱工程後に図7(C)の構成を得ることができる。
電極138a、導電領域158a、電極157aは電気的に接続されており、電極138b、導電領域158b、電極157bは電気的に接続されている。また、電極148a、導電領域158c、電極157cは電気的に接続されており、電極148b、導電領域158d、電極157dは電気的に接続されている。
また7(C)及び図8(B)では、nチャネル型TFTであるTFT139とpチャネル型TFTであるTFT149は、それぞれに独立しているが、電極138b及び電極148aを電気的に接続、あるいは、電極157b及び電極157cを電気的に接続することにより、CMOS回路を形成することが可能である。
なお電極138b及び電極148aを電気的に接続した場合は、導電領域158a及び158cは、どちらか一方を形成すればよい。さらに電極157bと157cもどちらか一方を形成すればよい。
さらに、実施の形態2または実施の形態4、あるいはその両方に基づいて、絶縁膜151上にバリア層159を形成した例を、図8(A)〜図8(B)に示す。
図5(B)に示されるように絶縁膜151を形成後、バリア層159を絶縁膜151上に形成する。バリア層159は、バリア層109と同様の材料及び同様の作製工程で形成すればよい。
電極138a、電極138b、電極148a、電極148b上のバリア層109に開口部を形成し、実施の形態1〜実施の形態4で述べられたようにイオン添加やレーザ照射により、電極138a、電極138b、電極148a、電極148bそれぞれの上、かつ、絶縁膜151中の領域169a、領域169b、領域169c、領域169dに欠陥を形成する。
次いで領域169a、領域169b、領域169c、領域169dそれぞれの上に、金属膜あるいは導電ペーストを形成する。本実施の形態では、領域169a、領域169b、領域169c、領域169dそれぞれの上に、導電ペースト166a、導電ペースト166b、導電ペースト166c、導電ペースト166dを形成する(図8(A)参照)。導電ペースト166a〜166dは、導電ペースト115と同様の材料を用いればよい。また領域169a、領域169b、領域169c、領域169dそれぞれの上に金属膜を成膜し、領域169a〜169d上の領域以外を除去する場合には、金属膜106と同様の材料を用い、図2(C)〜図2(D)の作製工程に基づけばよい。
次いで加熱工程により導電ペースト166a、導電ペースト166b、導電ペースト166c、導電ペースト166dから金属元素を、領域169a、領域169b、領域169c、領域169dそれぞれに拡散させる。これにより、領域169a、領域169b、領域169c、領域169dは、それぞれ導電領域168a、導電領域168b、導電領域168c、導電領域168dとなる。また導電ペースト166a、導電ペースト166b、導電ペースト166c、導電ペースト166dは、それぞれ電極157a、電極157b、電極157c、電極157dとなる(図8(B)参照)。
電極138a、導電領域168a、電極157aは電気的に接続されており、電極138b、導電領域168b、電極157bは電気的に接続されている。また、電極148a、導電領域168c、電極157cは電気的に接続されており、電極148b、導電領域168d、電極157dは電気的に接続されている。
また図8(B)では、nチャネル型TFTであるTFT139とpチャネル型TFTであるTFT149は、それぞれに独立しているが、電極138b及び電極148aを電気的に接続、あるいは、電極157b及び電極157cを電気的に接続することにより、CMOS回路を形成することが可能である。
なお電極138b及び電極148aを電気的に接続した場合は、導電領域168a及び168cは、どちらか一方を形成すればよい。さらに電極157bと157cもどちらか一方を形成すればよい。
また、電極157a、電極157b、電極157c、電極157dがRFIDのアンテナと機能するように、導電ペースト166a、導電ペースト166b、導電ペースト166c、導電ペースト166dをアンテナの形状に形成してもよい。そしてTFT139またはTFT149、あるいはその両方を用いてRFIDの回路を形成してもよい。
RFIDとは、電波方式認識(Radio Frequency−IDentification)を指し、リーダ/ライタ装置と無線通信により情報を通信可能なIDタグとで構成される認証技術を指していう。このRFIDに使うIDタグの態様はさまざまであり、カード形式のものや、ラベル類、証書類などがある。RFIDとは、RFIDタグ、IDタグ、ICタグ、ICチップ、RFタグ、無線タグ、電子タグまたは無線チップともよばれる。
[実施の形態6]
本発明では、実施の形態5とは異なる作製工程で半導体装置を作製する例を、図9(A)〜図9(D)、図10(A)〜図10(C)、図11(A)〜図11(D)、図12(A)〜図12(C)を用いて説明する。
まず、基板201の一方の面上に第1の絶縁層202を形成する。次に、第1の絶縁層202上に剥離層203を形成する。続いて、剥離層203上に第2の絶縁層204を形成する(図9(A)参照)。
基板201は、絶縁性の表面を有する基板であり、例えば、ガラス基板、石英基板、樹脂(プラスチック)基板、サファイア基板、上面に絶縁膜を有したシリコンウェハや金属板等である。好適には、基板201として、ガラス基板又はプラスチック基板を用いるとよい。ガラス基板やプラスチック基板は、1辺が1メートル以上で四角形状などの所望の形状のものを作製することが容易である。例えば、四角形状で、1辺が1メートル以上のガラス基板やプラスチック基板を用いると、作製する半導体集積回路が四角形状であるため生産性を大幅に向上させることができる。このような利点は、円形で、最大で直径が30センチメートル程度のシリコン基板を用いる場合と比較すると、大きな優位点である。
第1の絶縁層202及び第2の絶縁層204は、気相成長法(CVD法)やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物などを材料として形成する。また、第1の絶縁層202及び第2の絶縁層204は積層構造であってもよい。第1の絶縁層202は、基板201からの不純物元素が上層に侵入してしまうことを防止する役目を担う。但し、第1の絶縁層202は、必要がなければ形成しなくても良い。
剥離層203は、スパッタリング法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、白金(Pt)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)等から選択された元素または前記元素を主成分とする合金材料若しくは合金も含む化合物材料を含む層の、単層又は積層を形成する。なお、珪素を含む層に含まれる珪素は、非晶質、微結晶、多結晶のいずれでもよい。
剥離層203が単層構造の場合、好ましくは、タングステン、モリブデン、タングステンとモリブデンの混合物、タングステンの酸化物、タングステンの窒化物、タングステンの酸化窒化物、タングステンの窒化酸化物、モリブデンの酸化物、モリブデンの窒化物、モリブデンの酸化窒化物、モリブデンの窒化酸化物、タングステンとモリブデンの混合物の酸化物、タングステンとモリブデンの混合物の窒化物、タングステンとモリブデンの混合物の酸化窒化物、タングステンとモリブデンの混合物の窒化酸化物のいずれかを含む層を形成する。
剥離層203を積層構造で形成する場合、例えば、1層目としてタングステン、モリブデン、またはタングステンとモリブデンの混合物を含む層のいずれか1層を形成し、2層目として、タングステンの酸化物、窒化物、酸化窒化物、もしくは窒化酸化物、または、モリブデンの酸化物、窒化物、酸化窒化物、もしくは窒化酸化物、またはタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物、もしくは窒化酸化物を形成することができる。これらの酸化物や酸化窒化物は、1層目の表面を酸素プラズマ処理、またはNOプラズマ処理することによって形成することができる。
剥離層203として、タングステン等の金属を含む層と当該金属の酸化物を含む層との積層構造を形成する場合、金属を含む層上に酸化珪素を含む層を形成することで、金属を含む層と酸化珪素を含む層との界面に当該金属の酸化物を含む層が形成されることを利用しても良い。
また、タングステン等の金属を含む層の表面を、熱酸化処理、酸素プラズマ処理、またはオゾン水等酸化力の強い溶液での処理等を行い、金属を含む層上に当該金属の酸化物を含む層を形成した後、その上層に窒化珪素層、酸化窒化珪素層、または窒化酸化珪素層を形成することができる。これは、上記金属の窒化物、酸化窒化物、および窒化酸化物を含む層を形成する場合も同様である。
次に、第2の絶縁層204上に半導体素子を形成する。半導体素子としてはトランジスタ、ダイオード、コンデンサ、バイポーラトランジスタ、薄膜トランジスタ等が挙げられる。本実施の形態では、半導体素子としてnチャネル型TFT139及びpチャネル型TFT149を形成した場合を示す(図9(B)参照)。なお、nチャネル型TFT139、pチャネル型TFT149、絶縁膜123、絶縁膜124、電極138a、電極138b、電極138c、電極138dの作製方法については、実施の形態5に基づけばよい。
次いで、nチャネル型TFT139、pチャネル型TFT149、絶縁膜124、電極138a、電極138b、電極138c、電極138dを覆って、絶縁膜151を形成する(図9(C)参照)。
次いで、絶縁膜151の一部、絶縁膜124の一部、絶縁膜123の一部、第2の絶縁層204の一部、剥離層203の一部を除去し、第1の絶縁層202の一部が露出するように、開口部205を形成する(図9(D)参照)。
開口部205を形成する方法については特に限定されない。例えば、レジスト等により形成されたマスクを絶縁膜151上に設けた後、絶縁膜151、絶縁膜124、絶縁膜123、第2の絶縁層204、剥離層203をエッチングすることによって開口部205を形成することができる。開口部205を形成するためのエッチング方法について特に限定はなく、ウェットエッチング法、ドライエッチング法、又は両方を組み合わせた方法を用いてもよい。
次に、絶縁膜151上に、支持基板221を設ける(図10(A)参照)。支持基板221は、絶縁層207と接着層206が積層された基板である。接着層206は、加熱処理により接着力が低下する熱可塑性樹脂であり、例えば、加熱によって軟化する材料、加熱により膨張するマイクロカプセルや発泡剤を混入した材料、熱硬化性樹脂に熱溶融性や熱分解性を付与した材料、水の侵入による界面強度劣化やそれに伴って吸水性樹脂が膨張する材料を用いて形成される。本明細書において、絶縁層207と接着層206とをあわせた支持基板221を、熱剥離型の支持基板とも記載する。
また、熱剥離型の支持基板の代わりに、加熱処理によって接着力が低下するフィルムからなる熱剥離フィルムや、UV(紫外線)照射を行うことによって、接着力が低下するUV(紫外線)剥離フィルム等を用いてもよい。UVフィルムは、絶縁層207とUV(紫外線)照射を行うことによって粘着力が弱くなる接着層206が積層されたフィルムである。
次に、支持基板221を用いて、剥離層203の内部、または、剥離層203と第2の絶縁層204を境界として、基板201と半導体素子の剥離を行う。図10(B)に図示する構成では、剥離層203と第2の絶縁層204の間を境界として剥離が行われた場合を示す。このように、支持基板221を用いることにより剥離工程を容易にかつ短時間で行うことができる。
次に、加熱処理により接着層206と絶縁膜151の間の接着力を低下させ、半導体素子から支持基板221を分離する(図10(C)参照)。
半導体素子から支持基板221分離する際に、開口部205により、絶縁膜151の別の一部、絶縁膜124の別の一部、絶縁膜123の別の一部、第2の絶縁層204の別の一部が除去される(図11(A)参照)。
次に、第2の絶縁層204、絶縁膜123、絶縁膜124中に、電極138a、電極138b、電極148a、電極148bそれぞれに達する欠陥の多い領域を形成する。
第2の絶縁層204、絶縁膜123、絶縁膜124中に欠陥を形成する方法として、実施の形態1で説明したイオンを添加する方法や、実施の形態3で説明したレーザビームを照射する方法を用いることができる。本実施の形態では、実施の形態1と同様にイオンを添加する方法を用いて、欠陥を形成する。
まず、第2の絶縁層204上の、電極138a、電極138b、電極148a、電極148bそれぞれに対応する領域に、レジストマスク208を形成する(図11(B)参照)。
次いで、イオン103と同様のイオン209を添加し(図11(C)参照)、欠陥が他の領域より多い領域211a、領域211b、領域211c、領域211dが形成される(図11(D)参照)。
次いで、実施の形態1で説明した金属膜を形成する、あるいは、実施の形態4で説明した導電ペーストを用いて、金属元素を領域211a、領域211b、領域211c、領域211dに拡散させる。また実施の形態2で説明したように、バリア層を形成してもよい。本実施の形態では、領域211a、領域211b、領域211c、領域211dのそれぞれの上に、導電ペースト215a、導電ペースト215b、導電ペースト215c、導電ペースト215dを形成する(図12(B)参照)。
次いで、加熱工程により、領域211a、領域211b、領域211c、領域211dに金属元素を拡散させ、導電領域216a、導電領域216b、導電領域216c、導電領域216dを形成する。導電ペースト215a、導電ペースト215b、導電ペースト215c、導電ペースト215dは、それぞれ、導電領域216a、導電領域216b、導電領域216c、導電領域216dと電気的に接続される電極217a、電極217b、電極217c、電極217dとなる(図12(C)参照)。
電極138a、導電領域216a、電極217aは電気的に接続されており、電極138b、導電領域216b、電極217bは電気的に接続されている。また、電極148a、導電領域216c、電極217cは電気的に接続されており、電極148b、導電領域216d、電極217dは電気的に接続されている。
また、実施の形態5と同様に、絶縁膜151中に導電領域を形成してもよい。図11(A)に示す構成を得た後、絶縁膜151中に欠陥の多い領域を形成し、金属元素を拡散させて、絶縁膜151中に、導電領域226a、導電領域226b、導電領域226c、導電領域226dを形成してもよい。導電領域226a、導電領域226b、導電領域226c、導電領域226dのそれぞれの上には、電極227a、電極227b、電極227c、電極227dが形成されている(図12(C)参照)。
電極138a、導電領域226a、電極227aは電気的に接続されており、電極138b、導電領域226b、電極227bは電気的に接続されている。また、電極148a、導電領域226c、電極227cは電気的に接続されており、電極148b、導電領域226d、電極227dは電気的に接続されている。
図12(B)に示される構成を複数積層し、一番外側に存在する電極、すなわち、電極217a、電極217b、電極217c、電極217dのいずれか、あるいは複数を電気的に接続することで、立体的な半導体装置を得ることが可能となる。また図12(C)に示される構成を複数積層し、一番外側に存在する電極、すなわち、電極227a、電極227b、電極227c、電極227dのいずれか、あるいは複数を電気的に接続することで、立体的な半導体装置を得ることが可能となる。さらに、図12(B)及び図12(C)に示す構成を積層して、立体的な半導体装置を作製してもよい。
また、電極217a、電極217b、電極217c、電極217d、あるいは、電極227a、電極227b、電極227c、電極227d、さらにはそのうちの複数がRFIDのアンテナと機能するように、金属膜や導電ペーストをアンテナの形状に形成してもよい。そしてTFT139またはTFT149、あるいはその両方を用いてRFIDの回路を形成してもよい。
本発明の絶縁膜の形成方法を説明する断面図。 本発明の絶縁膜の形成方法を説明する断面図。 本発明の絶縁膜の形成方法を説明する断面図。 本発明の絶縁膜の形成方法を説明する断面図。 本発明の半導体装置の作製方法を説明する断面図。 本発明の半導体装置の作製方法を説明する断面図。 本発明の半導体装置の作製方法を説明する断面図。 本発明の半導体装置の作製方法を説明する断面図。 本発明の半導体装置の作製方法を説明する断面図。 本発明の半導体装置の作製方法を説明する断面図。 本発明の半導体装置の作製方法を説明する断面図。 本発明の半導体装置の作製方法を説明する断面図。
符号の説明
101 絶縁膜
102 レジストマスク
103 イオン
104 開口部
105 領域
106 金属膜
107 電極
108 導電領域
109 バリア層
111 レーザビーム
115 導電ペースト
121 基板
122 下地膜
123 絶縁膜
124 絶縁膜
131 チャネル形成領域
132a 低濃度不純物領域
132b 低濃度不純物領域
133a 高濃度不純物領域
133b 高濃度不純物領域
134 島状半導体膜
135 ゲート絶縁膜
136 ゲート電極
137a サイドウォール
137b サイドウォール
138a 電極
138b 電極
138c 電極
138d 電極
139 TFT
141 チャネル形成領域
143a 高濃度不純物領域
143b 高濃度不純物領域
144 島状半導体膜
145 ゲート絶縁膜
146 ゲート電極
147a サイドウォール
147b サイドウォール
148a 電極
148b 電極
149 TFT
151 絶縁膜
152 レジストマスク
153 イオン
154a 開口部
154b 開口部
154c 開口部
154d 開口部
155a 領域
155b 領域
155c 領域
155d 領域
156 金属膜
157a 電極
157b 電極
157c 電極
157d 電極
158a 導電領域
158b 導電領域
158c 導電領域
158d 導電領域
159 バリア層
161 レーザビーム
165a 導電ペースト
165b 導電ペースト
165c 導電ペースト
165d 導電ペースト
166a 導電ペースト
166b 導電ペースト
166c 導電ペースト
166d 導電ペースト
168a 導電領域
168b 導電領域
168c 導電領域
168d 導電領域
169a 領域
169b 領域
169c 領域
169d 領域
201 基板
202 絶縁層
203 剥離層
204 絶縁層
205 開口部
206 接着層
207 絶縁層
208 レジストマスク
209 イオン
211a 領域
211b 領域
211c 領域
211d 領域
215a 導電ペースト
215b 導電ペースト
215c 導電ペースト
215d 導電ペースト
216a 導電領域
216b 導電領域
216c 導電領域
216d 導電領域
217a 電極
217b 電極
217c 電極
217d 電極
221 支持基板
226a 導電領域
226b 導電領域
226c 導電領域
226d 導電領域
227a 電極
227b 電極
227c 電極
227d 電極

Claims (5)

  1. 基板上の半導体素子と、
    前記半導体素子上の絶縁膜と、
    前記絶縁膜中に、欠陥の多い領域と欠陥の少ない領域と、
    を有し、
    前記欠陥の多い領域は、金属元素が拡散され、前記絶縁膜の表面の一部と裏面の一部をつなぐ導電領域であることを特徴とする半導体装置。
  2. 請求項1において、
    前記半導体素子は、トランジスタ、ダイオード、コンデンサ、バイポーラトランジスタ、薄膜トランジスタのいずれか1つであることを特徴とする半導体装置。
  3. 基板上に半導体素子を形成し、
    前記半導体素子上に絶縁膜を形成し、
    前記絶縁膜上に、前記半導体素子と電気的に接続された第1の導電膜を形成し、
    前記絶縁膜中にイオンを添加して、欠陥の多い領域を形成し、
    前記欠陥の多い領域上に、金属元素を含む導電材料を形成し、
    前記欠陥の多い領域に、前記金属元素を拡散させ、
    前記絶縁膜中に、第1の導電膜と、前記金属元素を含む導電材料とを電気的に接続する導電領域を形成することを特徴とする半導体装置の作製方法。
  4. 基板上に半導体素子を形成し、
    前記半導体素子上に絶縁膜を形成し、
    前記絶縁膜上に、前記半導体素子と電気的に接続された第1の導電膜を形成し、
    前記絶縁膜中にレーザビームを照射して、欠陥の多い領域を形成し、
    前記欠陥の多い領域上に、金属元素を含む導電材料を形成し、
    前記欠陥の多い領域に、前記金属元素を拡散させて、前記絶縁膜中に、前記第1の導電膜と、前記金属元素を含む導電材料とを電気的に接続する導電領域を形成することを特徴とする半導体装置の作製方法。
  5. 請求項3または請求項4において、
    前記半導体素子は、トランジスタ、ダイオード、コンデンサ、バイポーラトランジスタ、薄膜トランジスタのいずれか1つであることを特徴とする半導体装置の作製方法。
JP2008115917A 2008-04-25 2008-04-25 半導体装置の作製方法 Expired - Fee Related JP5289816B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008115917A JP5289816B2 (ja) 2008-04-25 2008-04-25 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008115917A JP5289816B2 (ja) 2008-04-25 2008-04-25 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009267148A true JP2009267148A (ja) 2009-11-12
JP2009267148A5 JP2009267148A5 (ja) 2011-03-31
JP5289816B2 JP5289816B2 (ja) 2013-09-11

Family

ID=41392609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008115917A Expired - Fee Related JP5289816B2 (ja) 2008-04-25 2008-04-25 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5289816B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811413A (zh) * 2012-11-15 2014-05-21 上海华虹宏力半导体制造有限公司 半导体基片的制造工艺方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430451A (ja) * 1990-05-25 1992-02-03 Agency Of Ind Science & Technol 電気的接続の形成方法とこれを用いて形成される集積回路
JPH0483335A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体装置の製造方法
JPH10200118A (ja) * 1997-01-08 1998-07-31 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH10297996A (ja) * 1997-04-26 1998-11-10 Ion Kogaku Kenkyusho:Kk 炭化珪素薄膜の形成方法
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JP2007201499A (ja) * 2007-04-06 2007-08-09 Denso Corp 半導体基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430451A (ja) * 1990-05-25 1992-02-03 Agency Of Ind Science & Technol 電気的接続の形成方法とこれを用いて形成される集積回路
JPH0483335A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体装置の製造方法
JPH10200118A (ja) * 1997-01-08 1998-07-31 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH10297996A (ja) * 1997-04-26 1998-11-10 Ion Kogaku Kenkyusho:Kk 炭化珪素薄膜の形成方法
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JP2007201499A (ja) * 2007-04-06 2007-08-09 Denso Corp 半導体基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811413A (zh) * 2012-11-15 2014-05-21 上海华虹宏力半导体制造有限公司 半导体基片的制造工艺方法
CN103811413B (zh) * 2012-11-15 2016-06-08 上海华虹宏力半导体制造有限公司 半导体基片的制造工艺方法

Also Published As

Publication number Publication date
JP5289816B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
KR101019137B1 (ko) 레이저 조사방법 및 레이저 조사장치, 및 반도체장치의제조방법
JP5634487B2 (ja) 半導体装置の作製方法
CN103779359B (zh) 半导体器件及其制造方法
KR101356656B1 (ko) 레이저 조사장치
JP5393057B2 (ja) 半導体装置の作製方法
JP4916680B2 (ja) 半導体装置の作製方法、剥離方法
KR101333505B1 (ko) 반도체 디바이스를 제조하는 방법
JP5459896B2 (ja) 配線及び記憶素子の作製方法
KR20070085710A (ko) 반도체장치 및 그 제조 방법
US20050009251A1 (en) Manufacturing method of semiconductor device
US8252643B2 (en) Semiconductor device and manufacturing method thereof
CN101192704A (zh) 天线及具有该天线的半导体装置
TW200809970A (en) Method of manufacturing semiconductor device
KR101476624B1 (ko) 반도체 장치의 제작 방법
TW201013870A (en) Semiconductor device and manufacturing method thereof
TW201021198A (en) Semiconductor device
JP2010087494A (ja) 半導体記憶装置、及び半導体装置
JP2008217776A (ja) 半導体装置
JP2010041045A (ja) 半導体装置及びその作製方法
CN102842050B (zh) Rfid系统和半导体装置
US8374303B2 (en) Clock synchronization circuit and semiconductor device provided therewith
JP2008182055A (ja) 半導体装置
JP5289816B2 (ja) 半導体装置の作製方法
JP2010080943A (ja) 半導体装置の作製方法
JP2008269751A (ja) 半導体記憶装置及び当該半導体記憶装置を具備する電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130605

R150 Certificate of patent or registration of utility model

Ref document number: 5289816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees