JP2009267148A - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP2009267148A JP2009267148A JP2008115917A JP2008115917A JP2009267148A JP 2009267148 A JP2009267148 A JP 2009267148A JP 2008115917 A JP2008115917 A JP 2008115917A JP 2008115917 A JP2008115917 A JP 2008115917A JP 2009267148 A JP2009267148 A JP 2009267148A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- electrode
- conductive
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】基板上の半導体素子と、半導体素子上の絶縁膜と、絶縁膜中に、欠陥の多い領域と欠陥の少ない領域とを有し、欠陥の多い領域は、金属元素が拡散され、絶縁膜の表面の一部と裏面の一部をつなぐ導電領域である半導体装置、及び、基板上に半導体素子を形成し、半導体素子上に絶縁膜を形成し、絶縁膜上に、半導体素子と電気的に接続された第1の導電膜を形成し、絶縁膜中にイオンを添加して、あるいはレーザビームを照射して、欠陥の多い領域を形成し、欠陥の多い領域上に、金属元素を含む導電材料を形成し、欠陥の多い領域に、金属元素を拡散させ、絶縁膜中に、第1の導電膜と、金属元素を含む導電材料とを電気的に接続する導電領域を形成する半導体装置の作製方法に関する。
【選択図】図1
Description
本実施の形態を、図1(A)〜図1(D)、図2(A)〜図2(D)を用いて説明する。
本実施の形態では、実施の形態1とは異なる構成を有する絶縁膜及び素子について、図2(A)〜図2(D)を用いて説明する。
本実施の形態では、実施の形態1及び実施の形態2において、レーザ照射を行うことにより欠陥を形成する例を、図3(A)〜図3(C)を用いて説明する。
本実施の形態では、実施の形態1及び実施の形態2における金属膜成膜の代わりに、スクリーン印刷あるいはインクジェット法を用いる例について、図4(A)〜図4(D)を用いて説明する。
本実施の形態では、薄膜トランジスタ(Thin Film Transistor:TFT)を有する半導体装置に本発明を適用した例を、図5(A)〜図5(C)、図6(A)〜図6(C)、図7(A)〜図7(C)、図8(A)〜図8(B)を用いて説明する。
本発明では、実施の形態5とは異なる作製工程で半導体装置を作製する例を、図9(A)〜図9(D)、図10(A)〜図10(C)、図11(A)〜図11(D)、図12(A)〜図12(C)を用いて説明する。
102 レジストマスク
103 イオン
104 開口部
105 領域
106 金属膜
107 電極
108 導電領域
109 バリア層
111 レーザビーム
115 導電ペースト
121 基板
122 下地膜
123 絶縁膜
124 絶縁膜
131 チャネル形成領域
132a 低濃度不純物領域
132b 低濃度不純物領域
133a 高濃度不純物領域
133b 高濃度不純物領域
134 島状半導体膜
135 ゲート絶縁膜
136 ゲート電極
137a サイドウォール
137b サイドウォール
138a 電極
138b 電極
138c 電極
138d 電極
139 TFT
141 チャネル形成領域
143a 高濃度不純物領域
143b 高濃度不純物領域
144 島状半導体膜
145 ゲート絶縁膜
146 ゲート電極
147a サイドウォール
147b サイドウォール
148a 電極
148b 電極
149 TFT
151 絶縁膜
152 レジストマスク
153 イオン
154a 開口部
154b 開口部
154c 開口部
154d 開口部
155a 領域
155b 領域
155c 領域
155d 領域
156 金属膜
157a 電極
157b 電極
157c 電極
157d 電極
158a 導電領域
158b 導電領域
158c 導電領域
158d 導電領域
159 バリア層
161 レーザビーム
165a 導電ペースト
165b 導電ペースト
165c 導電ペースト
165d 導電ペースト
166a 導電ペースト
166b 導電ペースト
166c 導電ペースト
166d 導電ペースト
168a 導電領域
168b 導電領域
168c 導電領域
168d 導電領域
169a 領域
169b 領域
169c 領域
169d 領域
201 基板
202 絶縁層
203 剥離層
204 絶縁層
205 開口部
206 接着層
207 絶縁層
208 レジストマスク
209 イオン
211a 領域
211b 領域
211c 領域
211d 領域
215a 導電ペースト
215b 導電ペースト
215c 導電ペースト
215d 導電ペースト
216a 導電領域
216b 導電領域
216c 導電領域
216d 導電領域
217a 電極
217b 電極
217c 電極
217d 電極
221 支持基板
226a 導電領域
226b 導電領域
226c 導電領域
226d 導電領域
227a 電極
227b 電極
227c 電極
227d 電極
Claims (5)
- 基板上の半導体素子と、
前記半導体素子上の絶縁膜と、
前記絶縁膜中に、欠陥の多い領域と欠陥の少ない領域と、
を有し、
前記欠陥の多い領域は、金属元素が拡散され、前記絶縁膜の表面の一部と裏面の一部をつなぐ導電領域であることを特徴とする半導体装置。 - 請求項1において、
前記半導体素子は、トランジスタ、ダイオード、コンデンサ、バイポーラトランジスタ、薄膜トランジスタのいずれか1つであることを特徴とする半導体装置。 - 基板上に半導体素子を形成し、
前記半導体素子上に絶縁膜を形成し、
前記絶縁膜上に、前記半導体素子と電気的に接続された第1の導電膜を形成し、
前記絶縁膜中にイオンを添加して、欠陥の多い領域を形成し、
前記欠陥の多い領域上に、金属元素を含む導電材料を形成し、
前記欠陥の多い領域に、前記金属元素を拡散させ、
前記絶縁膜中に、第1の導電膜と、前記金属元素を含む導電材料とを電気的に接続する導電領域を形成することを特徴とする半導体装置の作製方法。 - 基板上に半導体素子を形成し、
前記半導体素子上に絶縁膜を形成し、
前記絶縁膜上に、前記半導体素子と電気的に接続された第1の導電膜を形成し、
前記絶縁膜中にレーザビームを照射して、欠陥の多い領域を形成し、
前記欠陥の多い領域上に、金属元素を含む導電材料を形成し、
前記欠陥の多い領域に、前記金属元素を拡散させて、前記絶縁膜中に、前記第1の導電膜と、前記金属元素を含む導電材料とを電気的に接続する導電領域を形成することを特徴とする半導体装置の作製方法。 - 請求項3または請求項4において、
前記半導体素子は、トランジスタ、ダイオード、コンデンサ、バイポーラトランジスタ、薄膜トランジスタのいずれか1つであることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115917A JP5289816B2 (ja) | 2008-04-25 | 2008-04-25 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115917A JP5289816B2 (ja) | 2008-04-25 | 2008-04-25 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009267148A true JP2009267148A (ja) | 2009-11-12 |
JP2009267148A5 JP2009267148A5 (ja) | 2011-03-31 |
JP5289816B2 JP5289816B2 (ja) | 2013-09-11 |
Family
ID=41392609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008115917A Expired - Fee Related JP5289816B2 (ja) | 2008-04-25 | 2008-04-25 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5289816B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811413A (zh) * | 2012-11-15 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 半导体基片的制造工艺方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0430451A (ja) * | 1990-05-25 | 1992-02-03 | Agency Of Ind Science & Technol | 電気的接続の形成方法とこれを用いて形成される集積回路 |
JPH0483335A (ja) * | 1990-07-25 | 1992-03-17 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH10200118A (ja) * | 1997-01-08 | 1998-07-31 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JPH10297996A (ja) * | 1997-04-26 | 1998-11-10 | Ion Kogaku Kenkyusho:Kk | 炭化珪素薄膜の形成方法 |
JP2000349266A (ja) * | 1999-03-26 | 2000-12-15 | Canon Inc | 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法 |
JP2007201499A (ja) * | 2007-04-06 | 2007-08-09 | Denso Corp | 半導体基板およびその製造方法 |
-
2008
- 2008-04-25 JP JP2008115917A patent/JP5289816B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0430451A (ja) * | 1990-05-25 | 1992-02-03 | Agency Of Ind Science & Technol | 電気的接続の形成方法とこれを用いて形成される集積回路 |
JPH0483335A (ja) * | 1990-07-25 | 1992-03-17 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH10200118A (ja) * | 1997-01-08 | 1998-07-31 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JPH10297996A (ja) * | 1997-04-26 | 1998-11-10 | Ion Kogaku Kenkyusho:Kk | 炭化珪素薄膜の形成方法 |
JP2000349266A (ja) * | 1999-03-26 | 2000-12-15 | Canon Inc | 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法 |
JP2007201499A (ja) * | 2007-04-06 | 2007-08-09 | Denso Corp | 半導体基板およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811413A (zh) * | 2012-11-15 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 半导体基片的制造工艺方法 |
CN103811413B (zh) * | 2012-11-15 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 半导体基片的制造工艺方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5289816B2 (ja) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101019137B1 (ko) | 레이저 조사방법 및 레이저 조사장치, 및 반도체장치의제조방법 | |
JP5634487B2 (ja) | 半導体装置の作製方法 | |
CN103779359B (zh) | 半导体器件及其制造方法 | |
KR101356656B1 (ko) | 레이저 조사장치 | |
JP5393057B2 (ja) | 半導体装置の作製方法 | |
JP4916680B2 (ja) | 半導体装置の作製方法、剥離方法 | |
KR101333505B1 (ko) | 반도체 디바이스를 제조하는 방법 | |
JP5459896B2 (ja) | 配線及び記憶素子の作製方法 | |
KR20070085710A (ko) | 반도체장치 및 그 제조 방법 | |
US20050009251A1 (en) | Manufacturing method of semiconductor device | |
US8252643B2 (en) | Semiconductor device and manufacturing method thereof | |
CN101192704A (zh) | 天线及具有该天线的半导体装置 | |
TW200809970A (en) | Method of manufacturing semiconductor device | |
KR101476624B1 (ko) | 반도체 장치의 제작 방법 | |
TW201013870A (en) | Semiconductor device and manufacturing method thereof | |
TW201021198A (en) | Semiconductor device | |
JP2010087494A (ja) | 半導体記憶装置、及び半導体装置 | |
JP2008217776A (ja) | 半導体装置 | |
JP2010041045A (ja) | 半導体装置及びその作製方法 | |
CN102842050B (zh) | Rfid系统和半导体装置 | |
US8374303B2 (en) | Clock synchronization circuit and semiconductor device provided therewith | |
JP2008182055A (ja) | 半導体装置 | |
JP5289816B2 (ja) | 半導体装置の作製方法 | |
JP2010080943A (ja) | 半導体装置の作製方法 | |
JP2008269751A (ja) | 半導体記憶装置及び当該半導体記憶装置を具備する電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5289816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |