JPH0483335A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0483335A JPH0483335A JP19877290A JP19877290A JPH0483335A JP H0483335 A JPH0483335 A JP H0483335A JP 19877290 A JP19877290 A JP 19877290A JP 19877290 A JP19877290 A JP 19877290A JP H0483335 A JPH0483335 A JP H0483335A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- metal compound
- ion implantation
- point metal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 150000002736 metal compounds Chemical class 0.000 claims abstract description 29
- 238000002844 melting Methods 0.000 claims abstract description 27
- 230000008018 melting Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 abstract description 22
- 229910052785 arsenic Inorganic materials 0.000 abstract description 4
- -1 arsenic ions Chemical class 0.000 abstract description 4
- 230000001133 acceleration Effects 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 239000010953 base metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229940125898 compound 5 Drugs 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、半導体装置のM法、特に、高エネルギのイオ
ン注入技術に関し 半導体装置の高精度なパターンを必要とする微小注入領
域に即応したイオン注入方法を得ることを目的とし。
ン注入技術に関し 半導体装置の高精度なパターンを必要とする微小注入領
域に即応したイオン注入方法を得ることを目的とし。
複数のMOSトランジスタが形成された半導体基板上に
絶縁膜を被着し、コンタクトホールを形成する工程と、
該半導体基板を覆って、該コンタクトホールにおいて該
半導体基板と導通する高融点金属化合物膜を形成し、し
きい値をずらそうとするMOSトランジスタの領域を開
口し、該高融点金属化合物膜をマスクとして、該開口よ
り高エネルギイオンを注入する工程と、該半導体基板を
覆って、配線用金属膜を形成し、該配線用金属膜及び該
高融点金属化合物膜をパターニングして配線を形成する
工程とを含むように構成する。
絶縁膜を被着し、コンタクトホールを形成する工程と、
該半導体基板を覆って、該コンタクトホールにおいて該
半導体基板と導通する高融点金属化合物膜を形成し、し
きい値をずらそうとするMOSトランジスタの領域を開
口し、該高融点金属化合物膜をマスクとして、該開口よ
り高エネルギイオンを注入する工程と、該半導体基板を
覆って、配線用金属膜を形成し、該配線用金属膜及び該
高融点金属化合物膜をパターニングして配線を形成する
工程とを含むように構成する。
(産業上の利用分野]
本発明は、半導体装置の製法、特に、商工ふルギのイオ
ン圧入技術に関する。
ン圧入技術に関する。
近年のイオン注入技術は発展が目覚ましく、特に Me
Vオーダーの高エネルギのイオン注入技術が確立しつつ
ある。
Vオーダーの高エネルギのイオン注入技術が確立しつつ
ある。
また、半導体装置の製造においても、深い拡散層を設け
る用途とか、厚い絶縁膜を通して拡散層に注入するとい
った用途で、高エネルギの注入技術を使おうとする動向
がある。こうした動向に対して、高エネルギイオン注入
用のマスク技術の開発が望まれてい葛。
る用途とか、厚い絶縁膜を通して拡散層に注入するとい
った用途で、高エネルギの注入技術を使おうとする動向
がある。こうした動向に対して、高エネルギイオン注入
用のマスク技術の開発が望まれてい葛。
従来の有機系のレジスト膜のみのマスク技術では、Me
Vオーダーの高エネルギのイオン注入技術を使おうとす
ると、注入イオンがレジスト膜中を突き抜けてしまうた
めに、塗布するレジスト膜の厚さを従来より数倍厚くし
なければならなかった。
Vオーダーの高エネルギのイオン注入技術を使おうとす
ると、注入イオンがレジスト膜中を突き抜けてしまうた
めに、塗布するレジスト膜の厚さを従来より数倍厚くし
なければならなかった。
ところが、レジスト膜を厚くすると、パターニングがど
うしても難しくなる。即ち、レジスト膜が厚いと2露光
時の光の干1歩が大きく影響巳て出来上がったパターン
の精度が非常に悪くなってしまう。
うしても難しくなる。即ち、レジスト膜が厚いと2露光
時の光の干1歩が大きく影響巳て出来上がったパターン
の精度が非常に悪くなってしまう。
従って、高エネルギイオン注入においては、従来の有機
系のレジスト膜のパターニング技術をパターン精度の厳
しいところでは使用できなかった。
系のレジスト膜のパターニング技術をパターン精度の厳
しいところでは使用できなかった。
また、高融点金属化合物を単にイオン注入法のマスクと
して使用することは、コストが高くつき特別の場合を除
いては使用には到っていない。
して使用することは、コストが高くつき特別の場合を除
いては使用には到っていない。
〔発明が解決しようとする課題]
従って、従来の有機系レジスト膜のみを使ったパターニ
ング技術によっては、パターン精度が厳しいところの高
エネルギイオン注入はできなかった。
ング技術によっては、パターン精度が厳しいところの高
エネルギイオン注入はできなかった。
そのため、どうしてもパターン精度の良いことが必要で
ある所では、高融点金属化合物をわざわさマスクとして
使用し、その後、高融点金属化合物を全面別離除去する
といった工夫を使うしかなかったため、工程数が増え、
コストが高くなるといった問題点を生していた。
ある所では、高融点金属化合物をわざわさマスクとして
使用し、その後、高融点金属化合物を全面別離除去する
といった工夫を使うしかなかったため、工程数が増え、
コストが高くなるといった問題点を生していた。
本発明は1以上の点を鑑み、半導体装置の高精度なパタ
ーンを必要とする微小注入領域に即応したイオン注入方
法を得、併せて、コストの上昇を最小限度に抑えること
を目的として提供されるものである。
ーンを必要とする微小注入領域に即応したイオン注入方
法を得、併せて、コストの上昇を最小限度に抑えること
を目的として提供されるものである。
(課題を解決するための手段〕
第1図は本発明の原理説明図兼一実施例の工程順模式断
面図である。
面図である。
図において、1は半導体基板、2は絶縁膜、3はコンタ
クトホール、4は高融点金属化合物、5は開口、6は高
エネルギイオン、7は配線用金属8は配線、9はゲート
絶縁膜、10はゲート電極。
クトホール、4は高融点金属化合物、5は開口、6は高
エネルギイオン、7は配線用金属8は配線、9はゲート
絶縁膜、10はゲート電極。
11は拡散層、12はワードライン、13はビットライ
ン、14はフィールド領域である。
ン、14はフィールド領域である。
上記のように、従来の微細化技術では、高融点金属化合
物を単なるマスク材としてのみ使用するため、コストの
上昇といった問題を生ずるのである。
物を単なるマスク材としてのみ使用するため、コストの
上昇といった問題を生ずるのである。
従って1本来、他の目的で使用している高融点金属化合
物を商工ふルギイオン注入のマスクとして利用すれば、
工程数シま増加せず、コストの上昇は最低限度に抑えら
れる。
物を商工ふルギイオン注入のマスクとして利用すれば、
工程数シま増加せず、コストの上昇は最低限度に抑えら
れる。
高融点金属化合物は、現在、より微細化の進んだ半導体
装置の製造では、電極用配線、特に、アルミニウム(i
)配線の下地金属として使用され7 Alアロイスパイ
クといったエレクトロマイグレーション現象の防止とい
った用途に使われるのが一般的になってきている。
装置の製造では、電極用配線、特に、アルミニウム(i
)配線の下地金属として使用され7 Alアロイスパイ
クといったエレクトロマイグレーション現象の防止とい
った用途に使われるのが一般的になってきている。
この高融点金属化合物を高エネルギイオン注入マスクと
して利用できれば、コストは通常のプロセスと殆ど変わ
らずに半導体装置を製造することができる。
して利用できれば、コストは通常のプロセスと殆ど変わ
らずに半導体装置を製造することができる。
即ち1本発明の目的は、第1図(b)に示すように、複
数のMOSトランジスタが形成された半導体基板l上に
絶縁膜2を被着し、コンタクトホール3を形成する工程
と 第1図(c)に示すように、該半導体基板1を覆って、
該コンタクトホール3において該半導体基板1と導通す
る高融点金属化合物膜4を形成ししきい値をずらそうと
するM OS トランジスタの領域を開口5し、該高融
点金属化合物膜(4)をマスクとして、該開口5より高
エネルギイオン6を注入する工程と。
数のMOSトランジスタが形成された半導体基板l上に
絶縁膜2を被着し、コンタクトホール3を形成する工程
と 第1図(c)に示すように、該半導体基板1を覆って、
該コンタクトホール3において該半導体基板1と導通す
る高融点金属化合物膜4を形成ししきい値をずらそうと
するM OS トランジスタの領域を開口5し、該高融
点金属化合物膜(4)をマスクとして、該開口5より高
エネルギイオン6を注入する工程と。
第1図(d)に示すように、該半導体基板lを覆って、
配線用金属膜7を形成し、該配線用金属膜7.及び該高
融点金属化合物膜4をパターニングして配線8を形成す
る工程とを含むことにより達成される。
配線用金属膜7を形成し、該配線用金属膜7.及び該高
融点金属化合物膜4をパターニングして配線8を形成す
る工程とを含むことにより達成される。
〔作用]
上記のように1本発明では、 Al配線の下地金属とし
て用いられる高融点金属化合物を高エネルギイオン注入
のマスクとして使用するので、コストを最小限度に抑え
ることが可能である。
て用いられる高融点金属化合物を高エネルギイオン注入
のマスクとして使用するので、コストを最小限度に抑え
ることが可能である。
高融点金属化合物形成後、パターニングを行い高エネル
ギイオン注入のマスクとして使用し、その後、 A1
等の金属配線を形成するといった工程を行う。
ギイオン注入のマスクとして使用し、その後、 A1
等の金属配線を形成するといった工程を行う。
従って2 レジスト膜をマスクに使用し、たものに比較
して、高融点金属化合物をパターニングのためのエツチ
ング工程が付加されるのみである。
して、高融点金属化合物をパターニングのためのエツチ
ング工程が付加されるのみである。
この時、高エネルギイオン注入のパターンやAl配線の
パターンによっては、Al配線の下地に高融点金属化合
物がないということが生しるが基本的には、高融点金属
化合物はコンタクトホールの中にあって、コンタクト性
能を確保するためのものであり、特性面において問題は
ない。
パターンによっては、Al配線の下地に高融点金属化合
物がないということが生しるが基本的には、高融点金属
化合物はコンタクトホールの中にあって、コンタクト性
能を確保するためのものであり、特性面において問題は
ない。
〔実施例]
第1図は本発明の一実施例の工程順模式断面図である。
回はMOS −NAND型MASK−ROMの8個のセ
ル部分を示したものであり、8個のエンハンスメント型
MOSトランジスタの内、2個をデータ書込み用のデプ
レッショントランジスタにしきい値をずらす例である。
ル部分を示したものであり、8個のエンハンスメント型
MOSトランジスタの内、2個をデータ書込み用のデプ
レッショントランジスタにしきい値をずらす例である。
第1図(a)はその平面図で、第1図(b)〜(d)は
第1図(a)のA−A’ ラインでの工程順模式断面図
である。
第1図(a)のA−A’ ラインでの工程順模式断面図
である。
第1図(b)に示すように、P型のSi基板1上に選択
酸化法により、 1,050°Cで5i02膜2を5.
000人の厚さに被覆した後、熱酸化法によりゲ−)S
iO2膜9を200人の厚さに形成する。
酸化法により、 1,050°Cで5i02膜2を5.
000人の厚さに被覆した後、熱酸化法によりゲ−)S
iO2膜9を200人の厚さに形成する。
続いて、 CVD法を用いて+ Si基板1の表面全面
に、ゲート電極用導電膜として、650°CでポリSi
膜を4,000人の厚さに堆積し、パターニングしてワ
ードライン12となるポリSi膜のゲート電極10を形
成する。
に、ゲート電極用導電膜として、650°CでポリSi
膜を4,000人の厚さに堆積し、パターニングしてワ
ードライン12となるポリSi膜のゲート電極10を形
成する。
更に1ゲート電極10をマスクとして、イオン注入法に
より、砒素イオンを加速電圧70KeV 、 ドーズ
量4X10”/cm”の注入条件でドープし、n゛型の
拡散層11を形成して自己整合的に、、MASK−RO
M用の複数のエンハンスメント型のMOS トランジス
タを作る。
より、砒素イオンを加速電圧70KeV 、 ドーズ
量4X10”/cm”の注入条件でドープし、n゛型の
拡散層11を形成して自己整合的に、、MASK−RO
M用の複数のエンハンスメント型のMOS トランジス
タを作る。
続いて5層間絶縁膜2として、 CVD法により。
燐珪酸ガラス(PSG)膜を600°Cで8,000人
の厚さに被着した後、パターニングしてコンタクトホー
ル3を開口する。
の厚さに被着した後、パターニングしてコンタクトホー
ル3を開口する。
続いて、第1図(c’)に示すよう2こ、バリアメタル
として高融点金属化合物の窒化チタン(’riN)4を
スパッタ法により2,000人の厚さに堆積し第1図(
a)に点線で示すように、複数のMOSトランジスタの
内、データ書込みのために、しきい値電圧をずらして、
エンハンスメント型からデプレッション型のトランジス
タコこ変換するMOSトランジスタの領域をパターニン
グして開口5を形成する。
として高融点金属化合物の窒化チタン(’riN)4を
スパッタ法により2,000人の厚さに堆積し第1図(
a)に点線で示すように、複数のMOSトランジスタの
内、データ書込みのために、しきい値電圧をずらして、
エンハンスメント型からデプレッション型のトランジス
タコこ変換するMOSトランジスタの領域をパターニン
グして開口5を形成する。
更に、この微細パターンでパターニングされ1こTiN
膜4をマスクとして、イオン注入法により砒素イオンを
高エネルギの加速電圧2Mev、 ドーズ量lXl0
” /cm2の注入条件で開口5を通して、 Si基板
l内に達するようにドープする。
膜4をマスクとして、イオン注入法により砒素イオンを
高エネルギの加速電圧2Mev、 ドーズ量lXl0
” /cm2の注入条件で開口5を通して、 Si基板
l内に達するようにドープする。
この高エネルギイオン注入により、対象となるMO3I
−ランジスタのチャネル領域がn型となりデプレッショ
ントランジスタを形成できる。
−ランジスタのチャネル領域がn型となりデプレッショ
ントランジスタを形成できる。
第1図(d)に示すように、配線用金属7として An
をスバンタ法により、 s、ooo人の厚さに堆積し、
パターニングを行う。このパターニングの時、 AN
と同時に下地の高融点金属化合物4もパターニングして
、ビットライン用の配線8を形成する。
をスバンタ法により、 s、ooo人の厚さに堆積し、
パターニングを行う。このパターニングの時、 AN
と同時に下地の高融点金属化合物4もパターニングして
、ビットライン用の配線8を形成する。
二の時、使用した高融点金属化合物は1チタンの化合物
であったが、このほかに タングステン開)やモリブデ
ン(Mo)の化合物でも、同様な効果が得られる。
であったが、このほかに タングステン開)やモリブデ
ン(Mo)の化合物でも、同様な効果が得られる。
以上説明したように5本発明によれば、高エネルギイオ
ン注入のマスクとして、 Af配線の下地金属として
用いられる高融点金属化合物を使用するので、微細な精
度のよいパターン及び不純物イオン注入領域が得られ、
コストを最小限度に抑えた方法でパターニングができ、
半導体装置の微細化、コストダウンに寄与するところが
大きい。
ン注入のマスクとして、 Af配線の下地金属として
用いられる高融点金属化合物を使用するので、微細な精
度のよいパターン及び不純物イオン注入領域が得られ、
コストを最小限度に抑えた方法でパターニングができ、
半導体装置の微細化、コストダウンに寄与するところが
大きい。
第1図は本発明の一実施例の工程順模式断面図である。
図コこおいて
1は半導体基板、 2は絶縁膜。
3ばコンタクトホール
4は高融点金属化合物
5は開口、 6は高エネルギイオン7は配線
用金属、 8は配線 9はゲート絶縁膜、 10はゲート電極11は拡散層
、12はワードライン。 13はビットライン、 14はフィールド領域であ
る。
用金属、 8は配線 9はゲート絶縁膜、 10はゲート電極11は拡散層
、12はワードライン。 13はビットライン、 14はフィールド領域であ
る。
Claims (1)
- 【特許請求の範囲】 複数のMOSトランジスタが形成された半導体基板(
1)上に絶縁膜(2)を被着し、コンタクトホール(3
)を形成する工程と、 該半導体基板(1)を覆って、該コンタクトホール(3
)において該半導体基板(1)と導通する高融点金属化
合物膜(4)を形成し、しきい値をずらそうとするMO
Sトランジスタの領域を開口(5)し、該高融点金属化
合物膜(4)をマスクとして、該開口(5)より高エネ
ルギイオン(6)を注入する工程と、 該半導体基板(1)を覆って、配線用金属膜(7)を形
成し、該配線用金属膜(7)、及び該高融点金属化合物
膜(4)をパターニングして配線(8)を形成する工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19877290A JPH0483335A (ja) | 1990-07-25 | 1990-07-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19877290A JPH0483335A (ja) | 1990-07-25 | 1990-07-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0483335A true JPH0483335A (ja) | 1992-03-17 |
Family
ID=16396675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19877290A Pending JPH0483335A (ja) | 1990-07-25 | 1990-07-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0483335A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0851468A2 (en) * | 1996-12-31 | 1998-07-01 | Lucent Technologies Inc. | Method of making integrated circuit with twin tub |
JP2009267148A (ja) * | 2008-04-25 | 2009-11-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
1990
- 1990-07-25 JP JP19877290A patent/JPH0483335A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0851468A2 (en) * | 1996-12-31 | 1998-07-01 | Lucent Technologies Inc. | Method of making integrated circuit with twin tub |
EP0851468A3 (en) * | 1996-12-31 | 1998-08-05 | Lucent Technologies Inc. | Method of making integrated circuit with twin tub |
US6017787A (en) * | 1996-12-31 | 2000-01-25 | Lucent Technologies Inc. | Integrated circuit with twin tub |
JP2009267148A (ja) * | 2008-04-25 | 2009-11-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2510751B2 (ja) | 単一集積回路チップ上に高電圧及び低電圧cmosトランジスタを形成するためのプロセス | |
US4109372A (en) | Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias | |
US5395787A (en) | Method of manufacturing shallow junction field effect transistor | |
US20030127681A1 (en) | Nonvolatile semiconductor memory device | |
JPH0564456B2 (ja) | ||
JPS63314868A (ja) | Mos半導体装置の製造方法 | |
US4114256A (en) | Reliable metal-to-junction contacts in large-scale-integrated devices | |
KR0178551B1 (ko) | 반도체 집적 회로 제조 방법 | |
US4076557A (en) | Method for providing semiconductor devices | |
US5268323A (en) | Semiconductor array and method for its manufacture | |
EP0337481B1 (en) | Semiconductor device | |
JP2003133433A (ja) | 半導体装置およびその製造方法 | |
US5521416A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same | |
US4119446A (en) | Method for forming a guarded Schottky barrier diode by ion-implantation | |
US6700474B1 (en) | High value polysilicon resistor | |
JPH0483335A (ja) | 半導体装置の製造方法 | |
GB2088129A (en) | An integrated circuit mosfet and a method of making the same | |
US6680243B1 (en) | Shallow junction formation | |
US6171914B1 (en) | Synchronized implant process to simplify NLDD/PLDD stage and N+/P+stage into one implant | |
JP2746959B2 (ja) | 半導体装置の製造方法 | |
JPH0252463A (ja) | 半導体集積回路装置 | |
JPH0644631B2 (ja) | 半導体装置及びその製造方法 | |
JPH07161826A (ja) | 半導体装置の製造方法 | |
JPS59111367A (ja) | 半導体装置の製造方法 | |
KR100958630B1 (ko) | 반도체 소자의 제조방법 |