CN1991868A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1991868A
CN1991868A CNA2006100642403A CN200610064240A CN1991868A CN 1991868 A CN1991868 A CN 1991868A CN A2006100642403 A CNA2006100642403 A CN A2006100642403A CN 200610064240 A CN200610064240 A CN 200610064240A CN 1991868 A CN1991868 A CN 1991868A
Authority
CN
China
Prior art keywords
circuit
semiconductor device
code
signals
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100642403A
Other languages
English (en)
Other versions
CN1991868B (zh
Inventor
传保洋树
热海知昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1991868A publication Critical patent/CN1991868A/zh
Application granted granted Critical
Publication of CN1991868B publication Critical patent/CN1991868B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • G06K7/10019—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves resolving collision on the communication channels between simultaneously or concurrently interrogated record carriers.
    • G06K7/10029—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves resolving collision on the communication channels between simultaneously or concurrently interrogated record carriers. the collision being resolved in the time domain, e.g. using binary tree search or RFID responses allocated to a random time slot
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Toxicology (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的在于提供一种半导体装置，其仅仅通过改变程序在IC芯片的制造过程中和之后具有防冲突功能，即使存在伴随着用于每件产品的无线装置的信号种类或标准变化的产品规格变化，也是如此。该半导体装置包括运算电路和用来向/从外界发射/接收信号的电路。该运算电路包括中央处理器、随机存取存储器、只读存储器和控制器。只读存储器存储用来在向/从外界发射/接收信号时执行避免冲突的程序。该程序在中央处理器中执行，以便运算电路处理冲突的避免。

Description

半导体装置
技术领域
本发明涉及半导体装置。尤其是，本发明涉及向外部发射/从外部接收信号的半导体装置，所谓的用于RFID(射频识别)的IC芯片(也称为ID芯片、IC标签、ID标签、RF标签、无线标签、电子标签或发射机应答器)。
注意，此处的半导体装置是指任何能够通过利用半导体属性工作的装置。
背景技术
随着计算机技术的发展和图像识别技术的进步，利用诸如条形码的介质的信息识别已经广泛普及，并且用于识别产品数据等。人们希望所识别的信息量在未来将会增加。另一方面，利用条形码的信息识别的不利之处在于，条形码读出器需要与条形码接触，并且存储在条形码中的数据量不能增加太多。因此，需要无接触式信息识别以及增加介质的存储容量。
考虑到前述需求，已经开发了用于RFID的无接触式IC芯片(下文中称为IC芯片)以及读出器/写入器装置(也称为询问器：下文中称为读出器/写入器)。IC芯片具有存储必要信息的存储器电路，并且由读出器/写入器使用无接触方式(一般为无线方式)读取内部信息。希望用于读取存储在这种芯片中的信息的信息处理装置的实际应用能够在商业上流通，并且可以变得简化和更加廉价，同时保证高度安全性。
近年来，能够无接触地发射/接收数据的IC芯片已经广泛用于需要自动识别的各种领域，例如有价证券和商品的管理。配备有这种IC芯片的卡通过天线从外部装置读取数据/向外部装置写入数据，所述天线的形状适合于发射/接受数据时使用的频率。
诸如IC芯片的半导体装置不同于读取诸如条形码的二维信息的半导体装置。读出器/写入器具有防冲突功能(也称为避免冲突功能，或仅称为防冲突)，使得半导体装置能够从多个IC芯片读取信号(例如，符合ISO 15693-3标准的ALOHA方法)。此外，有一种方法通过在IC芯片中提供多个电路来执行防冲突功能。参考文件1(日本公开专利申请No.2004-248310)公开了一种数据处理方法，其中提供多个谐振电容器并且谐振频率值保持恒定，从而可以可靠地执行与IC芯片之间的防冲突相兼容的功能。
发明内容
然而，在参考文件1所述的执行防冲突的数据处理方法中，在IC芯片上使用包括晶体管的电路形成逻辑电路。相应地，由于产品规格变化伴随着用于每件产品的无线装置的信号种类或标准变化，因此必须从掩模设计阶段重新制作IC芯片。然而，重新制作IC芯片导致生产成本增加以及生产时间延迟。在重新制作的IC芯片发生故障的情况下，也要考虑生产成本的进一步增加以及生产时间的进一步延迟。
因此，本发明的目的是提供一种半导体装置，其仅仅通过改变存储在该半导体装置中的程序就能在IC芯片的生产期间或之后具有防冲突功能，即使在产品规格变化伴随着用于每件产品的无线装置的信号种类或标准变化的情况下也是如此。
考虑到前述问题，本发明提供一种半导体装置，其中提供诸如ROM、RAM或CPU的存储器元件以及运算元件作为用于执行防冲突的半导体装置。当向外部发射信号或从外部接收信号处于冲突的条件下时(冲突条件)，读取存储在存储器元件中的防冲突程序。然后，防冲突程序(program)使用防冲突例行程序(routine)形成，防冲突例行程序由运算元件和存储器元件执行。注意，能够进行无线通信的IC芯片可用作该半导体装置。
下面示出了根据本发明的具体配置。
根据本发明的半导体装置的一种结构包括运算电路和用于向外部发射信号/从外部接收信号的电路。该运算电路包括中央处理器、随机存取存储器、只读存储器以及控制器。只读存储器存储用于在向外部发射信号/从外部接收信号时处理冲突避免的程序。该程序在中央处理器中执行，因此该运算电路处理冲突的避免。
根据本发明的半导体装置的另一种结构包括运算电路和用于向外部发射信号/从外部接收信号的电路。该运算电路包括中央处理器、随机存取存储器、只读存储器以及控制器。只读存储器存储用于在向外部发射信号/从外部接收信号时处理冲突避免的程序。该程序包括多个例行程序。该多个例行程序在中央处理器中进行处理，因此该运算电路处理冲突的避免。
根据本发明的半导体装置的另一种结构包括运算电路、辅助运算电路和用于向外部发射信号/从外部接收信号的电路。该运算电路包括中央处理器、随机存取存储器、只读存储器以及控制器。只读存储器存储用于在向外部发射信号/从外部接收信号时处理冲突的避免的程序。该程序包括多个例行程序，并且该多个例行程序在中央处理器中处理并且在辅助运算电路中处理。因此，该运算电路处理冲突的避免。
根据本发明的半导体装置的另一种结构包括运算电路和用于向外部发射信号/从外部接收信号的电路。该运算电路包括中央处理器、随机存取存储器、只读存储器以及控制器。只读存储器存储用于在向外部发射信号/从外部接收信号时处理冲突的避免的程序。该程序包括：外部信号的标记、用于确定命令的第一例行程序、用于确定控制器的掩码长度代码的第二例行程序、用于确定外部信号的循环冗余码校验的第三例行程序、以及用于确定外部信号的时隙(slot)的第四例行程序。在中央处理器中处理第一到第四例行程序。因此，所述运算电路处理冲突的避免。
根据本发明的另一半导体装置包括运算电路、辅助运算电路和用于向外部发射信号/从外部接收信号的电路。该运算电路包括中央处理器、随机存取存储器、只读存储器以及控制器。只读存储器存储用于在向外部发射信号/从外部接收信号时处理冲突的避免的程序。该程序包括：外部信号的标记、用于确定命令的第一例行程序、用于确定控制器的掩码长度代码的第二例行程序、用于确定外部信号的循环冗余码校验的第三例行程序、以及用于确定外部信号的时隙的第四例行程序。在中央处理器中以及在辅助运算电路中处理第一到第四例行程序。因此，所述运算电路处理冲突的避免。
在本发明中，可在辅助运算电路中处理第三例行程序。
在本发明中，外部信号可具有这样的结构，该结构包括：帧的起始码、标记代码、命令代码、数据代码、循环冗余校验码、以及帧的终了码。
在本发明中，控制器可具有包括CPU接口、控制寄存器、代码提取电路和编码电路的结构。
在本发明中，控制寄存器可确定帧的起始码，并且执行了用于处理冲突避免的程序。
在本发明中，用于向外部发射信号/从外部接收信号的电路可具有这样的结构，该结构包括：天线、谐振电路、电源电路、复位电路、时钟发生电路、解调电路以及电源管理电路。
使用本发明的具有冲突避免功能的IC芯片，就不必由于规格变化伴随着每件产品的无线装置的信号的种类或标准变化，而从掩模设计阶段开始重新制作IC芯片。相应地，可减少制造成本和制造时间。此外，不必担心由于掩模设计变化而重新制作的IC芯片将发生故障。
此外，当制造了具有排他性冲突避免功能的常规IC芯片时，该IC芯片配备有具有冲突避免功能的电路。然而，根据本发明，只读存储器将冲突避免功能作为程序存储，从而IC芯片的故障发生可减少，这是因为与具有冲突避免功能的电路相比，只读存储器容易制造。
附图说明
图1是根据本发明的半导体装置的示意性框图。
图2A和2B分别是根据本发明的半导体装置的示意性框图。
图3是本发明中信号的示意性框图。
图4是示出本发明的防冲突机制的流程图。
图5是示出本发明的防冲突机制的流程图。
图6是示出本发明的防冲突机制的流程图。
图7是示出本发明的防冲突机制的流程图。
图8是示出本发明的防冲突机制的流程图。
图9是示出本发明的防冲突机制的流程图。
图10是示出根据本发明的半导体装置的示意性框图。
图11是示出根据本发明的半导体装置的示意性框图。
图12是示出根据本发明的半导体装置的示意性框图。
图13A到13E分别示出了根据本发明的半导体装置的制造方法。
图14A和14B分别示出了根据本发明的半导体装置的制造方法。
图15是示出了根据本发明的半导体装置的示意性框图。
图16A至16D分别示出了本发明的天线形状。
图17是示出了使用根据本发明的半导体装置的例子的图示。
具体实施方式
下文中，将参照附图描述根据本发明的实施方式。然而，本领域技术人员容易理解可以以各种方式实施本发明，可以以各种方式修改此处所公开的模式和细节，而不脱离本发明的目的和范围。因此，本发明不应当理解为限于下文中给出的实施例的描述。注意，在实施方式的附图中，用相同的附图标记表示相同或具有相同功能的部件，因此省略了对其的重复解释。
(实施方式1)
在该实施方式中描述本发明的用于实现防冲突的装置结构和流程图。
图1示出了一IC芯片的框图，该IC芯片将被配备本发明的防冲突功能。
在图1中，IC芯片101包括运算电路106和模拟部分115。运算电路106包括CPU(也称为中央处理器)102、ROM(也称为只读存储器)103、RAM(也称为随机存取存储器)104、以及控制器105。模拟部分115包括天线107、谐振电路108、电源电路109、复位电路110、时钟发生电路111、解调电路112、调制电路113以及电源管理电路114。控制器105包括CPU接口(CPUIF)116、控制寄存器117、代码提取电路118、以及编码电路119。注意，在图1中，尽管为了描述的简化，将接收信号120和发射信号121示为不同的通信信号，但是这两个波形实际上彼此交叠，并且在IC芯片101和读出器/写入器装置之间发射/接收。接收信号120由天线107和谐振电路108接收，然后由解调电路112解调制。发射信号由调制电路113调制，然后由天线107发射。注意，接收信号和发射信号是将IC芯片侧作为对象的表述。IC芯片从外部接收信号以及向外部发射信号。在本说明书中，IC芯片从读出器/写入器接收信号，换而言之，由读出器/写入器发射的信号称为外部的信号，IC芯片从外部接收信号以及读出器/写入器向外部发射信号的操作，称为向外部发射信号/从外部接收信号。
注意，ROM存储程序(下文中称为防冲突程序)数据，该程序在从读出器/写入器接收的接收数据是防冲突的时候起作用，RAM存储该程序起作用时的处理数据。作为ROM，可使用掩模ROM(只读存储器)等。作为RAM，可使用静态型存储器(SRAM)、动态型存储器(DRAM)等。具体地，防冲突程序的数据包括用于多个防冲突的例行程序(下文中称为防冲突例行程序)，该例行程序执行读出器/写入器和IC芯片之间的防冲突功能。
图2A和2B分别示出了ROM 103和RAM 104的地址空间。ROM 103存储防冲突程序201和作为独立标识号的UID(唯一标识符)202。防冲突程序201包括命令决定例行程序201A、掩码长度决定例行程序201B、CRC决定例行程序201C(循环冗余码校验)以及(防冲突程序能够接受的)IC芯片数目决定例行程序(下文中称为IC芯片数目决定例行程序)201D。命令决定例行程序201A是指这样的程序代码，其包括执行特定命令的决定处理的功能。掩码长度决定例行程序201B是指这样的程序代码，其包括执行决定掩码长度的处理的功能。CRC决定例行程序201C是指这样的程序代码，其包括执行决定CRC的处理的功能。IC芯片数目决定例行程序201D是指具有如下功能的程序代码：执行决定有一个IC芯片还是有N个IC芯片(N是2或更大的整数)的处理。该多个例行程序在下面更详细地描述。
RAM 104包括发射数据寄存器203、接收数据寄存器204、比较寄存器205以及时隙寄存器206。发射数据寄存器203具有存储由IC芯片发射的数据的功能。接收数据寄存器204具有存储由IC芯片接收的数据的功能。比较寄存器205具有存储UID202的数据的功能。时隙寄存器206具有存储被掩蔽的UID的数据的功能。与ROM 103相比，RAM 104具有少量信息；因此RAM 104的面积小。
图3示出了从读出器/写入器发射到IC芯片的信号(换而言之，由IC芯片接收的信号)的结构。接收信号是包括SOF(帧开始)301、标记302、命令303、数据304、CRC 305以及EOF 306(帧结束)的信号。SOF 301和EOF 306仅分别显示信号开始和信号终止。标记302包括来自读出器/写入器侧的读出限制信息，在读出器/写入器读取一种调制(例如ASK(幅移键控)或FSK(频移键控))的情况下，例如“读取可被防冲突程序接受的IC芯片的数目”，或者此时的N个IC芯片。命令303是规定读出器/写入器是否读取IC芯片的信号，并且当读取信号时，命令303包括信息“inventory＝1”，而在非此状态的状态下(例如停止读取的指令)，命令303包括信息“inventory≠1”。数据304包括诸如UID的信息。CRC 305包括关于从数据产生的唯一代码的信息以防止数据的错误识别。
接下来，参考图4的流程图描述图1的IC芯片中具有防冲突功能的程序的操作。
首先，包含在IC芯片中的复位电路110在接收到接收信号120后复位运算电路106(初始复位：步骤401)。在执行复位时，解调电路112开始解调接收信号120，并且向代码提取电路118输出经解调的接收数据122。代码提取电路118从解调的接收数据122提取控制代码，并将该控制代码写入控制寄存器117。
包含在该IC芯片中的CPU 102在来自代码提取电路的信号被写入到控制寄存器117时开始工作(开始402)。CPU 102从ROM 103读取防冲突程序(读取程序：步骤404)，并且在控制寄存器117中的控制代码包括SOF(帧开始)时(控制寄存器决定：步骤403)，执行该防冲突程序中的防冲突例行程序(执行例行程序：步骤409)。另一方面，当控制寄存器117的控制代码不包括SOF时，状态返回初始复位401之后的状态。注意，在执行了防冲突例行程序之后，CPU 102返回初始复位401之后的状态。注意，在本发明中，用于执行防冲突程序的CPU 102的时钟频率在使用8-位CPU时，优选为1MHz或更高，并且更优选100MHz或更高。注意，本发明的半导体装置中的CPU中的处理也可以由多个CPU分担，并且可执行流水线式处理。在本发明中，提供多个CPU并且执行流水线处理，以便即使使用时钟频率较低的CPU时，也能高速执行防冲突程序。
接下来，参考图5-9描述在图1的IC中实现防冲突功能的防冲突程序中的防冲突例行程序。
首先，参考图5的流程图描述防冲突例行程序的操作。CPU102从ROM 103读取防冲突程序，并且启动防冲突例行程序(例行程序开始：步骤501)。CPU 102读取控制寄存器117的标记代码并且将该标记代码写入RAM 104(获得标记：步骤502)。接着，CPU 102读取控制寄存器117的命令代码并将该命令代码写入RAM 104(获得命令：步骤503)。CPU 102可根据一种命令代码使处理分支(命令决定例行程序：步骤509)进入Inventory或非Inventory(图5A、5B、5C、5D)，并可进一步执行多个例行程序。最后，CPU 102终止多个执行防冲突的例行程序(终止：步骤504)。
接着，参考图6的流程图详细描述取决于图1的IC芯片中的命令代码的处理。
图6示出了Inventory命令(图5A)的流程图。CPU 102读取控制寄存器117的掩码值代码并将掩码长度代码写入RAM 104(获得掩码值：步骤601)。CPU 102读取控制寄存器117的掩码长度代码并将掩码长度代码写入RAM 104(获得掩码长度：步骤602)。CPU 102根据掩码长度代码值进行处理分支(决定掩码长度：步骤603)。仅当掩码长度代码值非“0”，CPU 102才读取UID值(读取UID值，步骤604)，将UID值向右移动掩码长度代码(移动UID值，步骤605)，并在时隙寄存器中存储从最低有效位起的logN/log2位的移位UID值(截去小数点之后的数，在该实施方式中，4位)(将移位UID存储在时隙寄存器中，606)。
接着，图7示出了掩码长度决定(图5B)流程图。CPU 102通过掩码长度代码的值进行处理分支(掩码长度决定例行程序：步骤611)。当掩码长度代码为“0”时，CPU 102使OUTJUDGE标记为“1”(OUTJUDGE＝1：步骤619)。另一方面，当掩码长度代码非0时，CPU102通过CRC标记的值产生处理分支(决定CRC：612)。当CRC标记为“0”时，CPU 102使OUTJUDGE标记为“0”(OUTJUDGE＝0：步骤618)。当CRC标记为“1”时，CPU 102通过STATE标记的值进行处理分支(STATE判断：步骤613)。当STATE标记非“0”时，CPU 102使OUTJUDGE标记为“0”(OUTJUDGE＝0：步骤618)。CPU 102读取UID值(读取UID值：步骤614)，并且在STATE标记为“0”时，在比较寄存器中存储与掩码长度代码对应的且通过将UID代码的最低有效位认为是UID值的基点而确定的位(存储掩码长度代码位：步骤615)。最后，CPU 102读取掩码值代码(读取掩码值代码：步骤616)，并且将与掩码长度代码对应的并通过将UID代码的最低有效位认为是基点而确定的位与比较寄存器比较(比较寄存器＝掩码值：步骤617)。当从最低有效位起的掩码长度代码与比较寄存器相对应时，OUTJUDGE标记为“1”(OUTJUDGE＝1：步骤619)。另一方面，当从最低有效位起的掩码长度代码不与比较寄存器相对应时，OUTJUDGE标记为“0”(OUTJUDGE＝0：步骤618)。注意：当接收信号的CRC 305对应于CPU102使用数据303计算得到的CRC时，CRC标记具有数据“CRC标记为1”，且当接收信号的CRC 305不对应于CPU 102使用数据303计算得到的CRC时，CRC标记具有数据“CRC标记为0”。此外，OUTJUDGE标记是规定是否每个IC芯片都对于读出器/写入器运行响应操作的信号。在UID值被写入控制寄存器117以便运行响应操作的情况下，OUTJUDGE标记具有数据“OUTJUDGE＝1”，在其它情况下，OUTJUDGE标记具有数据“OUTJUDGE＝0”。此外，STATE标记是这样的信号，其规定是否每个IC都对于读出器/写入器运行响应操作，而不管OUTJUDGE标记的数据如何。在运行响应操作的情况下，STATE标记具有数据“STATE＝0”，且在其它情况下STATE标记具有数据“STATE≠0”(包括“STATE＝1”)。使用除了用于包括在RAM 104中的发射数据寄存器203、接收数据寄存器204、比较寄存器205、以及时隙寄存器206的区域之外的区域，处理诸如CRC标记、OUTJUDGE标记、STATE标记的标记代码。
CPU 102读取标记代码，根据标记代码的种类使处理分支进入N个时隙(在该实施例中，N＝1)以及一个时隙，以及执行任一处理。
接着，图8示出了决定IC芯片数目的流程图(决定IC芯片数目：步骤621)(图5C)。当CPU 102开始1个时隙的处理时，CPU 102等待，直到CPU 102检测到控制寄存器117的状态为EOF(检测EOF：步骤622)，并且然后，当OUTJUDGE标记为“1”时(OUTJUDGE：步骤623)，CPU 102将UID值写入控制寄存器117(UID响应：步骤624)，开始回答操作，并且终止防冲突例行程序。当CPU 102开始16个时隙的处理时，用“0”代替时隙计数(SLOT＝0：步骤625)。接着，CPU 102等待，直到CPU 102检测到控制寄存器117的状态为EOF(检测EOF：步骤626)，然后，仅当OUTJUDGE标记为1(OUTJUDGE：步骤627)并且时隙计数器值等于时隙寄存器值(比较SLOT值：步骤628)时，CPU102将UID值写入控制寄存器117并且开始回答操作(UID响应：步骤629)。CPU 102将时隙计数器的值增加1(SLOT＝SLOT+1，步骤630，SLOT判断：步骤631)。当时隙计数器值等于16时，CPU 102终止防冲突例行程序，而当时隙计数器值小于16时，CPU 102等待，直到CPU102检测到控制寄存器117的状态是EOF(检测EOF：步骤626)。应当注意，使用除了用于包含在RAM 104中的发射数据寄存器203、接收数据寄存器204、比较寄存器205和时隙寄存器206的区域之外的区域，来处理SLOT。
图9显示了非Inventory的命令的流程(图5D)。CPU102可以通过一种命令代码进行处理分支Stay Quiet或非Stay Quiet(命令决定：步骤701)并可执行任一例行程序。
描述图9的流程图。当CPU102开始Stay Quiet命令的处理时，CPU102等待，直到CPU 102检测到控制寄存器117的状态是EOF(检测EOF：步骤702)。CPU 102在CRC标记是“0”时使STATE标记为“0”，并终止防冲突例行程序。另一方面，当CRC标记是“1”时，CPU 102读取UID值(读UID值：步骤704)并将UID值存储到比较寄存器中(存入比较存储器：步骤705)。CPU102读取掩码值代码并与比较寄存器比较(比较掩码值：步骤706)，当掩码值代码不对应于比较寄存器时，STATE标记是“0”(STATE＝0：步骤707)，终止防冲突例行程序。当掩码值代码对应于比较寄存器时，STATE标记是“1”(STATE＝1：步骤708)，终止防冲突指令。另外，CPU102终止防冲突指令而不是Stay Quiet命令的处理。
在包含通过使用上述模式的防冲突功能的IC芯片中，规格改变伴随着每件产品的无线装置的信号种类或标准改变时，不必从其掩模设计阶段重新制造IC芯片。从而，可以通过仅仅改变防冲突程序，来对应于伴随着每件产品的无线装置的信号种类或标准改变的规格改变，可以减少制造成本和制造时间。此外，不必担心改变掩模设计而引起重新制造的IC芯片有故障。
此外，当制造出具有专用的冲突避免功能的传统IC芯片时，该IC芯片配备有具有冲突避免功能的电路。然而，按照本发明，只读存储器作为程序存储冲突避免功能，从而可以减少IC芯片的故障，因为与具有冲突避免功能的电路相比，只读存储器容易制造。
注意，此实施方式可以与本说明书中的任意其它实施方式随意组合而实施。
(实施方式2)
实施方式1显示了其中IC芯片能够使用存储在ROM中的防冲突程序执行防冲突功能的结构，该防冲突程序包括执行防冲突功能的多个例行程序。本实施方式描述了一种用来实现防冲突功能的装置构造和电路构造，其与实施方式1不同。因为流程与该实施方式相似，因此如果必要，参考该实施方式中描述的附图进行说明。
图10显示了包含本发明的防冲突功能的IC芯片的框图。图10显示了在实施方式1中图1的IC芯片的框图加入了辅助运算电路1001的框图，其包括与图1中相同的：具有CPU102、ROM 103、RAM 104和控制器105的运算电路106，以及具有天线107、谐振电路108、电源电路109、复位电路110、时钟发生电路111、解调电路112、调制电路113和电源管理电路114的模拟部分115。控制105包括CPU接口(CPUIF)116、控制寄存器117、代码提取电路118以及编码电路119。
尽管这种IC芯片中的防冲突功能的过程与实施方式1中的类似，该过程的一部分是在辅助运算电路1001中执行的。
安装在辅助运算电路1001上的优选电路包括移位运算电路或CRC运算电路。特别地，右移位电路适于图6中的右移UID值(步骤605)，而CRC运算电路适于图7中的CRC决定(步骤612)和图9中的CRC决定(步骤703)。
接着，图11显示了执行4位并行输入-并行输出的右移位电路的电路构造，其是移位运算电路的例子。右移位电路包括二输入选择器和OR电路。右移位电路将输入信号向右移位动移位信号值，并将该输入信号作为输出信号输出。这一电路构造可以应用于包括左移位或更宽位宽的输入，不限于右移位或4位的位宽。
在图11中，包括第一输入信号822、第二输入信号823、第三输入信号824和第四输入信号825的4位输入信号输入到选择器805到814。包括第一移位信号820和第二移位信号821的2位移位信号输入到OR电路801到804，并且该2位移位信号是控制选择器805到814的选择器选择信号。
下面描述的本实施方式的例子是4位并行输入-并行输出的操作。注意，描述的是当输入信号是二进制的“1111”并且移位信号是二进制的“01”时的操作。
当移位信号是“01”时，只有OR电路803输出“1”，而其它电路输出“0”。接收由OR电路803输出的“1”的选择器807、810、812将作为第二输入信号823的“1”、作为第三输入信号824的“1”以及作为第四输入信号825的“1”分别输出到选择器808、811和812。由OR电路804输出的“0”操作的选择器808、811、813和814将作为由选择器807输出的值的“1”、作为由选择器810输出的值的“1”、作为由选择器812输出的值的“1”以及预先设置的“0”分别输出到第一输出信号826、第二输出信号827、第三输出信号828和第四输出信号829。
因而，输出信号是二进制的“0111”，并且是输入信号“1111”向右移1位的值。
接着，图12显示了CRC运算电路的例子CRC-16接收器电路的构造。CRC-16接收器电路是包括移位寄存器和XOR电路的循环移位寄存器电路。CRC-16接收器电路用CRC发生器多项式(X16+X12+X5+1)除输入信号。除的结果显示如果没有余数(reminder)，则输入信号是正确的，如果有余数，则输入信号是错误的。这一电路构造可以运用于CRC-CCIT电路、CRC-12电路或CRC-32电路，而不限于CRC-16接收器电路。
下面描述作为本实施方式的例子的CRC-16接收器电路的操作。
移位寄存器903、905、907均接收复位信号911并且移位寄存器903、905、907都设为“0”。当具有任意位的输入信号901第一位的在操作时钟910的时序输入到XOR电路908，使用该第一位值和从4位移位寄存器903输出的“0”进行XOR操作，将结果输入到5位移位寄存器907。接着，在XOR电路906中使用四个时钟之后的第一位和再次从4位移位寄存器903输出的“0”进行XOR操作，将结果输入到7位移位寄存器905。这种处理重复进行，所述第一位经过XOR电路904和4位移位寄存器903，且该第一位作为输出信号902被输出。
注意上述过程如果将具有任意位的输入信号901除以CRC发生器多项式(X16+X12+X5+1)也是一样的。
具有这些功能的电路包括在辅助运算电路1001中，并由CPU 102的指令操作，因此该电路可以比ROM 103中安装的例行程序处理得快。
在包含使用上述模式的防冲突功能的IC芯片中，规格改变伴随着每件产品的无线装置的信号种类或标准改变时，不必从其掩模设计阶段重新制造IC芯片。从而，可以通过仅仅改变防冲突程序，来对应于伴随着每件产品的无线装置的信号种类或标准改变的规格改变，可以减少制造成本和制造时间。此外，不必担心改变掩模设计而引起重新制造的IC芯片有故障。
此外，当制造出具有专用的冲突避免功能的传统IC芯片时，该IC芯片上配置具有冲突避免功能的电路。然而，按照本发明，只读存储器作为程序存储冲突避免功能，从而可以减少IC芯片故障的发生，因为与具有冲突避免功能的电路相比，只读存储器容易制造。
注意，此实施方式可以与本说明书中的任意其它实施方式随意组合实施。
(实施方式3)
在本实施方式中，描述IC芯片由形成在绝缘衬底上的薄膜晶体管形成的方式。
如图13A所示，准备绝缘衬底1300。可以使用玻璃衬底、石英衬底、塑料衬底等等作为绝缘衬底1300。此外，这些衬底可以通过研磨其背面等等而形成得更薄。而且，也可以使用通过在由金属元素等等形成的导电衬底上或由硅等等形成的半导体衬底上提供绝缘材料层而形成的衬底。通过将IC芯片形成在例如塑料衬底上，可以制造出高度柔性、轻质并且薄的装置。
在绝缘衬底1300上有选择地形成剥离层1301。无需说，剥离层1301可以形成在绝缘衬底1300的整个表面上。剥离层1301可以形成为由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)或硅(Si)的元素形成层的单层或者叠层，由含有上述元素作为主要成分的合金材料或复合材料形成层的单层或者叠层。含硅的层的晶体结构可以是非晶、微晶和多晶结构中的任一种。
在剥离层1301上形成基层1302。基层1302可以由例如氧化硅、氮化硅或氮氧化硅这样的绝缘材料的单层结构或叠层结构形成。在使用叠层结构的情况下，形成厚度为10到200nm(优选50到100nm)的氮氧化硅层，作为基层1302的第一层。可以使用SiH4、NH3、N2O和H2作为反应气体的等离子体CVD方法形成该氮氧化硅层。随后，形成厚度为50到200nm(优选100到150nm)的氮氧化硅层，作为基层1302的第二层。可以使用SiH4和N2O作为反应气体的等离子体CVD方法形成该氮氧化硅层。
在基层1302上形成半导体层1304。半导体层1304可以使用包含例如硅材料、由硅和锗形成的材料的硅半导体层形成。半导体层1304的晶体结构可以是非晶、微晶和多晶结构中的任一种。
在使用多晶形成半导体层的情况下，可以对非晶半导体层进行热处理。可以使用激光照射、加热炉、灯照射等等，或其组合来进行热处理。
对于激光照射，可以使用连续波型的激光束(CW激光)或脉冲波型的激光束(脉冲激光)。作为激光束，可以使用从Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸汽激光器或金蒸汽激光器中的一个或多个发射的激光束。通过以这种激光器的基波和具有高次谐波(例如基波的二次到四次谐波)的任意激光束照射非晶半导体层，可以获得具有大晶粒尺寸晶体的硅层。作为谐波，可以使用Nd:YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。激光器要求近似0.01到100MW/cm2(优选，近似0.1到10MW/cm2)的能量密度。激光器以近似10到2000cm/sec的扫描率发射。
可以使用基波的CW激光器和谐波的CW激光器照射，或者可以使用基波的CW激光器和谐波的脉冲激光器照射。通过使用多个激光，可以处理大范围的能量区域。
也可以使用具有如下重复频率的脉冲激光束，该重复频率使得由激光束熔化的非晶硅层可以在凝固之前被下一个脉冲激光束照射。通过使用这样重复频率的激光束，可以获得晶粒在扫描方向上连续生长的硅层。这种激光束的重复频率是10MHz或更高，比传统使用的激光束的数十到几百Hz高得多。
当将退火炉用于热处理时，以400到550℃的温度对非晶半导体层加热2到20小时。这一点，温度最好在400到550℃的范围内以多个阶段设置，从而逐步增加。在大约400℃的第一低温加热步骤，非晶半导体层中包含的氢等等将排出，导致在结晶中产生的表面粗糙降低。
在上述热处理中，加入用来促进半导体层结晶的金属，例如镍(Ni)。例如，当非晶硅层被涂敷包含镍的溶液并受到热处理时，加热温度可以降低，能够获得具有连续晶粒边界的多晶硅层。作为促进结晶的金属，除了Ni，还可以使用铁(Fe)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)、银(Au)等。
因为促进结晶的金属成为存储单元等的污染源，在半导体层结晶之后需要吸气步骤以移除该金属。在吸气步骤中，在半导体层结晶之后，在半导体层上形成起吸气沉区(gettering sink)作用的层并加热，从而金属移动到吸气沉区中。作为吸气沉区，可以多晶半导体层或使用掺杂有杂质的半导体层。例如，可以在多晶硅层上形成掺杂有例如氩的惰性元素的多晶硅层，并将其用作吸气沉区。当吸气沉区掺杂有惰性元素时，发生畸变，且能够更有效地捕捉金属。可选地，也可以不形成吸气沉区，而是用诸如磷的元素掺杂TFT的半导体层的一部分来捕捉金属。
将这样形成的半导体层加工为预定的形状以形成岛状的半导体层1304。作为处理的方法，可以使用通过光刻形成的掩模进行蚀刻。可以使用湿法蚀刻或干法蚀刻。
形成作为栅绝缘层1305的绝缘层以便覆盖半导体层1304。栅绝缘层1305可以使用与基层1302相似的材料和方法形成。
如图13B中所示，在栅绝缘层1305上形成作为栅电极层1306的导电层。栅电极层1306可以使用由铝(Al)、钛(Ti)、钼(Mo)、钽(Ta)、钨(W)或硅(Si)形成的膜，或使用包含这些元素的合金膜形成。栅电极层1306可以具有单层或叠层结构。作为叠层结构，可以将氮化钽和钨叠置。可以使用光刻形成的掩模对栅电极层1306进行蚀刻处理。蚀刻可以采用湿法蚀刻或干法蚀刻。
在栅电极层1306的侧面上形成称为侧壁1307的绝缘体。侧壁1307可以使用与基层1302相似的材料和方法形成。侧壁1307的边缘部分可以通过各向同性蚀刻变成楔形的。侧壁1307可以避免由于栅长度变窄而产生的短沟道效应。短沟道效应在n沟道TFT中比较明显，所以侧壁1307优选地提供在n沟槽TFT的栅电极的侧表面上。
接着，蚀刻栅绝缘层1305。结果，暴露出半导体层1304和基层1302的一部分。蚀刻可以采用湿法蚀刻或干法蚀刻。
使用栅电极层1306和侧壁1307，在半导体层1304中掺杂杂质元素，以形成高浓度杂质区域1310和1312。在形成n沟道TFT的情况下，可以使用磷(P)作为杂质，在形成p沟道TFT的情况下可以使用硼(B)。在这一点上，根据杂质元素的量，在侧壁1307下形成低浓度杂质区域。在本实施方式中，只在n沟道TFT的杂质区域中形成低浓度杂质区域1311，因为低浓度杂质区域1311可以避免短沟道效应的发生。具有这种低浓度杂质区域的结构称为LDD(轻掺杂漏)结构。
随后，形成绝缘层1314以覆盖基层1302、半导体层1304、栅电极层1306和侧壁1307。绝缘层1314可以通过CVD方法由含硅的材料形成。
在形成绝缘层1314之后，如果需要，进行热处理。热处理可以使用与上述结晶类似的手段进行。通过热处理可激活杂质区域。由CVD方法形成的绝缘层1314包括大量氢，由于热处理分散氢，所以可以在杂质区域中获得膜的粗糙度降低。
如图13C所示，形成用作层间绝缘膜的绝缘层1315和1316。可以使用无机材料或有机材料来形成绝缘层1315和1316。作为无机材料，可以使用氧化硅、氮化硅、氮氧化硅等。作为有机材料，可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、树脂、苯并环丁烯、硅氧烷或聚硅氮烷。注意硅氧烷具有由硅(Si)和氧(O)的键形成的骨架结构。作为取代基，可以使用至少包含氢的有机基团(例如，烷基团或芳族烃)。也可以使用氟基团作为取代基。此外，可以用至少包含氢的有机基团和氟基团作为代替。聚硅氮烷是由包括硅(Si)和氮(N)的键的聚合物材料作为起始材料形成的。如果使用无机材料，可以避免杂质元素的渗透，然而如果使用无机材料将增强平坦度。因此，在本实施方式中，绝缘层1315用无机材料，绝缘层1316用有机材料。
在绝缘层1314、1315和1316中形成接触孔，从而形成布线1318。可以使用由选自铝(Al)、钛(Ti)、钼(Mo)、钽(Ta)、钨(W)或硅(Si)的元素形成的膜，或使用包含这些元素的合金膜形成布线1318。布线1318可以由单层或叠层结构形成。例如，可以将钨、氮化钨或类似物作为第一层，铝和硅的合金(Al-Si)或铝和钛的合金(Al-Ti)作为第二层，氮化钛膜、钛膜或类似物作为第三层，依次叠置。可以使用光刻形成的掩模对布线1318进行蚀刻处理。蚀刻可以采用湿法蚀刻或干法蚀刻。布线1318连接到半导体层1304中的杂质区域，并且这样的布线可以称为源电极或漏电极。。
这样，可以形成n沟道TFT1330和p沟道TFT1331。
接着，如果需要的话，在布线1318上形成保护膜1319。保护膜1319可以由含硅的氧化物或含硅的氮化物形成。例如，保护膜1319可以由氮化硅形成，从而，可以阻挡水汽和氧的侵入。
如图13D所示，在TFT之间形成开口，引入蚀刻剂1325。开口可以由湿法蚀刻或干法蚀刻形成。注意开口形成的位置并不一定在TFT之间，也可以在没有形成半导体层1304的区域。作为蚀刻剂1325，对于湿法蚀刻，可以使用用水或氟化铵稀释氢氟酸的混合溶液；氢氟酸和硝酸的混和溶液；氢氟酸、硝酸和醋酸的混合溶液；过氧化氢和硫酸的混合溶液；过氧化氢、铵溶液和水的混合溶液；过氧化氢、盐酸和水的混合溶液，等待。对于干法蚀刻，可以使用含有卤素原子或分子的气体，例如氟，或含有氧的气体。优选使用包含卤素氟化物或卤间化合物的气体或溶液，例如，三氟化氯(ClF3)，作为蚀刻剂。
通过蚀刻剂的引入除去剥离层1301。接着，剥离绝缘衬底1300。由此，可以制造薄且轻的IC芯片。
除了使用引入蚀刻剂的方法，还可以使用例如将剥离层1301暴露于激光绘图、或切割IC芯片一侧的方法将绝缘衬底1300物理剥离。
如图13E所示，通过用膜1327和1328覆盖，可以完成IC芯片。在这一点上，可以使用粘合层1329粘贴膜1327和1328。可以在膜1327和1328上形成保护膜以避免水汽、氧、或类似物的渗透。由于在布线1318上形成了保护膜1319，也可以在基层1302或粘合层1329之下形成保护膜。该保护膜可以由含硅的氧化物或含硅的氮化物形成。
形成在绝缘衬底上并从绝缘衬底上剥离的IC芯片可以具有低制造成本并且轻。此外，这种IC芯片具有高度柔性，可以贴附在弯曲的表面上。
此实施方式可以与本说明书中的任意其它实施方式随意组合而实施。从而，使用包括根据本发明的半导体装置的防冲突功能的IC芯片，不需要由于伴随着每个产品的无线装置的信号种类或标准改变的规格变化，而从掩模设计阶段重新制造IC芯片。从而，可以通过仅仅改变防冲突程序，来应付伴随着每件产品的无线装置的信号种类或标准改变的规格改变，可以减少制造成本和制造时间。此外，不必担心由于掩模设计改变而重新制造的IC芯片发生故障。
此外，当制造出具有专用的冲突避免功能的传统IC芯片时，该IC芯片上配置具有冲突避免功能的电路。然而，按照本发明，只读存储器作为程序存储冲突避免功能，从而可以减少IC芯片故障的发生，因为与具有冲突避免功能的电路相比，只读存储器更容易制造。
(实施方式4)
在本实施例中，参考图14A和14B描述使用形成在单晶硅上的晶体管形成IC芯片的方式。
首先，参考图14A描述晶体管的制造过程。准备由单晶硅形成的硅衬底1901。接着，在硅衬底的主表面(元件形成表面或电路形成表面)上的第一元件形成区域中选择性地形成n阱1902，在同样表面上在第二元件形成区域中选择性地形成p阱1903。此外，衬底可以通过研磨其背面或采用其它这样的方法而变薄。通过事先形成较薄的硅衬底，可以制造出轻薄的半导体装置。
接着，形成场氧化膜1904作为元件隔离区域，用来分隔第一元件形成区域和第二元件形成区域。场氧化膜1904是厚的热氧化物膜，可以由公知的LOCOS方法形成。注意，分隔元件形成区域的方法并不仅仅限于LOCOS方法。例如，通过使用沟槽隔离方法，元件隔离区域可以形成为具有沟槽结构，或者LOCOS结构和沟槽结构可以结合使用。
接着，通过例如热氧化硅衬底的表面而形成栅绝缘膜。栅绝缘膜也可以由CVD方法形成。可以使用氮氧化硅膜、氧化硅膜、氮化硅膜或它们的叠层。
接着，在整个表面上形成多晶硅层1905b和1906b以及硅化物层1905a和1906a的层叠膜。通过光刻和干法蚀刻形成叠层膜，在栅绝缘膜上形成具有多晶硅-硅化物(polycide)结构的栅电极1905和1906。多晶硅层1905b和1906b可以以大约1021/cm3的浓度掺杂磷(P)以降低电阻。可选地，可以在形成多晶硅层之后扩散高浓度n型杂质。此外，硅化物层1905a和1906a可以利用已知方法由诸如硅化钼(MoSix)、硅化钨(WSix)、硅化钽(TaSix)或硅化钛(TiSix)的材料形成。
接着，通过栅绝缘膜对硅衬底进行离子注入，以形成延伸区域。在本实施方式中，在每个沟道形成区域和每个源漏区域之间形成的杂质区域称为延伸区域。在延伸区域1907和1908中的杂质浓度可以低于、高于，或相同于源区和漏区中的杂质浓度。也就是说，延伸区域的杂质浓度可以取决于半导体装置需要的特性而决定。
由于本实施例描述的情况是制造应用于本发明的CMOS电路的情况，用于形成p沟道FET的第一元件形成区域涂敷有抗蚀剂材料，并且将砷(As)，其作为n型杂质，或磷(P)，其作为n型杂质，注入硅衬底。此外，用于形成n沟道FET的第二元件形成区域涂敷有抗蚀剂材料，并且硼(B)，其作为p型杂质，注入硅衬底。
接着，进行第一激活处理，以激活离子注入的杂质并修复由离子注入在硅衬底中产生的晶体缺陷。在该激活处理中，将半导体衬底加热到Si的熔点附近的温度。
接着，在栅电极的侧面形成侧壁1909和1910。例如，可以使用CVD方法在整个表面上沉积由氧化硅形成的绝缘材料层，可以回蚀刻该绝缘材料层以形成侧壁。在回蚀刻中，可以以自对准的方式选择性地去除栅绝缘膜。可选地，可在回蚀刻之后蚀刻栅绝缘膜。这样就形成了栅绝缘膜1911和1912，其宽度是栅电极宽度和在栅电极每一侧提供的侧壁的宽度的和。
接着，对暴露出的硅衬底进行离子注入以形成源区和漏区。用来形成p沟道FET的第一元件形成区域涂敷有抗蚀剂材料，并且砷(As)，其作为n型杂质，或磷(P)，其作为n型杂质，注入硅衬底以形成源区1913和漏区1914。此外，用于形成n沟道FET的第二元件形成区域涂敷有抗蚀剂材料，并且硼(B)，其作为p型杂质，注入硅衬底以形成源区1915和漏区1916。
随后进行第二激活处理，以激活离子注入的杂质并修复由离子注入在硅衬底中产生的晶体缺陷。
在激活之后，形成层间绝缘膜、栓电极、金属线等等。通过等离子体CVD方法或低压CVD方法形成的氧化硅膜、氮氧化硅膜或类似物形成第一层间绝缘膜1917。此外，在其上形成由磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)或硼磷硅酸盐玻璃(BPSG)形成的第二层间绝缘膜1918。第二层间绝缘膜1918通过旋涂法或常压CVD方法制造以增加平坦度。注意层间绝缘膜可以是单层结构也可以是三层或更多层的多层结构。
在第一层间绝缘膜1917和第二层间绝缘膜1918中形成到达各FET的源区和漏区的接触孔之后，形成源电极1919和1921以及漏电极1920和1922。可以使用常用作低电阻材料的铝(Al)来形成。此外，电极可以具有Al和钛(Ti)的叠层结构。
注意，接触孔可以由电子束直写技术形成。用于正电子束光刻的抗蚀剂通过电子束直写形成在第一层间绝缘膜1917和第二层间绝缘膜1918的整个表面上，使用显影溶液溶解被电子束照射的部分。接着，在将要形成接触孔的位置的抗蚀剂中开出孔，使用抗蚀剂作为掩模进行干法蚀刻，这样第一层间绝缘膜1917和第二层间绝缘膜1918的预定位置可以被蚀刻形成接触孔。
最后，形成钝化膜1923。在图14A中，左边所示的晶体管是p沟道晶体管1925，右边所示的晶体管是n沟道晶体管1926。
此外，由通过等离子体CVD方法形成的氮化硅膜、氧化硅膜或氧氮化硅膜形成钝化膜1923。另外，可以层叠有机树脂膜代替氮化硅膜等，或在钝化膜之上可以叠置有机树脂膜。作为有机树脂膜，可以使用聚酰亚胺、聚酰胺、丙烯酸、苯并环丁烯(BCB)等。优选使用有机树脂膜，因为例如膜形成方法简单，由于介电常数低所以寄生电容可减小，适于平坦化。自然地，也可以使用除了上述之外的有机树脂膜。
这样，可以在单晶衬底上形成p沟道晶体管1925和n沟道晶体管1926。
注意，通过例如对其上形成有p沟道晶体管1925和n沟道晶体管1926的衬底的背面进行抛光，可以将半导体装置制造得更薄。通过将硅衬底变薄，可以制造轻薄的半导体装置。
如图14B所示，可以通过由膜1927和1928覆盖而完成IC芯片。可以在膜1927和1928上形成保护膜以避免水汽、氧等的渗透。保护膜可以由含硅的氧化物或含硅的氮化物形成。此外，可以在该膜上形成将成为IC芯片的天线的图案。
在单晶衬底上这样形成IC芯片，可以提供小型化且轻的产品。此外，使用这种IC芯片可以制造小型化的半导体装置，晶体管之间几乎没有差别，这是理想的。
此实施方式可以与本说明书中的任意其它实施方式随意组合而实施。从而，使用包括根据本发明的半导体装置的防冲突功能的IC芯片，不需要由于伴随着每个产品的无线装置的信号种类或标准改变的规格变化，而从掩模设计阶段重新制造IC芯片。相应地，可以通过仅仅改变防冲突程序，来应付伴随着每件产品的无线装置的信号种类或标准改变的规格改变，可以减少制造成本和制造时间。此外，不必担心由于掩模设计改变而重新制造的IC芯片发生故障。
此外，当制造出具有专用的冲突避免功能的传统IC芯片时，该IC芯片上配置具有冲突避免功能的电路。然而，按照本发明，只读存储器作为程序存储冲突避免功能，从而可以减少IC芯片故障的发生，因为与具有防冲突功能的电路相比，只读存储器更容易制造。
(实施方式5)
参考图15，本实施方式描述作为按照本发明的半导体装置的例子的具有加密功能的IC芯片。
首先，参考图15描述IC芯片的块构造。在图15中，IC芯片101包括：运算电路106，其包括CPU 102、ROM 103、RAM 104以及控制器105；和模拟部分115，其包括天线107、谐振电路108、电源电路109、复位电路110、时钟发生电路111、解调电路112、调制电路113以及电源管理电路114。控制器105是由CPU接口(CPUIF)116、控制寄存器117、代码提取电路118和编码电路119形成的。注意在图15中，虽然为了解释方便，通信信号分别显示为接收信号120和发射信号121，然而它们实际上是组合的，并且同时在IC芯片101和读出器/写入器之间发射/接收。接收信号120由天线107和谐振电路108接收之后，由解调电路112解调。发射信号121由调制电路113调制之后，从天线107发射。
在图15中，当IC芯片位于由通信信号产生的磁场中时，由天线107和谐振电路108产生感应电动势。感应电动势由电源电路109的电容保持，其电压通过电容稳定，并作为电源电压施加到IC芯片101中的每个电路。复位电路110产生整个IC芯片101的初始复位信号。例如，产生延迟于电源电压的上升开始的信号作为复位信号。时钟发生电路111根据电源管理电路114产生的控制信号，改变时钟信号的频率和占空比。解调电路112检测ASK方法中接收信号120的幅度变化，作为接收数据“0”/“1”122。作为解调电路112，例如，可以使用低通滤波器。解调电路113通过改变ASK方法的发射信号121的幅度发射发射数据。例如，当发射数据123是“0”时，谐振电路108的谐振点改变以改变通信信号的幅度。电源管理电路114管理从电源电路109施加到运算电路106的电源电压和运算电路106上的电流消耗，产生用来改变时钟发生电路的时钟信号的频率和占空比的控制信号。
描述本实施例的IC芯片的操作。首先，IC芯片接收从读出器/写入器发射的包含编码文档数据的接收信号120。接收信号120由解调电路112解调，由代码提取电路118分为控制命令、编码文档数据等等，并存储在控制寄存器117中。此处，控制命令是用来辨识IC芯片101的响应的数据。例如，特定ID号的发射、操作停止、加密等是特定的。此处，接收用于加密的控制命令。
接着，在运算电路106中，CPU102根据存储在ROM 103中的解密程序通过使用事先存储在ROM 103中的密钥1501对编码文档解密(解码)。编码的文档(解码的文档)存储在控制寄存器117中。此时，RAM104用作数据存储区域。注意CPU 102通过CPUIF116访问ROM 103、RAM 104和控制寄存器117。CPUIF116具有如下功能：根据由CPU 102请求的地址，产生对ROM 103、RAM 104和控制寄存器117中的任一个的访问信号。
最后，在编码电路119中从解码文档产生发射数据123，并在调制电路113中对其进行调制；从而发射信号121从天线107发射到读出器/写入器。
注意在本实施方式中，作为运算方法，采用其中由软件进行处理的方法，也就是说，采用这样的方法，其中运算电路是由CPU和大容量存储器构造的并且程序由CPU执行；然而，可以为应用选择最合适的运算方法，可以基于所选择的方法形成运算电路。例如，作为运算方法，可以使用其中由硬件完成处理的方法或硬件和软件都使用的方法。在其中由硬件完成处理的方法中，可以使用专用电路构成运算电路。在硬件和软件都使用的方法中，可以使用专用电路、CPU、存储器构成运算电路，其中专用电路执行一部分运算处理，CPU执行剩下的运算处理的程序。
此实施方式可以与本说明书中的任意其它实施方式随意组合而实施。从而，使用包括根据本发明的半导体装置的防冲突功能的IC芯片，不需要由于伴随着每件产品的无线装置的信号种类或标准改变的规格变化，而从掩模设计阶段重新制造IC芯片。相应地，可以通过仅仅改变防冲突程序，来应付伴随着每件产品的无线装置的信号种类或标准改变的规格改变，可以减少制造成本和制造时间。此外，不必担心由于掩模设计改变而重新制造的IC芯片发生故障。
此外，当制造出具有专用的冲突避免功能的传统IC芯片，该IC芯片上配置具有冲突避免功能的电路。然而，按照本发明，只读存储器作为程序存储冲突避免功能，从而可以减少IC芯片故障的发生，因为与具有冲突避免功能的电路相比，只读存储器容易制造。
(实施方式6)
天线可以具有适于无线电法规确定的范围内的应用的尺寸和形状。待发射和接收的信号具有125kHz、13.56MHz、915MHz、2.45GHz等频率，其由ISO标准等设定。特别地，偶极天线、贴片天线(patch antenna)、环形天线、Yagi天线等可以用作天线。在本实施例中，描述了连接到IC芯片的天线的形状。
图16A显示了连接到IC芯片1601的天线1602。在图16A中，IC芯片1601提供在中央部分并且天线1602连接到IC芯片1601的连接端子。为了确保天线足够长，天线1602折叠成矩形的形状。
在图16B中，IC芯片1601提供在一端侧，天线1603连接到IC芯片的连接端子。为了确保天线足够长，天线1603折叠成矩形的形状。
在图16C中，天线1604折叠成矩形的形状，并且提供在IC芯片1601的两侧。
在图16D中，线形天线1605提供在IC芯片1601的两侧。
以这种方式，可以选择适于IC芯片的结构、偏振波或应用的天线。因此，折叠偶极天线可以用作偶极天线。圆形环状天线或方形环状天线可以用作环状天线。圆形贴片天线或方形贴片天线可以用作贴片天线。
在使用贴片天线的情况下，可以使用由介电材料(例如陶瓷)形成的天线。通过把用作贴片天线的衬底的介电材料的介电常数设高，天线可以小型化。另外，由于贴片天线具有高机械强度，其可以重复使用。
贴片天线的介电材料可以由陶瓷、有机树脂、陶瓷和有机树脂的混合物等形成。陶瓷的典型例子是氧化铝、玻璃、镁橄榄石等。此外，多种陶瓷可以混合使用。为了获得高介电常数，优选使用铁电材料形成介电层。铁电材料的典型例子是钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸锶(SrTiO3)、锆酸铅(PbZrO3)、铌酸锂(LiNbO3)、锆钛酸铅(PZT)等。而且，多种铁电材料可以混合使用。
此实施方式可以与本说明书中的任意其它实施方式随意组合而实施。从而，使用包括根据本发明的半导体装置的防冲突功能的IC芯片，不需要由于伴随着每件产品的无线装置的信号种类或标准改变的规格变化，而从掩模设计阶段重新制造IC芯片。相应地，可以通过仅仅改变防冲突程序，来应付伴随着每件产品的无线装置的信号种类或标准改变的规格改变，可以减少制造成本和制造时间。此外，不必担心由于掩模设计改变而重新制造的IC芯片发生故障。
此外，当制造出具有专用的冲突避免功能的传统IC芯片，该IC芯片上配置具有冲突避免功能的电路。然而，按照本发明，只读存储器作为程序存储冲突避免功能，从而可以减少IC芯片故障的发生，因为与具有冲突避免功能的电路相比，只读存储器容易制造。
(实施方式7)
按照本发明的半导体装置可以用作IC芯片。例如，可以提供并用作纸币、硬币、有价证券、证书、不记名债券、包装容器、书、记录媒体、个人物品、交通工具、食品、衣服、保健用品、日用品、药、电子设备等中的IC芯片。参考图17描述其具体例子。本发明的IC芯片具有避免读出器/写入器和IC芯片之间的信号发射/接收发生冲突的功能。从而，可以同时读取如图17所示的粘贴到多种物品上的IC芯片的信息。此外，通过使用实施方式3所示的薄膜晶体管可以将RFID制造得更薄；从而，可以避免损坏物品的设计特征。
图17显示了本发明的读取的一个实施例。在图17中显示的IC芯片1701是无接触类型的IC芯片，其通过无接触方式与读出器/写入器之间发射/接收数据。位于电波1702区域中的IC芯片1701可以无线地与读出器/写入器1703通信。注意在IC芯片1701和读出器/写入器1703之间的距离，也就是电波1702区域的距离，取决于无线电通信的频率。此外，该频率取决于用于IC芯片1701的天线有效长度。天线有效长度取决于天线形状。
在图17中，包装容器1705、记录介质1706、书1707位于读出器/写入器1703的电波范围内，读出器/写入器1703电连接到计算机并执行物品的管理、物品信息的读取等。包装容器1705是指饭盒等的包装纸、塑料瓶等。书1707是指书、册等。记录介质1706是指DVD软件、录像带等。在图17中，读出器/写入器1703即刻读取包装容器1705、记录介质1706和书1707中的每一条信息，这些物品每个都在电波1702的范围内并具有包含本发明的防冲突功能的IC芯片1701。
通过为包装容器1705、记录介质1706、书1707等等提供IC芯片1701，可以提高检查系统、租赁系统等等的效率。IC芯片1701可以粘贴在物体表面或嵌入物体。例如，IC芯片可以嵌入书的纸中，或嵌入包装的有机树脂中。这样，通过为包装容器1705、记录介质1706、书1707等等提供IC芯片1701，可以提高检查系统、租赁系统等等的效率。
如上所述，按照本发明的半导体装置可以提供并用于任何物体，并可以用于纸币、硬币、有价证券、证书、不记名债券、个人物品、交通工具、食品、衣服、保健用品、日用品、药、电子设备等。注意本实施方式可以与上述实施方式自由组合实施。
此实施方式可以与本说明书中的任意其它实施方式的任意部分随意组合而实施。从而，使用包括根据本发明的半导体装置的防冲突功能的IC芯片，不需要由于伴随着每件产品的无线装置的信号种类或标准改变的规格变化，而从掩模设计阶段重新制造IC芯片。相应地，可以通过仅仅改变防冲突程序，来应付伴随着每件产品的无线装置的信号种类或标准改变的规格改变，可以减少制造成本和制造时间。此外，不必担心由于掩模设计改变而重新制造的IC芯片发生故障。
此外，当制造出具有专用的冲突避免功能的传统IC芯片，该IC芯片上配置具有冲突避免功能的电路。然而，按照本发明，只读存储器作为程序存储冲突避免功能，从而可以减少IC芯片故障的发生，因为与具有冲突避免功能的电路相比，只读存储器容易制造。
本申请基于2005年12月2日在日本专利局提交的日本专利申请No.2005-349970，此处全文引用作为参考。

Claims (22)

1、一种半导体装置，包括：
通过无线方式向该半导体装置的外部发射多个第一信号、或通过无线方式从该半导体装置的外部无线地接收多个第二信号的电路；
存储器，存储避免该多个第一信号或该多个第二信号的冲突的程序；以及
执行该程序的中央处理器。
2、如权利要求1所述的半导体装置，其中所述无线是射频。
3、如权利要求1所述的半导体装置，其中该程序包括多个例行程序。
4、如权利要求1所述的半导体装置，进一步包括执行所述程序的辅助运算电路。
5、如权利要求1所述的半导体装置，其中该多个第一信号中每一个都包括帧起始码、标记代码、命令代码、数据代码、循环冗余校验代码和帧结束码。
6、如权利要求1所述的半导体装置，其中该电路包括天线、谐振电路、电源电路、复位电路、时钟发生电路、解调电路、调制电路和电源管理电路中的至少一个。
7、如权利要求1所述的半导体装置，其中该半导体装置是ID芯片、IC标签、ID标签、RF标签、无线标签、电子标签和发射机应答器中的至少一个。
8、一种半导体装置，包括：
通过无线方式向该半导体装置的外部发射多个第一信号、或通过无线方式从该半导体装置的外部接收多个第二信号的电路；
存储器，其存储避免该多个第一信号或该多个第二信号的冲突的程序；以及
执行该程序的中央处理器；以及
向中央处理器提供掩码长度代码的控制器，
其中该程序包括：第一例行程序，其决定该多个第一信号的标记或该多个第一信号的命令；第二例行程序，其决定掩码长度代码；第三例行程序，其对该多个第一信号中每一个所包含的数据代码执行循环冗余校验；第四例行程序，其决定该多个第一信号的数量或该多个第二信号的数量。
9、如权利要求8所述的半导体装置，其中所述无线是射频。
10、如权利要求8所述的半导体装置，进一步包括执行该程序的辅助运算电路。
11、如权利要求8所述的半导体装置，其中该多个第一信号中每一个都包括帧起始码、标记代码、命令代码、数据代码、循环冗余校验代码和帧结束码。
12、如权利要求8所述的半导体装置，其中该电路包括天线、谐振电路、电源电路、复位电路、时钟发生电路、解调电路、调制电路和电源管理电路中的至少一个。
13、如权利要求8所述的半导体装置，其中该控制器包括CPU接口、控制寄存器、代码提取电路和编码电路中的至少一个。
14、如权利要求8所述的半导体装置，其中该半导体装置是ID芯片、IC标签、ID标签、RF标签、无线标签、电子标签和发射机应答器中的至少一个。
15、一种半导体装置，包括：
通过无线方式向该半导体装置的外部发射多个第一信号、或通过无线方式从该半导体装置的外部接收多个第二信号的电路；
存储器，其存储避免该多个第一信号或该多个第二信号的冲突的程序；以及
执行该程序的中央处理器；以及
向中央处理器提供掩码长度代码的控制器，该控制器包括控制寄存器，
其中该多个第一信号中每一个都包含帧起始码，并且
其中当控制寄存器确定该帧起始码时，执行该程序。
16、如权利要求15所述的半导体装置，其中所述无线是射频。
17、如权利要求15所述的半导体装置，其中该程序包括：第一例行程序，其决定该多个第一信号的标记或该多个第一信号的命令；第二例行程序，其决定掩码长度代码；第三例行程序，其对该多个第一信号中每一个所包含的数据代码执行循环冗余校验；第四例行程序，其决定该多个第一信号的数量或该多个第二信号的数量。
18、如权利要求15所述的半导体装置，进一步包括执行该程序的辅助运算电路。
19、如权利要求15所述的半导体装置，其中该多个第一信号中每一个都包括帧起始码、标记代码、命令代码、数据代码、循环冗余校验代码和帧结束码。
20、如权利要求15所述的半导体装置，其中该电路包括天线、谐振电路、电源电路、复位电路、时钟发生电路、解调电路、调制电路和电源管理电路中的至少一个。
21、如权利要求15所述的半导体装置，其中该控制器包括CPU接口、控制寄存器、代码提取电路和编码电路中的至少一个。
22、如权利要求15所述的半导体装置，其中该半导体装置是ID芯片、IC标签、ID标签、RF标签、无线标签、电子标签和发射机应答器中的至少一个。
CN2006100642403A 2005-12-02 2006-12-01 半导体装置 Expired - Fee Related CN1991868B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005349970 2005-12-02
JP2005349970 2005-12-02
JP2005-349970 2005-12-02

Publications (2)

Publication Number Publication Date
CN1991868A true CN1991868A (zh) 2007-07-04
CN1991868B CN1991868B (zh) 2013-02-06

Family

ID=38117853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100642403A Expired - Fee Related CN1991868B (zh) 2005-12-02 2006-12-01 半导体装置

Country Status (4)

Country Link
US (1) US8083128B2 (zh)
KR (1) KR101258424B1 (zh)
CN (1) CN1991868B (zh)
TW (1) TWI400800B (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101926097B (zh) * 2007-11-27 2016-10-05 普罗透斯数字保健公司 采用通信信道的穿体通信系统
US9603550B2 (en) 2008-07-08 2017-03-28 Proteus Digital Health, Inc. State characterization based on multi-variate data fusion techniques
US9659423B2 (en) 2008-12-15 2017-05-23 Proteus Digital Health, Inc. Personal authentication apparatus system and method
US9756874B2 (en) 2011-07-11 2017-09-12 Proteus Digital Health, Inc. Masticable ingestible product and communication system therefor
US9787511B2 (en) 2013-09-20 2017-10-10 Proteus Digital Health, Inc. Methods, devices and systems for receiving and decoding a signal in the presence of noise using slices and warping
US9883819B2 (en) 2009-01-06 2018-02-06 Proteus Digital Health, Inc. Ingestion-related biofeedback and personalized medical therapy method and system
US9941931B2 (en) 2009-11-04 2018-04-10 Proteus Digital Health, Inc. System for supply chain management
US10084880B2 (en) 2013-11-04 2018-09-25 Proteus Digital Health, Inc. Social media networking based on physiologic information
US10187121B2 (en) 2016-07-22 2019-01-22 Proteus Digital Health, Inc. Electromagnetic sensing and detection of ingestible event markers
US10223905B2 (en) 2011-07-21 2019-03-05 Proteus Digital Health, Inc. Mobile device and system for detection and communication of information received from an ingestible device
US10238604B2 (en) 2006-10-25 2019-03-26 Proteus Digital Health, Inc. Controlled activation ingestible identifier
US10376218B2 (en) 2010-02-01 2019-08-13 Proteus Digital Health, Inc. Data gathering system
US10398161B2 (en) 2014-01-21 2019-09-03 Proteus Digital Heal Th, Inc. Masticable ingestible product and communication system therefor
US10441194B2 (en) 2007-02-01 2019-10-15 Proteus Digital Heal Th, Inc. Ingestible event marker systems
US10517506B2 (en) 2007-05-24 2019-12-31 Proteus Digital Health, Inc. Low profile antenna for in body device
US10529044B2 (en) 2010-05-19 2020-01-07 Proteus Digital Health, Inc. Tracking and delivery confirmation of pharmaceutical products
US11158149B2 (en) 2013-03-15 2021-10-26 Otsuka Pharmaceutical Co., Ltd. Personal authentication apparatus system and method
US11464423B2 (en) 2007-02-14 2022-10-11 Otsuka Pharmaceutical Co., Ltd. In-body power source having high surface area electrode
US11744481B2 (en) 2013-03-15 2023-09-05 Otsuka Pharmaceutical Co., Ltd. System, apparatus and methods for data collection and assessing outcomes
US11928614B2 (en) 2006-05-02 2024-03-12 Otsuka Pharmaceutical Co., Ltd. Patient customized therapeutic regimens

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8730031B2 (en) 2005-04-28 2014-05-20 Proteus Digital Health, Inc. Communication system using an implantable device
DK1889198T3 (da) 2005-04-28 2015-02-09 Proteus Digital Health Inc Farma-informatiksystem
US9198608B2 (en) 2005-04-28 2015-12-01 Proteus Digital Health, Inc. Communication system incorporated in a container
CN101278534B (zh) * 2005-08-11 2011-06-08 株式会社半导体能源研究所 半导体器件和无线通信系统
JP5714210B2 (ja) 2005-09-01 2015-05-07 プロテウス デジタル ヘルス， インコーポレイテッド 移植可能なワイヤ無し通信システム
US20070297214A1 (en) * 2006-06-09 2007-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8429634B2 (en) * 2006-07-26 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory circuit, and machine language program generation device, and method for operating semiconductor device and memory circuit
US7649787B2 (en) * 2006-09-05 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2069004A4 (en) 2006-11-20 2014-07-09 Proteus Digital Health Inc PERSONAL HEALTH SIGNAL RECEIVERS WITH ACTIVE SIGNAL PROCESSING
WO2008112577A1 (en) 2007-03-09 2008-09-18 Proteus Biomedical, Inc. In-body device having a multi-directional transmitter
PT2192946T (pt) 2007-09-25 2022-11-17 Otsuka Pharma Co Ltd Dispositivo no corpo com amplificação de sinal dipolo virtual
ES2840773T3 (es) 2008-03-05 2021-07-07 Otsuka Pharma Co Ltd Sistemas y marcadores de eventos ingeribles de comunicación multimodo
KR101126153B1 (ko) 2008-12-11 2012-03-22 프로테우스 바이오메디컬, 인코포레이티드 휴대용 일렉트로비세로그래피 시스템을 사용한 위장 기능의 평가 및 그 사용 방법
US8994508B2 (en) * 2008-12-11 2015-03-31 Intelleflex Corporation Inclusive or exclusive RFID tag interrogation and query round
TWI503101B (zh) 2008-12-15 2015-10-11 Proteus Digital Health Inc 與身體有關的接收器及其方法
US9439566B2 (en) 2008-12-15 2016-09-13 Proteus Digital Health, Inc. Re-wearable wireless device
US20100180182A1 (en) * 2009-01-09 2010-07-15 Seagate Technology Llc Data memory device and controller with interface error detection and handling logic
US8392666B2 (en) * 2009-05-21 2013-03-05 Via Technologies, Inc. Low power high speed load-store collision detector
WO2011118351A1 (en) * 2010-03-25 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9439599B2 (en) 2011-03-11 2016-09-13 Proteus Digital Health, Inc. Wearable personal body associated device with various physical configurations
US9235683B2 (en) 2011-11-09 2016-01-12 Proteus Digital Health, Inc. Apparatus, system, and method for managing adherence to a regimen
WO2015044722A1 (en) 2013-09-24 2015-04-02 Proteus Digital Health, Inc. Method and apparatus for use with received electromagnetic signal at a frequency not known exactly in advance
US10361754B2 (en) 2014-11-18 2019-07-23 Qualcomm Incorporated Enabling use of stay quiet requests in a near field communication device
US10679017B2 (en) 2015-04-21 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
CN1205834C (zh) * 2000-03-23 2005-06-08 西门子移动通讯公司 无线通信系统中的接入信道安排
JP2002304605A (ja) 2001-04-03 2002-10-18 Dainippon Printing Co Ltd Ｉｃカード
WO2002093831A2 (en) * 2001-05-15 2002-11-21 Koninklijke Philips Electronics N.V. Overlapping network allocation vector (onav) for avoiding collision in the ieee 802.00 wlan operating under hcf
US7193504B2 (en) * 2001-10-09 2007-03-20 Alien Technology Corporation Methods and apparatuses for identification
JP2004206575A (ja) * 2002-12-26 2004-07-22 Toshiba Corp 携帯可能電子媒体及び携帯可能電子媒体に用いられる通信方法
JP2004248310A (ja) 2004-03-22 2004-09-02 Omron Corp Ｒｆｉｄタグと質問器（リーダ・ライタ）のデータ処理方法
JP4575067B2 (ja) * 2004-07-29 2010-11-04 ルネサスエレクトロニクス株式会社 Ｉｃタグ用半導体装置、ｉｃタグ及びｉｃタグの制御方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11928614B2 (en) 2006-05-02 2024-03-12 Otsuka Pharmaceutical Co., Ltd. Patient customized therapeutic regimens
US11357730B2 (en) 2006-10-25 2022-06-14 Otsuka Pharmaceutical Co., Ltd. Controlled activation ingestible identifier
US10238604B2 (en) 2006-10-25 2019-03-26 Proteus Digital Health, Inc. Controlled activation ingestible identifier
US10441194B2 (en) 2007-02-01 2019-10-15 Proteus Digital Heal Th, Inc. Ingestible event marker systems
US11464423B2 (en) 2007-02-14 2022-10-11 Otsuka Pharmaceutical Co., Ltd. In-body power source having high surface area electrode
US10517506B2 (en) 2007-05-24 2019-12-31 Proteus Digital Health, Inc. Low profile antenna for in body device
CN101926097B (zh) * 2007-11-27 2016-10-05 普罗透斯数字保健公司 采用通信信道的穿体通信系统
US9603550B2 (en) 2008-07-08 2017-03-28 Proteus Digital Health, Inc. State characterization based on multi-variate data fusion techniques
US11217342B2 (en) 2008-07-08 2022-01-04 Otsuka Pharmaceutical Co., Ltd. Ingestible event marker data framework
US10682071B2 (en) 2008-07-08 2020-06-16 Proteus Digital Health, Inc. State characterization based on multi-variate data fusion techniques
US9659423B2 (en) 2008-12-15 2017-05-23 Proteus Digital Health, Inc. Personal authentication apparatus system and method
US9883819B2 (en) 2009-01-06 2018-02-06 Proteus Digital Health, Inc. Ingestion-related biofeedback and personalized medical therapy method and system
US10305544B2 (en) 2009-11-04 2019-05-28 Proteus Digital Health, Inc. System for supply chain management
US9941931B2 (en) 2009-11-04 2018-04-10 Proteus Digital Health, Inc. System for supply chain management
US10376218B2 (en) 2010-02-01 2019-08-13 Proteus Digital Health, Inc. Data gathering system
US10529044B2 (en) 2010-05-19 2020-01-07 Proteus Digital Health, Inc. Tracking and delivery confirmation of pharmaceutical products
US9756874B2 (en) 2011-07-11 2017-09-12 Proteus Digital Health, Inc. Masticable ingestible product and communication system therefor
US10223905B2 (en) 2011-07-21 2019-03-05 Proteus Digital Health, Inc. Mobile device and system for detection and communication of information received from an ingestible device
US11744481B2 (en) 2013-03-15 2023-09-05 Otsuka Pharmaceutical Co., Ltd. System, apparatus and methods for data collection and assessing outcomes
US11741771B2 (en) 2013-03-15 2023-08-29 Otsuka Pharmaceutical Co., Ltd. Personal authentication apparatus system and method
US11158149B2 (en) 2013-03-15 2021-10-26 Otsuka Pharmaceutical Co., Ltd. Personal authentication apparatus system and method
US10498572B2 (en) 2013-09-20 2019-12-03 Proteus Digital Health, Inc. Methods, devices and systems for receiving and decoding a signal in the presence of noise using slices and warping
US10097388B2 (en) 2013-09-20 2018-10-09 Proteus Digital Health, Inc. Methods, devices and systems for receiving and decoding a signal in the presence of noise using slices and warping
US11102038B2 (en) 2013-09-20 2021-08-24 Otsuka Pharmaceutical Co., Ltd. Methods, devices and systems for receiving and decoding a signal in the presence of noise using slices and warping
US9787511B2 (en) 2013-09-20 2017-10-10 Proteus Digital Health, Inc. Methods, devices and systems for receiving and decoding a signal in the presence of noise using slices and warping
US10084880B2 (en) 2013-11-04 2018-09-25 Proteus Digital Health, Inc. Social media networking based on physiologic information
US10398161B2 (en) 2014-01-21 2019-09-03 Proteus Digital Heal Th, Inc. Masticable ingestible product and communication system therefor
US11950615B2 (en) 2014-01-21 2024-04-09 Otsuka Pharmaceutical Co., Ltd. Masticable ingestible product and communication system therefor
US10797758B2 (en) 2016-07-22 2020-10-06 Proteus Digital Health, Inc. Electromagnetic sensing and detection of ingestible event markers
US10187121B2 (en) 2016-07-22 2019-01-22 Proteus Digital Health, Inc. Electromagnetic sensing and detection of ingestible event markers

Also Published As

Publication number Publication date
US8083128B2 (en) 2011-12-27
KR101258424B1 (ko) 2013-04-26
TW200737513A (en) 2007-10-01
US20070126059A1 (en) 2007-06-07
CN1991868B (zh) 2013-02-06
TWI400800B (zh) 2013-07-01
KR20070058347A (ko) 2007-06-08

Similar Documents

Publication Publication Date Title
CN1991868A (zh) 半导体装置
JP5490401B2 (ja) 半導体基板の作製方法
CN101393919B (zh) 半导体装置
US20070180285A1 (en) Semiconductor device
CN101064320B (zh) 半导体器件及其制造方法
CN1822351B (zh) 半导体器件及其制造方法
JP5393057B2 (ja) 半導体装置の作製方法
KR101293509B1 (ko) 반도체 장치
CN101479747B (zh) 包括半导体器件的纸及其制造方法
CN1776896A (zh) 半导体器件的制造方法以及半导体器件和电子装置
JP5337380B2 (ja) 半導体装置及びその作製方法
CN101252134A (zh) 半导体装置
JP5348873B2 (ja) 半導体装置及びその作製方法
US8252643B2 (en) Semiconductor device and manufacturing method thereof
JP5526208B2 (ja) 半導体装置および半導体装置の作製方法
CN1874159A (zh) 时钟发生电路和其中配备有此电路的半导体器件
JP2007234001A (ja) 半導体装置
CN1638093A (zh) 半导体器件的制造方法
US8374303B2 (en) Clock synchronization circuit and semiconductor device provided therewith
CN1892983A (zh) 半导体装置的制造方法
JP2008269751A (ja) 半導体記憶装置及び当該半導体記憶装置を具備する電子機器
JP2008211144A (ja) 半導体装置の作製方法及び半導体装置
CN101064346A (zh) 半导体装置以及半导体装置的制造方法
JP5008384B2 (ja) 半導体装置
JP5121207B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130206

Termination date: 20211201

CF01 Termination of patent right due to non-payment of annual fee