TWI400800B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI400800B
TWI400800B TW095144851A TW95144851A TWI400800B TW I400800 B TWI400800 B TW I400800B TW 095144851 A TW095144851 A TW 095144851A TW 95144851 A TW95144851 A TW 95144851A TW I400800 B TWI400800 B TW I400800B
Authority
TW
Taiwan
Prior art keywords
circuit
semiconductor device
code
signals
program
Prior art date
Application number
TW095144851A
Other languages
English (en)
Other versions
TW200737513A (en
Inventor
Hiroki Dembo
Tomoaki Atsumi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200737513A publication Critical patent/TW200737513A/zh
Application granted granted Critical
Publication of TWI400800B publication Critical patent/TWI400800B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • G06K7/10019—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves resolving collision on the communication channels between simultaneously or concurrently interrogated record carriers.
    • G06K7/10029—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves resolving collision on the communication channels between simultaneously or concurrently interrogated record carriers. the collision being resolved in the time domain, e.g. using binary tree search or RFID responses allocated to a random time slot
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Toxicology (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明關於半導體裝置。特別地，本發明關於向/從外部的用於RFID(射頻辨識)的所謂IC晶片(也稱為，ID晶片、ID標籤、RF標籤、無線標籤、電子標籤或應答器)發射或接收信號的半導體裝置。
注意，此處的半導體裝置，指任何可以藉由使用半導體特性以作用的裝置。
隨著電腦技術的發展和影像識別技術的進步，利用像條碼這樣的媒介的資訊辨識得以廣泛應用於產品資料之類的辨識。可辨識的資訊的種類在未來有望增加。另一方面，利用條碼的資訊辨識的不利之處在於讀條碼器必須與條碼接觸，而且條碼上存儲的資料量不能增加太多。因此，要求不接觸的資訊辨識和媒介存儲能力的增加。
考慮前者要求，開發出了用於RFID的無接觸IC晶片(下文稱為IC晶片)和讀出器/寫入器裝置(也稱為詢問器，下文稱為讀出器/寫入器)。IC晶片具有用來儲存必要資訊的儲存電路，內部資訊通過讀出器/寫入器利用無接觸的方式讀出，通常是無線方式。希望用於讀出儲存在這種IC晶片中的資訊處理裝置的特殊應用可以允許商業銷售等等簡單化並在保證高度安全的情況下製造得更便宜。
近年來，能夠不需接觸而發射/接收資料的IC晶片在要求自動辨識的各種領域廣泛應用，例如證券和商品。裝備有這種IC晶片的卡，通過形狀適應於用來發射/接收資料的頻段的天線，不需接觸從外部裝置讀取資料或將資料寫入外部裝置。
如IC晶片這樣的半導體裝置不同於讀取像條碼那樣的兩維資訊的半導體裝置。讀出器/寫入器具有抗衝突功能(也稱為防衝突功能或僅僅稱為抗衝突)，這樣半導體裝置可以從多個IC晶片讀出信號(例如，遵照ISO15693－3標準的ALOHA方法)。此外，有通過在IC晶片中提供多個電路執行抗衝突功能的方法。參考文獻1(日本已公開的專利申請No.2004－248310)公開了一種資料處理方法，其中提供多個用於共振的電容，並且共振頻率值保持恆定，從而可以輕易執行IC晶片間抗衝突的相容功能。
然而，在上述參考文獻1中用於執行抗衝突的資料處理方法中，使用包括電晶體的電路在IC晶片上形成邏輯電路。因此，由於產品識別的變化伴隨著每個產品使用的無線方法的信號標準種類改變，必須從光罩設設階段開始重做IC晶片。然而，重做IC晶片導致製造成本增加並且延長了製造時間。在重做IC晶片中的故障，進一步增加製造成本和延長製造時間，也是所關心的。
因此，本發明的目的在於提供一種半導體裝置，其包括在IC晶片的製造過程中和之後具有抗衝突功能，僅僅通過改變存儲在半導體裝置中的程式，即使當產品識別的變化伴隨著每個產品使用的無線方法的信號標準種類改變。
考慮前者的問題，本發明提供一種半導體裝置，其中提供像是ROM、RAM或CPU的記憶元件，和運算元件作為半導體裝置以執行抗衝突。當向外界發射信號或從外界接收信號處於衝突情況(抵觸情況)時，讀取儲存在記憶元件中的抗衝突程式。接著，使用抗衝突常式形成抗衝突程式，並且抗衝突常式是由運算元件和記憶元件執行的。注意能夠進行無線通信的IC晶片可以用作半導體裝置。
下面顯示根據本發明的具體配置。
根據本發明的半導體裝置的一結構包括運算電路和用來向/從外界發射/接收信號的電路。運算電路包括中央處理單元、隨機存取記憶體、唯讀記憶體以及控制器。唯讀記憶體儲存用來在向/從外界發射/接收信號中執行避免衝突的程式。在中央處理單元中執行程式，接著運算電路進行衝突的避免。
根據本發明的半導體裝置的另一個結構包括運算電路和用來向/從外界發射/接收信號的電路。運算電路包括中央處理單元、隨機存取記憶體、唯讀記憶體以及控制器。唯讀記憶體存儲用來在向/從外界發射/接收信號中執行避免衝突的程式。程式包括多個常式。在中央處理單元中處理多個常式，接著運算電路進行衝突的避免。
按照本發明的半導體裝置的另一個結構包括運算電路、輔助運算電路利用來向/從外界發射/接收信號的電路。運算電路包括中央處理單元、隨機存取記憶體、唯讀記憶體以及控制器。唯讀記憶體存儲用來在向/從外界發射/接收信號中執行避免衝突的程式。程式包括多條指令，多條指令在中央處理單元中處理並在輔助運算電路中處理。接著，運算電路進行衝突的避免。
根據本發明的半導體裝置的另一個結構包括運算電路和用來向/從外界發射/接收信號的電路。運算電路包括中央處理單元、隨機存取記憶體、唯讀記憶體以及控制器。唯讀記憶體儲存用來在向/從外界發射/接收信號中執行避免衝突的程式。程式包括來自外界的信號的旗標(flag)、用來決定命令的第一常式、用來決定控制器遮罩長度碼的第二常式、用來決定來自外界的信號的循環冗餘檢查的第三常式、以及用來決定來自外界的信號的槽(slot)的第四常式。在中央處理單元中處理第一到第四常式。接著，運算電路進行衝突的避免。
根據本發明的半導體裝置的另一結構包括運算電路、輔助運算電路和用來向/從外界發射/接收信號的電路。運算電路包括中央處理單元、隨機存取記憶體、唯讀記憶體以及控制器。唯讀記憶體儲存用來在向/從外界發射/接收信號中執行避免衝突的程式。程式包括來自外界的信號的旗標、用來決定命令的第一常式、用來決定控制器遮罩長度碼的第二常式、用來決定來自外界的信號的循環冗餘檢查的第三常式、以及用來決定來自外界的信號的槽的第四常式。第一到第四常式在中央處理單元中處理並在輔助運算電路中處理。如此，運算電路處理衝突的避免。
在本發明中，第三常式可以在輔助運算電路中處理。
在本發明中，來自外界的信號可以具有包括幀開始碼、旗標碼、命令碼、資料碼、循環冗餘檢查碼以及幀結束碼的結構。
在本發明中，控制器可以具有包括CPU介面、控制暫存器、解碼電路、以及編碼電路的結構。
在本發明中，控制暫存器可以決定幀開始碼並執行用於處理衝突避免的程式。
在本發明中，用來向/從外界發射/接收信號的電路可以具有包括天線、共振電路、電源電路、重設電路、時鐘產生電路、解調電路、調變電路和電源控制電路的結構。
具有擁有本發明的衝突避免功能的IC晶片，不需要因為伴隨著每個產品使用的無線方法的信號標準種類改變的產品識別的變化而從光罩設計階段重做IC晶片。從而，可以減少製造成本和製造時間。此外，不需擔心因為由於光罩設計改變而重做的IC晶片會出錯。
此外，當製造出具有專用的衝突避免功能的傳統IC晶片，該IC晶片上配置著提供有衝突避免功能的電路。然而，按照本發明，唯讀記憶體存儲作為程式的衝突避免功能，從而可以減少IC晶片出錯的發生，因為很容易在電路中製造唯讀記憶體以提供衝突避免功能。
 實施例模式
在下文中，參考附圖描述本發明的實施模弌。然而，本領域技術人員容易理解，本發明可以應用於很多不同方式，此處揭露的模式和細節可以在不同方式中修正，並不脫離本發明的目的和範圍。因此，本發明並不限於以下給出的實施方式的說明。注意，在實施方式的附圖中，相同的或具有相同功能的部件使用同樣的代號，從而省略重復的解釋。
(實施例模式1)
在此實施例模式中將介紹為實現本發明的抗衝突功能的裝置配置和流程。
圖1顯示了配備有根據本發明的抗衝突功能的IC晶片的方塊圖。
在圖1中，IC晶片101包括運算電路106和類比部分115。運算單元106包括CPU(也稱為中央處理單元)102、ROM(也稱為唯讀記憶體)103、RAM(也稱為隨機存取記憶體)104和控制器105。類比部分115包括天線107、共振電路108、電源電路109、重設電路110、時鐘產生電路111、解調電路112、調變電路113以及電源管理電路114。控制器105包括CPU介面(CPUIF)116、控制暫存器117、碼取出電路118以及編碼電路119。注意在圖1中，雖然接收信號120和發射信號121是分別顯示的通信信號，二者的波形實際上是彼此重疊的，在IC晶片101和讀出器/寫入器裝置之間發射/接收。接收信號120由天線107和共振電路108接收，並接著由解調電路112解調。發射信號121由調變電路113調製，並接著由天線107發射。注意接收信號和發射信號是相對於IC晶片作為參照物而言的。IC晶片從外界接收信號並向外界發射信號。在此處的說明中，IC晶片從讀出器/寫入器接收信號，換句話說，由讀出器/寫入器發射的信號被稱為向外的信號，IC晶片從外界接收信號和讀出器/寫入器向外發射信號的操作，被稱為向/從外界發射/接收信號。
注意ROM儲存著當從讀出器/寫入器接收資料時起抗衝突作用的程式(在下文中稱為抗衝突程式)的資料，RAM存儲著當程式運行時處理的資料。作為ROM，可以使用光罩ROM(唯讀記憶體)或類似物。作為RAM，可以使用靜態記憶體(SRAM)、動態記憶體(DRAM)或類似物。特別地，抗衝突程式的資料包括用來在讀出器/寫入器和IC晶片之間執行抗衝突功能的常式(下文中稱為抗衝突常式)。
圖2A和2B分別顯示了ROM103和RAM104的位址空間。ROM103存儲著抗衝突程式201和作為單獨識別碼的UID(唯一識別字)202。抗衝突程式201包括命令決定常式201A、遮罩長度決定常式201B、CRC(循環冗餘檢查)決定常式201C，以及決定抗衝突程式的可接受的IC晶片的數量常式(下文中稱為IC晶片決定常式)201D。命令決定常式201A涉及包括執行決定特殊命令的功能的程式碼。遮罩長度決定常式201B涉及包括執行決定遮罩長度的功能的程式碼。CRC決定常式201C涉及包括執行決定CRC的功能的程式碼。IC晶片數量決定指令201D涉及包括執行決定有一個IC晶片還是N個IC晶片(N大於等於整數2)的功能的程式碼。下面將更詳細描述這些常式。
RAM104包括發射資料暫存器203、接收資料暫存器204、比較暫存器205，以及槽暫存器206。發射資料暫存器203具有存儲由IC晶片發射的資料的功能。接收資料暫存器204具有存儲由IC晶片接收的資料的功能。比較暫存器205具有存儲UID202的資料的功能。槽暫存器206具有儲存遮罩的UID的資料的功能。RAM104與ROM103相比，具有較小的資息量；因此，RAM104的面積小。
圖3顯示了從讀出器/寫入器發射到IC晶片的信號的結構，換句話說，由IC晶片接收信號。接收信號是包括SOF301(幀開始)、旗標302、命令303、資料304、CRC305，以及EOF306(幀結束)的信號。SOF302和EOF306僅分別表示信號開始和信號結束。旗標302包括來自讀出器/寫入器方面的讀出限制資訊，例如在讀出器/寫入器讀出像ASK(振幅偏移鍵控法)或FSK(頻率偏移鍵控法)那種類型的調變，或同時N個IC晶片時，“讀出抗衝突程式可接受的IC晶片數量”。命令303是規定讀出器/寫入器是否讀IC晶片的信號，並且當讀信號時，命令303包括資訊“存貨清單＝1”，然而在另一種情況下(例如停止讀取的指令)，命令303包括資訊“存貨清單≠1”。資料304包括例如UID的資訊。CRC305包括唯一碼上的資料，其產生於避免資料錯誤辨識的資料。
下面，參考圖4的流程圖介紹圖1中的IC晶片的抗衝突功能的程式的運行。
首先，IC晶片中包含的重設電路110在接收到接收信號120之後重定運算電路106(初始重設：步驟401)。當重定執行後，解調電路112開始對接收信號120進行解調，並將解調接收資料122輸出到碼取出電路118。碼取出電路118從解調接收資料122中解出控制碼並將控制碼寫入控制暫存器117。
在IC晶片中包含的CPU102當來自解碼電路的信號寫入控制暫存器117時開始操作(開始402)。CPU102從ROM103讀取抗衝突程式(程式讀取：步驟404)，並當控制暫存器117中的控制碼包括SOF(幀開始)時(控制暫存器決定：步驟403)，執行抗衝突程式中的抗衝突常式(常式執行：步驟409)。另一方面，當控制暫存器117的控制碼不包括SOF時，狀態回到初始設置401之後的狀態。注意CPU102在執行抗衝突常式之後回到初始設置401之後的狀態。注意在本發明中，執行抗衝突功能的CPU102的時鐘頻率，當使用8位元CPU時較佳地為1MHz或更高，更佳地為100MHz或更高。也注意在本發明的半導體裝置的CPU中的操作，可以分為多個CPU，管線執行。在本發明中，提供多個CPU並執行管線作業，使得即使所使用的CPU具有較低的頻率，抗衝突程式也可以高速執行。
接著，參考圖5到9描述圖1中的IC晶片中為了實現抗衝突功能的抗衝突程式中的抗衝突常式。
首先，參考圖5所顯示的流程圖描述抗衝突常式的操作。CPU102從ROM103讀抗衝突程式並開始抗衝突常式(常式開始：步驟501)。CPU102讀取控制暫存器117的旗標碼並將旗標碼寫入RAM104(旗標獲取：步驟502)。接著，CPU102讀取控制暫存器117的命令碼，並將命令碼寫入RAM014(命令獲取：步驟503)。CPU102可以視命令碼種類而旁分(命令決定常式：步驟509)至存貨清單及非存貨清單(圖5A、5B、5C和5D)，並能夠進一步執行多個常式。最後CPU102終止多個常式以執行抗衝突(終止：步驟504)。
接著，參考圖6的流程圖描述基於圖1中的IC晶片中的命令碼的操作的細節。
圖6顯示了存貨清單命令的流程(圖5A)。CPU102讀取控制暫存器117的遮罩值碼並將遮罩長度代碼寫入RAM104(遮罩值獲取：步驟601)。CPU102讀取控制暫存器117的遮罩長度碼並將遮罩長度碼寫入RAM104(遮罩長度獲取：步驟602)。CPU102根據遮罩長度碼的值產生處理分支(遮罩長度決定：步驟603)。僅當遮罩長度碼不是“0”時，CPU102讀取UID值(讀取UID值：步驟604)，以遮罩長度碼將UID值向右移位(移位UID值：步驟605)，並將移位的UID值在槽暫存器中從最低有效位存為logN/log2位(截去十進位小數點之後的數位，在本實施例中，為4位)(在槽暫存器中存儲移位元的UID：606)。
接著，圖7顯示了遮罩長度決定的流程(圖5B)。CPU102由遮罩長度碼的值產生處理分支(遮罩長度決定常式：步驟611)。CPU102當遮罩長度碼是“0”時產生OUTJUDGE旗標“1”(OUTJUDGE＝1：步驟619)。另一方面，CPU102當遮罩長度碼不是“0”時由CRC旗標的值產生處理分支(CRC決定：612)。CPU102當CRC旗標是“0”時產生OUTJUDGE旗標“0”(OUTJUDGE＝0：步驟618)。CPU102當CRC旗標是“1”時由STATE旗標的值產生處理分支。CPU102當STATE分支不是“0”時使OUTJUDGE分支為“0”(OUTJUDGE＝0：步驟618)。CPU102在比較暫存器中當STATE分支是“0”讀取UID值(存儲遮罩長度碼：步驟615)並按照遮罩長度碼儲存位元，並由將UID代碼的最低有效位作為UID值的基本點而決定(讀取UID值：步驟614)。最後，CPU102讀取遮罩值碼(讀取遮罩值碼：步驟616)並使用比較暫存器根據遮罩長度碼逐位比較，並由將UID代碼的最低有效位作為基本點而決定(比較暫存器＝遮罩值：步驟617)。當遮罩長度代碼從最低有效位與比較暫存器相同，OUTJUDGE旗標是“1”(OUTJUDGE＝1：步驟619)。另一方面，當遮罩長度碼從最低有效位與比較暫存器不同，OUTJUDGE旗標是“0”(OUTJUDGE＝0：步驟618)。注意當接收信號的CRC305對應於CPU102使用資料303計算獲得的CRC時CRC旗標具有資料“CRC旗標是1”，當接收信號的CRC305不對應於CPU102使用資料303計算獲得的CRC時CRC旗標具有資料“CRC旗標是0”。此外，OUTJUDGE旗標是規定是否每個IC晶片對於讀出器/寫入器運行相應操作的信號。當UID按照運行對應操作的順序寫入控制暫存器117的情況下，OUTJUDGE旗標具有資料“OUTJUDGE＝1”，在其他情況下，OUTJUDGE旗標具有資料“OUTJUDGE＝0”。此外，STATE旗標是決定每個IC晶片是否對於讀出器/寫入器運行相應操作的信號，不管OUTJUDGE旗標的值。當運行相應操作的情況下，STATE旗標具有資料“STATE＝0”，在其他情況下STATE旗標具有資料“STATE≠0”。像CRC旗標、OUTJUDGE旗標和STATE旗標這樣的旗標碼，是使用RAM104中包括的發射資料暫存器203、接收資料暫存器204、比較暫存器205和槽暫存器206所使用的面積之外的面積處理的。
CPU102讀取旗標碼、取決於旗標碼的種類產生處理分支到N個槽(本實施例中N＝1)和一個槽，並執行其他步驟。
接著，圖8顯示了IC晶片的數量決定的流程(IC晶片數量決定：步驟621)(圖5C)。當CPU102開始一個槽的處理，CPU102一直等到CPU102檢測到控制暫存器117的狀態是EOF(檢測EOF：步驟622)，接著，當OUTJUDGE旗標是“1”(OUTJUDGE：步驟623)，CPU102將UID值寫入控制暫存器117(UID回應：步驟624)，開始反饋操作，並終止抗衝突指令。當CPU102開始16槽的操作，“0”將由槽計數器取代(SLOT＝0：步驟625)。接著，當CPU102一直等到CPU102檢測到控制暫存器117的狀態是EOF(檢測EOF：步驟626)，接著，僅當OUTJUDGE旗標是1(OUTJUDGE：步驟627)並且槽計數器的值等於槽暫存器值(比較SLOT值：步驟628)時，CPU將UID值寫入控制暫存器117並開始反饋操作(UID回應：步驟629)。CPU102將槽計數器的值增加1(SLOT＝SLOT＋1：步驟630，SLOT判斷：631)。CPU102當槽計數器值等於16時終止抗衝突指令，然而當槽計數器的值小於16，CPU102一直等到CPU102再次檢測到控制暫存器117的狀態是EOF(檢測EOF：步驟626)。注意，SLOT是使用RAM104中包括的發射資料暫存器203、接收資料暫存器204、比較暫存器205和槽暫存器206所使用的面積之外的面積處理的。
圖9顯示了存貨清單之外的命令流程(圖5D)。CPU102可以由命令碼的種類產生過程分流靜止和非靜止(命令決定：步驟701)並執行其中一條指令。
描述圖9的流程。當CPU102開始靜止命令的操作，CPU102一直等到CPU102檢測到控制暫存器117的狀態是EOF(檢測EOF：步驟702)。當CRC旗標是“0”，CPU102產生STATE旗標“0”，並終止抗衝突指令。另一方面，當CRC旗標是“1”時，CPU102讀取UID值(讀UID值：步驟704)並將UID值存儲到比較暫存器(存進比較記憶體：步驟705)。CPU102讀取遮罩值代碼並與比較暫存器比較(比較遮罩值：步驟706)，當遮罩值代碼不對應於比較暫存器時，STATE旗標是“0”(STATE＝0：步驟707)，終止抗衝突指令。當遮罩值代碼對應於比較暫存器時，STATE旗標是“1”(STATE＝1：步驟708)，終止抗衝突指令。另外，CPU102終止抗衝突指令而不是靜止命令的操作。
在包含通過使用上述模式的抗衝突功能的IC晶片中，從而不需要由於伴隨著每個產品使用的無線電方式的信號標準改變的識別變化，而從光罩設計階段重做IC晶片。從而，伴隨著每個產品使用的無線電方式的信號標準改變的識別變化可以通過僅僅改變抗衝突程式而適應，可以減少製造成本和製造時間。此外，不必擔心改變光罩設計而引起IC晶片製造的錯誤。
此外，當製造出具有專用的衝突避免功能的傳統IC晶片，該IC晶片上配置著提供有衝突避免功能的電路。然而，按照本發明，唯讀記憶體存儲作為程式的衝突避免功能，從而可以減少IC晶片出錯的發生，因為很容易在電路中製造唯讀記憶體以提供衝突避免功能。
注意，此實施方式可以與本說明書中的任意其他實施方式隨意組合而實施。
(實施方式2)
實施方式1顯示了其中IC晶片能夠以抗衝突程式執行抗衝突功能的結構，包括執行抗衝突功能的多條指令，存儲在ROM中。本實施方式描述了一種用來實現抗衝突功能的裝置構造和電路構造，其與實施方式1不同。因為流程與該實施方式相似，因此如果必要，參考該實施方式中描述的附圖進行說明。
圖10顯示了包含本發明的抗衝突功能的IC晶片的塊圖。圖10顯示了在實施方式1中圖1的IC晶片的塊圖加入了輔助運算電路1001的塊圖，其包括與圖1中相同的：具有CPU102、ROM103、RAM104和控制器105的運算電路106，以及具有天線107、共振電路108、電源電路109、重設電路110、時鐘產生電路111、解調電路112、調變電路113和電源管理電路114的類比部分115。控制器105包括CPU介面(CPUIF)116、控制暫存器117、碼取出電路118以及編碼電路119。
儘管IC晶片中的抗衝突功能的操作與實施方式1中的類似，一部分操作是在輔助運算電路1001中執行的。
安裝在輔助運算電路1001上的較佳電路包括移位元運算電路或CRC運算電路。特別地，右移位元電路適於圖6中的UID值的右移位元(步驟605)，而CRC運算電路適於圖7中的CRC決定(步驟612)和圖9中的CRC決定(步驟703)。
接著，圖11顯示了右移位元電路的電路構造，其執行4位並行輸入－並行輸出，是移位元運算電路的例子。右移位元電路包括二輸入選擇器和OR電路。右移位元電路根據移位元信號的值將輸入信號向右移位元，並將輸入信號作為輸出信號輸出。這一電路構造可以應用於包括左移位或更寬位寬的輸入，不限於右移位或4位的位寬。
在圖11中，包括第一輸入信號822、第二輸入信號823、第三輸入信號824和第四輸入信號825的4位元輸入信號輸入到選擇器805到814。包括第一移位元信號820和第二移位元信號821的2位移位元信號輸入到OR電路801到804，由選擇器選擇信號控制選擇器805到814。
下面描述的本實施方式的實施例是4位元並行輸入－並行輸出的操作。注意，描述的是當輸入信號是二進位的“1111”並且移位元信號是二進位的“01”時的操作。
當移位元信號是“01”，只有OR電路803輸出“1”，其他電路輸出“0”。接收由OR電路803輸出的“1”的選擇器807、810、812將作為第二輸入信號823的“1”、作為第三輸入信號824的“1”以及作為第四輸入信號825的“1”分別輸出到選擇器808、811和812。由OR電路804輸出的“0”操作的選擇器808、811、813和814將作為由選擇器807輸出的值的“1”、作為由選擇器810輸出的值的“1”、作為由選擇器812輸出的值的“1”以及預先設置的“0”分別輸出到第一輸出信號826、第二輸出信號827、第三輸出信號828和第四輸出信號829。
從而，輸出信號是二進位的“0111”，是輸入信號“1111”向右移1位的值。
接著，圖12顯示了CRC運算電路的例子CRC－16接收器電路的構造。CRC－16接收器電路是包括移位暫存器和XOR電路的循環移位暫存器電路。CRC－16接收器電路按CRC發生器多項式(X16 ＋X12 ＋X5 ＋1)將輸入信號分割。分割結果顯示如果沒有餘數，則輸入信號是正確的，如果有餘數，則輸入信號是錯誤的。這一電路構造可以運用於CRC－CCIT電路、CRC－12電路或CRC－32電路，而不限於CRC－16接收器電路。
下面描述作為本實施方式的例子的CRC－16接收器電路的操作。
移位暫存器903、905、907均接收重設信號911並且移位暫存器903、905、907都設為“0”。當第一位具有任意位元的輸入信號901在操作時鐘910的時間輸入到XOR電路908，使用第一位的值和從4位移位暫存器903輸出的“0”進行XOR操作，將結果輸入到5位移位暫存器907。接著，在XOR電路906中使用四個時鐘之後的第一位和再次從4位移位暫存器903輸出的“0”進行XOR操作，將結果輸入到7位移位暫存器905。這種操作重復進行，第一位穿過XOR電路904和4位元移位暫存器903，第一位作為輸出信號902被輸出。
注意上述過程如果將輸入信號901的任意位元按CRC發生器多項式(X16 ＋X12 ＋X5 ＋1)分割也是一樣的。
具有這些功能的電路包括在輔助運算電路1001中，並由CPU102的指令操作，因此電路可以比ROM103中安裝的指令運行得快。
在包含使用上述模式的抗衝突功能的IC晶片中，從而不需要由於伴隨著每個產品使用的無線電方式的信號標準改變的識別變化，而從光罩設計階段重做IC晶片。從而，伴隨著每個產品使用的無線電方式的信號標準改變的識別變化可以通過僅僅改變抗衝突程式而適應，可以減少製造成本和製造時間。此外，不必擔心改變光罩設計而引起IC晶片製造的錯誤。
此外，當製造出具有專用的衝突避免功能的傳統IC晶片，該IC晶片上配置著提供有衝突避免功能的電路。然而，按照本發明，唯讀記憶體存儲作為程式的衝突避免功能，從而可以減少IC晶片出錯的發生，因為很容易在電路中製造唯讀記憶體以提供衝突避免功能。
注意，此實施方式可以與本說明書中的任意其他實施方式隨意組合而實施。
(實施方式3)
在本實施方式中，描述IC晶片由形成在絕緣基底上的薄膜電晶體形成的方式。
如圖13A所示，準備絕緣基底1300。可以使用玻璃基底、石英基底、塑膠基底等等作為絕緣基底1300。此外，這些基底可以通過研磨其背面等等而做薄。而且，也可以使用通過在由金屬元素等等形成的導電基底上或由矽等等形成的半導體基底上形成絕緣材料而提供的基底。通過將IC晶片形成在例如塑膠基底上，可以製造出高韌性、輕質並且薄的裝置。
在絕緣基底1300上有選擇地形成剝離層1301。無需說，剝離層1301可以形成在絕緣基底1300的整個表面上。剝離層1301可以形成為由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)或矽(Si)的元素形成層的單層或者疊層，以含有上述元素的合金材料或複合材料作為主要成分。含矽的層的晶體結構可以是無定形、微晶和多晶結構。
在剝離層1301上形成基層1302。基層1302可以由例如氧化矽、氮化矽或氮氧化矽這樣的絕緣材料形成的單層結構或疊層結構。在使用疊層結構的情況下，形成厚度為10到200nm(較佳的為50到100 nm)的氮氧化矽層，作為基層1302的第一層。可以使用SiH4 、NH3 、N2 O和H2 作為反應氣體的電漿CVD方法形成該氮氧化矽層。隨後，形成厚度為50到200nm(較佳的為100到150nm)的氮氧化矽層，作為基層1302的第二層。可以使用SiH4 和N2 O作為反應氣體的電漿CVD方法形成該氮氧化矽層。
在基層1302上形成半導體層1304。半導體層1304可以使用包含例如矽材料、由矽和鍺形成的材料的半導體層形成。半導體層1304的晶體結構可以是非晶的、微晶和多晶結構。
在使用多晶矽形成半導體層的情況下，可以對無定形半導體層進行熱處理。可以使用雷射照射、熱熔爐、燈照射等等，或其組合來進行熱處理。
用來雷射照射，可以使用連續波型的雷射光束(CW雷射)或脈衝波型的雷射光束(脈衝雷射)。作為雷射光束，可以使用從一個或多個Ar雷射器、Kr雷射器、受激準分子雷射器、YAG雷射器、Y2 O3 雷射器、YVO4 雷射器、YLF雷射器、YAlO3 雷射器、玻璃雷射器、紅寶石雷射器、變石雷射器、Ti：藍寶石雷射器、銅蒸發雷射器或金蒸發雷射器中發射的雷射光束。通過以這種雷射器的基波和具有高次諧波，例如基波的二次到四次諧波的任意雷射光束照射非晶半導體層，可以獲得大晶粒尺寸晶體的矽層。作為諧波，可以使用Nd：YVO4 雷射器(基波：1064nm)的二次諧波(532nm)或三次諧波(355nm)。雷射器要求接近0.01到100MW/cm2 (較佳地，接近0.1到10MW/cm2 )的能量密度。雷射器以接近10到2000cm/sec的掃描率發射。
可以使用基波的CW雷射器和諧波的CW雷射器照射，或者可以使用基波的CW雷射器和諧波的脉衝雷射器照射。通過使用多個雷射，可以處理大範圍的能量區域。
也可以使用具有重復頻率的脈衝雷射光束，這樣由雷射光束熔化的非晶矽層可以在凝固之前被下一個脈衝雷射光束照射。通過使用這樣重復頻率的雷射光束，可以獲得在掃描方向上晶粒持續生長的矽層。這種雷射光束的重復頻率是10MHz或更高，比傳統使用的雷射光束數十到幾百Hz更高。
當將退火爐用於熱處理時，以400到550℃的溫度對非晶半導體層加熱2到20小時。這一點，溫度最好在400到550℃的範圍內設為多個階段，從而逐步增加。在大約400℃的第一低溫加熱步驟，無定形半導體層中包含的氫等等將排出，導致在結晶中產生的表面的粗糙降低。
在上述熱處理中，加入用來促進半導體層結晶的金屬，例如鎳(Ni)。例如，當非晶矽層被包含鎳的溶液覆蓋著並被進行熱處理，加熱溫度可以降低，能夠獲得具有連續晶粒邊界的多晶矽層。作為促進結晶的金屬，除了Ni，還可以使用鐵(Fe)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、銅(Cu)、銀(Au)，或類似的。
因為促進結晶的金屬成為存儲單元或類似物的污染源，在半導體層結晶之後需要吸氣步驟以移除金屬。在吸氣步驟中，半導體層結晶之後，在半導體層上形成起吸收槽作用的層並加熱，從而金屬移動到吸收槽中。作為吸收槽，可以使用摻雜有雜質的多晶半導體層或半導體層。例如，可以在多晶矽層上形成摻雜有例如氬的惰性元素的多晶矽層用作吸收槽。當吸收槽摻雜有惰性元素時，發生變形能夠能有效地捕捉金屬。可選地，也可以不形成吸收槽，而是用部分摻雜磷之類元素的TFT的半導體層來捕捉金屬。
將這樣形成的半導體層加工為預定的形狀以形成島狀的半導體層1304。作為處理的方法，可以是以光阻形成的光罩的蝕刻。可以使用濕蝕刻或乾蝕刻。
形成作為閘極絕緣層1305的絕緣層以便覆蓋半導體層1304。閘極絕緣層1305可以使用與基層1302同樣的材料和方法形成。
如圖13B中所示，在閘極絕緣層1305上形成作為閘極電極層1306的導電層。閘極電極層1306可以使用由鋁(Al)、鈦(Ti)、鉬(Mo)、鉭(Ta)、鎢(W)或矽(Si)形成的膜或使用包含這些元素的合金膜形成。閘極電極層1306可以具有單層或疊層結構。作為疊層結構，可以將氮化鉭和鎢相疊。可以使用光刻形成的光罩對閘極電極層1306進行蝕刻處理。蝕刻可以採用濕蝕刻或乾蝕刻。
在閘極電極層1306的側表面上形成稱為側壁1307的絕緣體。側壁1307可以使用與基層1302同樣的材料和方法形成。側壁1307的邊緣部分可以由各向同性蝕刻變細。側壁1307可以避免由於閘極長度變窄而產生的短通道效應。短通道效應在n通道TFT中比較明顯，所以側壁1307較佳地提供在n溝槽TFT的閘極電極的側表面上。
接著，蝕刻閘極絕緣層1305。結果，曝露出部分的半導體層1304利基層1302。蝕刻可以採用濕蝕刻或乾蝕刻。
使用閘極電極層1306和側壁1307，在半導體層1304中摻雜雜質元素，以形成高濃度雜質區域1310和1312。在形成n通道TFT的情況下，可以使用磷(P)作為雜質，在形成p通道TFT的情況下可以使用硼(B)。在這一點上，根據雜質元素的量，在側壁1307下形成低濃度雜質區域。在本實施方式中，只在n通道TFT的雜質區域中形成低濃度雜質區域1311，因為低濃度雜質區域1311可以避免短通道效應的發生。具有低濃度雜質區域的結構稱為LDD(輕度摻雜汲極)結構。
隨後，形成絕緣層1314以覆蓋基層1302、半導體層1304、閘極電極層1306和側壁1307。絕緣層1314可以由CVD方法的含矽的材料形成。
在形成絕緣層1314之後，如果需要進行熱處理。熱處理可以使用與上述結晶的類似手段進行。通過熱處理啟動雜質區域。由CVD方法形成的絕緣層1314包括大量氫，由於熱處理可以釋放氫，所以可以在雜質區域中獲得粗糙度降低的膜。
如圖13C所示，形成作為層間絕緣膜功能的絕緣層1315和1316。可以使用無機材料或有機材料來形成絕緣層1315和1316。作為無機材料，可以使用氧化矽、氮化矽、氮氧化矽或類似物。作為有機材料，可以使用聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺氨基化合物、樹脂、苯並氧芴、矽氧烷或聚矽酸鹽。注意矽氧烷具有由矽(Si)和氧(O)的鍵形成的骨架結構。作為代替的，可以使用至少包含氫的有機團(例如，烷基團或芳族烴)。也可以使用氟團作為代替。此外，可以用至少包含氫的有機團和氟團作為代替。聚矽酸鹽是由包括矽(Si)和氮(N)的鍵的聚合物材料作為主要材料形成。如果使用無機材料，可以避免雜質元素的滲透，然而如果使用無機材料將增强平坦度。因此，在本實施方式中，絕緣層1315用無機材料，絕緣層1316用有機材料。
在絕緣層1314、1315和1316中形成接觸孔，從而形成線1318。可以使用由鋁(Al)、鈦(Ti)、鉬(Mo)、鉭(Ta)、鎢(W)或矽(Si)形成的膜或使用包含這些元素的合金膜形成線1318。線1318可以具有單層或疊層結構。例如，可以將鎢、氮化鎢或類似物作為第一層，鋁和矽的合金(Al－Si)或鋁和鈦的合金(Al－Ti)作為第二層，氮化鈦膜、鈦膜或類似物作為第三層，依次相疊。可以使用光刻形成的光罩對線1318進行蝕刻處理。蝕刻可以採用濕蝕刻或乾蝕刻。線1318連接到在半導體層1304中的雜質區域，並且這樣的線可以稱為源極電極或汲極電極。
這樣，可以形成n通道TFT1330和p通道TFT1331。
接著，如果需要的話，在線1318上形成保護膜1319。保護膜1319可以由含矽的氧化物或含矽的氮化物形成。例如，保護膜1319可以由氮化矽形成，從而，可以阻擋水汽的侵入和氧化。
如圖13D所示，在TFT之間形成開口，引入蝕刻劑1325。開口可以由濕蝕刻或乾蝕刻形成。注意開口形成的位置並不一定在TFT之間，也可以在沒有形成半導體層1304的區域。作為蝕刻劑1325，用於濕蝕刻，可以使用氫氟酸和硝酸的混合溶液、氫氟酸、硝酸和醋酸的混合溶液、過氧化氫和硫酸的混合溶液、過氧化氫、銨溶液和水的混合溶液、過氧化氫、鹽酸和水的混合溶液，或類似物。用於乾蝕刻，可以使用含有鹵素原子或分子的氣體，例如氟，或含有氧的氣體。較佳地使用包含鹵素氟化物或鹵間化合物的氣體或溶液，例如，三氟化氯(ClF3 )，作為蝕刻劑。
剝離層1301由蝕刻劑的引入而移除。接著，剝離絕緣基底1300。由此，可以製造薄和輕的IC晶片。
出來使用引入蝕刻劑的方法，可以使用例如由雷射繪圖將剝離層1301曝光、或側切IC晶片的方法將剝離層1301物理剝離。
如圖13E所示，IC晶片可以由膜1327和1328完全覆蓋。在這一點上，可以使用黏合層1329將膜1327和1328黏貼在一起。可以在膜1327和1328上形成保護膜以避免水汽、氧、或類似物的滲透。由於在線1318上形成了保護膜1319，也可以在基層1302或黏合層1329之下形成保護膜。該保護膜可以由含矽的氧化物或含矽的氮化物形成。
形成在絕緣基底上並從絕緣基底上剝離的IC晶片可以具有低成本並且輕。此外，這種IC晶片具有高韌性，可以黏貼在彎曲的表面上。
此實施方式可以與本說明書中的任意其他實施方式隨意組合而實施。從而，在包含使用上述模式的抗衝突功能的IC晶片中，從而不需要由於伴隨著每個產品使用的無線電方式的信號標準改變的識別變化，而從光罩設計階段重做IC晶片。從而，伴隨著每個產品使用的無線電方式的信號標準改變的識別變化可以通過僅僅改變抗衝突程式而適應，可以減少製造成本和製造時間。此外，不必擔心改變光罩設計而引起IC晶片製造的錯誤。
此外，當製造出具有專用的衝突避免功能的傳統IC晶片，該IC晶片上配置著提供有衝突避免功能的電路。然而，按照本發明，唯讀記憶體存儲作為程式的衝突避免功能，從而可以減少IC晶片出錯的發生，因為很容易在電路中製造唯讀記憶體以提供衝突避免功能。
(實施方式4)
在本實施例中，參考圖14A和14B描述以形成在單晶矽上的電晶體形成IC晶片的方式。
首先，參考圖14A描述電晶體的製造過程。準由單晶矽形成的矽基底1901。接著，在矽基底的主表面(元件形成表面或電路形成表面)上的第一元件形成區域中選擇性地形成n井1902，在同樣表面的第二元件形成區域中選擇性地形成p井1903。此外，基底可以通過研磨其背面或採用其他這樣的方法而做薄。通過事先形成較薄的矽基底，可以製造出輕薄的半導體裝置。
接著，形成場氧化膜1904作為元件隔離區域，用來隔開第一元件形成區域和第二元件形成區域。場氧化膜1904是厚的熱氧化膜，可以由公知的LOCOS方法形成。注意，隔開元件形成區域的方法並不僅僅限於LOCOS方法。例如，通過使用溝槽隔離方法，元件隔離區域可以形成為具有溝槽結構，或者LOCOS結構和溝槽結構可以結合使用。
接著，通過例如熱氧化矽襯底的表面而形成栅絕緣膜。栅絕緣膜也可以由CVD方法形成。可以使用氮氧化矽膜、氧化矽膜、氮化矽膜或它們的疊層。
接著，在整個表面上形成多晶矽層1905b和1906b以及矽化物層1905a和1906a。通過形成光刻疊層和蝕刻，在閘極絕緣膜上形成具有多酸結構的閘極電極1905和1906。多晶矽層1905b和l906b可以摻雜有大約1021 /cm3 濃度的磷(P)以降低電阻。可選地，可以在形成多晶矽層之後擴散高濃度n型雜質。此外，矽化物層1905a和1906a可以利用已知方法由像矽化鉬(MoSix)、矽化鎢(WSix)、矽化鉭(TaSix)或矽化鈦(TiSix)這樣的材料形成。
接著，通過閘極絕緣膜對矽基底進行離子注入，以形成延伸區域。在本實施方式中，在每個通道形成區域和每個源極、汲極區域之間形成的雜質區域稱為延伸區域。在延伸區域1907和1908中的雜質濃度可以更低、更高，或與源極區和汲極區中的雜質濃度一樣。也就是說，延伸區域的雜質濃度可以由半導體裝置需要的特性而決定。
由於本實施例描述的情況是應用於本發明的CMOS電路已經製造出來的情況，為了形成p通道FET的第一元件形成區域上覆蓋有光阻材料和砷(As)，其作為n型雜質，或磷(P)，其作為n型雜質，注入矽表面。此外，為了形成n溝道FET的第二元件形成區域上覆蓋有光阻材料和硼(B)，其作為p型雜質，注入矽表面。
接著，進行第一活化處理，以活化離子注入的雜質並修復在矽基底中由離子注入產生的晶體缺陷。在活化處理中，將半導體基底加熱到Si的熔點附近的溫度。
接著，在閘極電極的側面形成側壁1909和1910。例如，可以使用CVD方法在整個表面上沈積由氧化矽形成的絕緣材料層，可以回蝕刻絕緣材料層以形成側壁。在回蝕刻中，以自對準的方式，可以選擇性地移除閘極絕緣膜。可選地，在回蝕刻之後可以蝕刻閘極絕緣膜。這樣就形成了閘極絕緣膜1911和1912，其寬度是閘極電極寬度和在閘極電極每一側提供的側壁的寬度的和。
接著，對暴露出的矽基底進行離子注入以形成源極區和汲極區。用來形成p通道FET的第一元件形成區域上覆蓋有光阻材料和砷(As)，其作為n型雜質，或磷(P)，其作為n型雜質，注入矽表面以形成源極區1913和汲極區1914。此外，為了形成n通道FET的第二元件形成區域上覆蓋有光阻材料和硼(B)，其作為p型雜質，注入矽表面以形成源極區1915和汲極區1916。
隨後進行第二活化處理，以活化離子注入的雜質並修復在矽基底中由離子注入產生的晶體缺陷。
在活化之後，形成層間絕緣膜、插塞電極、金屬線等等。通過電漿CVD方法或低壓CVD方法形成的氧化矽膜、氮氧化矽膜或類似物形成第一層間絕緣膜1917。此外，在其上形成由磷矽酸玻璃(PSG)、硼矽酸玻璃(BSG)或硼磷矽玻璃(BPSG)形成的第二層間絕緣膜1918。第二層間絕緣膜1918由旋塗法或常壓CVD方法製造以增加平坦度。注意層間絕緣膜可以是單層結構也可以是三層或以上的多層結構。
在第一層間絕緣膜1917和第二層間絕緣膜1918中形成到達FET各自的源極區和汲極區的接觸孔之後形成源極電極1919和1921以及汲極電極1920和1922。可以使用鋁(Al)，常用的低電阻材料，來形成。此外，電極可以具有Al和鈦(Ti)的疊層結構。
注意，接觸孔可以由電子束直接寫入技術形成。用於負電子束光刻的光阻通過電子束直接寫入形成在第一層間絕緣膜1917和第二層間絕緣膜1918的整個表面上，使用顯影溶液溶解被電子束照射的部分。接著，在將要形成接觸孔的位置，光阻上開出了孔，使用光阻作為光罩進行乾法蝕刻，這樣在第一層間絕緣膜1917和第二層間絕緣膜1918的預定位置上可以形成接觸孔。
最後，形成鈍化膜1923。在圖14A中，左邊所示的電晶體p通道電晶體1925，右邊所示的電晶體是n通道電晶體1926。
此外，由通過電漿CVD方法形成的氮化矽膜、氧化矽膜或氮氧化矽膜形成鈍化膜1923。另外，可以使用有機樹脂膜疊層代替氮化矽膜或類似物，或在在鈍化膜之上可以疊置有機樹脂膜。作為有機樹脂膜，可以使用聚醯亞胺、聚醯胺、丙烯酸、苯並環丁烯(BCB)，或類似物。較佳地使用有機樹脂膜，因為低導電因數，適於平坦化。自然地，也可以使用除了上述之外的有機樹脂膜。
這樣，在單晶基底上形成了p通道電晶體1925和n通道電晶體1926。
注意，通過例如對其上形成有p通道電晶體1925和n通道電晶體1926的基底的背面進行研磨可以將半導體裝置製造得更薄。藉由將矽基底做薄，可以製造輕和薄的半導體裝置。
如圖14B所示，可以通過由膜1927和1928覆蓋而完成IC晶片。可以在膜1927和1928上形成保護膜以避免水汽、氧或類似物的滲透。保護膜可以由含矽的氧化物或含矽的氮化物形成。此外，可以在膜上形成IC晶片的天線的圖案。
在單晶基底上這樣形成IC晶片，可以提供最小化的輕薄的產品。此外，使用這種IC晶片可以製造最小化的半導體裝置，在電晶體上幾乎沒有變化，是理想化的。
此實施方式可以與本說明書中的任意其他實施方式隨意組合而實施。從而，在包含使用上述模式的抗衝突功能的IC晶片中，從而不需要由於伴隨著每個產品使用的無線電方式的信號標準改變的識別變化，而從光罩設計階段重做IC晶片。從而，伴隨著每個產品使用的無線電方式的信號標準改變的識別變化可以通過僅僅改變抗衝突程式而適應，可以減少製造成本和製造時間。此外，不必擔心改變光罩設計而引起IC晶片製造的錯誤。
此外，當製造出具有專用的衝突避免功能的傳統IC晶片，該IC晶片上配置著提供有衝突避免功能的電路。然而，按照本發明，唯讀記憶體存儲作為程式的衝突避免功能，從而可以減少IC晶片出錯的發生，因為很容易在電路中製造唯讀記憶體以提供衝突避免功能。
(實施方式5)
參考圖15，本實施方式描述作為按照本發明的半導體裝置的例子的具有編密碼功能的IC晶片。
首先，參考圖15描述IC晶片的塊構造。在圖15中，IC晶片101包括運算電路106，其包括CPU102、ROM103、RAM104以及控制器105，和類比部分115，其包括天線107、共振電路108、電源電路109、重設電路110、時鐘產生電路111、解調電路112、調變電路113以及電源管理電路114。控制器105是由CPU介面(CPUIF)116、控制暫存器117、碼取出電路118和編碼電路119形成的。注意在圖15中，雖然接收信號120和發射信號121是分別顯示的通信信號，二者的波形實際上是彼此重疊的，在IC晶片101和讀出器/寫入器裝置之間發射/接收。接收信號120由天線107和共振電路108接收之後，由解調電路112解調。發射信號121由調變電路113調製之後，由天線107發射。
在圖15中，當IC晶片位於由通信信號產生的磁場當中，由天線107和共振電路108產生感應電動勢。感應電動勢由電源電路109的電容保持，其電壓由電容穩定，並作為電源電壓施加到IC晶片101中的每個電路。重設電路110產生整個IC晶片101的初始重定信號。例如，產生具有延遲以升高電源電壓的信號作為重設信號。時鐘產生電路111按照電源管理電路114產生的控制信號而改變時鐘信號的頻率和工作比。解調電路112檢測到接收信號120的振幅變化，在ASK方法中作為接收資料“0”/“1”122。作為解調電路112，例如，可以使用低通濾波器。解調電路113通過以ASK方法改變發射信號121的振幅發射發射資料。例如，當發射資料123是“0”，共振電路108的共振點改變以改變通信信號的振幅。電源管理電路114改變從電路施加電路109施加到運算電路106的電源電壓和運算電路106上的電流損耗，產生用來改變時鐘產生電路的時鐘信號的頻率和工作比的控制信號。
介紹本實施例的IC晶片的操作。首先，IC晶片接收從讀出器/寫入器發射出來的包含編碼文檔資料的接收信號120。接收信號120由解調電路112解調，由碼取出電路118分為控制命令、編碼文檔資料等等，並存儲在控制暫存器117中。此處，控制命令是用來辨識IC晶片101回應的資料。例如，發射的辨識ID號碼、操作停止、編密碼或類似的可以辨識。此處，接收用於編密碼的控制命令。
接著，在運算電路106中，CPU102按照存儲在ROM103中的解碼程式通過使用事先存儲在ROM103中的密鑰1501對編碼文檔解碼(解碼)。編碼文檔(解碼文檔)存儲在控制暫存器117中。此時，RAM104用作資料存儲區域。注意CPU102通過CPUIF116訪問ROM103、RAM104和控制暫存器117。CPUIF116具有從CPU102的定址要求產生對ROM103、RAM104和控制暫存器117中的任一個的訪問信號的功能。
最後，在編碼電路119中從編碼文檔產生發射資料123，並在調變電路113中調製；從而發射信號121從天線107發射到讀出器/寫入器。
注意在本實施方式中，作為運算方法，採用其中由軟體進行處理的方法，也就是說，採用其中運算電路是由CPU和大容量記憶體構造並且程式由CPU執行的方法；然而，可以為應用選擇最合適的運算方法，可以基於所選擇的方法形成運算電路。例如，作為運算方法，可以使用其中由硬體完成處理的方法或同時使用硬體和軟體的方法。在其中由硬體完成處理的方法中，可以使用專用電路構成運算電路。在同時使用硬體和軟體的方法中，可以使用專用電路、CPU、記憶體構成運算電路，其中專用電路執行部分運算步驟，CPU執行剩下的運算步驟的程式。
此實施方式可以與本說明書中的任意其他實施方式隨意組合而實施。從而，在包含使用上述模式的抗衝突功能的IC晶片中，從而不需要由於伴隨著每個產品使用的無線電方式的信號標準改變的識別變化，而從光罩設計階段重做IC晶片。從而，伴隨著每個產品使用的無線電方式的信號標準改變的識別變化可以通過僅僅改變抗衝突程式而適應，可以減少製造成本和製造時間。此外，不必擔心改變光罩設計而引起IC晶片製造的錯誤。
此外，當製造出具有專用的衝突避免功能的傳統IC晶片，該IC晶片上配置著提供有衝突避免功能的電路。然而，按照本發明，唯讀記憶體存儲作為程式的衝突避免功能，從而可以減少IC晶片出錯的發生，因為很容易在電路中製造唯讀記憶體以提供衝突避免功能。
(實施方式6)
天線可以在無線電規則制定的範圍內具有適於應用的尺寸和形狀。發射和接收的信號具有125kHz、13.56MHz、915MHz、2.45GHz，或類似的，其由ISO標準或類似的設置。特別地，偶極天線、片狀天線、環狀天線、八木天線，或類似物可以用作天線。在本實施例中，描述了連接到IC晶片的天線的形狀。
圖16A顯示了連接到IC晶片1601的天線1602。在圖16A中，IC晶片1601提供在中央位置中並且天線1602連接到IC晶片1601的連接終端。為了確保天線足夠長，天線1602折疊成矩形的形狀。
在圖16B中，IC晶片1601提供在一端側面，天線1603連接到IC晶片的連接終端。為了確保天線足夠長，天線1603折疊成矩形的形狀。
在圖16C中，天線1604折疊成矩形的形狀，提供在IC晶片1601的兩側。
在圖16D中，天線1605提供在IC晶片1601的兩側。
以這種方式，可以選擇適於結構、偏振波或IC晶片的應用的天線。因此，折疊偶極天線可以用作偶極天線。圓形環狀天線或方形環狀天線可以用作環狀天線。圓形片狀天線或方形片狀天線可以用作片狀天線。
在使用片狀天線的情況下，可以使用由介電材料例如陶瓷形成的天線。通過把用作片狀天線的基底的介電材料的介電常數設高，天線可以最小化。另外，由於片狀天線具有高機械强度，可以重復使用。
片狀天線的介電材料可以由陶瓷、有機樹脂、陶瓷和有機樹脂的混合物，或類似物形成。陶瓷的典型例子是氧化鋁、玻璃、鎂橄欖石或類似物。此外，多種陶瓷可以混合使用。為了獲得高介電常數，優選使用鐵電材料形成介電層。鐵電材料的典型例子是鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、鈦酸鍶(SrTiO3 )、鋯酸鉛(PbZrO3 )、鈮酸鋰(LiNb O3 )、鋯鈦酸鉛(PZT)或類似物。而且，多種鐵電材料可以混合使用。
此實施方式可以與本說明書中的任意其他實施方式隨意組合而實施。從而，在包含使用上述模式的抗衝突功能的IC晶片中，從而不需要由於伴隨著每個產品使用的無線電方式的信號標準改變的識別變化，而從光罩設計階段重做IC晶片。從而，伴隨著每個產品使用的無線電方式的信號標準改變的識別變化可以通過僅僅改變抗衝突程式而適應，可以減少製造成本和製造時間。此外，不必擔心改變光罩設計而引起IC晶片製造的錯誤。
此外，當製造出具有專用的衝突避免功能的傳統IC晶片，該IC晶片上配置著提供有衝突避免功能的電路。然而，按照本發明，唯讀記憶體存儲作為程式的衝突避免功能，從而可以減少IC晶片出錯的發生，因為很容易在電路中製造唯讀記憶體以提供衝突避免功能。
(實施方式7)
按照本發明的半導體裝置可以用作IC晶片。例如，可以提供並用於紙幣、硬幣、有價證券、證書、不記名債券、包裝箱、書、記錄媒體、個人物品、交通工具、食品、衣服、保健用品、日用品、藥、電子設備或類似物中的IC晶片。參考圖17描述其中的特殊例子。本發明的IC晶片具有避免讀出器/寫入器和IC晶片之間的信號發生衝突的功能。從而，可以同時讀取黏貼到如圖17所示的多種物品上的IC晶片的資訊。此外，通過使用實施方式3所似乎的薄膜電晶體可以將RFID製造得更薄；從而，可以避免物品的設計參數的惡化。
圖17顯示了本發明讀取的一個實施例。在圖17中顯示的IC晶片1701是無接觸類型的IC晶片，其通過無接觸方式與讀出器/寫入器之間發射/接收資料。位於電波1702區域中的IC晶片1701可以無線地與讀出器/寫入器1703通信。注意在IC晶片1701和讀出器/寫入器1703之間的距離，也就是電波1702區域的距離，取決於用於無線電通信的頻率。此外，該頻率取決於用於IC晶片1701的天線有效長度。天線有效長度取決於天線形狀。
在圖17中，包裝箱1705、記錄媒體1706、書1707位於讀出器/寫入器1703的電波範圍內，讀出器/寫入器1703電連接到電腦並執行物品的管理、物品資訊的讀取，或類似的。包裝箱1705意味著飯盒或類似物的包裝紙、塑膠瓶、或類似物。書1707意味著書、冊、或類似物。記錄媒體1706意味著DVD軟體、錄影帶、或類似物。在圖17中，讀出器/寫入器1703即刻讀取在包裝箱1705、記錄媒體1706、書1707上的每一條資訊，其每個都在電波1702的範圍內具有包含本發明的抗衝突功能的IC晶片1701。
通過用於包裝箱1705、記錄媒體1706、書1707等等提供IC晶片1701，可以提高檢查系統、租賃系統等等的效率。IC晶片1701可以黏貼在物體表面或嵌入物體。例如，IC晶片可以嵌入書的紙中，或嵌入包裝的有機樹脂中。這樣，通過為包裝箱1705、記錄媒體1706、書1707等等提供IC晶片1701，可以提高檢查系統、租賃系統等等的效率。
如上所述，按照本發明的半導體裝置可以提供並用於任何物體上，可以用於紙幣、硬幣、有價證券、證書、不記名債券、個人物品、交通工具、食品、衣服、保健用品、日用品、藥、電子設備或類似物。注意本實施方式可以與上述實施方式自由組合實施。
此實施方式可以與本說明書中的任意其他實施方式的任意部分隨意組合而實施。從而，在包含使用上述模式的抗衝突功能的IC晶片中，從而不需要由於伴隨著每個產品使用的無線電方式的信號標準改變的識別變化，而從光罩設計階段重做IC晶片。從而，伴隨著每個產品使用的無線電方式的信號標準改變的識別變化可以通過僅僅改變抗衝突程式而適應，可以減少製造成本和製造時間。此外，不必擔心改變光罩設計而引起IC晶片製造的錯誤。
此外，當製造出具有專用的衝突避免功能的傳統IC晶片，該IC晶片上配置著提供有衝突避免功能的電路。然而，按照本發明，唯讀記憶體存儲作為程式的衝突避免功能，從而可以減少IC晶片出錯的發生，因為很容易在電路中製造唯讀記憶體以提供衝突避免功能。
本申請基於2005年12月2日在日本專利局申請的專利號為2005－349970的申請，此處全文引用作為參考。
101．．．IC晶片
102．．．中央處理單元
103．．．唯讀記憶體
104．．．隨機存取記憶體
105．．．控制器
106．．．運算單元
107．．．天線
108．．．共振電路
109．．．電源電路
110．．．重設電路
111．．．時鐘產生電路
112．．．解調電路
113．．．調變電路
114．．．電源管理電路
115．．．類比部分
116．．．CPU介面
117．．．控制暫存器
118．．．碼取出電路
119．．．編碼電路
203．．．發射資料暫存器
204．．．接收資料暫存器
205．．．比較暫存器
206．．．槽暫存器
801．．．OR電路
802．．．OR電路
803．．．OR電路
804．．．OR電路
805．．．選擇器
806．．．選擇器
807．．．選擇器
808．．．選擇器
809．．．選擇器
810．．．選擇器
811．．．選擇器
812．．．選擇器
813．．．選擇器
814．．．選擇器
903．．．移位暫存器
904．．．XOR電路
905．．．移位暫存器
906．．．XOR電路
907．．．移位暫存器
908．．．XOR電路
910．．．操作時鐘
1001．．．輔助運算電路
1300．．．絕緣基底
1301．．．剝離層
1302．．．基層
1304．．．半導體層
1305．．．閘極絕緣層
1306．．．閘極電極層
1307．．．側壁
1310．．．高濃度雜質區域
1311．．．低濃度雜質區域
1312．．．高濃度雜質區域
1314．．．絕緣層
1315．．．絕緣層
1316．．．絕緣層
1318．．．線
1319．．．線
1325．．．蝕刻劑
1327．．．膜
1328．．．膜
1329．．．黏合層
1330．．．n通道TFT
1331．．．p通道TFT
1601．．．IC晶片
1602．．．天線
1603．．．天線
1604．．．天線
1605．．．天線
1701．．．IC晶片
1702．．．電波
1703．．．讀出器/寫入器
1705．．．包裝箱
1706．．．記錄媒體
1707．．．書
1901．．．矽基底
1902．．．n井
1903．．．p井
1904．．．場氧化膜
1905．．．閘極電極
1905a．．．矽化物層
1905b．．．多晶矽層
1906．．．閘極電極
1906a．．．矽化物層
1906b．．．多晶矽層
1907．．．延伸區域
1908．．．延伸區域
1909．．．側壁
1910．．．側壁
1911．．．閘極絕緣膜
1912．．．閘極絕緣膜
1913．．．源極區
1914．．．汲極區
1915．．．源極區
1916．．．汲極區
1917．．．第一層間絕緣膜
1918．．．第二層間絕緣膜
1919．．．源極電極
1920．．．汲極電極
1921．．．源極電極
1922．．．汲極電極
1923．．．鈍化膜
1925．．．p通道電晶體
1926．．．n通道電晶體
1927．．．膜
1928．．．膜
圖1是顯示根據本發明的半導體裝置的方塊圖。
圖2A和2B分別是根據本發明的半導體裝置的記憶體的方塊圖。
圖3是本發明中的信號方塊圖。
圖4是顯示本發明的抗衝突機制的流程圖。
圖5是顯示本發明的抗衝突機制的流程圖。
圖6是顯示本發明的抗衝突機制的流程圖。
圖7是顯示本發明的抗衝突機制的流程圖。
圖8是顯示本發明的抗衝突機制的流程圖。
圖9是顯示本發明的抗衝突機制的流程圖。
圖10是顯示本發明的抗衝突機制的流程圖。
圖11是顯示本發明的抗衝突機制的流程圖。
圖12是顯示本發明的抗衝突機制的流程圖。
圖13A到13E分別顯示了根據本發明的半導體裝置的製造方法。
圖14A到14B分別顯示了根據本發明的半導體裝置的製造方法。
圖15是顯示根據本發明的半導體裝置的方塊圖。
圖16A到16D分別顯示了本發明的天線形狀。
圖17是顯示應用根據本發明的半導體裝置的實施例的圖。
101．．．IC晶片
102．．．中央處理單元
103．．．唯讀記憶體
104．．．隨機存取記憶體
105．．．控制器
106．．．運算單元
107．．．天線
108．．．共振電路
109．．．電源電路
110．．．重設電路
111．．．時鐘產生電路
112．．．解調電路
113．．．調變電路
114．．．電源管理電路
115．．．類比部分
116．．．CPU介面
117．．．控制暫存器
118．．．碼取出電路
119．．．編碼電路
120．．．接收信號
121．．．發射信號
122．．．解調接收資料
123．．．發射資料

Claims (21)

  1. 一種半導體裝置，包括：電路，以無線地向該半導體裝置的外部發射多個第一信號，或以無線地從該半導體裝置的外部接收多個第二信號；中央處理單元介面；隨機存取記憶體，其直接連接至該中央處理單元介面且配置為儲存處理資料；唯讀記憶體，其直接連接至該中央處理單元介面且配置為儲存程式，以避免該多個第一信號或該多個第二信號的衝突；控制暫存器，其直接連接至該中央處理單元介面；以及中央處理單元，其直接連接至該中央處理單元介面且配置為執行該程式。
  2. 如申請專利範圍第1項的半導體裝置，其中該無線發射使用射頻信號。
  3. 如申請專利範圍第1項的半導體裝置，其中該程式包括複數個常式。
  4. 如申請專利範圍第1項的半導體裝置，進一步包括執行該程式的輔助運算電路。
  5. 如申請專利範圍第1項的半導體裝置，其中該多個第一信號中的每一信號都包括幀開始碼、旗標碼、命令碼、資料碼、循環冗餘檢查碼和幀結束碼。
  6. 如申請專利範圍第1項的半導體裝置，其中該電路包括天線、共振電路、電源電路、重設電路、時鐘產生電路、解調電路、調變電路和電源管理電路中至少之一。
  7. 如申請專利範圍第1項的半導體裝置，其中該半導體裝置是ID晶片、IC標籤、ID標籤、RF標籤、無線標籤、電子標籤和發射機應答器中至少之一。
  8. 一種半導體裝置，包括：電路，以無線地向該半導體裝置的外部發射多個第一信號，或以無線地從該半導體裝置的外部接收多個第二信號；記憶體，儲存避免該多個第一信號或該多個第二信號發生衝突的程式；執行該程式的中央處理單元；以及控制器，向該中央處理單元提供遮罩長度碼，其中該程式包括決定該多個第一信號的旗標或該多個第一信號的命令的第一常式、決定該遮罩長度碼的第二常式、對在該多個第一信號中的每一信號所包含的資料碼執行循環冗餘檢查的第三常式、以及決定該多個第一信號的數量或該多個第二信號的數量的第四常式。
  9. 如申請專利範圍第8項的半導體裝置，其中該無線發射使用射頻信號。
  10. 如申請專利範圍第8項的半導體裝置，進一步包括執行該程式的輔助運算電路。
  11. 如申請專利範圍第8項的半導體裝置，其中該多 個第一信號的每一信號都包括幀開始碼、旗標碼、命令碼、資料碼、循環冗餘檢查碼和幀結束碼。
  12. 如申請專利範圍第8所述的半導體裝置，其中該電路包括天線、共振電路、電源電路、重設電路、時鐘產生電路、解調電路、調變電路和電源管理電路中至少之一。
  13. 如申請專利範圍第8項的半導體裝置，其中該控制器包括CPU介面、控制暫存器、碼取出電路和編碼電路中至少之一。
  14. 如申請專利範圍第8項的半導體裝置，其中該半導體裝置是ID晶片、IC標籤、ID標籤、RF標籤、無線標籤、電子標籤和發射機應答器中至少之一。
  15. 一種半導體裝置，包括：電路，向該半導體裝置的外部發射多個第一信號，或從該半導體裝置的外部接收多個第二信號；記憶體，儲存避免該多個第一信號或該多個第二信號發生衝突的程式；執行該程式的中央處理單元；以及控制器，向該中央處理單元提供遮罩長度碼，該控制器包括控制暫存器，其中該多個第一信號的每一信號都包含幀開始碼，其中當該控制暫存器檢測到幀開始碼時，執行該程式，以及其中該程式包括決定該多個第一信號的旗標或該多個 第一信號的命令的第一常式、決定該遮罩長度碼的第二常式、對在該多個第一信號中的每一信號所包含的資料碼執行循環冗餘檢查的第三常式、以及決定該多個第一信號的數量或該多個第二信號的數量的第四常式。
  16. 如申請專利範圍第15項的半導體裝置，其中以無線發射該多個第一信號及接收該多個第二信號，以及其中該無線發射使用射頻信號。
  17. 如申請專利範圍第15項的半導體裝置，進一步包括執行該程式的輔助運算電路。
  18. 如申請專利範圍第15項的半導體裝置，其中該多個第一信號的每一信號都包括幀開始碼、旗標碼、命令碼、資料碼、循環冗餘檢查碼和幀結束碼。
  19. 如申請專利範圍第15項的半導體裝置，其中該電路包括天線、共振電路、電源電路、重設電路、時鐘產生電路、解調電路、調變電路和電源管理電路中至少之一。
  20. 如申請專利範圍第15項的半導體裝置，其中該控制器包括CPU介面、該控制暫存器、碼取出電路和編碼電路中至少之一。
  21. 如申請專利範圍第15項的半導體裝置，其中該半導體裝置是ID晶片、IC標籤、ID標籤、RF標籤、無線標籤、電子標籤和發射機應答器中至少之一。
TW095144851A 2005-12-02 2006-12-01 半導體裝置 TWI400800B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005349970 2005-12-02

Publications (2)

Publication Number Publication Date
TW200737513A TW200737513A (en) 2007-10-01
TWI400800B true TWI400800B (zh) 2013-07-01

Family

ID=38117853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095144851A TWI400800B (zh) 2005-12-02 2006-12-01 半導體裝置

Country Status (4)

Country Link
US (1) US8083128B2 (zh)
KR (1) KR101258424B1 (zh)
CN (1) CN1991868B (zh)
TW (1) TWI400800B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9198608B2 (en) 2005-04-28 2015-12-01 Proteus Digital Health, Inc. Communication system incorporated in a container
WO2006116718A2 (en) 2005-04-28 2006-11-02 Proteus Biomedical, Inc. Pharma-informatics system
US8730031B2 (en) 2005-04-28 2014-05-20 Proteus Digital Health, Inc. Communication system using an implantable device
EP1920571B1 (en) * 2005-08-11 2013-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system
EP1920418A4 (en) 2005-09-01 2010-12-29 Proteus Biomedical Inc IMPLANTABLE WIRELESS COMMUNICATION SYSTEMS
CN105468895A (zh) 2006-05-02 2016-04-06 普罗透斯数字保健公司 患者定制的治疗方案
KR101388156B1 (ko) * 2006-06-09 2014-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8429634B2 (en) * 2006-07-26 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory circuit, and machine language program generation device, and method for operating semiconductor device and memory circuit
US7649787B2 (en) * 2006-09-05 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG175681A1 (en) 2006-10-25 2011-11-28 Proteus Biomedical Inc Controlled activation ingestible identifier
EP2069004A4 (en) 2006-11-20 2014-07-09 Proteus Digital Health Inc PERSONAL HEALTH SIGNAL RECEIVERS WITH ACTIVE SIGNAL PROCESSING
ES2930588T3 (es) 2007-02-01 2022-12-19 Otsuka Pharma Co Ltd Sistemas de marcador de eventos ingeribles
CA3000257C (en) 2007-02-14 2020-04-28 Proteus Digital Health, Inc. In-body power source having high surface area electrode
US8932221B2 (en) 2007-03-09 2015-01-13 Proteus Digital Health, Inc. In-body device having a multi-directional transmitter
US8115618B2 (en) 2007-05-24 2012-02-14 Proteus Biomedical, Inc. RFID antenna for in-body device
FI2192946T3 (fi) 2007-09-25 2022-11-30 Elimistön sisäinen laite, jossa on virtuaalinen dipolisignaalinvahvistus
SG190590A1 (en) * 2007-11-27 2013-06-28 Proteus Digital Health Inc Transbody communication systems employing communication channels
DK2268261T3 (en) 2008-03-05 2017-08-28 Proteus Digital Health Inc Edible event markers with multi-mode communications and systems as well as methods for using them
SG195535A1 (en) 2008-07-08 2013-12-30 Proteus Digital Health Inc Ingestible event marker data framework
US8994508B2 (en) * 2008-12-11 2015-03-31 Intelleflex Corporation Inclusive or exclusive RFID tag interrogation and query round
EP2358270A4 (en) 2008-12-11 2014-08-13 Proteus Digital Health Inc EVALUATION OF STOMACH DARM FUNCTIONS USING PORTABLE ELECTRIC VISCEROGRAPHY SYSTEMS AND METHOD OF USE THEREOF
TWI503101B (zh) 2008-12-15 2015-10-11 Proteus Digital Health Inc 與身體有關的接收器及其方法
US9659423B2 (en) 2008-12-15 2017-05-23 Proteus Digital Health, Inc. Personal authentication apparatus system and method
US9439566B2 (en) 2008-12-15 2016-09-13 Proteus Digital Health, Inc. Re-wearable wireless device
JP2012514799A (ja) 2009-01-06 2012-06-28 プロテウス バイオメディカル インコーポレイテッド 摂取に関連するバイオフィードバックおよび個別薬物療法の方法およびシステム
US20100180182A1 (en) * 2009-01-09 2010-07-15 Seagate Technology Llc Data memory device and controller with interface error detection and handling logic
US8392666B2 (en) * 2009-05-21 2013-03-05 Via Technologies, Inc. Low power high speed load-store collision detector
TWI517050B (zh) 2009-11-04 2016-01-11 普羅托斯數位健康公司 供應鏈管理之系統
SG182825A1 (en) 2010-02-01 2012-09-27 Proteus Biomedical Inc Data gathering system
WO2011118351A1 (en) * 2010-03-25 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI557672B (zh) 2010-05-19 2016-11-11 波提亞斯數位康健公司 用於從製造商跟蹤藥物直到患者之電腦系統及電腦實施之方法、用於確認將藥物給予患者的設備及方法、患者介面裝置
WO2012125425A2 (en) 2011-03-11 2012-09-20 Proteus Biomedical, Inc. Wearable personal body associated device with various physical configurations
WO2015112603A1 (en) 2014-01-21 2015-07-30 Proteus Digital Health, Inc. Masticable ingestible product and communication system therefor
US9756874B2 (en) 2011-07-11 2017-09-12 Proteus Digital Health, Inc. Masticable ingestible product and communication system therefor
KR101898964B1 (ko) 2011-07-21 2018-09-14 프로테우스 디지털 헬스, 인코포레이티드 모바일 통신 장치, 시스템, 및 방법
US9235683B2 (en) 2011-11-09 2016-01-12 Proteus Digital Health, Inc. Apparatus, system, and method for managing adherence to a regimen
WO2014151929A1 (en) 2013-03-15 2014-09-25 Proteus Digital Health, Inc. Personal authentication apparatus system and method
JP6511439B2 (ja) 2013-06-04 2019-05-15 プロテウス デジタル ヘルス， インコーポレイテッド データ収集および転帰の査定のためのシステム、装置、および方法
MX356850B (es) 2013-09-20 2018-06-15 Proteus Digital Health Inc Métodos, dispositivos y sistemas para recibir y decodificar una señal en presencia de ruido usando segmentos y deformaciones.
WO2015044722A1 (en) 2013-09-24 2015-04-02 Proteus Digital Health, Inc. Method and apparatus for use with received electromagnetic signal at a frequency not known exactly in advance
US10084880B2 (en) 2013-11-04 2018-09-25 Proteus Digital Health, Inc. Social media networking based on physiologic information
US10361754B2 (en) * 2014-11-18 2019-07-23 Qualcomm Incorporated Enabling use of stay quiet requests in a near field communication device
JP6714582B2 (ja) 2015-04-21 2020-06-24 株式会社半導体エネルギー研究所 半導体装置
KR20210018961A (ko) 2016-07-22 2021-02-18 프로테우스 디지털 헬스, 인코포레이티드 섭취 가능한 이벤트 마커의 전자기 감지 및 검출

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032240A2 (en) * 2001-10-09 2003-04-17 Alien Technology Corporation Methods and apparatuses for identification

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
WO2001072080A1 (en) * 2000-03-23 2001-09-27 Siemens Information And Communication Networks S.P.A. Access channel scheduling in a radio communication system
JP2002304605A (ja) 2001-04-03 2002-10-18 Dainippon Printing Co Ltd Ｉｃカード
EP1396111B1 (en) * 2001-05-15 2006-04-26 Koninklijke Philips Electronics N.V. Overlapping network allocation vector (onav) for avoiding collision in the ieee 802.00 wlan operating under hcf
JP2004206575A (ja) * 2002-12-26 2004-07-22 Toshiba Corp 携帯可能電子媒体及び携帯可能電子媒体に用いられる通信方法
JP2004248310A (ja) 2004-03-22 2004-09-02 Omron Corp Ｒｆｉｄタグと質問器（リーダ・ライタ）のデータ処理方法
JP4575067B2 (ja) * 2004-07-29 2010-11-04 ルネサスエレクトロニクス株式会社 Ｉｃタグ用半導体装置、ｉｃタグ及びｉｃタグの制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032240A2 (en) * 2001-10-09 2003-04-17 Alien Technology Corporation Methods and apparatuses for identification

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
canning with a Purpose - Supporting the Fair Information Principles in RFID Protocols *

Also Published As

Publication number Publication date
KR20070058347A (ko) 2007-06-08
CN1991868A (zh) 2007-07-04
US8083128B2 (en) 2011-12-27
KR101258424B1 (ko) 2013-04-26
TW200737513A (en) 2007-10-01
US20070126059A1 (en) 2007-06-07
CN1991868B (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
TWI400800B (zh) 半導體裝置
US20070180285A1 (en) Semiconductor device
KR101342871B1 (ko) 반도체 디바이스 및 그 제조 방법
JP5461788B2 (ja) 半導体装置及びその作製方法
JP2008205444A (ja) 半導体装置及びその作製方法
US7622336B2 (en) Manufacturing method of semiconductor device
US20120146144A1 (en) Semiconductor device and manufacturing method thereof
JP2007234001A (ja) 半導体装置
JP2012253395A (ja) 半導体装置および半導体装置の作製方法
JP2008182055A (ja) 半導体装置
EP2033132A1 (en) Personal data management system and nonvolatile memory card
JP2008269751A (ja) 半導体記憶装置及び当該半導体記憶装置を具備する電子機器
JP2008211144A (ja) 半導体装置の作製方法及び半導体装置
JP2006066904A (ja) レーザ照射装置およびレーザ照射方法
JP5008384B2 (ja) 半導体装置
US20070018823A1 (en) Semiconductor device and driving method thereof
JP2007201426A (ja) 半導体装置およびその作製方法
JP5121207B2 (ja) 半導体装置及びその作製方法
JP2007013108A (ja) 半導体装置の作製方法及び半導体装置
JP2008287711A (ja) 無線通信方法
JP2008227320A (ja) 半導体装置及びその作製方法
JP2006253540A (ja) 無線信号処理装置
JP2008277475A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees