JP2007201499A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法 Download PDFInfo
- Publication number
- JP2007201499A JP2007201499A JP2007100688A JP2007100688A JP2007201499A JP 2007201499 A JP2007201499 A JP 2007201499A JP 2007100688 A JP2007100688 A JP 2007100688A JP 2007100688 A JP2007100688 A JP 2007100688A JP 2007201499 A JP2007201499 A JP 2007201499A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- pattern
- alignment mark
- region
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】エピタキシャル膜が埋設されたトレンチ溝を有してその表面が平坦化される領域を有していながら、そのアライメントマーク形成領域に、より認識性の高いアライメントマークを備える半導体基板およびその製造方法を提供する。
【解決手段】アライメントマーク形成領域A1にトレンチ溝21からなるアライメントパターンを形成し、該アライメントパターンを覆う態様で透光性の膜材3aを成膜する。次いで、拡散層形成領域A2にトレンチ溝22を形成し、このトレンチ溝22を埋め込むかたちでエピタキシャル膜4を成膜する。その後、上記膜材3aによりアライメントパターンが覆われた状態で基板表面に平坦化処理を施すことにより、アライメントマークM1aを形成する。こうして形成されたアライメントマークM1aを用い、拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
【選択図】図2
【解決手段】アライメントマーク形成領域A1にトレンチ溝21からなるアライメントパターンを形成し、該アライメントパターンを覆う態様で透光性の膜材3aを成膜する。次いで、拡散層形成領域A2にトレンチ溝22を形成し、このトレンチ溝22を埋め込むかたちでエピタキシャル膜4を成膜する。その後、上記膜材3aによりアライメントパターンが覆われた状態で基板表面に平坦化処理を施すことにより、アライメントマークM1aを形成する。こうして形成されたアライメントマークM1aを用い、拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
【選択図】図2
Description
この発明は、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された構造を有する半導体基板、より詳しくは、その後工程において加工するマスクパターンとのマスク合わせを行う上で必要となるアライメントマークを所定領域に有する半導体基板およびその製造方法に関する。
上記構造を有する半導体基板は、半導体基板の深さ方向に高集積化が可能な半導体装置として知られる例えばスーパージャンクション構造MOSや3次元構造MOS等(例えば特許文献1参照)の半導体装置に用いられる基板として極めて有用である。
図17に、このような半導体基板の概略構造を模式的に示す。なお、同図17において、図17(a)はこの半導体基板の平面図、図17(b)はこの半導体基板の一部を拡大した平面図である。
図17(a)に示すように、この半導体基板100の表面には、フォトリソグラフィ工程における1回の露光で形成されるパターン200が該露光の回数に対応する数だけ形成されている。また、図17(b)に示すように、これらパターン200の中にはさらに、所定の間隔をおいて半導体装置が形成される素子形成領域300が形成されている。また、これら素子形成領域300として使用されない領域には、いわゆるマスク合わせを行うためのアライメントマークが形成されるアライメントマーク形成領域A1が設けられている。図17(b)には一例として、上記パターン200の端部にアライメントマーク形成領域A1が設けられた例を示す。
次に、図18を参照して、このような半導体基板の製造に際して一般に採用されている製造方法について、その製造プロセスの概要を説明する。
この半導体基板の製造に際しては、まず、図18(a)〜(c)に示すように、例えばN型の単結晶シリコン等を母体とする基板1の上面に、同じく例えばN型のシリコン等からなる半導体膜2をエピタキシャル成長により形成する。なお、この半導体膜2は基板1よりも不純物濃度が低くなるように形成される。
この半導体基板の製造に際しては、まず、図18(a)〜(c)に示すように、例えばN型の単結晶シリコン等を母体とする基板1の上面に、同じく例えばN型のシリコン等からなる半導体膜2をエピタキシャル成長により形成する。なお、この半導体膜2は基板1よりも不純物濃度が低くなるように形成される。
次に、この半導体膜2の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材3jを成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィーにより、アライメントマーク形成領域A1および拡散層形成領域A2にそれぞれ複数のトレンチ溝を形成すべく開口部36を形成する。
そして、このマスク材3jをエッチングマスクとして、例えば反応ガスにCF3およびSF6等を用いたRIE(反応性イオンエッチング)等により選択的にエッチングを行い、図18(d)に示す態様で、上記アライメントマーク形成領域A1および拡散層形成領域A2にトレンチ溝29および22を形成する。これらトレンチ溝29および22の形成後は、例えばHF水溶液等を用いて、上記マスク材3jをエッチング除去する。
その後、例えば温度800℃〜1200℃、非酸化性の減圧雰囲気下で、例えばジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等からなる原料ガス、並びにジボラン(B2H6)等からなるドーパントガスを導入し、例えばLP−CVD(減圧化学気相成長)等により、例えばP型のシリコン等からなるエピタキシャル膜4を成長させる。こうして、図18(e)に示されるように、上記トレンチ溝29および22内を含めた基板上にエピタキシャル膜4が形成されるが、このエピタキシャル膜4には上記トレンチ溝29および22に対応した段差Sが残る。上記拡散層形成領域A2においてこのような段差Sが残ることは、先のスーパージャンクション構造MOSや3次元構造MOS等の半導体装置を形成する上で好ましくない。このため、例えばCMP(ケミカルメカニカルポリッシュ)等により上記エピタキシャル膜4の表面に平坦化処理を施して上記拡散層形成領域A2に形成された段差Sを取り除くようにしている。こうして、図18(f)に示されるように、上記拡散層形成領域A2には、トレンチ溝22にエピタキシャル膜4が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域A1にはアライメントマークM7が形成される。
特開2001−274398号公報
ところで、アライメントマークはよく知られているように、フォトリソグラフィ等の工程においてマスクの位置合わせに使用されるマークである。このようなマークが半導体基板内に形成されていることで、複数回のフォトリソグラフィ工程を伴う半導体装置の製造においても、このマークが目印となり、各工程で使用するマスクの位置を精度良く合わせることができるようになる。そして、このようなアライメントマークは、上述のスーパージャンクション構造MOSや3次元構造MOS等のような多層構造を有する半導体装置を製造する上で特に重要となる。
一方、アライメントマークの認識は一般に、所要の波長のレーザ光を用いて同マーク部分をスキャン(走査)することにより行われる。すなわち、アライメントマークを形成するパターン(アライメントパターン)は光学的に認識できるものでなければならない。
しかし、上記従来の半導体基板の製造方法では、先の平坦化の工程において、拡散層形成領域A2におけるトレンチ溝22に対応した段差Sとともに、アライメントマーク形成領域A1にアライメントパターンとして形成されたトレンチ溝29に対応した段差Sも除去されてしまう。また、アライメントパターンとなるトレンチ溝29内に埋設された上記エピタキシャル膜4は上記半導体膜2を下地としてエピタキシャル成長された膜であり、両者の間では、材質および結晶性等の相違も非常に小さくなっている。このように、表面に段差を有さず、しかも結晶性等にも相違がない2種類の膜(トレンチ溝29内に埋設されたエピタキシャル膜4および半導体膜2)となると、これを上記レーザ光により光学的に識別すること自体が非常に困難となる。
結局のところ、上記従来の半導体基板では、アライメントマークM7を光学的に認識することが困難であり、ひいては上述の半導体装置の製造に際しても、マスクの位置合わせ精度の低下が避けられないものとなっている。
この発明は、こうした実情に鑑みてなされたものであり、エピタキシャル膜が埋設されたトレンチ溝を有してその表面が平坦化される領域を有していながら、そのアライメントマーク形成領域に、より認識性の高いアライメントマークを備える半導体基板およびその製造方法を提供することを目的とする。
こうした目的を達成するため、請求項1に記載の発明では、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板として、前記アライメントマークを、前記アライメントマーク形成領域中の単結晶領域に欠陥層からなるアライメントパターンを有し、該アライメントパターン上に、前記欠陥層の有無に対応して結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなる構造とした。
こうして形成されるアライメントマークは、結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されていることにより、上記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の変化に起因したレーザ光の反射率等の変化をもって光学的に識別することができるようになる。また、前記エピタキシャル膜の下地となる単結晶領域に結晶性を低下させた部分(前記欠陥層)を設けたことで、前記結晶性の異なるエピタキシャル膜がこの欠陥層に対応するかたちで形成されるようになる。そして、こうした結晶性の変化に伴って、上記エピタキシャル膜の成長レートも変化するため、アライメントマーク形成領域中のエピタキシャル膜上には、前記アライメントパターンに対応した凹部または凸部が形成されるようになる。すなわち、前記アライメントマーク形成領域ではアライメントパターンが顕在化することとなり、ひいては前記アライメントマークの認識性をさらに高めることができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
また、請求項2に記載の発明では、請求項1に記載の発明において、前記欠陥層には、トレンチ溝が形成され、該トレンチ溝を境に前記結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなる構造とした。
こうした構造のアライメントマークによっても、先の請求項1に記載の発明と同様、前記アライメントマーク形成領域にアライメントパターンが顕在化することとなる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
また、請求項3に記載の発明では、前記アライメントマークを、前記アライメントマーク形成領域中の単結晶領域に欠陥層からなるアライメントパターンを有し、該アライメントパターン上に、前記欠陥層に対応した突起状のパターンを有する酸化膜が形成されてなる構造とした。
こうして形成されるアライメントマークは、前記酸化膜の下地となる単結晶領域に結晶性を低下させた部分(前記欠陥層)を設けたことで、前記アライメントマーク形成領域に熱酸化処理を施すことにより、前記突起状のパターンを有する酸化膜が前記欠陥層に対応するかたちで形成されるようになる。そして、上記下地の結晶性の変化に伴って、上記酸化膜の酸化レートも変化するため、アライメントマーク形成領域中の酸化膜上には、前記アライメントパターンに対応した突起状のパターンが形成されるようになる。すなわち、前記アライメントマーク形成領域にはアライメントパターンが顕在化することとなる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であれ、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合のより精度の高いマスクの位置合わせが可能となる。
また、請求項4に記載の発明では、請求項3に記載の発明において、前記欠陥層には、トレンチ溝が形成されてなり、該トレンチ溝に対応するかたちで前記突起状のパターンを有する酸化膜を形成されてなる構造とした。
こうした構造のアライメントマークによっても、先の請求項3に記載の発明と同様、前記アライメントマーク形成領域にアライメントパターンが顕在化することとなる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
そして、請求項5に記載のように、請求項1〜4のいずれか一項に記載の発明において、前記欠陥層が、前記単結晶領域に対する選択的な不純物の導入により形成された構造とすることで、イオン注入等の方法を用いて、前記単結晶領域に欠陥層をより容易に形成することができるようになる。
また、請求項6に記載の発明では、前記アライメントマークを、単結晶領域に前記アライメントマーク形成領域に対応するかたちで欠陥領域が形成されてなるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを有し、前記トレンチ溝を境に前記結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなる構造とした。
こうして形成されるアライメントマークも、結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されていることにより、上記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の変化に起因したレーザ光の反射率等の変化をもって光学的に識別することができるようになる。また、前記エピタキシャル膜の下地となる単結晶領域に結晶性を低下させた領域(前記欠陥領域)を設けるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを形成したことで、このトレンチ溝を境に前記結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されるようになる。そして、こうした結晶性の変化に伴って、先の請求項7に記載の発明と同様、前記アライメントマーク形成領域にアライメントパターンが顕在化することとなり、ひいては前記アライメントマークの認識性をさらに高めることができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
また、請求項7に記載の発明では、前記アライメントマークを、単結晶領域に前記アライメントマーク形成領域に対応するかたちで欠陥領域が形成されてなるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを有し、前記トレンチ溝に対応するかたちで前記突起状のパターンを有する酸化膜が形成されてなる構造とした。
このアライメントマークにおいても、前記酸化膜の下地となる単結晶領域に結晶性を低下させた領域(前記欠陥領域)を設けるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを形成している。このため、前記アライメントマーク形成領域に熱酸化処理を施すことで、前記突起状のパターンを有する酸化膜が前記トレンチ溝に対応するかたちで形成されるようになる。そして、上記下地の結晶性の変化に伴って、請求項3に記載の発明と同様、前記アライメントマーク形成領域にはアライメントパターンが顕在化することとなる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
また、請求項8に記載のように、請求項6または7に記載の発明において、前記欠陥領域が、前記単結晶領域に対する選択的な不純物の導入により形成された構造とすることで、イオン注入等の方法を用いて、前記単結晶領域に前記欠陥領域をより容易に形成することができるようになる。
さらに、請求項9に記載のように、請求項6〜8のいずれか一項に記載の発明において、前記アライメントマーク形成領域に形成されたトレンチ溝と前記エピタキシャル膜が埋設されて平坦化されたトレンチ溝とが同一の深さをもって形成されてなる構造とすることで、これら両トレンチ溝を単一のエッチング工程によって形成することが可能となる。
他方、請求項10に記載の発明では、半導体基板の製造方法として、
(a)半導体基板上のアライメントマーク形成領域に対する選択的な不純物の導入により、該アライメントマーク形成領域の少なくとも一部に欠陥層からなるアライメントパターンを形成する。
(a)半導体基板上のアライメントマーク形成領域に対する選択的な不純物の導入により、該アライメントマーク形成領域の少なくとも一部に欠陥層からなるアライメントパターンを形成する。
(b)同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する。
(c)前記エッチングマスクを除去する。
(c)前記エッチングマスクを除去する。
(d)前記拡散層形成領域に形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
(e)前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する。
(e)前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する。
(f)少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
この製造方法では、前記アライメントマーク形成領域に選択的に不純物を導入することにより、同領域の少なくとも一部に結晶性を低下させた部分(欠陥層)を設けるようにしている。このような構造とすることにより、上記結晶性の変化に伴って、その上に形成される酸化膜の酸化レートも変化するため、前記熱酸化処理により形成された酸化膜上には前記欠陥層に対応した凹部または凸部が形成され、アライメントパターンが顕在化するようになる。すなわち、上記製造方法によっても、前記拡散層形成領域には表面が平坦化された拡散層パターンが形成され、且つアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
また、請求項11に記載の発明では、請求項10に記載の発明の上記(f)の工程に代えて、
(f')少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成する欠陥層の有無に応じて結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
(f')少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成する欠陥層の有無に応じて結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
この製造方法では、前記欠陥層の形成されたアライメントマーク形成領域にエピタキシャル膜を成長させるようにしている。このエピタキシャル膜は、その下地の結晶性と同様の結晶性を有して成長し、また結晶性の変化に伴って、こうしたエピタキシャル膜の成長レートも変化する。このため、アライメントマーク形成領域中のエピタキシャル膜上には、前記アライメントパターンに対応した凹部または凸部が形成されるようになる。すなわち、このような製造方法によっても、前記アライメントパターンが顕在化することとなり、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。なお、こうして形成されたアライメントマークは、前記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の相違に起因したレーザ光の反射率の変化等をもって、同マークを光学的に識別することができる。
また一方、請求項12に記載の発明では、半導体基板の製造方法として、
(a)半導体基板上のアライメントマーク形成領域にマスク材を設け、該マスク材を通じて1乃至複数のトレンチ溝からなるアライメントパターンを形成する。
(a)半導体基板上のアライメントマーク形成領域にマスク材を設け、該マスク材を通じて1乃至複数のトレンチ溝からなるアライメントパターンを形成する。
(b)前記マスク材を通じた選択的な不純物の導入により前記トレンチ溝の少なくとも底面に欠陥層を形成する。
(c)同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する。
(c)同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する。
(d)前記エッチングマスクを除去する。
(e)前記アライメントマーク形成領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
(e)前記アライメントマーク形成領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
(f)前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する。
(g)少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
(g)少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
このような製造方法によれば、前記熱酸化処理により形成された酸化膜上に前記アライメントパターンが顕在化することとなる。このため、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
また、請求項13に記載の発明では、請求項12に記載の発明の上記(g)の工程に代えて、
(g')少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
(g')少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
このような製造方法によっても、先の請求項10に記載の発明と同様、アライメントマーク形成領域中のエピタキシャル膜上には前記アライメントパターンが顕在化するようになる。このため、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
またさらに、請求項14に記載の発明では、半導体基板の製造方法として、
(a)半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の少なくとも一部に欠陥領域を形成する。
(a)半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の少なくとも一部に欠陥領域を形成する。
(b)該欠陥領域に1乃至複数のトレンチ溝からなるアライメントパターンを形成する。
(c)同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する。
(c)同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する。
(d)前記エッチングマスクを除去する。
(e)前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
(e)前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
(f)前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する。
(g)少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
(g)少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
この製造方法では、前記アライメントマーク形成領域に不純物を導入することにより、結晶性を低下させた領域(欠陥領域)を設けるようにしている。そして、この欠陥領域に1乃至複数のトレンチ溝を形成し、このトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜するとともに、このエピタキシャル膜および前記欠陥領域の上に熱酸化膜を形成すれば、これら両者の結晶性の相違に起因して、その上に形成される酸化膜の酸化レートも変化することとなる。こうして、前記熱酸化処理により形成された酸化膜上には、前記欠陥領域に形成されたトレンチ溝に対応して凹部または凸部が形成され、前記アライメントパターンが顕在化するようになる。すなわち、上記製造方法によっても、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
また、請求項15に記載の発明では、請求項14に記載の発明の上記(g)の工程に代えて、
(g')少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
(g')少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
この製造方法では、前記アライメントマーク形成領域に不純物を導入することにより、欠陥領域を設けるようにしている。さらに、この欠陥領域に1乃至複数のトレンチ溝を形成し、このトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜するとともに、このエピタキシャル膜および前記欠陥領域の上に、これら両者に対応するかたちで結晶性が異なるエピタキシャル膜をさらに成膜するようにしている。この結晶性の相違に起因して、前記結晶性の異なるエピタキシャル膜の成長レートも変化するため、前記エピタキシャル膜上にアライメントパターンに対応した凹部または凸部が形成される。すなわち、このような製造方法によっても、前記アライメントパターンは前記エピタキシャル膜上に顕在化し、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であっても、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。さらに、こうして形成されたアライメントマークも、先の請求項10に記載の発明と同様、前記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の相違に起因したレーザ光の反射率の変化等をもって、同マークを光学的に識別することができる。
他方、請求項16に記載の発明では、同じく半導体基板の製造方法として、
(a)半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の少なくとも一部に欠陥領域を形成する。
(a)半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の少なくとも一部に欠陥領域を形成する。
(b)前記欠陥領域および同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じて、前記欠陥領域に1乃至複数のトレンチ溝からなるアライメントパターンを形成するとともに、前記拡散層形成領域に1乃至複数のトレンチ溝を形成する。
(c)前記エッチングマスクを除去する。
(d)前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
(d)前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
(e)前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する。
(f)少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
(f)少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
このような製造方法によっても、前記熱酸化処理により形成された酸化膜上に前記アライメントパターンが顕在化するようになるため、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であっても、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。さらに、この製造方法によれば、前記欠陥領域および拡散層形成領域にそれぞれ形成するトレンチ溝を単一のエッチング工程によって形成することができるようにもなる。
また、請求項17に記載の発明では、請求項16に記載の発明の上記(f)の工程に代えて、
(f')少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
(f')少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
このような製造方法によっても、上述と同様に、前記エピタキシャル膜上にアライメントパターンが顕在化するようになるため、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であっても、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。さらに、この製造方法によっても、前記欠陥領域および拡散層形成領域にそれぞれ形成するトレンチ溝を単一のエッチング工程によって形成することができるようになる。
そして、請求項18に記載のように、請求項10〜17のいずれか一項に記載の発明において、前記不純物の導入をイオン注入によって行い、前記欠陥層あるいは前記欠陥領域を形成することもできる。
また、請求項10〜18のいずれか一項に記載の発明において採用する不純物としては、例えば請求項19に記載のように、砒素(As)およびリン(P)およびホウ素(B)およびフッ化ホウ素(BF2)および希ガスのいずれかが有効である。特に、このような不純物を用いれば、半導体基板として好ましくない重金属等による汚染を伴うことなく、半導体基板上のアライメントマーク形成領域に前記欠陥層あるいは前記欠陥領域をより容易に形成することができるようになる。
そして、請求項10〜19のいずれか一項に記載の発明においても、当該半導体基板の母体となる基板材料としては、請求項20に記載の発明のように、シリコン(Si)および炭化シリコン(SiC)およびシリコンゲルマニウム(SiGe)のいずれかを用いることが有効である。特にこの場合には、当該半導体基板に熱酸化処理を施すことにより、前記母材となる基板上に、または前記母材となる基板上に形成されたエピタキシャル膜上に、透光性を有するシリコン酸化膜を容易に形成することができるようになる。
本願の発明によれば、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有してその表面が平坦化される領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
(第1の参考例)
図1および図2に、半導体基板およびその製造方法についてその第1の参考例を示す。この参考例にかかる半導体基板も、先の図18に例示した半導体基板と同様、スーパージャンクション構造MOSや3次元構造MOS等の半導体装置に用いられる基板として極めて有用である。ただし、この参考例の半導体基板では、図2(a)〜(c)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
図1および図2に、半導体基板およびその製造方法についてその第1の参考例を示す。この参考例にかかる半導体基板も、先の図18に例示した半導体基板と同様、スーパージャンクション構造MOSや3次元構造MOS等の半導体装置に用いられる基板として極めて有用である。ただし、この参考例の半導体基板では、図2(a)〜(c)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
以下、図1および図2を参照して、この参考例にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図18に示した要素と同一の要素には各々同一の符号を付して示している。
この半導体基板の製造に際しては、まず、図1(a)〜(c)に示すように、例えばN型の単結晶シリコン(Si)を母体とする基板1の上面に、例えばN型のシリコンからなる例えば厚さ10μm〜50μmの半導体膜2をエピタキシャル成長により成膜する。具体的には、同半導体膜2は、下地となる基板1の結晶性と同様の結晶性を有して成長する。そして、この半導体膜2の成膜に際しては、例えば原料ガスにシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等を、ドーパントガスにフォスフィン(PH3)等を用いたCVD等が使用される。より詳しくは、上記ドーパントガスの濃度は、当該半導体膜2が基板1よりも低い不純物濃度をもって形成されるように設定される。
次に、この半導体膜2の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材3を成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィにより、アライメントマーク形成領域A1に複数のトレンチ溝を形成すべく開口部31を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第1のフォト工程とする。
次に、このマスク材3をエッチングマスクとして、例えば反応ガスにCF3およびSF6等を用いたRIE(反応性イオンエッチング)等により選択的にエッチングを行う。こうして、図1(d)に示すように、上記アライメントマーク形成領域A1に複数の例えば深さ1μm〜10μm、幅10μm〜20μmのトレンチ溝21が形成される。なお、このトレンチ溝21の深さは、その後工程の平坦化処理におけるエッチング誤差(オーバーエッチング量)等を考慮して、上記平坦化処理の後においても、上記トレンチ溝21がアライメントパターンとして光学的に認識可能であるように設定される。
その後、例えばHF水溶液等を用いて上記マスク材3をエッチング除去すると、図1(e)に示すように、上記アライメントマーク形成領域A1にトレンチ溝21からなるアライメントパターンが形成される。
次に、図1(f)および図1(g)に示す態様で、このアライメントパターンを含めた半導体膜2の上面に、熱酸化等によりシリコン酸化膜からなる例えば膜厚1μm程度の透光性の膜材3aを成膜すると、図1(f)に示すようなアライメントマークM1aが形成される。なお、この膜材3aは上記トレンチ溝21を完全に覆う態様にて基板全面に成膜され、その表面にはこのアライメントパターンに対応した段差Sが生じている。こうして、アライメントマーク形成領域A1に、膜材3aに覆われたトレンチ溝21からなるアライメントパターンを有するアライメントマークM1aが形成される。
そして、上記膜材3aの上面にレジスト材を塗布した上で、上記アライメントマークM1aを用いて上記第1のフォト工程に対するマスクの位置合わせを行い、フォトリソグラフィにより拡散層形成領域A2に開口部を形成する。なお、上記膜材3aが透光性を有するシリコン酸化膜からなることで、この膜材3aを通じて、上記トレンチ溝21を光学的に認識することができるようになる。また、このトレンチ溝21と併せ、上記膜材3aの表面に形成された段差Sもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることもできるようになる。ここで、後の説明の便宜上、このフォトリソグラフィ工程を第2のフォト工程とする。
次に、図1(h)に示す態様で、上記拡散層形成領域A2に熱酸化等により例えばシリコン酸化膜からなる膜材3bを成膜する。具体的には、この膜材3bを上記膜材3aよりも膜厚が薄くなるように形成して、上記アライメントマーク形成領域A1に形成された膜材3aと上記拡散層形成領域A2に形成された膜材3bとの間に段差Dを形成する。なお、この段差Dの幅は、拡散層形成領域A2にトレンチ溝を形成した後の膜材3bをエッチング除去する工程に際して、上記トレンチ溝21からなるアライメントパターンを露出させず、且つ膜材3bを確実に除去することができるように設定される。また、上記膜材3bの膜厚は、拡散層形成領域A2にトレンチ溝をエッチング形成する工程においても同膜材3bがエッチング除去されず、同工程のエッチングマスクとして機能するように設定される。より詳しくは、上記段差Dの幅および膜材3bの膜厚は、上記拡散層形成領域A2にトレンチ溝をエッチング形成する工程におけるエッチング誤差等も含むエッチング条件や形成するトレンチ溝の深さ等により最適な幅および膜厚が変わるため、これらに応じて、より好適な幅および膜厚に設定される。例えば、拡散層形成領域A2に深さ10μmのトレンチ溝を形成するためのエッチングマスクとして膜厚3000Åの膜材3bを用い、該膜材3bを除去するエッチング液としてHF水溶液を使用した場合、上記段差Dとしては、少なくとも300nmの幅を有することが望ましい。
また、上記膜材3aはエッチングマスクとしても利用できるため、上記第2のフォト工程において、拡散層形成領域A2中の膜材3aを完全には除去せずに、この膜材3aに上記段差Dが形成された段階でエッチングを止めてもよい。そして、上記膜材3bの代わりに、上記膜材3aを拡散層形成領域A2にトレンチ溝を形成する際のマスクに用いれば、上記膜材3bを成膜する工程は必要なくなり、ひいては製造工程の簡略化を図ることができるようになる。
次に、図1(i)〜(k)に示すように、上記膜材3bの上面にレジスト材を塗布した上で、上記アライメントマークM1aを用いて上記第1および第2のフォト工程に対してマスクの位置合わせを行い、フォトリソグラフィにより、拡散層形成領域A2に複数のトレンチ溝を形成すべく開口部32を形成する。
次いで、この膜材3bをエッチングマスクとして、例えば反応ガスにCF3およびSF6等を用いたRIE等により選択的なエッチングを行い、上記拡散層形成領域A2に複数の例えば深さ1μm〜50μm、幅0.1μm〜50μmのトレンチ溝22を形成する。また、上記トレンチ溝22の形成後、その溝内に形成された自然酸化膜や反応生成物を除去するために、HF水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。その後、図1(k)に示されるように、例えばHF水溶液等を用いて上記膜材3bをエッチング除去する。
なお、上記膜材3bをエッチング除去する工程に際して、全ての膜材3bが除去されずに一部でも残ると、その後工程において基板上に堆積されるエピタキシャル膜の結晶性の低下等を招き、ひいては半導体装置の特性を悪化させることになる。他方、同工程に際し、膜材3aがエッチングされて上記アライメントパターンが露出すると、その後工程における平坦化処理においてアライメントパターンがエッチング(研磨)除去され、光学的に認識することが困難となる。これらの点から、上記膜材3bをエッチング除去する工程は、膜材3bを確実に除去しつつ、前記トレンチ溝からなるアライメントパターンは膜材3aに覆われて露出しない範囲で行われる。そしてこの際、前述の段差Dが存在することによって、同工程の後においても上記アライメントパターンを覆う膜材3aが容易に確保される。
次に、例えば温度800℃〜1200℃、非酸化性の減圧雰囲気下で、例えばシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等からなる原料ガス、並びに例えばジボラン(B2H6)等からなるドーパントガスを導入し、例えばLP−CVD(減圧化学気相成長)等により、例えばP型のシリコンからなるエピタキシャル膜4を成長させる。なお、エピタキシャル膜4を成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
こうして、図1(l)に示すように、上記トレンチ溝22内を含めた基板上にエピタキシャル膜4が成膜されるが、このエピタキシャル膜4には上記トレンチ溝21および22に対応した段差Sが残る。上記拡散層形成領域A2においてこのような段差Sが残ることはスーパージャンクション構造MOS等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図2(a)に示すように、上記アライメントパターンが膜材3aに覆われた状態で例えばCMP(ケミカルメカニカルポリッシュ)等により上記エピタキシャル膜4の表面に平坦化処理を施し、上記拡散層形成領域A2に形成された段差Sを取り除くようにしている。こうして、アライメントマーク形成領域A1に膜材3aが露出するとともに、拡散層形成領域A2に拡散層パターンが形成される。なお、通常、シリコン酸化膜からなる膜材3aは、シリコンからなるエピタキシャル膜4よりもCMP等の平坦化処理に対する耐性が高く、上記平坦化処理に際して、いわゆるエッチストッパとして機能する。このため、上記平坦化処理が膜材3aに達するとともに基板のエッチング(研磨)量は減少し、このエッチング(研磨)量の変化から同平坦化処理の終点を検出することができるようになる。また、上記膜材3aがこのような耐性を有することにより、拡散層形成領域A2を平坦化した後においても、図2(a)に示すように、前記アライメントマーク形成領域A1に段差Sが残存するようにもなる。
こうして、同図2(a)に示すように、上記拡散層形成領域A2には、トレンチ溝22にエピタキシャル膜4が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域A1にはアライメントマークM1aを有する半導体基板が形成される。
ここで、上記アライメントマークM1aは、上記トレンチ溝21からなるアライメントパターンの溝中に透光性の膜材3aが埋設されているため、この透光性の膜材3aを通じて、同アライメントパターンを光学的に認識することができるようになる。また、上記アライメントマーク形成領域A1に形成された膜材3aには段差Sが生じているため、上記トレンチ溝21と併せ、この段差Sもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができることは前述の通りである。
一方、例えばHF水溶液等を用いて上記アライメントパターンを覆う膜材3aをエッチング除去すると、図2(b)に示すように、アライメントマーク形成領域A1にアライメントマークM1bが形成される。
このアライメントマークM1bは、上記膜材3aが除去され、上記トレンチ溝21からなるアライメントパターンが露出している。このため、前記膜材3aを介さずにアライメントパターンを認識することができるようになり、ひいてはアライメントマークの認識性をさらに高めることができるようになる。
他方、図2(c)に示す態様で、上記平坦化された拡散層形成領域A2を含めて上記アライメントパターン上に例えばシリコンからなるエピタキシャル膜4aを成膜すると、アライメントマーク形成領域A1に上記トレンチ溝21に対応した段差Sを有するアライメントマークM1cが形成される。なお、上記エピタキシャル膜4aの成膜に際しては、例えば原料ガスにシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等を用いたCVD等が使用される。
こうして形成されたアライメントマークM1cは、上記トレンチ溝21からなるアライメントパターン上にエピタキシャル膜4aが成膜されることに起因して、その表面には自ずと上記アライメントパターンに対応した段差Sが生じるようになる。このため、トレンチ溝21からなるアライメントパターン上にエピタキシャル膜4aが成膜されてもなお、上記アライメントパターンを認識することができるようになる。
このようにして、エピタキシャル膜4が埋設されたトレンチ溝22を有してその表面が平坦化された拡散層形成領域A2を有していながら、そのアライメントマーク形成領域A1により認識性の高いアライメントマークM1a〜M1cのいずれかが形成された半導体基板が製造される。そして、これら半導体基板のいずれによっても、例えばHe−Neレーザ(633nm)等のレーザ光によりアライメントマークが認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークM1a〜M1cのいずれかを有する半導体基板は、上記アライメントパターンをRIE等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
以上説明したように、この参考例にかかる半導体基板および半導体基板の製造方法によれば、以下のような優れた効果が得られるようになる。
(1)アライメントマークを、アライメントマーク形成領域A1にトレンチ溝21からなるアライメントパターンを有し、該アライメントパターンの溝中に透光性の膜材3aが埋設された構造とした。このような構造のアライメントマークM1aを採用することで、透光性の膜材3aを通じて、上記トレンチ溝21からなるアライメントパターンを認識することができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された拡散層形成領域A2を有している場合であれ、アライメントマークとしての認識性も確保される。すなわち、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合のより精度の高いマスクの位置合わせが可能となる。
(1)アライメントマークを、アライメントマーク形成領域A1にトレンチ溝21からなるアライメントパターンを有し、該アライメントパターンの溝中に透光性の膜材3aが埋設された構造とした。このような構造のアライメントマークM1aを採用することで、透光性の膜材3aを通じて、上記トレンチ溝21からなるアライメントパターンを認識することができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された拡散層形成領域A2を有している場合であれ、アライメントマークとしての認識性も確保される。すなわち、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合のより精度の高いマスクの位置合わせが可能となる。
(2)アライメントマークを、アライメントマーク形成領域A1にトレンチ溝21からなるアライメントパターンを有し、表面が平坦化された拡散層形成領域A2も含めて、該アライメントパターン上にエピタキシャル膜4aが形成された構造とした。このような構造を有するアライメントマークM1cによっても、アライメントマーク形成領域A1に、表面にトレンチ溝21からなるアライメントパターンに対応した段差を有するエピタキシャル膜4aが形成されるため、これを光学的に認識することができるようになる。
(3)また、当該半導体基板の母体となる基板1にシリコン(Si)を採用し、トレンチ溝21からなるアライメントパターンを覆う透光性の膜材3aとしてシリコン酸化膜を用いた。一般に、シリコン酸化膜はシリコン(Si)よりもCMP等の平坦化処理に対する耐性が高いため、拡散層形成領域A2を平坦化した後においても膜材3aに上記トレンチ溝21からなるアライメントパターンに対応した段差Sが残存するようになる。そして、こうして形成された上記アライメントマークM1aは、トレンチ溝21と併せ、上記段差Sもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができる。
(4)また、その製造に際しては、まず、アライメントマーク形成領域A1に複数のトレンチ溝21からなるアライメントパターンを形成し、該アライメントパターンを覆う態様でアライメントマーク形成領域A1に透光性の膜材3aを成膜する。その後、拡散層形成領域A2に複数のトレンチ溝22を形成し、このトレンチ溝22を埋め込むかたちでエピタキシャル膜4を成膜する。次いで、上記膜材3aによりアライメントパターンが覆われた状態で基板表面に平坦化処理を施すことにより、アライメントマーク形成領域A1において膜材3aを露出させるとともに、拡散層形成領域A2に拡散層パターンを形成する。こうして、上記膜材3aで覆われているトレンチ溝21をアライメントパターンとするアライメントマークM1aを形成した。そして、このアライメントマークM1aを用い、上記拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにした。このような製造方法によると、前記透光性の膜材3aによりアライメントパターンが覆われた状態で基板表面に平坦化処理を施すことで、前記平坦化処理の後においても、前記透光性の膜材を通じてアライメントマークを光学的に認識することができるようになる。すなわち、上記拡散層形成領域A2に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域A1には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
(5)また、上記透光性の膜材3aを成膜した後、拡散層形成領域A2に膜材3aよりも膜厚の薄い膜材3bを形成するとともに、上記トレンチ溝22の形成に際しては、この膜材3bをエッチングマスクとして用いた。そして、上記エピタキシャル膜4の成膜に先立って、拡散層形成領域A2に形成した膜材3bを除去するようにした。このような製造方法によれば、上記膜材3bを除去する工程の後においても、アライメントマーク形成領域A1に、同膜材3bを除去する工程に際して膜材3bを確実に除去しつつ、その後工程の平坦化処理に際しては膜材3aを露出(残存)させることができる膜材3aをより容易に確保することができるようになる。
(6)また、上記平坦化処理を施した後に、上記アライメントマーク形成領域A1に形成された膜材3aを除去して、アライメントマークM1bを形成した。このような製造方法によれば、アライメントマーク形成領域A1に形成された膜材3aを除去して上記アライメントパターンを露出させることで、前記透光性の膜を介さずにアライメントパターンを認識することができるようになるため、アライメントマークの認識性をさらに高めることができるようにもなる。
(7)また、上記膜材3aを除去する工程の後に、アライメントマーク形成領域A1にエピタキシャル膜4aを成膜して、アライメントマークM1cを形成した。このような製造方法によれば、上記トレンチ溝21からなるアライメントパターン上にエピタキシャル膜4aを成膜した場合においても、上記アライメントパターンがアライメントマーク形成領域A1上に顕在化するため、光学的に認識することができるようになる。
(8)また、当該半導体基板の製造に際して、その母体となる基板1にシリコン(Si)を採用し、トレンチ溝21からなるアライメントパターンを覆う透光性の膜材3aとしてシリコン酸化膜を用いた。上述のように、シリコン酸化膜はシリコン(Si)よりもCMP等の平坦化処理に対する耐性が高いため、このような材料を選択することで、拡散層形成領域A2を平坦化した後においても膜材3aに上記トレンチ溝21からなるアライメントパターンに対応した段差Sが残存するようになる。そして、こうして形成された上記アライメントマークM1aは、トレンチ溝21と併せ、上記段差Sもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができる。また、膜材3aが基板1よりも平坦化処理に対する耐性を有することにより、上記膜材3aをエッチストッパとしても用いることができるようになり、ひいては該平坦化処理の終点を検出することができるようにもなる。
(第2の参考例)
図3〜図5に、半導体基板およびその製造方法についてその第2の参考例を示す。この参考例にかかる半導体基板も、先の図2(a)〜(c)に示した半導体基板と同様、図5(a)〜(c)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
図3〜図5に、半導体基板およびその製造方法についてその第2の参考例を示す。この参考例にかかる半導体基板も、先の図2(a)〜(c)に示した半導体基板と同様、図5(a)〜(c)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
以下、図3〜図5を参照して、この参考例にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図1および図2に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
この半導体基板の製造に際しては、まず、図3(a)〜(c)に示すように、例えばN型の単結晶シリコンを母体とする基板1の上面に、半導体膜2をエピタキシャル成長により成膜する。なお、この成膜に際して、半導体膜2の材料および膜厚、並びに成膜条件等は先の第1の参考例と同様である。
次に、この半導体膜2の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材3を成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域A1に突起状のアライメントパターンを形成すべく開口部31を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第1のフォト工程とする。
次に、このマスク材3をマスクとして、例えばシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等の成膜ガスと塩化水素(HCl)等のエッチングガスとの混合ガスを原料ガスに用いたCVD(気相化学成長)等により、上記半導体膜2上に選択的にエピタキシャル成長を行う。こうして、図3(d)に示すように、上記アライメントマーク形成領域A1に複数の突起2aが形成される。なお、この突起2aの高さは、その後工程の平坦化処理におけるエッチング誤差(オーバーエッチング量)等を考慮して、上記平坦化処理の後においても、上記突起2aがアライメントパターンとして光学的に認識可能であるように設定される。
その後、例えばHF水溶液等を用いて上記マスク材3をエッチング除去すると、図3(e)に示すように、上記アライメントマーク形成領域A1に突起2aからなる突起状のアライメントパターンが形成される。
次に、図3(f)および図4(a)に示すように、このアライメントパターンを含めた半導体膜2の上面に、熱酸化等によりシリコン酸化膜からなる透光性の膜材3aを成膜すると、図3(f)に示すようなアライメントマークM2aが形成される。なお、この膜材3aは、上記突起状のアライメントパターンを完全に覆う態様にて基板全面に成膜され、その表面にはこのアライメントパターンに対応した段差Sが生じている。こうして、アライメントマーク形成領域A1に、膜材3aに覆われた突起2aからなるアライメントパターンを有するアライメントマークM2aが形成される。
そして、上記膜材3aの上面にレジスト材を塗布した上で、上記アライメントマークM2aを用いて上記第1のフォト工程に対するマスクの位置合わせを行い、フォトリソグラフィにより拡散層形成領域A2に開口部を形成する。なお、上記膜材3aが透光性を有するシリコン酸化膜からなることで、この膜材3aを通じて、上記突起2aを光学的に認識することができるようになる。また、この突起2aと併せ、上記膜材3aの表面に形成された段差Sもアライメントマークとして利用すれば、アライメントマークの認識性をさらに高めることもできるようになる。ここで、後の説明の便宜上、このフォトリソグラフィ工程を第2のフォト工程とする。
次に、図4(b)に示す態様で、上記拡散層形成領域A2に例えば熱酸化等によりシリコン酸化膜からなる膜材3bを形成する。具体的には、この膜材3bを上記膜材3aよりも膜厚が薄くなるように形成して、上記アライメントマーク形成領域A1に形成された膜材3aと上記拡散層形成領域A2に形成された膜材3bとの間に段差Dを形成する。なお、膜材3bの膜厚および段差Dの幅は、先の第1の参考例と同様に設定される。また、上記第2のフォト工程において、拡散層形成領域A2中の膜材3aを完全に除去せずに上記段差Dを形成すれば、上記膜材3bを成膜する工程を割愛することができることも先の第1の参考例と同様である。
次に、図4(c)〜(e)に示すように、上記膜材3bの上面にレジスト材を塗布した上で、上記アライメントマークM2aを用いて上記第1および第2のフォト工程に対してマスクの位置合わせを行い、フォトリソグラフィにより、拡散層形成領域A2に複数のトレンチ溝を形成すべく開口部32を形成する。
次いで、この膜材3bをエッチングマスクとして、例えば反応ガスにCF3およびSF6等を用いたRIE等により選択的なエッチングを行い、上記拡散層形成領域A2に複数の例えば深さ1μm〜50μm、幅0.1μm〜50μmのトレンチ溝22を形成する。その後、図4(e)に示されるように、例えばHF水溶液等を用いて上記膜材3bをエッチング除去する。また、上記トレンチ溝22の形成後、その溝内に形成された自然酸化膜や反応生成物を除去するために、HF水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。
なお、先の第1の参考例と同様に、上記膜材3bをエッチング除去する工程は、膜材3bを確実に除去しつつ、上記アライメントパターンは膜材3aに覆われて露出しない範囲で行われる。そしてこの際、前述の段差Dが存在することによって、同工程の後においても上記アライメントパターンを覆う膜材3aが容易に確保される。
次に、例えば温度800℃〜1200℃、非酸化性の減圧雰囲気下で、例えばシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等からなる原料ガス、並びに例えばジボラン(B2H6)等からなるドーパントガスを導入し、例えばLP−CVD等により例えばP型のシリコンからなるエピタキシャル膜4を成長させる。なお、エピタキシャル膜4を成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
こうして、図4(f)に示すように、上記トレンチ溝22内を含めた基板上にエピタキシャル膜4が成膜されるが、このエピタキシャル膜4には上記突起2aおよびトレンチ溝22に対応した段差Sが残る。上記拡散層形成領域A2においてこのような段差Sが残ることはスーパージャンクション構造MOS等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図5(a)に示すように、上記アライメントパターンが膜材3aに覆われた状態で例えばCMP等により上記エピタキシャル膜4の表面に平坦化処理を施し、上記拡散層形成領域A2に形成された段差Sを取り除くようにしている。こうして、アライメントマーク形成領域A1に膜材3aが露出するとともに、拡散層形成領域A2に拡散層パターンが形成される。なお、この平坦化処理に際して膜材3aがいわゆるエッチストッパとして機能し、これにより同平坦化処理の終点を検出することができるようになることも先の第1の参考例と同様である。また、膜材3aがこうした平坦化処理に対する耐性を有することにより、拡散層形成領域A2を平坦化した後においても、図5(a)に示す態様で、前記アライメントマーク形成領域A1に段差Sが残存するようにもなる。
こうして、同図5(a)に示すように、上記拡散層形成領域A2には、トレンチ溝22にエピタキシャル膜4が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域A1にはアライメントマークM2aを有する半導体基板が形成される。
ここで、上記アライメントマークM2aは、上記突起2aからなるアライメントパターン上に透光性の膜材3aが堆積されているため、この透光性の膜材3aを通じて、同アライメントパターンを光学的に認識することができるようになる。また、上記アライメントマーク形成領域A1に形成された膜材3aには段差Sが生じているため、上記突起2aと併せ、この段差Sもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができることは前述の通りである。
一方、例えばHF水溶液等を用いて上記アライメントパターンを覆う膜材3aを除去すると、図5(b)に示すように、上記アライメントマーク形成領域A1にアライメントマークM2bが形成される。
このアライメントマークM2bは、上記膜材3aが除去され、アライメントマーク形成領域A1に形成された上記突起2aからなるアライメントパターンが露出している。このため、上記膜材3aを介さずにアライメントパターンを認識することができるようになり、ひいてはアライメントマークの認識性をさらに高めることができるようになる。
他方、図5(c)に示す態様で、上記平坦化された拡散層形成領域A2を含めて上記アライメントパターン上にエピタキシャル膜4aを成膜すると、アライメントマーク形成領域A1に上記突起2aに対応した段差Sを有するアライメントマークM2cが形成される。なお、上記エピタキシャル膜4aの成膜条件等は先の第1の参考例と同様である。
こうして形成されたアライメントマークM2cは、上記突起2aからなるアライメントパターン上にエピタキシャル膜4aが成膜されることに起因して、その表面には自ずと上記アライメントパターンに対応した段差Sが生じるようになる。このため、突起2aからなるアライメントパターン上にエピタキシャル膜4aが成膜されてもなお、上記アライメントパターンを認識することができるようになる。
このようにして、エピタキシャル膜4が埋設されたトレンチ溝22を有してその表面が平坦化された拡散層形成領域A2を有していながら、そのアライメントマーク形成領域A1により認識性の高いアライメントマークM2a〜M2cのいずれかが形成された半導体基板が製造される。そして、これら半導体基板のいずれによっても、例えばHe−Neレーザ(633nm)等のレーザ光によりアライメントマークが認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークM2a〜M2cのいずれかを有する半導体基板は、上記アライメントパターンをRIE等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
以上説明したように、この参考例にかかる半導体基板および半導体基板の製造方法によっても、先の第1の参考例の前記(1)〜(8)の効果と同様もしくはそれに準じた効果を得ることができる。
(第1の実施の形態)
図6および図7に、本発明にかかる半導体基板およびその製造方法についてその第1の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図2(a)〜(c)に示した半導体基板と同様、図7(a)および図7(b)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
図6および図7に、本発明にかかる半導体基板およびその製造方法についてその第1の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図2(a)〜(c)に示した半導体基板と同様、図7(a)および図7(b)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
以下、図6および図7を参照して、この実施の形態にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図1〜図5に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
この半導体基板の製造に際しては、まず、図6(a)〜(c)に示すように、例えばN型の単結晶シリコンを母体とする基板1の上面に、半導体膜2をエピタキシャル成長により成膜する。なお、この成膜に際して、半導体膜2の材料および膜厚、並びに成膜条件等は先の第1の参考例と同様である。
次に、この半導体膜2の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材3を成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域A1に複数の欠陥層を形成すべく開口部31を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第1のフォト工程とする。
次に、このマスク材3をマスクに用い、図6(d)に示す態様で、加速電圧を例えば100keV以上、ドーズ量を例えば1×1014〜5×1016として、不純物に例えば砒素(As)を用い、イオン注入により上記半導体膜2のアライメントマーク形成領域A1の一部に選択的に不純物を導入する。その後、例えばHF水溶液等を用いて上記マスク材3をエッチング除去する。このように、上記半導体膜2の単結晶領域に選択的に不純物を導入して、その一部の結晶性を低下(多結晶化または非晶質化)させることで、図6(e)に示す態様で、上記アライメントマーク形成領域A1に欠陥層23からなるアライメントパターンが形成される。なお、この欠陥層23の深さは、その後工程の平坦化処理におけるエッチング精度(オーバーエッチング量)等を考慮して、上記平坦化処理の後においても、上記欠陥層23がアライメントパターンとして光学的に認識可能であるように設定される。
また、基本的に、上記加速電圧あるいはドーズ量を大きくするほど、より高密度の欠陥が形成されて好ましいが、イオン注入に際して一般に用いられる範囲では、加速電圧は150keV〜200keVが、ドーズ量は5×1015〜1×1016がより好ましい範囲となる。また不純物として用いた砒素(As)は原子量が大きい(重い)ため、より高密度の欠陥層を形成する上で特に有効である。また、砒素(As)はシリコンに対する拡散長が短いことでも知られ、隣り合う欠陥層の間隔が狭いパターンを形成する場合にも好適な不純物である。
次に、図6(f)〜(i)に示すように、拡散層形成領域A2を含めた半導体膜2の上面に、例えば原料ガスとして酸素(O2)およびTEOS(テトラエチルオルソシリケート)等を用いたCVD等によりシリコン酸化膜からなるマスク材3cを成膜する。こうして、アライメントマーク形成領域A1に、上記マスク材3cに覆われた欠陥層23をアライメントパターンとするアライメントマークM3aが形成される。
そして、上記マスク材3cの上面にレジスト材を塗布した上で、上記アライメントマークM3aを用いて上記第1のフォト工程に対してマスクの位置合わせを行い、フォトリソグラフィにより、拡散層形成領域A2に複数のトレンチ溝を形成すべく開口部33を形成する。なお、上記アライメントマークM3aの欠陥層23からなるアライメントパターンは、上記シリコン酸化膜からなるマスク材3cを介して、半導体膜2および欠陥層23の間の結晶性の相違に起因したレーザ光の反射率の変化等をもって光学的に認識される。
次いで、このマスク材3cをエッチングマスクとして、例えば反応ガスにCF3およびSF6等を用いたRIE等により選択的なエッチングを行い、上記拡散層形成領域A2に複数の例えば深さ1μm〜50μm、幅0.1μm〜50μmのトレンチ溝22を形成する。また、上記トレンチ溝22の形成後、その溝内に形成された自然酸化膜や反応生成物を除去するために、HF水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。その後、図6(i)に示されるように、例えばHF水溶液等を用いて上記マスク材3cをエッチング除去する。
次に、例えば温度800℃〜1200℃、非酸化性の減圧雰囲気下で、例えばシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等からなる原料ガス、並びに例えばジボラン(B2H6)等からなるドーパントガスを導入し、例えばLP−CVD等により例えばP型のシリコンからなるエピタキシャル膜4および4bを成長させる。なお、このエピタキシャル膜4および4bを成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
こうして、図6(j)に示すように、上記トレンチ溝22内を含めた基板上にエピタキシャル膜4および4bが成膜されるが、該エピタキシャル膜4および4bは、下地に形成された上記欠陥層23に対応して、隣り合うかたちで結晶性の異なる膜となる。具体的には、半導体膜2の単結晶領域に結晶性を低下させた部分(欠陥層23)が設けられていることにより、この欠陥層23を下地として成長したエピタキシャル膜4bの結晶性も低下(多結晶化または非結晶化)する。他方、半導体膜2の単結晶領域を下地として成長したエピタキシャル膜4は、その下地の結晶性と同様の結晶性を有して成長する。こうして、アライメントマーク形成領域A1に上記アライメントパターンの有無に応じて結晶性の異なるエピタキシャル膜4および4bが隣り合うかたちで形成されることとなる。
また、こうした結晶性の変化に伴って、上記エピタキシャル膜4および4bの成長レートも変化する。例えばシリコンでは、単結晶シリコンよりも多結晶シリコンまたは非晶質シリコンのほうが成長レートが大きいため、図6(j)に示すように、アライメントマーク形成領域A1に突出するかたちでアライメントパターンが顕在化する。こうして、上記アライメントマーク形成領域A1中のエピタキシャル膜上には、上記欠陥層23からなるアライメントパターンに対応した段差Sが形成される。
また、上記拡散層形成領域A2にもトレンチ溝22に対応するかたちで段差Sが形成される。拡散層形成領域A2においてこのような段差Sが残ることはスーパージャンクション構造MOS等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図6(k)に示す態様で、例えばCMP等により基板表面に平坦化処理を施し、上記拡散層形成領域A2に形成された段差Sを取り除くようにしている。こうして、アライメントマーク形成領域A1にアライメントパターンが露出するとともに、拡散層形成領域A2に拡散層パターンが形成されるが、上記平坦化処理に際して、上記アライメントマーク形成領域A1に形成された段差Sも除去されることとなる。
次に、この基板に対して、例えば原料ガスにシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等を用いたCVD等により、図7(a)に示す態様で、上記拡散層形成領域A2も含めて上記アライメントパターン上に例えばシリコンからなるエピタキシャル膜4cおよび4dを成膜する。なお、これらエピタキシャル膜4cおよび4dがアライメントパターンの有無に応じて結晶性の異なる膜となり、隣り合うかたちで形成されることは上述の通りである。また、これら両者の成長レートの相違に起因して、アライメントマーク形成領域A1にアライメントパターンに対応した段差Sが生じることも上述した通りである。
こうして、同図7(a)に示すように、上記拡散層形成領域A2には、トレンチ溝22にエピタキシャル膜4が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域A1にはアライメントマークM3bを有する半導体基板が形成される。
ここで、上記アライメントマークM3bは、上記エピタキシャル膜4cおよび4dの結晶性の相違に応じてアライメントパターンが顕在化することで、上記結晶性の変化に起因したレーザ光の反射率の変化等をもって光学的に識別することができるようになる。また、上述の成長レートの相違に応じてアライメントパターンに対応した段差Sが生じるため、上記レーザ光の反射率の変化等と併せ、この段差Sもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができるようになる。
他方、先の図6(k)に示されるようなシリコンからなる基板に対し、適宜の熱酸化処理を施すと、図7(b)に示す態様で、アライメントマーク形成領域A1を含めた基板上にシリコン酸化膜からなる酸化膜3dが形成される。ここで、先の成長レートと同様、下地の結晶性の変化に伴って、その上に形成される熱酸化膜の酸化レートも変化する。例えばシリコンでは、単結晶シリコンよりも多結晶シリコンまたは非晶質シリコンのほうが酸化レートが大きいため、図7(b)に示すように、アライメントマーク形成領域A1中の酸化膜3d上に突起状のパターンが形成される。こうして、上記アライメントマーク形成領域A1に欠陥層23からなるアライメントパターンに対応した段差Sを有するアライメントマークM3cが形成される。
こうして形成されたアライメントマークM3cは、上記欠陥層23からなるアライメントパターン上に熱酸化膜3dが成膜されることで、上述の酸化レートの相違に起因して、その表面には自ずと上記アライメントパターンが顕在化するようになる。
このようにして、エピタキシャル膜4が埋設されたトレンチ溝22を有してその表面が平坦化された拡散層形成領域A2を有していながら、そのアライメントマーク形成領域A1により認識性の高いアライメントマークM3bあるいはM3cが形成された半導体基板が製造される。そして、これら半導体基板のいずれによっても、例えばHe−Neレーザ(633nm)等のレーザ光によりアライメントマークが認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークM3bあるいはM3cを有する半導体基板は、上記アライメントパターンをRIE等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
また、この実施の形態にかかる半導体基板の製造方法は、上記第1および第2の参考例にかかる半導体基板の製造方法よりもフォトリソグラフィ工程の回数が少なく、またアライメントマークとしてトレンチ溝を形成していない。このように、この実施の形態にかかる半導体基板の製造方法は、コスト面においても優れた製造方法である。
以上説明したように、この実施の形態にかかる半導体基板および半導体基板の製造方法によれば、以下のような優れた効果が得られるようになる。
(1)アライメントマークを、アライメントマーク形成領域A1中の単結晶領域に欠陥層23からなるアライメントパターンを有し、該アライメントパターン上に欠陥層23に対応して結晶性の異なるエピタキシャル膜4cおよび4dが隣り合うかたちで形成された構造とした。こうして形成されるアライメントマークM3bは、上記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の変化に起因したレーザ光の反射率等の変化をもって光学的に識別することができるようになる。また、前記エピタキシャル膜の下地となる単結晶領域に結晶性を低下させた部分(欠陥層23)を設けたことで、結晶性の異なるエピタキシャル膜4cおよび4dがこの欠陥層23に対応するかたちで形成されるようになる。そして、こうした結晶性の変化に伴う上記エピタキシャル膜の成長レートの相違に起因して、前記アライメントマーク形成領域A1にアライメントパターンが顕在化することとなり、ひいては前記アライメントマークの認識性をさらに高めることができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であれ、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合のより精度の高いマスクの位置合わせが可能となる。
(1)アライメントマークを、アライメントマーク形成領域A1中の単結晶領域に欠陥層23からなるアライメントパターンを有し、該アライメントパターン上に欠陥層23に対応して結晶性の異なるエピタキシャル膜4cおよび4dが隣り合うかたちで形成された構造とした。こうして形成されるアライメントマークM3bは、上記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の変化に起因したレーザ光の反射率等の変化をもって光学的に識別することができるようになる。また、前記エピタキシャル膜の下地となる単結晶領域に結晶性を低下させた部分(欠陥層23)を設けたことで、結晶性の異なるエピタキシャル膜4cおよび4dがこの欠陥層23に対応するかたちで形成されるようになる。そして、こうした結晶性の変化に伴う上記エピタキシャル膜の成長レートの相違に起因して、前記アライメントマーク形成領域A1にアライメントパターンが顕在化することとなり、ひいては前記アライメントマークの認識性をさらに高めることができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であれ、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合のより精度の高いマスクの位置合わせが可能となる。
(2)アライメントマークを、アライメントマーク形成領域A1中の単結晶領域に欠陥層23からなるアライメントパターンを有し、該アライメントパターン上に欠陥層23に対応した突起状のパターンを有する酸化膜3dが形成された構造とした。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であれ、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合のより精度の高いマスクの位置合わせが可能となる。
(3)また、その製造に際しては、まず、アライメントマーク形成領域A1に対する選択的な不純物の導入により、このアライメントマーク形成領域A1の一部に欠陥層からなるアライメントパターンを形成する。次いで、拡散層形成領域A2にマスク材3cを設け、該マスク材3cをエッチングマスクとして、この拡散層形成領域A2に複数のトレンチ溝22を形成する。その後、上記マスク材3cを除去し、上記トレンチ溝22を埋め込むかたちでエピタキシャル膜4を成膜する。そして、上記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、拡散層形成領域A2に拡散層パターンを形成する。その後、上記アライメントパターン上に結晶性の異なるエピタキシャル膜4cおよび4dを成膜して上記アライメントパターンを顕在化し、アライメントマークM3bを形成した。そして、このアライメントマークM3bを用い、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにした。このような製造方法によると、上記結晶性の異なるエピタキシャル膜の結晶性の変化に伴う成長レートの相違に起因して、アライメントマーク形成領域A1中のエピタキシャル膜上にアライメントパターンが顕在化する。ひいては、上記拡散層形成領域A2に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域A1には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
(4)他方、上記結晶性の異なるエピタキシャル膜4cおよび4dを成膜する工程の代わりに、上記アライメントパターン表面を熱酸化処理してアライメントパターンを顕在化してアライメントマークM3cを形成するようにした。このような製造方法によっても、上述の下地の結晶性の変化に伴う酸化レートの相違に起因して、上記熱酸化処理により形成された酸化膜上にアライメントパターンが顕在化する。ひいては、上記拡散層形成領域A2に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域A1には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
(5)また、上記選択的な不純物の導入に際して、不純物にAsを採用した。このような不純物を用いることで、半導体基板として好ましくない重金属等による汚染を伴うことなく、半導体基板上のアライメントマーク形成領域A1に欠陥層をより容易に形成することができるようになる。また、砒素(As)は原子量が大きい(重い)ため、より高密度の欠陥を形成する上で特に有効である。また、砒素(As)はシリコンに対する拡散長が短いことでも知られ、隣り合う欠陥層の間隔が狭いパターンを形成する場合にも好適な不純物である。
(6)また、当該半導体基板の製造に際して、その母体となる基板1にシリコン(Si)を採用した。これにより、当該半導体基板に熱酸化処理を施すことにより、前記母材となる基板上に、または前記母材となる基板上に形成されたエピタキシャル膜上に、透光性を有するシリコン酸化膜を容易に形成することができるようになる。
(第2の実施の形態)
図8〜図10に、本発明にかかる半導体基板およびその製造方法についてその第2の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図2(a)〜(c)に示した半導体基板と同様、図10(a)および図10(b)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
図8〜図10に、本発明にかかる半導体基板およびその製造方法についてその第2の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図2(a)〜(c)に示した半導体基板と同様、図10(a)および図10(b)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
以下、図8〜図10を参照して、この実施の形態にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図1〜図7に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
この半導体基板の製造に際しては、まず、図8(a)〜(c)に示すように、例えばN型の単結晶シリコンを母体とする基板1の上面に、半導体膜2をエピタキシャル成長により成膜する。なお、この成膜に際して、半導体膜2の材料および膜厚、並びに成膜条件等は第1の参考例と同様である。
次に、この半導体膜2の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材3を成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域A1に複数の欠陥層を形成すべく開口部31を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第1のフォト工程とする。
次に、このマスク材3をエッチングマスクとして、例えば反応ガスにCF3およびSF6等を用いたRIE等により選択的にエッチングを行う。こうして、図8(d)に示すように、上記アライメントマーク形成領域A1に複数の例えば深さ1μm〜10μm、幅10μm〜20μmのトレンチ溝24が形成される。なお、このトレンチ溝24の深さは、その後工程の平坦化処理におけるエッチング誤差(オーバーエッチング量)等を考慮して、上記平坦化処理の後においても、上記トレンチ溝24がアライメントパターンとして光学的に認識可能であるように設定される。
次に、同じくこのマスク材3をマスクに用い、図8(e)に示す態様で、加速電圧を例えば100keV以上、ドーズ量を例えば1×1014〜5×1016として、不純物に例えば砒素(As)を用い、イオン注入により上記トレンチ溝24の側面および底面に選択的に不純物を導入する。その後、例えばHF水溶液等を用いて上記マスク材3をエッチング除去する。このように、上記半導体膜2の単結晶領域に形成されたトレンチ溝24に選択的に不純物を導入して、その一部の結晶性を低下(多結晶化または非晶質化)させることで、図8(f)に示す態様で、上記アライメントマーク形成領域A1に側面および底面に欠陥層25が設けられたトレンチ溝24からなるアライメントパターンが形成される。
なお、先の第1の実施の形態と同様、このイオン注入に際しても、一般に用いられる範囲では、加速電圧は150keV〜200keVが、ドーズ量は5×1015〜1×1016がより好ましい範囲となる。また、不純物として用いた砒素(As)が、より高密度の欠陥層を形成する上においても、あるいは隣り合う欠陥層の間隔が狭いパターンを形成する場合においても有効な不純物であることも先の第1の実施の形態において説明した。
次に、図9(a)〜(d)に示すように、このアライメントパターンを含めた半導体膜2の上面に、例えば原料ガスとして酸素(O2)およびTEOS等を用いたCVD等によりシリコン酸化膜からなるマスク材3eを成膜する。なお、この成膜されたマスク材3e上には上記トレンチ溝24に対応した段差Sが生じる。こうして、このマスク材3eに覆われた上記欠陥層25の設けられたトレンチ溝24をアライメントパターンとするアライメントマークM4aが形成される。
そして、上記マスク材3eの上面にレジスト材を塗布した上で、上記アライメントマークM4aを用いて上記第1のフォト工程に対してマスクの位置合わせを行い、フォトリソグラフィにより、拡散層形成領域A2に複数のトレンチ溝を形成すべく開口部33を形成する。なお、上記マスク材3eが透光性を有するシリコン酸化膜からなることで、このマスク材3eを通じて、上記トレンチ溝24を光学的に認識することができるようになる。ここで、トレンチ溝24の底面に欠陥層25を設けたことで、結晶性の相違に起因したレーザ光の反射率の変化等によっても上記トレンチ溝24は認識されるようになり、上記アライメントマークM4aの認識性はより高められることとなる。また、このトレンチ溝24と併せ、上記マスク材3eの表面に形成された段差Sもアライメントマークとして利用することで、上記アライメントマークM4aの認識性をさらに高めることもできるようになる。
次いで、このマスク材3eをエッチングマスクとして、例えば反応ガスにCF3およびSF6等を用いたRIE等により選択的なエッチングを行い、上記拡散層形成領域A2に複数の例えば深さ1μm〜50μm、幅0.1μm〜50μmのトレンチ溝22を形成する。また、上記トレンチ溝22の形成後、その溝内に形成された自然酸化膜や反応生成物を除去するために、HF水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。その後、図9(d)に示されるように、例えばHF水溶液等を用いて上記マスク材3eをエッチング除去する。
次に、例えば温度800℃〜1200℃、非酸化性の減圧雰囲気下で、例えばシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等からなる原料ガス、並びに例えばジボラン(B2H6)等からなるドーパントガスを導入し、例えばLP−CVD等により例えばP型のシリコンからなるエピタキシャル膜4および4eを成長させる。なお、このエピタキシャル膜4および4eを成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
こうして、図9(e)に示すように、上記トレンチ溝24および22内を含めた基板上にはエピタキシャル膜4および4eが成膜されるが、該エピタキシャル膜4および4eは、上記欠陥層25の設けられたトレンチ溝24に対応して、隣り合うかたちで結晶性の異なる膜となる。具体的には、前述したように、半導体膜2の単結晶領域に結晶性を低下させた部分(欠陥層25)が設けられていることで、アライメントマーク形成領域A1に上記アライメントパターンの有無に応じて結晶性の異なるエピタキシャル膜4および4eが隣り合うかたちで形成される。また、こうした結晶性の変化に伴って上記エピタキシャル膜4および4eの成長レートも変化するため、図9(e)に示す態様で、アライメントマーク形成領域A1にアライメントパターンが顕在化する。こうして、上記アライメントマーク形成領域A1中のエピタキシャル膜上には、上記欠陥層25の設けられたトレンチ溝24からなるアライメントパターンに対応した段差Sが形成される。
また、上記拡散層形成領域A2にもトレンチ溝22に対応するかたちで段差Sが形成される。拡散層形成領域A2においてこのような段差Sが残ることはスーパージャンクション構造MOS等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図9(f)に示す態様で、例えばCMP等により基板表面に平坦化処理を施し、上記拡散層形成領域A2に形成された段差Sを取り除くようにしている。こうして、アライメントマーク形成領域A1にアライメントパターンが露出するとともに、拡散層形成領域A2に拡散層パターンが形成されるが、上記平坦化処理に際して、上記アライメントマーク形成領域A1に形成された段差Sも除去されることとなる。
次に、この基板に対して、例えば原料ガスにシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等を用いたCVD等により、図10(a)に示す態様で、上記拡散層形成領域A2も含めて上記アライメントパターン上に例えばシリコンからなるエピタキシャル膜4cおよび4fを成膜する。なお、これらエピタキシャル膜4cおよび4fがアライメントパターンの有無に応じて結晶性の異なる膜となり、隣り合うかたちで形成されることは上述の通りである。また、これら両者の成長レートの相違に起因して、アライメントマーク形成領域A1にアライメントパターンに対応した段差Sが生じることも上述した通りである。
こうして、同図10(a)に示すように、上記拡散層形成領域A2には、トレンチ溝22にエピタキシャル膜4が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域A1にはアライメントマークM4bを有する半導体基板が形成される。
ここで、上記アライメントマークM4bは、上記エピタキシャル膜4cおよび4fの結晶性の相違に応じてアライメントパターンが顕在化することで、上記結晶性の変化に起因したレーザ光の反射率の変化等をもって光学的に識別することができるようになる。また、上述の成長レートの相違に応じてアライメントパターンに対応した段差Sが生じるため、上記レーザ光の反射率の変化等と併せ、この段差Sもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができるようになる。
他方、先の図9(f)に示されるようなシリコンからなる基板に対し、適宜の熱酸化処理を施すと、図10(b)に示す態様で、アライメントマーク形成領域A1を含めた基板上にシリコン酸化膜からなる酸化膜3dが形成される。ここで、先の成長レートと同様、下地の結晶性の変化に伴って、その上に形成される熱酸化膜の酸化レートも変化するため、図10(b)に示すように、アライメントマーク形成領域A1中の酸化膜3d上に突起状のアライメントパターンが形成される。こうして、上記アライメントマーク形成領域A1に欠陥層25の設けられたトレンチ溝24からなるアライメントパターンに対応した段差Sを有するアライメントマークM4cが形成される。
こうして形成されたアライメントマークM4cは、上記欠陥層25の設けられたトレンチ溝24からなるアライメントパターン上に熱酸化膜3dが成膜されることで、上述の酸化レートの相違に起因して、その表面には自ずと上記アライメントパターンが顕在化するようになる。
このようにして、エピタキシャル膜4が埋設されたトレンチ溝22を有してその表面が平坦化された拡散層形成領域A2を有していながら、そのアライメントマーク形成領域A1により認識性の高いアライメントマークM4bあるいはM4cが形成された半導体基板が製造される。そして、これら半導体基板のいずれによっても、例えばHe−Neレーザ(633nm)等のレーザ光によりアライメントマークが認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークM4bあるいはM4cを有する半導体基板は、上記アライメントパターンをRIE等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
以上説明したように、この実施の形態にかかる半導体基板および半導体基板の製造方法によっても、先の第1の実施の形態の前記(1)〜(6)の効果と同様もしくはそれに準じた効果を得ることができる。
(第3の実施の形態)
図11〜図13に、本発明にかかる半導体基板およびその製造方法についてその第3の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図2(a)〜(c)に示した半導体基板と同様、図13(a)および図13(b)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
図11〜図13に、本発明にかかる半導体基板およびその製造方法についてその第3の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図2(a)〜(c)に示した半導体基板と同様、図13(a)および図13(b)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
以下、図11〜図13を参照して、この実施の形態にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図1〜図10に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
この半導体基板の製造に際しては、まず、図11(a)〜(c)に示すように、例えばN型の単結晶シリコンを母体とする基板1の上面に、半導体膜2をエピタキシャル成長により成膜する。なお、この成膜に際して、半導体膜2の材料および膜厚、並びに成膜条件等は第1の参考例と同様である。
次に、この半導体膜2の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材3fを成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域A1に対応するかたちで欠陥領域を形成すべく開口部34を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第1のフォト工程とする。
次に、このマスク材3fをマスクに用い、図11(d)に示す態様で、加速電圧を例えば100keV以上、ドーズ量を例えば1×1014〜5×1016として、不純物に例えば砒素(As)を用い、イオン注入によりアライメントマーク形成領域A1に不純物を導入する。その後、例えばHF水溶液等を用いて上記マスク材3fをエッチング除去する。このように、上記半導体膜2の単結晶領域に不純物を導入して、その一部の結晶性を低下(多結晶化または非晶質化)させることで、図11(e)に示す態様で、上記アライメントマーク形成領域A1に対応するかたちで欠陥領域26が形成される。
なお、先の第1の実施の形態と同様、このイオン注入に際しても、一般に用いられる範囲では、加速電圧は150keV〜200keVが、ドーズ量は5×1015〜1×1016がより好ましい範囲となる。また、不純物として用いた砒素(As)がより高密度の欠陥層を形成する上において有効な不純物であることも先の第1の実施の形態において説明した。
次に、図11(f)および図11(g)に示すように、上記欠陥領域26も含めた半導体膜2の上面に、例えば原料ガスとして酸素(O2)およびTEOS等を用いたCVD等により例えばシリコン酸化膜等からなるマスク材3gを成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域A1に複数のトレンチ溝を形成すべく開口部31を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第2のフォト工程とする。
次に、このマスク材3gをエッチングマスクとして、例えば反応ガスにCF3およびSF6等を用いたRIE等により選択的にエッチングを行う。こうして、図11(h)に示すように、上記アライメントマーク形成領域A1に複数の例えば深さ1μm〜10μm、幅10μm〜20μmのトレンチ溝27が形成される。なお、このトレンチ溝27の深さは、その後工程の平坦化処理におけるエッチング誤差(オーバーエッチング量)等を考慮して、上記平坦化処理の後においても、上記トレンチ溝27がアライメントパターンとして光学的に認識可能であるように設定される。
その後、例えばHF水溶液等を用いて上記マスク材3gをエッチング除去すると、図11(i)に示すように、上記アライメントマーク形成領域A1の一部に設けられた欠陥領域26にトレンチ溝27からなるアライメントパターンが形成される。
次に、図11(j)〜(l)に示すように、このアライメントパターンを含めた半導体膜2の上面に、例えば原料ガスとして酸素(O2)およびTEOS等を用いたCVD等によりシリコン酸化膜からなるマスク材3hを成膜する。なお、この成膜されたマスク材3h上には上記トレンチ溝27に対応した段差Sが生じる。こうして、このマスク材3hに覆われた上記欠陥領域26に形成されたトレンチ溝27をアライメントパターンとするアライメントマークM5aが形成される。
そして、上記マスク材3hの上面にレジスト材を塗布した上で、上記アライメントマークM5aを用いて上記第2のフォト工程に対してマスクの位置合わせを行い、フォトリソグラフィにより、拡散層形成領域A2に複数のトレンチ溝を形成すべく開口部33を形成する。なお、上記マスク材3hが透光性を有するシリコン酸化膜からなることで、このマスク材3hを通じて、上記トレンチ溝27を光学的に認識することができるようになる。また、このトレンチ溝27と併せ、上記マスク材3hの表面に形成された段差Sもアライメントマークとして利用することで、上記アライメントマークM5aの認識性をさらに高めることもできるようになる。
次いで、このマスク材3hをエッチングマスクとして、例えば反応ガスにCF3およびSF6等を用いたRIE等により選択的なエッチングを行い、上記拡散層形成領域A2に複数の例えば深さ1μm〜50μm、幅0.1μm〜50μmのトレンチ溝22を形成する。また、上記トレンチ溝22の形成後、その溝内に形成された自然酸化膜や反応生成物を除去するために、HF水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。その後、図12(a)に示されるように、例えばHF水溶液等を用いて上記マスク材3hをエッチング除去する。
次に、例えば温度800℃〜1200℃、非酸化性の減圧雰囲気下で、例えばシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等からなる原料ガス、並びに例えばジボラン(B2H6)等からなるドーパントガスを導入し、例えばLP−CVD等により例えばP型のシリコンからなるエピタキシャル膜4および4gを成長させる。なお、このエピタキシャル膜4および4gを成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
こうして、図12(b)に示すように、上記トレンチ溝27および22内を含めた基板上にはエピタキシャル膜4および4gが成膜されるが、該エピタキシャル膜4および4gは、上記欠陥領域26に対応して結晶性の異なる膜となる。具体的には、前述したように、半導体膜2の単結晶領域に結晶性を低下させた部分(欠陥領域26)が設けられていることで、アライメントマーク形成領域A1に上記アライメントマーク形成領域A1に対応するかたちで結晶性の異なるエピタキシャル膜4および4gが形成される。また、こうした結晶性の変化に伴って上記エピタキシャル膜4および4gの成長レートも変化するとともに、欠陥領域26内においては上記トレンチ溝27に対応して凹部も形成されるため、図12(b)に示す態様で、アライメントマーク形成領域A1にアライメントパターンが顕在化する。こうして、上記アライメントマーク形成領域A1中の欠陥領域26にトレンチ溝27からなるアライメントパターンに対応した段差Sが形成される。
また、上記拡散層形成領域A2にもトレンチ溝22に対応するかたちで段差Sが形成される。拡散層形成領域A2においてこのような段差Sが残ることはスーパージャンクション構造MOS等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図12(c)に示す態様で、例えばCMP等により基板表面に平坦化処理を施し、上記拡散層形成領域A2に形成された段差Sを取り除くようにしている。こうして、アライメントマーク形成領域A1にアライメントパターンが露出するとともに、拡散層形成領域A2に拡散層パターンが形成されるが、上記平坦化処理に際して、上記アライメントマーク形成領域A1に形成された段差Sも除去されることとなる。
次に、この基板に対して、例えば原料ガスにシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等を用いたCVD等により、図13(a)に示す態様で、上記拡散層形成領域A2も含めて上記アライメントパターン上に例えばシリコンからなるエピタキシャル膜4cおよび4hを成膜する。なお、これらエピタキシャル膜4cおよび4hがアライメントマーク形成領域A1に対応して結晶性の異なる膜となることは上述の通りである。また、上記欠陥領域26内において、上記トレンチ溝27に埋設されたエピタキシャル膜4gよりも欠陥領域26のほうが結晶性の低下が大きいため、これら下地の結晶性の相違に起因して、アライメントマーク形成領域A1にアライメントパターンに対応した段差Sが生じることとなる。
こうして、同図13(a)に示すように、上記拡散層形成領域A2には、トレンチ溝22にエピタキシャル膜4が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域A1にはアライメントマークM5bを有する半導体基板が形成される。
ここで、上記アライメントマークM5bは、下地となる欠陥領域26およびエピタキシャル膜4gの結晶性の変化に応じて上記エピタキシャル膜4h上にアライメントパターンが顕在化することで、上記結晶性の変化に起因したレーザ光の反射率の変化等をもって光学的に識別することができるようになる。また、上述の成長レートの相違に応じてアライメントパターンに対応した段差Sが生じるため、上記レーザ光の反射率の変化等と併せ、この段差Sもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができるようになる。
他方、先の図12(c)に示されるようなシリコンからなる基板に対し、適宜の熱酸化処理を施すと、図13(b)に示す態様で、アライメントマーク形成領域A1を含めた基板上にシリコン酸化膜からなる酸化膜3dが形成される。ここで、先の成長レートと同様、下地の結晶性の変化に伴って、その上に形成される熱酸化膜の酸化レートも変化するため、図13(b)に示すように、アライメントマーク形成領域A1中の酸化膜3d上に突起状のアライメントパターンが形成される。こうして、上記アライメントマーク形成領域A1中の欠陥領域26にトレンチ溝27からなるアライメントパターンに対応した段差Sを有するアライメントマークM5cが形成される。
こうして形成されたアライメントマークM5cは、上記アライメントパターン上に熱酸化膜3dが成膜されることで、上述の下地(欠陥領域26およびエピタキシャル膜4g)の結晶性の変化に伴う酸化レートの相違に起因して、その表面には自ずと上記アライメントパターンが顕在化するようになる。
このようにして、エピタキシャル膜4が埋設されたトレンチ溝22を有してその表面が平坦化された拡散層形成領域A2を有していながら、そのアライメントマーク形成領域A1により認識性の高いアライメントマークM5bあるいはM5cが形成された半導体基板が製造される。そして、これら半導体基板のいずれによっても、例えばHe−Neレーザ(633nm)等のレーザ光によりアライメントマークが認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークM5bあるいはM5cを有する半導体基板は、上記アライメントパターンをRIE等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
以上説明したように、この実施の形態にかかる半導体基板および半導体基板の製造方法によっても、先の第1の実施の形態の前記(1)〜(6)の効果と同様もしくはそれに準じた効果を得ることができる。
(第4の実施の形態)
図14〜図16に、本発明にかかる半導体基板およびその製造方法についてその第4の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図2(a)〜(c)に示した半導体基板と同様、図16(a)および図16(b)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
図14〜図16に、本発明にかかる半導体基板およびその製造方法についてその第4の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図2(a)〜(c)に示した半導体基板と同様、図16(a)および図16(b)に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
以下、図14〜図16を参照して、この実施の形態にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図1〜図13に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
この半導体基板の製造に際しては、まず、図14(a)〜(c)に示すように、例えばN型の単結晶シリコンを母体とする基板1の上面に、半導体膜2をエピタキシャル成長により成膜する。なお、この成膜に際して、半導体膜2の材料および膜厚、並びに成膜条件等は第1の参考例と同様である。
次に、この半導体膜2の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材3fを成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域A1に対応するかたちで欠陥領域を形成すべく開口部34を形成する。
次に、このマスク材3fをマスクに用い、図14(d)に示す態様で、加速電圧を例えば100keV以上、ドーズ量を例えば1×1014〜5×1016として、不純物に例えば砒素(As)を用い、イオン注入によりアライメントマーク形成領域A1に不純物を導入する。その後、例えばHF水溶液等を用いて上記マスク材3fをエッチング除去する。このように、上記半導体膜2の単結晶領域に不純物を導入して、その一部の結晶性を低下(多結晶化または非晶質化)させることで、図15(a)に示す態様で、上記アライメントマーク形成領域A1に対応するかたちで欠陥領域26が形成される。
なお、先の第1の実施の形態と同様、このイオン注入に際しても、一般に用いられる範囲では、加速電圧は150keV〜200keVが、ドーズ量は5×1015〜1×1016がより好ましい範囲となる。また、不純物として用いた砒素(As)がより高密度の欠陥層を形成する上において有効な不純物であることも先の第1の実施の形態において説明した。
次に、図15(b)および図15(c)に示すように、上記欠陥領域26も含めた半導体膜2の上面に、例えば原料ガスとして酸素(O2)およびTEOS等を用いたCVD等により例えばシリコン酸化膜等からなるマスク材3iを成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域A1および拡散層形成領域A2に複数のトレンチ溝を形成すべく開口部35を形成する。
次に、このマスク材3iをエッチングマスクとして、例えば反応ガスにCF3およびSF6等を用いたRIE等により選択的にエッチングを行う。こうして、図15(d)に示すように、上記アライメントマーク形成領域A1に複数の例えば深さ1μm〜50μm、幅10μm〜20μmのトレンチ溝28が、上記拡散層形成領域A2に複数の例えば深さ1μm〜50μm、幅0.1μm〜50μmのトレンチ溝22がそれぞれ形成される。なお、これらトレンチ溝28および22は単一のエッチング工程によって形成されるため、同トレンチ溝28および22は略同一の深さをもって形成されることとなる。また、上記トレンチ溝28および22の形成後、それら溝内に形成された自然酸化膜や反応生成物を除去するために、HF水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。
その後、例えばHF水溶液等を用いて上記マスク材3iをエッチング除去すると、図15(e)に示すように、上記アライメントマーク形成領域A1の一部に設けられた欠陥領域26にトレンチ溝28からなるアライメントパターンが形成される。
次に、例えば温度800℃〜1200℃、非酸化性の減圧雰囲気下で、例えばシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等からなる原料ガス、並びに例えばジボラン(B2H6)等からなるドーパントガスを導入し、例えばLP−CVD等により例えばP型のシリコンからなるエピタキシャル膜4および4iを成長させる。なお、このエピタキシャル膜4および4gを成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
こうして、図15(f)に示すように、上記トレンチ溝28および22内を含めた基板上にはエピタキシャル膜4および4iが成膜されるが、該エピタキシャル膜4および4iは、上記欠陥領域26に対応して結晶性の異なる膜となる。具体的には、前述したように、半導体膜2の単結晶領域に結晶性を低下させた部分(欠陥領域26)が設けられていることで、アライメントマーク形成領域A1に上記アライメントマーク形成領域A1に対応するかたちで結晶性の異なるエピタキシャル膜4および4iが形成される。また、こうした結晶性の変化に伴って上記エピタキシャル膜4および4iの成長レートも変化するとともに、欠陥領域26内においては上記トレンチ溝28に対応して凹部も形成されるため、図15(f)に示す態様で、アライメントマーク形成領域A1にアライメントパターンが顕在化する。こうして、上記アライメントマーク形成領域A1中の欠陥領域26にトレンチ溝28からなるアライメントパターンに対応した段差Sが形成される。
また、上記拡散層形成領域A2にもトレンチ溝22に対応するかたちで段差Sが形成される。拡散層形成領域A2においてこのような段差Sが残ることはスーパージャンクション構造MOS等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図15(g)に示す態様で、例えばCMP等により基板表面に平坦化処理を施し、上記拡散層形成領域A2に形成された段差Sを取り除くようにしている。こうして、アライメントマーク形成領域A1にアライメントパターンが露出するとともに、拡散層形成領域A2に拡散層パターンが形成されるが、上記平坦化処理に際して、上記アライメントマーク形成領域A1に形成された段差Sも除去されることとなる。
次に、この基板に対して、例えば原料ガスにシラン(SiH4)、ジシラン(Si2H2)、ジクロロシラン(SiCl2H2)およびトリクロロシラン(SiCl3H)等を用いたCVD等により、図16(a)に示す態様で、上記拡散層形成領域A2も含めて上記アライメントパターン上に例えばシリコンからなるエピタキシャル膜4cおよび4jを成膜する。なお、これらエピタキシャル膜4cおよび4jがアライメントマーク形成領域A1に対応して結晶性の異なる膜となることは上述の通りである。また、上記欠陥領域26内において、上記トレンチ溝28に埋設されたエピタキシャル膜4iよりも欠陥領域26のほうが結晶性の低下が大きいため、これら下地の結晶性の相違に起因して、アライメントマーク形成領域A1にアライメントパターンに対応した段差Sが生じることとなる。
こうして、同図16(a)に示すように、上記拡散層形成領域A2には、トレンチ溝22にエピタキシャル膜4が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域A1にはアライメントマークM6aを有する半導体基板が形成される。
ここで、上記アライメントマークM6aは、下地となる欠陥領域26およびエピタキシャル膜4iの結晶性の変化に応じて上記エピタキシャル膜4j上にアライメントパターンが顕在化することで、上記結晶性の変化に起因したレーザ光の反射率の変化等をもって光学的に識別することができるようになる。また、上述の成長レートの相違に応じてアライメントパターンに対応した段差Sが生じるため、上記レーザ光の反射率の変化等と併せ、この段差Sもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができるようになる。
他方、先の図15(g)に示されるようなシリコンからなる基板に対し、適宜の熱酸化処理を施すと、図16(b)に示す態様で、アライメントマーク形成領域A1を含めた基板上にシリコン酸化膜からなる酸化膜3dが形成される。ここで、先の成長レートと同様、下地の結晶性の変化に伴って、その上に形成される熱酸化膜の酸化レートも変化するため、図16(b)に示すように、アライメントマーク形成領域A1中の酸化膜3d上に突起状のアライメントパターンが形成される。こうして、上記アライメントマーク形成領域A1中の欠陥領域26にトレンチ溝28からなるアライメントパターンに対応した段差Sを有するアライメントマークM6bが形成される。
こうして形成されたアライメントマークM6bは、上記アライメントパターン上に熱酸化膜3dが成膜されることで、上述の下地(欠陥領域26およびエピタキシャル膜4i)の結晶性の変化に伴う酸化レートの相違に起因して、その表面には自ずと上記アライメントパターンが顕在化するようになる。
このようにして、エピタキシャル膜4が埋設されたトレンチ溝22を有してその表面が平坦化された拡散層形成領域A2を有していながら、そのアライメントマーク形成領域A1により認識性の高いアライメントマークM6aあるいはM6bが形成された半導体基板が製造される。そして、上記アライメントマークM6aあるいはM6bを有する半導体基板のいずれによっても、例えばHe−Neレーザ(633nm)等のレーザ光によりアライメントマークは認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークM6aあるいはM6bを有する半導体基板は、上記アライメントパターンをRIE等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
また、この実施の形態にかかる半導体基板の製造方法は、アライメントパターンとなるトレンチ溝28および拡散層パターンとなるトレンチ溝22を単一のエッチング工程で形成することで、製造工程の簡略化を図っている。
以上説明したように、この実施の形態にかかる半導体基板および半導体基板の製造方法によれば、先の第1の実施の形態の前記(1)〜(6)の効果と同様の効果もしくはそれに準じた効果に加え、さらに次のような効果が得られるようになる。
(7)アライメントマーク形成領域A1に形成するトレンチ溝28と拡散層形成領域A2に形成するトレンチ溝22とを単一のエッチング工程によって形成することが可能となり、製造工程の簡略化を図ることができるようになる。
(他の実施の形態)
なお、上記各実施の形態は、以下の形態をもって実施することもできる。
・上記各実施の形態では、アライメントパターンを複数のトレンチ溝あるいは突起あるいは欠陥層として形成したが、それらの数は任意であり、例えば1つからなるアライメントパターンであってもよい。また、これらアライメントパターンの形状についても、先の図17(b)に示した線形状に限られず、アライメントパターンとして認識可能な範囲で任意である。また、上記アライメントマーク形成領域A1の配置も任意であり、素子形成領域300(図17(b))以外の部分であれば、任意の位置に設けることができる。
なお、上記各実施の形態は、以下の形態をもって実施することもできる。
・上記各実施の形態では、アライメントパターンを複数のトレンチ溝あるいは突起あるいは欠陥層として形成したが、それらの数は任意であり、例えば1つからなるアライメントパターンであってもよい。また、これらアライメントパターンの形状についても、先の図17(b)に示した線形状に限られず、アライメントパターンとして認識可能な範囲で任意である。また、上記アライメントマーク形成領域A1の配置も任意であり、素子形成領域300(図17(b))以外の部分であれば、任意の位置に設けることができる。
・上記各実施の形態における拡散層パターンは、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化されていれば、その製造方法等は任意である。例えば、トレンチ溝22の形成に際しては、TMAH溶液あるいはKOH溶液等を用いたウェットエッチング(異方性エッチング)等も適宜採用することができる。なお、この場合、母材となる基板1にSi(110)基板を用いることで、高アスペクト比のトレンチ加工をより容易に行うことができるようになる。また、前記トレンチ溝22の深さまたは幅または形成する数、あるいは該トレンチ溝22を埋設するエピタキシャル膜4の材料や導電型等についても、当該半導体基板上に形成する半導体装置に応じてより好適なものを選択することができる。
・上記各実施の形態では、母体となる基板1の材料としてシリコンを用い、その導電型をN型としたが、母体となる基板の材料および導電型は任意であり、例えば、炭化シリコン(SiC)またはシリコンゲルマニウム(SiGe)またはガリウム砒素(GaAs)等も上記基板の材料として用いることができる。なお、上記基板1の上にエピタキシャル成長させた半導体膜2およびエピタキシャル膜4および4a〜4iの材料は、その下地材料に対応したものとなる。また、第1〜4の実施の形態において、基板1の材料として炭化シリコン(SiC)またはシリコンゲルマニウム(SiGe)を用いた場合も、例えば第1の実施の形態の前記(6)の効果に準じた効果を得ることができる。
・上記各実施の形態では、半導体膜2の厚さを10μm〜50μm、導電型をN型としたが、これら厚さおよび導電型は当該半導体基板上に形成する半導体装置に応じてより好適なものを選択することができる。また、上記半導体膜2を形成せずに、基板1にアライメントパターンを形成するようにしてもよい。また、上記半導体膜2の上にさらにエピタキシャル膜を成長させて、このエピタキシャル膜にアライメントパターンを形成するようにしてもよい。
・また、上記第1および第2の参考例において、膜材3aおよび膜材3bを熱酸化等により形成したが、その形成方法は任意であり、例えばCVD、または熱酸化後にCVDを行って形成してもよい。また、膜材3aにシリコン酸化膜を用いたが、膜材3aの材料も透光性の膜であれば任意であり、例えばシリコン窒化膜等も用いることができる。そして、基板1の材料としてシリコン(Si)および炭化シリコン(SiC)およびシリコンゲルマニウム(SiGe)のいずれかを採用し、前記膜材3aとしてシリコン酸化膜やシリコン窒化膜を用いた場合は、例えば第1の参考例の前記(3)および(8)の効果と同様もしくはそれに準じた効果が得られる。なお、上記膜材3aの材料としてシリコン窒化膜を用いる場合、その製造に際しては、原料ガスに例えばアンモニア(NH3)およびシラン(SiH4)等を用いた例えばLP−CVD等が使用される。
・上記各実施の形態においては、前記マスク材3あるいはマスク材3fの材料としてシリコン酸化膜を用い、その形成方法を熱酸化等としたが、これらの形成方法は任意であり、例えばCVD、または熱酸化後にCVDを行って形成してもよい。また、上記両マスク材は、その材料についても任意であり、例えばレジスト等を用いてもよい。
・上記各実施の形態では、CMPによって平坦化処理を行うこととしたが、エッチバックまたは異方性ウェットエッチング等を用いてもよい。また、これらを組み合わせて用いてもよい。
・上記各実施の形態においては、当該半導体基板を製造するに際して用いた各フォトリソグラフィー工程についてマスク合わせを行ったが、このようなマスク合わせを行わずとも、本発明にかかる半導体基板を製造することは可能である。
・上記第1の参考例または第2または第3の実施の形態では、それぞれトレンチ溝21、24、27の深さを1μm〜10μm、幅を10μm〜20μmとしたが、上記トレンチ溝21、24、27の深さや幅は前記平坦化処理の後においてもアライメントパターンとして光学的に認識可能な範囲で任意である。
・上記第1〜4の実施の形態では、不純物の導入に際して、イオン注入の加速電圧を150keV〜200keV、ドーズ量を5×1015〜1×1016としたが、これらはそれぞれ欠陥層23、25、あるいは欠陥領域26が形成可能な範囲で任意である。また、上記イオン注入に際して、不純物として砒素(As)を用いたが、この不純物も任意であり、例えばリン(P)およびホウ素(B)およびフッ化ホウ素(BF2)および希ガスのいずれか等も用いることができる。そして、こうした不純物によっても、半導体基板として好ましくない重金属等による汚染を伴うことなく、欠陥層23あるいは欠陥層25あるいは欠陥領域26を形成することができるようになる。特に、原子量の大きい(重い)キセノン(Xe)およびアルゴン(Ar)およびリン(P)のいずれかを用いれば、高密度の欠陥をより容易に形成することもできるようになる。他方、イオン化の容易なヘリウム(He)を用いた場合は、これによってイオン注入のさらなる効率化が期待できる。また、上記欠陥層23、25、あるいは欠陥領域26の形成方法もイオン注入に限られることなく任意であり、例えばレーザ照射等により形成してもよい。
・第1〜4の実施の形態では、基板全面に対して熱酸化処理を施したが、少なくともアライメントパターンの表面を熱酸化処理すれば足りる。また、結晶性の異なるエピタキシャル膜4b〜4jについても、上記拡散層形成領域A2も含めて上記アライメントパターン上に成膜したが、少なくともアライメントマーク形成領域A1に成膜すれば足りる。
・上記第1の実施の形態では、トレンチ溝24の側面および底面に欠陥層25を形成したが、上記トレンチ溝24の少なくとも底面に欠陥層25を形成すれば足りる。
1…基板、2…半導体膜、2a…突起、3a、3b…膜材、3d…酸化膜、3、3c、3e〜3i…マスク材、4、4a〜4j…エピタキシャル膜、21、22、24、27、28…トレンチ溝、23、25…欠陥層、26…欠陥領域、M1a〜M1c、M2a〜M2c、M3a〜M3c、M4a〜M4c、M5a〜M5c、M6a、M6b…アライメントマーク。
Claims (20)
- エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
前記アライメントマークは、前記アライメントマーク形成領域中の単結晶領域に欠陥層からなるアライメントパターンを有し、該アライメントパターン上に、前記欠陥層の有無に対応して結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなる
ことを特徴とする半導体基板。 - 前記欠陥層には、トレンチ溝が形成されてなり、該トレンチ溝を境に前記結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなる
請求項1に記載の半導体基板。 - エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
前記アライメントマークは、前記アライメントマーク形成領域中の単結晶領域に欠陥層からなるアライメントパターンを有し、該アライメントパターン上に、前記欠陥層に対応した突起状のパターンを有する酸化膜が形成されてなる
ことを特徴とする半導体基板。 - 前記欠陥層には、トレンチ溝が形成されてなり、該トレンチ溝に対応するかたちで前記突起状のパターンを有する酸化膜が形成されてなる
請求項3に記載の半導体基板。 - 前記欠陥層は、前記単結晶領域に対する選択的な不純物の導入により形成されてなる
請求項1〜4のいずれか一項に記載の半導体基板。 - エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
前記アライメントマークは、単結晶領域に前記アライメントマーク形成領域に対応するかたちで欠陥領域が形成されてなるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを有し、前記トレンチ溝を境に結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなる
ことを特徴とする半導体基板。 - エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
前記アライメントマークは、単結晶領域に前記アライメントマーク形成領域に対応するかたちで欠陥領域が形成されてなるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを有し、前記トレンチ溝に対応するかたちで突起状のパターンを有する酸化膜が形成されてなる
ことを特徴とする半導体基板。 - 前記欠陥領域は、前記単結晶領域に対する選択的な不純物の導入により形成されてなる
請求項6または7に記載の半導体基板。 - 前記欠陥領域に形成されたトレンチ溝と前記エピタキシャル膜が埋設されて平坦化されたトレンチ溝とが同一の深さをもって形成されてなる
請求項6〜8のいずれか一項に記載の半導体基板。 - 半導体基板上のアライメントマーク形成領域に対する選択的な不純物の導入により、該アライメントマーク形成領域の一部に欠陥層からなるアライメントパターンを形成する工程と、
同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する工程と、
前記エッチングマスクを除去する工程と、
前記拡散層形成領域に形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する工程と、
を備え、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う
ことを特徴とする半導体基板の製造方法。 - 半導体基板上のアライメントマーク形成領域に対する選択的な不純物の導入により、該アライメントマーク形成領域の一部に欠陥層からなるアライメントパターンを形成する工程と、
同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する工程と、
前記エッチングマスクを除去する工程と、
前記拡散層形成領域に形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成する欠陥層の有無に応じて結晶性の異なるエピタキシャル膜を成長させる工程と、
を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う
ことを特徴とする半導体基板の製造方法。 - 半導体基板上のアライメントマーク形成領域にマスク材を設け、該マスク材を通じて1乃至複数のトレンチ溝からなるアライメントパターンを形成する工程と、
前記マスク材を通じた選択的な不純物の導入により前記トレンチ溝の少なくとも底面に欠陥層を形成する工程と、
同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する工程と、
前記エッチングマスクを除去する工程と、
前記アライメントマーク形成領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する工程と、
を備え、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う
ことを特徴とする半導体基板の製造方法。 - 半導体基板上のアライメントマーク形成領域にマスク材を設け、該マスク材を通じて1乃至複数のトレンチ溝からなるアライメントパターンを形成する工程と、
前記マスク材を通じた選択的な不純物の導入により前記トレンチ溝の少なくとも底面に欠陥層を形成する工程と、
同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する工程と、
前記エッチングマスクを除去する工程と、
前記アライメントマーク形成領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる工程と、
を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う
ことを特徴とする半導体基板の製造方法。 - 半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の一部に欠陥領域を形成する工程と、
該欠陥領域に1乃至複数のトレンチ溝からなるアライメントパターンを形成する工程と、
同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する工程と、
前記エッチングマスクを除去する工程と、
前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する工程と、
を備え、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う
ことを特徴とする半導体基板の製造方法。 - 半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の一部に欠陥領域を形成する工程と、
該欠陥領域に1乃至複数のトレンチ溝からなるアライメントパターンを形成する工程と、
同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に1乃至複数のトレンチ溝を形成する工程と、
前記エッチングマスクを除去する工程と、
前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる工程と、
を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う
ことを特徴とする半導体基板の製造方法。 - 半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の一部に欠陥領域を形成する工程と、
前記欠陥領域および同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じて、前記欠陥領域に1乃至複数のトレンチ溝からなるアライメントパターンを形成するとともに、前記拡散層形成領域に1乃至複数のトレンチ溝を形成する工程と、
前記エッチングマスクを除去する工程と、
前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する工程と、
を備え、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う
ことを特徴とする半導体基板の製造方法。 - 半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の一部に欠陥領域を形成する工程と、
前記欠陥領域および同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じて、前記欠陥領域に1乃至複数のトレンチ溝からなるアライメントパターンを形成するとともに、前記拡散層形成領域に1乃至複数のトレンチ溝を形成する工程と、
前記エッチングマスクを除去する工程と、
前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる工程と、
を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う
ことを特徴とする半導体基板の製造方法。 - 前記不純物の導入をイオン注入によって行う
請求項10〜17のいずれか一項に記載の半導体基板の製造方法。 - 前記不純物として、砒素(As)およびリン(P)およびホウ素(B)およびフッ化ホウ素(BF2)および希ガスのいずれかを導入する
請求項10〜18のいずれか一項に記載の半導体基板の製造方法。 - 母体となる基板の材料として、シリコン(Si)および炭化シリコン(SiC)およびシリコンゲルマニウム(SiGe)のいずれかを用いる
請求項10〜19のいずれか一項に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007100688A JP2007201499A (ja) | 2007-04-06 | 2007-04-06 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007100688A JP2007201499A (ja) | 2007-04-06 | 2007-04-06 | 半導体基板およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003185909A Division JP2005019898A (ja) | 2003-06-27 | 2003-06-27 | 半導体基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007201499A true JP2007201499A (ja) | 2007-08-09 |
Family
ID=38455683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007100688A Pending JP2007201499A (ja) | 2007-04-06 | 2007-04-06 | 半導体基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007201499A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273971A (ja) * | 2006-03-08 | 2007-10-18 | Asml Netherlands Bv | 改良されたリソグラフィ用アライメント方法及びシステム |
JP2009267148A (ja) * | 2008-04-25 | 2009-11-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2010118536A (ja) * | 2008-11-13 | 2010-05-27 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
JP2010141310A (ja) * | 2008-11-12 | 2010-06-24 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
US7863151B2 (en) | 2008-06-23 | 2011-01-04 | Fuji Electric Systems Co., Ltd. | Method for manufacturing semiconductor device |
WO2011030661A1 (ja) * | 2009-09-08 | 2011-03-17 | 住友電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
JP2011159917A (ja) * | 2010-02-03 | 2011-08-18 | Denso Corp | 半導体基板の製造方法 |
WO2013136921A1 (en) * | 2012-03-14 | 2013-09-19 | Canon Kabushiki Kaisha | Imprint apparatus, mold, imprint method, and method of manufacturing article |
US8563393B2 (en) | 2010-05-28 | 2013-10-22 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
CN104112670A (zh) * | 2014-06-27 | 2014-10-22 | 杭州士兰集成电路有限公司 | 一种半导体器件及其制作方法 |
WO2014199749A1 (ja) * | 2013-06-13 | 2014-12-18 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
CN104409349A (zh) * | 2014-11-10 | 2015-03-11 | 成都士兰半导体制造有限公司 | 沟槽器件的制作方法 |
WO2016088216A1 (ja) * | 2014-12-03 | 2016-06-09 | パイオニア株式会社 | 光学フィルターの製造方法 |
CN107706148A (zh) * | 2017-10-17 | 2018-02-16 | 吉林华微电子股份有限公司 | 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品 |
JP2018036498A (ja) * | 2016-08-31 | 2018-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62298111A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 半導体装置 |
JPS63124412A (ja) * | 1986-11-12 | 1988-05-27 | Mitsubishi Electric Corp | 半導体装置 |
JPH01169963A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | 半導体装置の製造方法 |
JPH01194417A (ja) * | 1988-01-29 | 1989-08-04 | Seiko Epson Corp | 半導体装置 |
JPH0340415A (ja) * | 1989-04-05 | 1991-02-21 | Oki Electric Ind Co Ltd | アライメントマーク及びアライメントマーク形成方法 |
JPH08335543A (ja) * | 1995-06-06 | 1996-12-17 | Sony Corp | アライメントパターンの形成方法 |
JP2000306833A (ja) * | 1999-04-23 | 2000-11-02 | Tokin Corp | 半導体装置の製造方法 |
-
2007
- 2007-04-06 JP JP2007100688A patent/JP2007201499A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62298111A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 半導体装置 |
JPS63124412A (ja) * | 1986-11-12 | 1988-05-27 | Mitsubishi Electric Corp | 半導体装置 |
JPH01169963A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | 半導体装置の製造方法 |
JPH01194417A (ja) * | 1988-01-29 | 1989-08-04 | Seiko Epson Corp | 半導体装置 |
JPH0340415A (ja) * | 1989-04-05 | 1991-02-21 | Oki Electric Ind Co Ltd | アライメントマーク及びアライメントマーク形成方法 |
JPH08335543A (ja) * | 1995-06-06 | 1996-12-17 | Sony Corp | アライメントパターンの形成方法 |
JP2000306833A (ja) * | 1999-04-23 | 2000-11-02 | Tokin Corp | 半導体装置の製造方法 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273971A (ja) * | 2006-03-08 | 2007-10-18 | Asml Netherlands Bv | 改良されたリソグラフィ用アライメント方法及びシステム |
JP4611329B2 (ja) * | 2006-03-08 | 2011-01-12 | エーエスエムエル ネザーランズ ビー.ブイ. | アライメントマーク保存方法、及び自己位置合わせアライメントマーク構造 |
JP2009267148A (ja) * | 2008-04-25 | 2009-11-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US7863151B2 (en) | 2008-06-23 | 2011-01-04 | Fuji Electric Systems Co., Ltd. | Method for manufacturing semiconductor device |
JP2010141310A (ja) * | 2008-11-12 | 2010-06-24 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2010118536A (ja) * | 2008-11-13 | 2010-05-27 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
WO2011030661A1 (ja) * | 2009-09-08 | 2011-03-17 | 住友電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
JP2011060901A (ja) * | 2009-09-08 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
JP2011159917A (ja) * | 2010-02-03 | 2011-08-18 | Denso Corp | 半導体基板の製造方法 |
US8563393B2 (en) | 2010-05-28 | 2013-10-22 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
JP2013191777A (ja) * | 2012-03-14 | 2013-09-26 | Canon Inc | インプリント装置、モールド、インプリント方法及び物品の製造方法 |
WO2013136921A1 (en) * | 2012-03-14 | 2013-09-19 | Canon Kabushiki Kaisha | Imprint apparatus, mold, imprint method, and method of manufacturing article |
EP2826060A4 (en) * | 2012-03-14 | 2015-08-05 | Canon Kk | PRINTING APPARATUS, MOLD, PRINTING METHOD, AND ARTICLE MANUFACTURING METHOD |
US9921470B2 (en) | 2012-03-14 | 2018-03-20 | Canon Kabushiki Kaisha | Imprint method for an imprint apparatus which transfers a pattern onto a substrate by using a mold |
WO2014199749A1 (ja) * | 2013-06-13 | 2014-12-18 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US9620358B2 (en) | 2013-06-13 | 2017-04-11 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device |
CN104112670A (zh) * | 2014-06-27 | 2014-10-22 | 杭州士兰集成电路有限公司 | 一种半导体器件及其制作方法 |
CN104409349A (zh) * | 2014-11-10 | 2015-03-11 | 成都士兰半导体制造有限公司 | 沟槽器件的制作方法 |
WO2016088216A1 (ja) * | 2014-12-03 | 2016-06-09 | パイオニア株式会社 | 光学フィルターの製造方法 |
JPWO2016088216A1 (ja) * | 2014-12-03 | 2017-08-24 | パイオニア株式会社 | 光学フィルターの製造方法 |
JP2018036498A (ja) * | 2016-08-31 | 2018-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN107706148A (zh) * | 2017-10-17 | 2018-02-16 | 吉林华微电子股份有限公司 | 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007201499A (ja) | 半導体基板およびその製造方法 | |
JP2005019898A (ja) | 半導体基板およびその製造方法 | |
KR100997153B1 (ko) | 반도체 기판 및 그 제조 방법 | |
US7364980B2 (en) | Manufacturing method of semiconductor substrate | |
US20080211063A1 (en) | Semiconductor wafer and manufacturing method of semiconductor device | |
JP4924440B2 (ja) | 炭化珪素半導体装置の製造方法 | |
CN103295950B (zh) | 浅沟槽隔离结构的制作方法 | |
JP5008786B2 (ja) | プレーナ・ヘテロ構造の製造方法 | |
JP2007103747A (ja) | 半導体基板の製造方法 | |
JP2009010040A (ja) | 半導体装置の製造方法 | |
US20080233716A1 (en) | Method for fabricating semiconductor device | |
JP2007329200A (ja) | 半導体装置の製造方法 | |
JP3875047B2 (ja) | 半導体基板の面方位依存性評価方法及びそれを用いた半導体装置 | |
JP5556851B2 (ja) | 半導体装置の製造方法 | |
CN105575770B (zh) | 带碳化硅膜基板及其制造方法、以及半导体装置 | |
JP6950396B2 (ja) | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置の製造方法 | |
CN105633070B (zh) | 一种半导体器件及其制作方法 | |
JP4788519B2 (ja) | 半導体基板の製造方法 | |
JP4794425B2 (ja) | 半導体装置及びその製造方法 | |
JP2016092399A (ja) | 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置 | |
CN213958961U (zh) | Gaa晶体管及电子设备 | |
CN1761039A (zh) | 形成用于闸电极图案化的硬遮罩的方法及对应的装置 | |
US8273620B2 (en) | Semiconductor integrated circuit device and related fabrication method | |
CN108807278A (zh) | 半导体器件与其制作方法 | |
JP2005057147A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |