JPH08335543A - アライメントパターンの形成方法 - Google Patents
アライメントパターンの形成方法Info
- Publication number
- JPH08335543A JPH08335543A JP7139169A JP13916995A JPH08335543A JP H08335543 A JPH08335543 A JP H08335543A JP 7139169 A JP7139169 A JP 7139169A JP 13916995 A JP13916995 A JP 13916995A JP H08335543 A JPH08335543 A JP H08335543A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment
- impurity layer
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 不純物層パターンに対して直接位置合わせを
行うことができるアライメントパターンの形成方法を提
供する。 【構成】 基板１１上に形成した第１マスクパターン１
２上からイオン注入を行うことによって機能領域１１ａ
に第１不純物層パターン１３を形成する際、アライメン
ト領域１１ｂにアライメントパターン形成用の第２不純
物層パターン１４を形成する。第１マスクパターン１２
を除去した後、アライメント領域１１ｂ上に開口部を有
する第２マスクパターン１５を基板１１上に形成する。
第２マスクパターン１５上から第２不純物層パターン１
４を選択的にエッチング除去してアライメントパターン
１６を形成する。これによって、直接第１不純物層パタ
ーン１３の形成位置を示すアライメントパターン１６を
形成する。
行うことができるアライメントパターンの形成方法を提
供する。 【構成】 基板１１上に形成した第１マスクパターン１
２上からイオン注入を行うことによって機能領域１１ａ
に第１不純物層パターン１３を形成する際、アライメン
ト領域１１ｂにアライメントパターン形成用の第２不純
物層パターン１４を形成する。第１マスクパターン１２
を除去した後、アライメント領域１１ｂ上に開口部を有
する第２マスクパターン１５を基板１１上に形成する。
第２マスクパターン１５上から第２不純物層パターン１
４を選択的にエッチング除去してアライメントパターン
１６を形成する。これによって、直接第１不純物層パタ
ーン１３の形成位置を示すアライメントパターン１６を
形成する。
Description
【０００１】
【産業上の利用分野】本発明は、アライメントパターン
の形成方法に関し、特には半導体装置の製造工程で基板
の表面層に形成された不純物層に対してリソグラフィー
の位置合わせを行うために上記基板の表面側に形成する
アライメントパターンの形成方法に関する。
の形成方法に関し、特には半導体装置の製造工程で基板
の表面層に形成された不純物層に対してリソグラフィー
の位置合わせを行うために上記基板の表面側に形成する
アライメントパターンの形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程では、基板の表面
層の形状加工を行う場合や基板の表面層に不純物層を形
成する場合に、リソグラフィー法によって上記基板上に
レジストパターンを形成し、このレジストパターンをマ
スクにしてエッチングやイオン注入を行っている。この
際、既に基板表面に形成されている加工パターンや不純
物層パターンに重ね合わせて上記形状加工や不純物層を
形成する必要がある。このため、基板の表面層の形状加
工によって半導体装置を構成する機能パターンを形成す
る際には、当該機能パターンの他に凹凸形状からなるア
ライメントパターンを形成する。そして、このアライメ
ントパターンを用いてリソグラフィーの際の位置合わせ
を行なっている。
層の形状加工を行う場合や基板の表面層に不純物層を形
成する場合に、リソグラフィー法によって上記基板上に
レジストパターンを形成し、このレジストパターンをマ
スクにしてエッチングやイオン注入を行っている。この
際、既に基板表面に形成されている加工パターンや不純
物層パターンに重ね合わせて上記形状加工や不純物層を
形成する必要がある。このため、基板の表面層の形状加
工によって半導体装置を構成する機能パターンを形成す
る際には、当該機能パターンの他に凹凸形状からなるア
ライメントパターンを形成する。そして、このアライメ
ントパターンを用いてリソグラフィーの際の位置合わせ
を行なっている。
【０００３】
【発明が解決しようとする課題】しかし、上記アライメ
ントパターンは、形状加工の工程で形成したものである
ため、不純物層を形成した後の工程でリソグラフィーを
行う場合には、不純物層を形成する工程より前に行われ
た形状加工の工程で形成したアライメントパターンに対
して位置合わせを行うことになる。これは、上記不純物
層に対する位置合わせ精度を低下させる要因になる。ま
た、位置合わせ精度が低下することによって合わせ余裕
を多く取る必要があることから、半導体装置の集積度の
向上を妨げる要因になる。
ントパターンは、形状加工の工程で形成したものである
ため、不純物層を形成した後の工程でリソグラフィーを
行う場合には、不純物層を形成する工程より前に行われ
た形状加工の工程で形成したアライメントパターンに対
して位置合わせを行うことになる。これは、上記不純物
層に対する位置合わせ精度を低下させる要因になる。ま
た、位置合わせ精度が低下することによって合わせ余裕
を多く取る必要があることから、半導体装置の集積度の
向上を妨げる要因になる。
【０００４】そこで本発明は、不純物層パターンに対し
て直接位置合わせを行うことができるアライメントパタ
ーンの形成方法を提供することを目的とする。
て直接位置合わせを行うことができるアライメントパタ
ーンの形成方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明の請求項１記載のアライメントパターンの形成
方法は、第１マスクパターンを用いて基板の表面層に不
純物層パターンを形成する際に当該基板の表面層にアラ
イメントパターン形成用の不純物層パターンを形成し、
第２マスクパターン上からアライメントパターン形成用
の不純物層パターンを選択的にエッチング除去してアラ
イメントパターンを形成することを特徴としている。
の本発明の請求項１記載のアライメントパターンの形成
方法は、第１マスクパターンを用いて基板の表面層に不
純物層パターンを形成する際に当該基板の表面層にアラ
イメントパターン形成用の不純物層パターンを形成し、
第２マスクパターン上からアライメントパターン形成用
の不純物層パターンを選択的にエッチング除去してアラ
イメントパターンを形成することを特徴としている。
【０００６】また、請求項２記載のアライメントパター
ンの形成方法は、上記アライメントパターン形成用の不
純物層パターン部分を選択的に酸化成長させた凸状部分
を有する酸化膜からなるアライメントパターンを形成す
ることを特徴としている。
ンの形成方法は、上記アライメントパターン形成用の不
純物層パターン部分を選択的に酸化成長させた凸状部分
を有する酸化膜からなるアライメントパターンを形成す
ることを特徴としている。
【０００７】
【作用】請求項１または２記載のアライメントパターン
の形成方法によれば、同一マスクパターンを用いて同時
に基板に形成した複数の不純物層パターンのうちアライ
メントパターン形成用の不純物層パターンを選択的にエ
ッチング除去するかまたは選択的に酸化膜を成長させて
凹型形状または凸型形状のアライメントパターンを形成
する。このため、当該アライメントパターンは同一のマ
スクパターンを用いて同時に基板表面に同時に形成され
た上記不純物層パターンの形成位置を直接示すものにな
る。
の形成方法によれば、同一マスクパターンを用いて同時
に基板に形成した複数の不純物層パターンのうちアライ
メントパターン形成用の不純物層パターンを選択的にエ
ッチング除去するかまたは選択的に酸化膜を成長させて
凹型形状または凸型形状のアライメントパターンを形成
する。このため、当該アライメントパターンは同一のマ
スクパターンを用いて同時に基板表面に同時に形成され
た上記不純物層パターンの形成位置を直接示すものにな
る。
【０００８】
【実施例】以下、本発明のアライメントパターンの形成
方法の実施例を図面に基づいて説明する。図１（１）〜
（３）は、請求項１記載の形成方法の一例を示す図であ
り、この図を用いて第１実施例のアライメントパターン
の形成方法を説明する。先ず、図１（１）に示す第１工
程では、基板１１上に、リソグラフィー法によって形成
したレジストパターンからなる第１マスクパターン１２
を形成する。この基板１１は、半導体装置やその他周辺
回路が形成される機能領域１１ａと、アライメントパタ
ーンが形成されるアライメント領域１１ｂとを有するも
のである。第１マスクパターン１２は、基板１１の機能
領域１１ａに不純物層パターンを形成する際に用いるも
のであり、基板１１の機能領域１１ａにおいて当該不純
物層パターンを形成する表面部分とアライメント領域１
１ｂにおいてアライメントパターンを形成する表面部分
とを露出させるようにパターン形成されている。
方法の実施例を図面に基づいて説明する。図１（１）〜
（３）は、請求項１記載の形成方法の一例を示す図であ
り、この図を用いて第１実施例のアライメントパターン
の形成方法を説明する。先ず、図１（１）に示す第１工
程では、基板１１上に、リソグラフィー法によって形成
したレジストパターンからなる第１マスクパターン１２
を形成する。この基板１１は、半導体装置やその他周辺
回路が形成される機能領域１１ａと、アライメントパタ
ーンが形成されるアライメント領域１１ｂとを有するも
のである。第１マスクパターン１２は、基板１１の機能
領域１１ａに不純物層パターンを形成する際に用いるも
のであり、基板１１の機能領域１１ａにおいて当該不純
物層パターンを形成する表面部分とアライメント領域１
１ｂにおいてアライメントパターンを形成する表面部分
とを露出させるようにパターン形成されている。
【０００９】上記第１マスクパターン１２を形成した
後、この上方からのイオン注入によって、基板１１の表
面側から当該基板１１中に不純物を導入する。これによ
って、基板１１の機能領域１１ａに第１不純物層パター
ン１３を形成し、アライメント領域１１ｂにアライメン
トパターン形成用の第２不純物層パターン１４を形成す
る。
後、この上方からのイオン注入によって、基板１１の表
面側から当該基板１１中に不純物を導入する。これによ
って、基板１１の機能領域１１ａに第１不純物層パター
ン１３を形成し、アライメント領域１１ｂにアライメン
トパターン形成用の第２不純物層パターン１４を形成す
る。
【００１０】次いで、上記第１マスクパターン１２を基
板１１上から除去した後、図１（２）に示す第２工程で
は、基板１１上にアライメント領域１１ｂの上方に開口
部を有する形状の第２マスクパターン１５を形成する。
第２マスクパターン１５は、例えばリソグラフィー法に
よって形成したレジストパターンからなるものであり、
この第２マスクパターン１５の位置合わせは上記第１工
程の前の工程で基板１１上に形成したアライメントパタ
ーン（図示せず）を用いて行っても良い。尚第２マスク
パターン１５は、アライメントパターン形成用の第２不
純物層パターン１４を露出し第１不純物層パターン１３
を覆う形状であれば良く、必ずしも上記第１マスクパタ
−ン（１２）を除去する必要はない。
板１１上から除去した後、図１（２）に示す第２工程で
は、基板１１上にアライメント領域１１ｂの上方に開口
部を有する形状の第２マスクパターン１５を形成する。
第２マスクパターン１５は、例えばリソグラフィー法に
よって形成したレジストパターンからなるものであり、
この第２マスクパターン１５の位置合わせは上記第１工
程の前の工程で基板１１上に形成したアライメントパタ
ーン（図示せず）を用いて行っても良い。尚第２マスク
パターン１５は、アライメントパターン形成用の第２不
純物層パターン１４を露出し第１不純物層パターン１３
を覆う形状であれば良く、必ずしも上記第１マスクパタ
−ン（１２）を除去する必要はない。
【００１１】その後、図１（３）に示す第３工程では、
第２マスクパターン１５上からアライメント領域１１ｂ
に露出する第２不純物層パターン１４を選択的にエッチ
ング除去する。ここでは、例えば基板１１が単結晶シリ
コンである場合には、水酸化カリウムをエッチング溶液
に用いてたウェットエッチングを行うことによって、不
純物のイオン注入で非結質化した第２不純物層パターン
１４のエッチング選択比を高く保って当該第２不純物層
パターン１４のエッチングを選択的に行う。また、例え
ば基板１１が酸化シリコンである場合には、フッ化水素
をエッチング溶液に用いたウェットエッチングを行うこ
とによって、不純物のイオン注入によって化学的な性質
が変化した第２不純物層パターン１４のエッチング選択
比を高く保って当該第２不純物層パターン１４のエッチ
ングを選択的に行う。これによって、基板１１のアライ
メント領域１１ｂに第２不純物層パターン１４が除去さ
れてなるアライメントパターン１６が形成される。
第２マスクパターン１５上からアライメント領域１１ｂ
に露出する第２不純物層パターン１４を選択的にエッチ
ング除去する。ここでは、例えば基板１１が単結晶シリ
コンである場合には、水酸化カリウムをエッチング溶液
に用いてたウェットエッチングを行うことによって、不
純物のイオン注入で非結質化した第２不純物層パターン
１４のエッチング選択比を高く保って当該第２不純物層
パターン１４のエッチングを選択的に行う。また、例え
ば基板１１が酸化シリコンである場合には、フッ化水素
をエッチング溶液に用いたウェットエッチングを行うこ
とによって、不純物のイオン注入によって化学的な性質
が変化した第２不純物層パターン１４のエッチング選択
比を高く保って当該第２不純物層パターン１４のエッチ
ングを選択的に行う。これによって、基板１１のアライ
メント領域１１ｂに第２不純物層パターン１４が除去さ
れてなるアライメントパターン１６が形成される。
【００１２】上記のようにして形成したアライメントパ
ターン１６は、第１マスクパターン１２上からのイオン
注入によって基板１１の機能領域１１ａに第１不純物層
パターン１３を形成する際に当該基板１１のアライメン
ト領域１１ｂに形成した第２不純物層パターン１４を、
選択的にエッチングしたものである。このことから、当
該アライメントパターン１６は、第１マスクパターン１
２の形成位置に対応して形成され、第１不純物層パター
ン１３の形成位置を示すものになる。このため、次の工
程で基板１１上に第１不純物層パターン１３の形成位置
に合わせて新たに第３マスクパターン（図示せず）を形
成する場合には、アライメントパターン１６を用いるこ
とによって直接第１不純物層パターン１３の形成位置に
対して位置合わせを行うことができる。
ターン１６は、第１マスクパターン１２上からのイオン
注入によって基板１１の機能領域１１ａに第１不純物層
パターン１３を形成する際に当該基板１１のアライメン
ト領域１１ｂに形成した第２不純物層パターン１４を、
選択的にエッチングしたものである。このことから、当
該アライメントパターン１６は、第１マスクパターン１
２の形成位置に対応して形成され、第１不純物層パター
ン１３の形成位置を示すものになる。このため、次の工
程で基板１１上に第１不純物層パターン１３の形成位置
に合わせて新たに第３マスクパターン（図示せず）を形
成する場合には、アライメントパターン１６を用いるこ
とによって直接第１不純物層パターン１３の形成位置に
対して位置合わせを行うことができる。
【００１３】以上から、第１不純物層パターン１３に対
する上記第３マスクパターンの位置合わせ精度は、当該
第３マスクパターンの位置合わせ精度ａのみになる。こ
れに対して、上記第１工程の前の工程で基板１１に形成
されたアライメントパターン（図示せず）を用いて第１
不純物層パターン１３に対して間接的に第３マスクパタ
ーンの位置合わせを行った場合には、第１不純物層パタ
ーン１３に対する第３マスクパターンの位置合わせ精度
が、第３マスクターンの位置合わせ精度ａと第１マスク
パターン１２の位置合わせ精度ｂとに依存して（ａ2 ＋
ｂ2 ）1/2 になる。したがって、上記アライメントパタ
ーン１６を用いて第３マスクパターンの位置合わせを行
うことによって、第１不純物層パターン１３に対する第
３マスクパターンの位置合わせ精度を向上させることが
可能になる。そして、合わせ余裕を小さくすることが可
能になり、半導体装置の集積度を向上させることができ
る。
する上記第３マスクパターンの位置合わせ精度は、当該
第３マスクパターンの位置合わせ精度ａのみになる。こ
れに対して、上記第１工程の前の工程で基板１１に形成
されたアライメントパターン（図示せず）を用いて第１
不純物層パターン１３に対して間接的に第３マスクパタ
ーンの位置合わせを行った場合には、第１不純物層パタ
ーン１３に対する第３マスクパターンの位置合わせ精度
が、第３マスクターンの位置合わせ精度ａと第１マスク
パターン１２の位置合わせ精度ｂとに依存して（ａ2 ＋
ｂ2 ）1/2 になる。したがって、上記アライメントパタ
ーン１６を用いて第３マスクパターンの位置合わせを行
うことによって、第１不純物層パターン１３に対する第
３マスクパターンの位置合わせ精度を向上させることが
可能になる。そして、合わせ余裕を小さくすることが可
能になり、半導体装置の集積度を向上させることができ
る。
【００１４】上記第１実施例の第３工程では、第２不純
物層パターン１４の選択的エッチングをウェットエッチ
ングによって行った。しかし、基板１１材料に対してエ
ッチング選択比を高く保てる方法であれば、上記で示し
たエッチング溶液以外の溶液を用いたウェットエッチン
グやドライエッチングを行っても良い。
物層パターン１４の選択的エッチングをウェットエッチ
ングによって行った。しかし、基板１１材料に対してエ
ッチング選択比を高く保てる方法であれば、上記で示し
たエッチング溶液以外の溶液を用いたウェットエッチン
グやドライエッチングを行っても良い。
【００１５】次に、図２（１）〜（３）を用いて請求項
２記載のアライメントパターンの形成方法の一例を第２
実施例として説明する。先ず、図２（１）に示す第１工
程は、上記第１実施例の第１工程と同様に、第１マスク
パターン１２上からのイオン注入によって基板１１の機
能領域１１ａに第１不純物層パターン１３を形成しアラ
イメント領域１１ｂに第２不純物層パターン１４を形成
する。
２記載のアライメントパターンの形成方法の一例を第２
実施例として説明する。先ず、図２（１）に示す第１工
程は、上記第１実施例の第１工程と同様に、第１マスク
パターン１２上からのイオン注入によって基板１１の機
能領域１１ａに第１不純物層パターン１３を形成しアラ
イメント領域１１ｂに第２不純物層パターン１４を形成
する。
【００１６】その後、図２（２）に示す第２工程では、
基板１１上の第１マスクパターン（１２）を除去した
後、上記第１実施例の第２工程と同様の形状の第２マス
クパターン２１を基板１１上に形成する。第２マスクパ
ターン２１は、酸化防止膜になるもので形成するとと
し、ここではその中から例えば酸化シリコンのような層
間絶縁膜になるものを用いることとする。
基板１１上の第１マスクパターン（１２）を除去した
後、上記第１実施例の第２工程と同様の形状の第２マス
クパターン２１を基板１１上に形成する。第２マスクパ
ターン２１は、酸化防止膜になるもので形成するとと
し、ここではその中から例えば酸化シリコンのような層
間絶縁膜になるものを用いることとする。
【００１７】次に、図２（３）に示す第３工程では、基
板１１の酸化処理を行い、当該基板１１のアライメント
領域１１ｂ表面に酸化膜２２を成長させる。この際、イ
オン注入によって不純物が導入された第２不純物層パタ
ーン１４部分では選択的に酸化成長が速く進む。このた
め、酸化膜２２は、第２不純物層パターン１４部分が選
択的に酸化成長してなる凸状部分を有するアライメント
パターン２３として形成される。
板１１の酸化処理を行い、当該基板１１のアライメント
領域１１ｂ表面に酸化膜２２を成長させる。この際、イ
オン注入によって不純物が導入された第２不純物層パタ
ーン１４部分では選択的に酸化成長が速く進む。このた
め、酸化膜２２は、第２不純物層パターン１４部分が選
択的に酸化成長してなる凸状部分を有するアライメント
パターン２３として形成される。
【００１８】そして、層間絶縁膜として形成した第２マ
スクパターン２１に第１不純物層パターン１３に達する
コンタクトホールを形成する場合には、第２マスクパタ
ーン２１上を含む基板１１上に第３マスクパターン（図
示せず）を形成する。この第３マスクパターンは、第１
不純物層パターン１３上に開口部が配置されるように、
アライメントパターン２３を用いて位置合わせを行う。
その後、第３マスクパターンを用いて第２マスクパター
ン２１をエッチングすることによって第１不純物層パタ
ーン１３に達するコンタクトホール（図示せず）が形成
される。
スクパターン２１に第１不純物層パターン１３に達する
コンタクトホールを形成する場合には、第２マスクパタ
ーン２１上を含む基板１１上に第３マスクパターン（図
示せず）を形成する。この第３マスクパターンは、第１
不純物層パターン１３上に開口部が配置されるように、
アライメントパターン２３を用いて位置合わせを行う。
その後、第３マスクパターンを用いて第２マスクパター
ン２１をエッチングすることによって第１不純物層パタ
ーン１３に達するコンタクトホール（図示せず）が形成
される。
【００１９】上記アライメントパターン２３は、上記第
１実施例で形成したアライメントパターン（１６）と同
様に、第１マスクパターン（１２）の形成位置に対応し
て形成される。このため、上記第１実施例と同様に、次
の工程で基板１１上に第１不純物層パターン１３の形成
位置に合わせて新たに第３マスクパターン（図示せず）
を形成する場合の位置合わせ精度を向上させることが可
能になると共に、半導体装置の集積度を向上させること
ができる。したがって、上記コンタクトホールの形成位
置精度が向上すると共に、合わせ余裕の縮小幅だけ第１
不純物層パターン１３の幅を縮小することも可能にな
る。
１実施例で形成したアライメントパターン（１６）と同
様に、第１マスクパターン（１２）の形成位置に対応し
て形成される。このため、上記第１実施例と同様に、次
の工程で基板１１上に第１不純物層パターン１３の形成
位置に合わせて新たに第３マスクパターン（図示せず）
を形成する場合の位置合わせ精度を向上させることが可
能になると共に、半導体装置の集積度を向上させること
ができる。したがって、上記コンタクトホールの形成位
置精度が向上すると共に、合わせ余裕の縮小幅だけ第１
不純物層パターン１３の幅を縮小することも可能にな
る。
【００２０】また、上記第２実施例では、基板１１の機
能領域１１ａにおける第１不純物層パターン１３以外の
表面部分に酸化膜を成膜したい場合には、第２工程で基
板上に形成する第２マスクパターン１５に機能領域１１
ａ上を開口する開口部を設け、第３工程で酸化処理を行
う。これによって、特別な酸化処理工程を行うことなく
アライメントパターン２３を形成することが可能にな
る。
能領域１１ａにおける第１不純物層パターン１３以外の
表面部分に酸化膜を成膜したい場合には、第２工程で基
板上に形成する第２マスクパターン１５に機能領域１１
ａ上を開口する開口部を設け、第３工程で酸化処理を行
う。これによって、特別な酸化処理工程を行うことなく
アライメントパターン２３を形成することが可能にな
る。
【００２１】次に、本発明の請求項３記載の方法を第３
実施例として図３を用いて説明する。ここでは、上記第
２実施例の第３工程に引き続き図３に示す第４工程を行
う。この第４工程では、基板１１のアライメント領域１
１ｂに形成された酸化膜（２２）からなるアライメント
パターン２３をエッチング除去する。この酸化膜（２
２）は、第２不純物層パターン１４部分で選択的に酸化
成長が進んだ凸状部分を有するものであり、この凸状部
分では基板１１の内部方向にも酸化成長が進んでいる。
このため、上記酸化膜（２２）をエッチング除去する
と、凸状部分に対応して凹状部分が形成され、これによ
ってアライメントパターン３１が形成される。またこの
際、第２マスクパターン（２１）が酸化シリコンである
場合には、これも同時に除去される。
実施例として図３を用いて説明する。ここでは、上記第
２実施例の第３工程に引き続き図３に示す第４工程を行
う。この第４工程では、基板１１のアライメント領域１
１ｂに形成された酸化膜（２２）からなるアライメント
パターン２３をエッチング除去する。この酸化膜（２
２）は、第２不純物層パターン１４部分で選択的に酸化
成長が進んだ凸状部分を有するものであり、この凸状部
分では基板１１の内部方向にも酸化成長が進んでいる。
このため、上記酸化膜（２２）をエッチング除去する
と、凸状部分に対応して凹状部分が形成され、これによ
ってアライメントパターン３１が形成される。またこの
際、第２マスクパターン（２１）が酸化シリコンである
場合には、これも同時に除去される。
【００２２】上記のようにして形成されたアライメント
パターン３１は、上記第１及び第２実施例で形成したア
ライメントパターン（１６，２３）と同様に、第１マス
クパターン（１２）の形成位置に対応して形成される。
このため、上記第１実施例及び第２実施例と同様に、次
の工程で基板１１上に第１不純物層パターン１３の形成
位置に合わせて新たに第３マスクパターン（図示せず）
を形成する場合の位置合わせ精度を向上させることが可
能になると共に、半導体装置の集積度を向上させること
ができる。
パターン３１は、上記第１及び第２実施例で形成したア
ライメントパターン（１６，２３）と同様に、第１マス
クパターン（１２）の形成位置に対応して形成される。
このため、上記第１実施例及び第２実施例と同様に、次
の工程で基板１１上に第１不純物層パターン１３の形成
位置に合わせて新たに第３マスクパターン（図示せず）
を形成する場合の位置合わせ精度を向上させることが可
能になると共に、半導体装置の集積度を向上させること
ができる。
【００２３】
【発明の効果】以上説明したように本発明のアライメン
トパターンの形成方法によれば、同一マスクターンを用
いて同時に形成した複数の不純物層パターンのうちアラ
イメントパターン形成用の不純物層パターンを選択的に
エッチング除去するかまたは選択的に酸化膜を成長させ
てることで、不純物層パターンの形成位置を直接示す凹
型形状または凸型形状のアライメントパターンを形成す
ることができる。このため、不純物層パターンに対して
直接位置合わせを行い、マスク合わせの精度を向上させ
ることが可能になる。したがって、パターン形成の際の
合わせ余裕を小さくして半導体装置の高集積化を図るこ
とができる。
トパターンの形成方法によれば、同一マスクターンを用
いて同時に形成した複数の不純物層パターンのうちアラ
イメントパターン形成用の不純物層パターンを選択的に
エッチング除去するかまたは選択的に酸化膜を成長させ
てることで、不純物層パターンの形成位置を直接示す凹
型形状または凸型形状のアライメントパターンを形成す
ることができる。このため、不純物層パターンに対して
直接位置合わせを行い、マスク合わせの精度を向上させ
ることが可能になる。したがって、パターン形成の際の
合わせ余裕を小さくして半導体装置の高集積化を図るこ
とができる。
【図１】第１実施例を示す断面工程図である。
【図２】第２実施例を示す断面工程図である。
【図３】第３実施例を示す断面工程図である。
１１ 基板 １２ 第１マスクパターン １３ 第１不純物層パターン（不純物層パターン） １４ 第２不純物層パターン（不純物層パターン） １５，２１ 第２マスクパターン １６，２３，３１ アライメントパターン ２２ 酸化膜
Claims (3)
- 【請求項１】 第１マスクパターンを用いて基板の表面
層に不純物層パターンを形成する際、当該基板の表面層
にアライメントパターン形成用の不純物層パターンを形
成する第１工程と、 前記アライメントパターン形成用の不純物層パターンを
露出しその他の不純物層パターンを覆う形状の第２マス
クパターンを前記基板上に形成する第２工程と、 前記第２マスクパターン上から前記不純物層パターンを
選択的にエッチング除去してアライメントパターンを形
成する第３工程と、を備えたことを特徴とするアライメ
ントパターンの形成方法。 - 【請求項２】 第１マスクパターンを用いて基板の表面
層に不純物層パターンを形成する際、当該基板の表面層
にアライメントパターン形成用の不純物層パターンを形
成する第１工程と、 前記アライメントパターン形成用の不純物層パターンを
露出しその他の不純物層パターンを覆う形状の第２マス
クパターンを前記基板上に形成する第２工程と、 前記第２マスクパターン上から前記基板表面の酸化処理
を行うことによって、前記不純物層パターン部分が選択
的に酸化成長した凸状部分を有する酸化膜からなるアラ
イメントパターンを形成する第３工程と、を備えたこと
を特徴とするアライメントパターンの形成方法。 - 【請求項３】 請求項２記載のアライメントパターンの
形成方法において、 前記第３工程の後、前記酸化膜を除去することによっ
て、当該酸化膜の凸状部分が除去された凹状部分を有す
るアメントパターンを形成する第４工程を備えたことを
特徴とするアライメントパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7139169A JPH08335543A (ja) | 1995-06-06 | 1995-06-06 | アライメントパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7139169A JPH08335543A (ja) | 1995-06-06 | 1995-06-06 | アライメントパターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335543A true JPH08335543A (ja) | 1996-12-17 |
Family
ID=15239190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7139169A Pending JPH08335543A (ja) | 1995-06-06 | 1995-06-06 | アライメントパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08335543A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201499A (ja) * | 2007-04-06 | 2007-08-09 | Denso Corp | 半導体基板およびその製造方法 |
| JP2007273971A (ja) * | 2006-03-08 | 2007-10-18 | Asml Netherlands Bv | 改良されたリソグラフィ用アライメント方法及びシステム |
| KR100859493B1 (ko) * | 2007-09-05 | 2008-09-24 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| JP2012079982A (ja) * | 2010-10-04 | 2012-04-19 | Canon Inc | 固体撮像素子およびその製造方法 |
| US10459355B2 (en) | 2015-10-23 | 2019-10-29 | Toshiba Memory Corporation | Template substrate and manufacturing method thereof |
-
1995
- 1995-06-06 JP JP7139169A patent/JPH08335543A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273971A (ja) * | 2006-03-08 | 2007-10-18 | Asml Netherlands Bv | 改良されたリソグラフィ用アライメント方法及びシステム |
| JP4611329B2 (ja) * | 2006-03-08 | 2011-01-12 | エーエスエムエル ネザーランズ ビー．ブイ． | アライメントマーク保存方法、及び自己位置合わせアライメントマーク構造 |
| JP2007201499A (ja) * | 2007-04-06 | 2007-08-09 | Denso Corp | 半導体基板およびその製造方法 |
| KR100859493B1 (ko) * | 2007-09-05 | 2008-09-24 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| JP2012079982A (ja) * | 2010-10-04 | 2012-04-19 | Canon Inc | 固体撮像素子およびその製造方法 |
| US10459355B2 (en) | 2015-10-23 | 2019-10-29 | Toshiba Memory Corporation | Template substrate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0521310A (ja) | 微細パタン形成方法 | |
| JPH08335543A (ja) | アライメントパターンの形成方法 | |
| US4293588A (en) | Method of manufacturing a semiconductor device using different etch rates | |
| JPH1145863A (ja) | 基板にイオンインプラントする方法 | |
| JPH05304143A (ja) | 素子分離領域の形成方法 | |
| KR100265849B1 (ko) | 전계효과트랜지스터제조방법 | |
| KR100311172B1 (ko) | 반도체소자분리방법 | |
| KR0140658B1 (ko) | 고집적 반도체 소자의 소자간 분리막 제조 방법 | |
| KR100418300B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100252859B1 (ko) | 반도체 소자의 제조방법 | |
| JPS63278256A (ja) | 半導体装置およびその製造方法 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR19990060858A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR0171070B1 (ko) | 플라즈마 건식식각 방법 | |
| KR100649027B1 (ko) | 반도체 소자의 에피택셜층 형성방법 | |
| JPS62136026A (ja) | 半導体装置の製造方法 | |
| KR100218727B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100468824B1 (ko) | 단일전자소자제작을위한감광막제거방법 | |
| JPH0766277A (ja) | 素子分離方法及び半導体装置 | |
| KR20020000821A (ko) | 반도체 소자의 게이트 형성 방법 | |
| JPS63253650A (ja) | 半導体装置の製造方法 | |
| JPS60189225A (ja) | 半導体装置の製造方法 | |
| JPH06275576A (ja) | 半導体装置の製造方法 | |
| JPH01162351A (ja) | 半導体装置の製造方法 |