JP4611329B2 - アライメントマーク保存方法、及び自己位置合わせアライメントマーク構造 - Google Patents

アライメントマーク保存方法、及び自己位置合わせアライメントマーク構造 Download PDF

Info

Publication number
JP4611329B2
JP4611329B2 JP2007057070A JP2007057070A JP4611329B2 JP 4611329 B2 JP4611329 B2 JP 4611329B2 JP 2007057070 A JP2007057070 A JP 2007057070A JP 2007057070 A JP2007057070 A JP 2007057070A JP 4611329 B2 JP4611329 B2 JP 4611329B2
Authority
JP
Japan
Prior art keywords
alignment mark
layer
region
hard mask
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007057070A
Other languages
English (en)
Other versions
JP2007273971A (ja
Inventor
ラルバハドールシング サンニャイシン
ムサ サミ
Original Assignee
エーエスエムエル ネザーランズ ビー.ブイ.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエムエル ネザーランズ ビー.ブイ. filed Critical エーエスエムエル ネザーランズ ビー.ブイ.
Publication of JP2007273971A publication Critical patent/JP2007273971A/ja
Application granted granted Critical
Publication of JP4611329B2 publication Critical patent/JP4611329B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/708Mark formation
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明はリソグラフィシステムにおいて改良されたアライメントを有するシステム及び方法に関する。また本発明は、アライメントプロセスの改良のためのハードマスクシステムの使用に関する。
本発明はリソグラフィ及びリソグラフィ投影装置の分野に関する。リソグラフィ投影装置は、放射投影ビームを供給するための放射システムと、投影ビームに所望のパターンを付与するパターニング用デバイスを支持するための支持構造と、基板を保持する基板テーブルと、パターンを付与されたビームを基板の目標部分に投影するための投影光学系と、を備える。
ここで「パターニング用デバイス」という用語は、当該デバイスに入射する放射ビームの断面に、基板の目標部分に形成されるべきパターンに対応するパターンを付与するのに用い得るデバイスを指し示すよう広く解釈されたい。この意味で「ライトバルブ」という用語が使われることもある。一般に、このパターンは目標部分に形成されるデバイス例えば集積回路の特定の機能層に対応する。パターニング用デバイスの例としては以下のものがある。
−マスク。マスクという概念はリソグラフィにおいて周知であり、バイナリマスクや交互位相シフトマスク、減衰位相シフトマスク、ハイブリッド型のマスクなどがある。マスクを放射ビーム上に配置することにより、マスクに入射する放射ビームがマスク上のパターンに応じて選択的に透過(透過型のマスクの場合)または反射(反射型のマスクの場合)される。マスクの支持構造は通常マスクテーブルと呼ばれ、入射放射ビームに対して所望の位置にマスクを保持するとともに、必要に応じてビームに対してマスクを適宜移動させる。
−プログラマブルミラーアレイ。このデバイスの一例としてはマトリックス状にアドレス設定可能である表面が挙げられ、この表面は粘弾性制御層と反射性表面とを有する。この種の装置の基本的原理は、反射性表面のアドレス指定された区域が入射光を例えば回折光として反射する一方、アドレス指定されていない区域が入射光を非回折光として反射するというものである。適切なフィルタを使用することにより、反射光から非回折光を除去して回折光だけを残すことが可能である。このようにして、マトリックス状アドレス指定可能表面のアドレス指定パターンに従ってビームにパターンが付与される。プログラマブルミラーアレイの他の例としては、マトリックス状に配列された微小ミラーが挙げられる。各微小ミラーは、適切な局所的電界の印加または圧電アクチュエータの駆動によって軸周りに個別的に傾斜される。各ミラーはマトリックス状にアドレス指定可能であるから、アドレス指定されたミラーはアドレス指定されていないミラーとは入射放射ビームを異なる方向に反射する。このようにして、マトリックス状アドレス指定ミラーのアドレス指定パターンに従って反射ビームにパターンが付与される。必要とされるマトリックス状アドレス指定は適切な電子回路を使用して実現され得る。
上述の例においてパターニング用デバイスは1つまたは複数のプログラマブルミラーアレイを備えてもよい。ミラーアレイに関する更なる情報は、例えば米国特許第5296891号、米国特許第5523193号、国際特許出願第98/38597号及び第98/33096号から得ることができる。これらの文献はここに引用される。プログラマブルミラーアレイの支持構造は、例えばフレームまたはテーブルとして具体化され、固定されていてもよいし、必要に応じて移動可能とされていてもよい。
−プログラマブルLCDアレイ。この構成の一例は、ここに引用される米国特許第5229872号により与えられる。上記と同様に、支持構造は、例えばフレームまたはテーブルとして具体化され、固定されていてもよいし、必要に応じて移動可能とされていてもよい。
以下では簡単のためマスク及びマスクテーブルに関する実施例が具体的に説明される場合があるが、この例により説明される基本的原理は上述の各パターニング用デバイスにも広く適用可能であるものと理解されたい。
リソグラフィ投影装置は、例えば集積回路(IC)の製造に使用される。この場合、ICの各層に対応する回路パターンがパターニング用デバイスにより生成される。このパターンは、放射感応材料層(例えばレジスト)で被覆されている基板(シリコンウエハ)の(1つまたは複数のダイからなる)目標部分に結像される。一般に、1枚のウエハは全体としてネットワーク状に隣接する複数の目標部分を含む。これらの目標部分は投影光学系を通じて1度に1箇所ずつ順次照射を受ける。マスクテーブル上のマスクによりパターンを付与する現在の装置には、異なる2種類の装置がある。そのうち一方のリソグラフィ投影装置では、マスクパターンの全体が1つの目標部分に1回の露光で露光されるように各目標部分への照射が行われる。この装置は一般にウエハステッパまたはステップアンドリピート装置と呼ばれている。
他方の装置は一般にステップアンドスキャン装置と呼ばれている。この装置では各目標部分への照射は、投影ビームに対して所定の基準方向(「走査」方向)にマスクパターンを走査して行われる。この走査に同期させて、走査方向に平行または逆平行な方向に基板テーブルが走査される。一般に投影光学系は拡大率M(通常M<1)を有しているから、基板テーブルの走査速度Vはマスクテーブルの走査速度のM倍とされる。露光装置に関する更なる情報は、例えば米国特許第6046792号から得ることができる。この文献はここに引用される。
リソグラフィ投影装置を使用する製造プロセスにおいては、(例えばマスク上の)パターンが少なくとも部分的に放射感応材料層(レジスト)で覆われている基板に結像される。この結像工程に先立って、下塗り、レジスト塗布、及びソフトベークなどのさまざまな処理が施されてもよい。露光後には、露光後ベーク(PEB)、現像、ハードベーク、及び結像されたパターン形状の測定・検査などの他の処理が行われてもよい。これら一連の処理は、例えば集積回路(IC)等のデバイスの各層にパターンを付与するために基本的に用いられる処理である。パターンが付与された層に対して、エッチングやイオン注入(ドーピング)、金属配線加工、酸化処理、化学機械研磨などの各層を完成させるための処理が施されてもよい。デバイスに複数の層が必要とされる場合には、これら全処理、あるいはその変形版が各々の層を形成するために繰り返される。最終的に基板(ウエハ)にデバイスがアレイ状に形成される。これらのデバイスはダイシングやソーイング等の技術により互いに切り離され、各デバイスは支持体に搭載されピン等により接続される。これらの処理に関する更なる情報は、例えば、1997年にマグローヒル出版会社より刊行された、Peter van Zant著、「マイクロチップ製造:半導体処理に対する実用ガイド」という名称の書籍(“Microchip Fabrication:A Pratical Guide to Semiconductor Processing”)の第3版、ISBN0−07−067250−4より入手可能である。この文献はここに引用される。
以下では簡単のため投影光学系を「レンズ」と称することがある。しかし、この用語は、例えば屈折光学系、反射光学系、および反射屈折光学系を含むさまざまなタイプの投影光学系を網羅するものとして広義に解釈されるべきである。また、放射システムは、放射投影ビームの誘導、成形、あるいは制御を行うよう設計されている構成要素を含んでもよい。そして、このような構成要素も以下では集約的に、あるいは単独的に「レンズ」と称することがある。
さらに、リソグラフィ装置は2つあるいはそれ以上の基板テーブル(および/または2つもしくはそれ以上のマスクテーブル)を有してもよい。このような「多段ステージ型」の装置においては追加のテーブルが並列して使用されてもよい。また、1つあるいはそれ以上のテーブルが露光に使用されている間に他の1つあるいはそれ以上のテーブルで準備工程が実行されてもよい。デュアルステージ型のリソグラフィ装置については、例えば米国特許第5969441号および国際特許出願第98/40791号に記載されている。これらの文献はここに引用される。
以下では具体例として本発明に係る装置を集積回路の製造に用いる場合を挙げているが、この装置は他のさまざまな分野で用いられ得るものであるものと理解されたい。例えば、集積光学システムや磁区メモリ用ガイダンスおよび検出パターン、液晶ディスプレイパネル、薄膜磁気ヘッドなどがある。当業者であればこれらの他への適用に際して、本明細書における「レチクル」、「ウエハ」あるいは「ダイ」という用語がそれぞれ「マスク」、「基板」あるいは「目標部分」という、より一般的な用語と同義であるとみなされると理解することができるであろう。
本明細書において「放射」及び「投影ビーム」という用語は、紫外(UV)放射(例えば約365nm、248nm、193nm、157nm、または126nmの波長を有する)及び極紫外(EUV)放射(5乃至20nmの範囲の波長を有する)を含むあらゆる種類の電磁放射を含む。
リソグラフィ処理においてはウエハ上に連続的に積層される各層のパターン位置は、基板上のデバイスを正常に機能させるために極力精密でなければならない。そのため、各フィーチャはすべて許容誤差内に収まるように形成されるべきである。各層の重ね合わせ誤差(オーバレイ)は、デバイスの機能を実現するよう設定された許容誤差内に収まるべきである。このため、リソグラフィ投影装置はオーバレイ測定モジュールを備える。このモジュールは、マスクパターンに対する基板上のパターンのオーバレイ誤差を決定する。オーバレイ誤差はパターン最上層のレジスト層で定義される。
通常このオーバレイシステムは光学素子による測定を実行する。光源により照明される光学マーカからの光学的応答を測定することにより、基板上のパターン位置に対するマスクパターン位置が決定される。光学マーカにより生成される信号はセンサにより測定される。センサ出力に基づいてオーバレイ誤差が取得される。
光学マーカは、微小電子デバイス処理(またはIC処理)の全工程を通じて使用される。工程の前半部(FEOL)では、例えばトランジスタ構造の製造中のオーバレイ制御のためにマーカが使用される。工程の後半部(BEOL)では、接続配線やビアなどの金属配線構造のオーバレイ制御のためにマーカが必要とされる。双方いずれの場合においても、要求オーバレイ精度を実現するのに充分な程度にマーカが無傷な状態を保つべきである。
マスクとのアライメントのために基板のアライメントマークが使用される場合、そのアライメントマークが撮像装置で撮像可能である必要がある。先進的なデバイス製造においては、既存のレジスト以上に基板に微細パターンを容易に形成することができるハードマスク材料を使用することが望ましい。しかし、アモルファスカーボン等のハードマスク層はアライメントマークの可視性を低減してしまう。このため、デバイスへの先進的パターニングにおけるハードマスクの有効性が低減されてしまう。
本発明の一実施形態においては、アライメントマークの保護方法は、アライメントマーク下部構造を基板に準備する工程を含む。本発明の一実施例では、アライメントマーク下部構造はアライメントマークのトレンチ又は溝部を含む。更なる工程として、アライメントマークを含む基板にハードマスクがコーティングされる。好ましくは、ハードマスクの材料はアモルファスカーボン材料である。好ましくは、ハードマスク材料のコーティングは、アライメントマーク形状を含む基板上の領域のうち1つ以上を被覆する。更なる工程として、ハードマスク層のうちアライメントマーク下部構造の上方に位置する領域が所定照射線量で選択的に露光される。本発明の一態様においては、この選択的露光領域は、アライメントマークを含む基板領域への照射を選択的に通過させるマスクによって定められる。好ましくは、この照射は可視光またはUV放射であり、後者は例えばエキシマレーザ光源により生成される。好ましくは、この照射線量は、照射を受ける基板領域のハードマスクコーティングが実質的に黒鉛化されるのに充分な照射線量とされる。本発明の一態様においては、この照射線量を受けたハードマスクコーティングの表面領域はハードマスク表面の他の領域に比べて上昇する。よって、ハードマスクの照射を受けた領域には、光学アライメントシステム等のアライメント装置で容易に撮像され得る凸部(トポグラフィ)が形成される。ハードマスクのこれらの上昇部は、下層のアライメントマーク構造に対応して配列されており、下層のアライメントマークの水平位置が保存された新たなアライメントマークとして機能しうる。このようにして、ハードマスクの成膜処理により部分的にまたは完全に見えなくなってしまったアライメントマークを復元することができる。
本発明の一実施形態に係るアライメントマーク構造を保護するための自己位置合わせ方法は、基板に形成された下層アライメントマークにトレンチ領域を画定する第1工程を含む。このトレンチ領域は複数のトレンチを含んでもよい。下層アライメントマークは、トレンチ領域のトレンチを包囲しかつ画定する複数の凸領域を含む。更なる工程として、下層アライメントマークのトレンチ領域及び凸領域の上層にコーティング層が形成される。コーティング層の厚さは、当該コーティング層を平坦化させる厚さより小さいことが好ましい。すなわち、アライメントマークコーティング層の上部には、少なくとも1つ以上の上部トレンチ領域が保たれる。各上部トレンチ領域は、下層アライメントマークの下部トレンチ領域に対応して同一の水平位置に位置する。コーティング層の上にハードマスク層が形成される。好ましくはハードマスク層はアモルファスカーボン材料である。一実施例では、ハードマスク層は実質的に平滑化されており、下層アライメントマークのトレンチ領域上方の領域において局所的に厚みが大きくなっている。ハードマスク層の一部が所定照射線量で露光される。この照射線量は、ハードマスク層の露光領域を実質的に黒鉛化するのに充分な照射線量である。好ましくは、ハードマスク層の露光領域は、下層アライメントマークを含む基板領域に対応する。よって、所定照射線量で露光されたハードマスクの部位はその隣接領域に対して上昇する。このため、ハードマスク層における下層アライメントマークの対応領域に撮像装置で撮像するのに充分な表面トポグラフィが形成される。好ましくは、ハードマスク層の表面は、アライメントマーク領域の外側領域に対して全体的に上昇され、更に下層アライメントマークのトレンチ形状に対応する領域が局所的に上昇させられる。この局所的上昇領域が撮像される。
本発明の一実施形態に係る自己位置合わせアライメントマーク構造は、下層アライメントマーク領域と上層アライメントマーク領域とを含む。下層アライメントマーク領域は、テーブル領域間に形成される下部トレンチ領域を含む。アライメントマーク構造は、下層アライメントマーク領域の下部トレンチ領域及びテーブル領域を被覆するコーティング層をさらに含む。好ましくは、コーティング層の上面において、下部トレンチ領域の水平位置に対応する水平位置に上部トレンチ領域が形成される。本発明の一実施例では、上層アライメントマーク領域は、黒鉛化アモルファスカーボン部を含む。黒鉛化アモルファスカーボン層は、周囲のアモルファスカーボン層表面に対して上昇された上面を有する上昇形状を含む。この上昇形状は、下層アライメントマークのトレンチ領域の水平位置に実質的に対応する水平位置に形成される。好ましくは、この上昇形状は、コーティング層に成膜されるアモルファスカーボン前駆体ハードマスク層への照射により形成される。ここでハードマスク層の照射部位は非照射部位に対して選択的に膨張する。上層アライメントマークの上昇形状におけるハードマスクの表面トポグラフィは、撮像装置で撮像するのに充分なものであることが好ましい。好ましくは、ハードマスク層の表面は、アライメントマーク領域の外側領域に対して全体的に上昇され、更に下層アライメントマークのトレンチ形状に対応する領域が局所的に上昇させられる。この局所的上昇領域が撮像される。
図1は、本発明の一実施形態に係る少なくとも1つのマーカ構造を含むリソグラフィ投影装置を模式的に示す図である。この装置は、以下のものを備える。
− 放射投影ビームPB(例えばUVまたはEUV放射)を供給するための照明光学系IL。本実施例では、放射システムは放射源SOを含む。
− パターニング用デバイスMA(例えばマスク)を支持し、構成要素PLに対してパターニング用デバイスを正確に位置決めする第1ポジショナ(図示せず)に接続されている第1支持構造MT(例えばマスクテーブル)。
− 基板W(例えばレジストでコーティングされたシリコンウエハ)を保持し、構成要素PLに対して基板を正確に位置決めする第2ポジショナPWに接続されている第2支持構造WT(例えばウエハテーブル)。
− パターニング用デバイスMAにより投影ビームPBに付与されたパターンを基板Wの(例えば1つまたは複数のダイからなる)目標部分Cに結像させるための投影光学系PL(例えば反射投影レンズ)。
投影光学系PLには、光学系の設定を調整するための駆動装置ADが設けられている。この設定の調整動作については詳細に後述する。
図示されるように、この装置は透過型である(つまり透過型のマスクを有する)。しかし、(反射型のマスクを有する)反射型の装置を用いてもよい。また、上述のプログラマブルミラーアレイのような他のパターニング用デバイスを用いてもよい。
光源SO(例えば水銀ランプまたはエキシマレーザ)は、放射ビームを生成する。このビームは、照明光学系(照明器)ILへと直接送られる。または例えばビームエキスパンダEx等の調整用光学素子を通過して照明光学系ILへと送られる。照明光学系ILはビームの調整を更に行ってもよく、そのために照明光学系ILは、ビーム強度分布の半径方向外周側及び/または内周側の量(通常それぞれシグマアウタσouter及びシグマインナσinnerと呼ばれる)を設定するための調整用光学素子AMを備えてもよい。加えて、照明光学系ILは一般に、インテグレータIN及びコンデンサCO等のさまざまな他の構成要素を備えてもよい。このようにして、マスクMAへと入射するビームPBの断面に所望の均一性及び強度分布が付与される。
図1に関して、光源SOはリソグラフィ投影装置のハウジング内部に設けられていてもよいことに留意されたい(例えば光源SOが水銀ランプである場合)。また、光源SOはリソグラフィ投影装置から分離され、ビームが投影装置へと(例えば適当なミラーにより)導かれるようになっていてもよい。光源SOがエキシマレーザである場合にはしばしば後者のように構成される。本発明は双方いずれの場合にも適用可能である。
ビームPBは、マスクテーブルMTに保持されているマスクMAに入射する。マスクMAを通過したビームPBは、更にレンズPLを通過して基板Wの目標部分Cで合焦される。第2ポジショナPW及び干渉計IFにより基板テーブルWTは正確に移動され、例えばビームPBの経路に対して異なる目標部分Cが順次位置決めされる。同様に、(マスクテーブルMTを動作させる)第1ポジショナは、例えばマスクライブラリからのマスクの機械的取付後または走査中に、ビームPBの経路に対してマスクMAを正確に位置決めするのに用いられる。一般に、図1には明示されていないが、物体テーブルMT及びWTの動作は、ロングストロークモジュール(粗い位置決め用)及びショートストロークモジュール(精細な位置決め用)により実現される。しかし、ウエハステッパでは(ステップアンドスキャン装置とは異なり)、マスクテーブルMTはショートストロークモジュールにのみ接続されているか、または固定されていてもよい。マスクMA及び基板Wは、マスクアライメントマークM1、M2及び基板アライメントマークP1、P2を用いて位置合わせされる。
図示の装置は次の2つの異なるモードで使用され得る。
1.ステップモードにおいては、マスクテーブルMTと基板テーブルWTとは実質的に静止状態に保たれており、ビームPBに付与されたパターン全体が1回の動作(1回の照射)で1つの目標部分Cに投影される。そして基板テーブルWTはX方向及び/またはY方向に移動され、異なる目標部分CがビームPBの照射を受ける。
2.スキャンモードにおいては、所定の目標部分Cが1回の照射では露光されないという点を除き、ステップモードと実質的に同様である。このモードでは、マスクテーブルMTが所定方向(いわゆる走査方向、例えばY方向)に速度vで移動され、投影ビームPBによりマスクが走査される。これとともに、基板テーブルWTが同方向または逆方向に速度V=Mvで同期して移動される。ここでMはレンズPLの拡大率であり、通常M=1/4または1/5である。このようにして、解像度を犠牲にすることなく比較的大面積の目標部分Cを露光することができる。
3.他のモードにおいては、マスクテーブルMTがプログラム可能なパターニング用デバイスを保持して実質的に静止状態とされる一方、基板テーブルWTが移動または走査されて投影ビームのパターンが目標部分Cに投影される。このモードでは一般にパルス放射源が用いられる。プログラム可能なパターニング用デバイスは、基板テーブルWTの毎回の移動後に、または走査中の連続パルス間に必要に応じて更新される。このモードは、上述のプログラマブルミラーアレイ等のプログラム可能なパターニング用デバイスを用いるマスクレスリソグラフィに容易に適用することができる。
上述の各モードを組み合わせて用いてもよいし、各モードを変形して用いてもよい。あるいはまったく異なるモードを用いてもよい。
図示されない一実施例においては、基板テーブルは、ウエハが連続的に供給される2つの走査ステージを備えるツインスキャン型の構成であってもよい。上述のまたは他のモードで一方のウエハが露光されている間に、他方のウエハに露光前に実行される必要な測定が行われる。これにより各ウエハが露光エリアに滞在する時間を少なくすることができるので、システムのスループットを向上させることができる。一般的に、リソグラフィ装置は2つ以上の基板テーブル(及び/または2つ以上のマスクテーブル)を有していてもよい。このような多段型の装置では、追加されたテーブルを並行して用いてもよいし、または1つ以上のテーブルで準備工程を行う間に他のテーブルで露光を行うようにしてもよい。
干渉計は通常、レーザ等の光源(図示せず)と、基板またはステージ等の測定対象物に関して情報を決定する(例えば位置決めやアライメントなど)ための1つ以上の干渉計を備える。図1では、1つの干渉計IFが一例として模式的に示されている。光源(レーザ)は測定用ビームMBを生成する。測定用ビームMBは1つ以上のビームマニピュレータにを経て干渉計IFへと送られる。複数の干渉計が設けられている場合には、測定用ビームは各干渉計で分配されてもよい。測定用ビームは光学系を用いて分離され各干渉計ごとにビームが生成される。
マスクテーブルMTのマスクに基板テーブルWTの基板をアライメントする基板アライメントシステムMSが、基板テーブルWTの近傍に模式的に示されている。このシステムMSは、基板Wのマーカ構造に向けられる光ビームを生成する少なくとも1つの光源と、このマーカ構造からの光学的信号を検知する少なくとも1つのセンサとを含む。なお基板アライメントシステムMSの配置はリソグラフィ投影装置の実際の設計条件に応じて定められる。
更にリソグラフィ投影装置は、結像処理及び露光処理の実行中に装置の機械的設定を制御及び調整する電子制御システムを含む。図2に電子制御システムの一例が模式的に示されている。なおリソグラフィ投影装置は、装置の機能を高精度に制御する高性能のコンピュータ資源を含む。図2は、そのコンピュータ資源のうち本発明に関連する機能だけを図示している。このコンピュータ資源は、ここに図示されない更なる追加のシステム及びサブシステムを含んでもよい。
装置の機械的設定は、投影像を垂直方向(Z方向)に変位させてフォーカスオフセットを補償するようにして調整されてもよい。または、水平方向に(XY平面で)像位置をシフトさせてアライメントを改善するようにして機械的設定が調整されてもよい。
図2は、本発明の一実施例に用いられるコンピュータ8の構成を模式的に図示している。コンピュータ8は、周辺機器を有するホストプロセッサ21を含む。ホストプロセッサ21は、命令及びデータを記憶するメモリユニット18、19、22、23、24、(例えばフレキシブルディスク17、CDROM20、DVD等を読み出す)1つ以上の読み出しユニット30、キーボード26やマウス27等の入力装置、及びモニタ28やプリンタ29等の出力装置に接続されている。トラックボールやタッチスクリーン、スキャナ等の他の入力装置が設けられていてもよい。あるいは他の出力装置が設けられていてもよい。
入出力デバイス(I/Oデバイス)31がリソグラフィ投影装置との接続のために設けられている。このI/Oデバイス31は、本発明に従って投影光学系PLを制御するのに用いられるアクチュエータ及びセンサとの間の信号伝達を扱うよう構成されている。また、ネットワーク33との接続用にネットワークI/Oデバイス32が設けられている。
メモリユニットは、RAM22、(E)EPROM23、ROM24、テープユニット19、及びハードディスク18を含む。しかし、当業者に公知の他のメモリユニットが設けられていてもよい。また、これらのメモリユニットのうち1つ以上がプロセッサ21から物理的に遠隔に配置されていてもよい。プロセッサ21は1つの箱で図示されているが、当業者に公知であるように、互いに分離配置され並列に機能する複数の処理ユニットを備えてもよい。または、1つのメインプロセッサにより制御される複数の処理ユニットを備えてもよい。
また、コンピュータ8は、リソグラフィ投影装置の設置場所から遠隔に配置され、ネットワーク接続によりリソグラフィ投影装置に機能をもたらすように構成されてもよい。
投影光学系には駆動装置ADが設けられている。駆動装置ADは、投影光学系内部の光学素子及びステージの位置を操作することにより投影光学系の光学的設定を調整可能である。駆動装置ADには、制御システムからの制御信号を送受信するための入力ポート及び出力ポートが設けられている(図示せず)。本発明のコンピュータ8は、露光中におけるフィーチャのオーバレイ誤差を最小化するように投影光学系を制御及び調整可能である。なおコンピュータ8はリソグラフィ投影装置から状況信号を受信してもよい。この状況信号は、投影光学系及び/またはリソグラフィ投影装置の他の部分の状況及び/または設定に関連する信号である。当業者には理解されるように、この状況信号は、電子制御システムのタイミング及び/または応答に影響しうる。
図3A乃至図3Fは、本発明の原理を示すための参考用のアライメントマークシステムの形状を示す図である。図3Aの積層体300により各層の順序が示される。これらの層は、リソグラフィによるパターニングに使用される。積層体300は例えば、シリコンウエハ等の基板を覆う積層構造の一部分を示す。図3Aに示される構造の水平方向及び垂直方向の寸法はセンチメートルサイズからナノメートルサイズまで変化しうるものであるが、好ましくは約10マイクロメートルより小さい寸法である。積層体300は例えば、基板311上に設けられたアライメントマーク301の断面の一部を示す。図3Aに示されるように、アライメントマークの一部分301は、テーブル領域304と基板層311とを含む。テーブル領域304は、図3B及び図3Cに示されるように、アライメントマークを形成する直線状格子の断面領域の一部分を含む。図3B及び図3Cは、図3Aのアライメントマーク301が多数連続して構成されるアライメントマーク320の断面図及び上面図をそれぞれ示す。アライメントマーク320は、横方向の寸法が例えば約0.001乃至1ミリメートルである。よって、図示の例においてはシリコンウエハ等の1枚の基板にマーク320に相当する多数の構造が形成される。マーク320は、形成済の層のパターンとその次の層のパターンとを位置合わせするためのアライメント工程を実行するのに用いられる。マーク320は図3Aに示されるように多数の部分301を含む。
アライメントマークの一部分301は、例えば層303に形成されたパターン形状と、層302に堆積される1つ以上の層に形成されるパターン形状とを位置合わせする手段を提供する。アライメントマークの一部分301は、上部領域305と、下部トレンチ領域306と、テーブル領域304とを備える。図示されるように領域305及び領域306は共通の材料で形成されている。アライメントマーク301を形成する際には、パターニング処理により層303が複数のテーブル領域304に分離されて、テーブル領域304の間にトレンチ領域306が形成される。層303は最初はパターンが形成されていない例えばシリコン、金属、シリコン酸化物、シリコン窒化物などの層である。次に層302が堆積される。層302は、層303とは異なる材料からなり、CVDまたはPVD等の公知の成膜技術により形成される。しばしば層302は光学的に実質的に透明であり、層302の底部の層は光学撮像装置で観察可能である。例えば、層304の光学的特性が基板311の光学的特性とは充分に異なる場合には、トレンチ領域306はテーブル領域304に対して光学的コントラストをもたらし、光学装置に結像させることができる。例えば、図3Cに示されるように、層302が、光学撮像装置で使用される光に実質的に透明である場合には、マーク301のトレンチ領域は直下の基板311が有する光学的外観に見え、テーブル領域は層303の光学的外観に見える。よって、トレンチ領域306とテーブル領域304とのコントラストは、デバイス形成のために基板に形成される他のパターン形状(図示せず)に関する基準位置を提供するために用いることができる。上述のアライメント構造により層303で基準位置が得られるので、例えば層303のパターン形状と次のリソグラフィマスクとをアライメントすることができる。
上述のように図3Aに示される例においてはアライメントを容易にするために、例えば上部表面領域309を通じて光を入射させる光学装置を用いて領域306に対して領域304が容易に結像されることが望ましい。このため、光は層302を実質的に透過することが望ましい。しかし、層302にパターンを付与するためには、層302の上面にレジストやハードマスク等の犠牲層が通常形成される。後者の材料は先進的なデバイス構造における微細なパターン形状寸法に特に好ましい。例えば、深紫外光で形成されるデバイス構造においては、デバイスのフィーチャサイズ(クリティカルディメンジョン、CD)が100nmよりも小さくなりうる。このように微細な形状のパターニングには従来のレジスト材料はあまり適していない。このためハードマスク材料の開発が盛んに行われている。ここで一般にハードマスクという用語は、構造を形成するのに使用される構造及び材料を示す。この構造は、当該ハードマスクの下方の領域にパターン形状を形成するために使用される。ハードマスク材料は、通常はフォトレジスト材料よりも機械的剛性が高く、下の層をエッチングするためのエッチング処理への耐性も高い。エッチング抵抗及び剛性が高いので、ハードマスクは微細形状のパターニングに適している。
アモルファスカーボンは、近年、超微細構造のパターニング用ハードマスクの第1候補とされている。これは、カーボン成膜の容易さ、カーボン層下方の材料に対するエッチング選択性の高さ、及びプラズマアッシングによる除去の容易さによるものである。しかし、通常、アモルファスカーボン材料のハードマスクは、下層のアライメントマークとのアライメントに問題がある。アモルファスカーボン層は比較的不透明であり、下層のアライメントマークがアライメントを実行する装置で容易に観察されないおそれがある。図3Dは、図3Aの積層体300の上にハードマスク層312が成膜されたものを示す。層312がアモルファスカーボンである場合には、層312の厚さ及び不透明さによるが、マーク301を観察するのが困難または不可能である。アモルファスカーボン層は通常比較的平滑化作用が強く、図3Dに示されるように下層の高低(トポグラフィ)を平らにしてしまう。このため、層302のノッチ部310はフィルム312により平滑化され、表面314は無形状であるように見える。よって、撮像装置により図3Cのトレンチ形状306を観察することもできないし、層312の他の表面形状を観察することもできない。内部のアライメントマーク320またはその部分301も図3E及び図3Fに示されるように実質的に観察不可能となってしまう。
図4A乃至図4Eは、本発明の一実施例に係るアライメントマークの保護方法及びシステムをそれぞれ異なる段階で示す図である。図4A乃至図4Eに示されるアライメントマーク構造及び方法は、例えば、マスクテーブルMTに保持され、基板WをマスクMAにアライメントするためのアライメント構造に用いられる。
図4Aにおいては、アライメントマークの一部分401を含む積層体400が示されている。アライメントマークの一部分401は、トレンチ406とテーブル404とを備える。トレンチ領域406は、基板411に「テーブル」層403を堆積させ、テーブル層403の選択領域をエッチングすることにより形成される。これによりトレンチ領域406及び周囲のテーブル404が形成される。基板411は、単結晶ウエハ、基板上に成膜された層、または他の層の上に成膜された層(図示せず)であってもよい。テーブル層403は例えばポリシリコン層であってもよく、基板411は酸化物層であってもよい。テーブル404上及びトレンチ領域406の基板411上に形成される層402は、CVDまたはPVDなどの成膜処理により形成されることが好ましい。層402には成膜後に上部トレンチ領域410が保たれることが好ましい。どの程度トレンチ領域410が保存されるかは、テーブル404の高さ、層402の厚さ、及び層402の成膜処理の形状保持性などの要因に依存する。このため、層402の厚さが大きい場合には、上部トレンチ領域410の保存のためには少なくとも部分的に形状保持性のある処理(つまり少なくとも部分的に平滑化させない処理)が望ましい。層402の厚みが小さい場合には、上部トレンチ形状がある程度保持される限りは、層402を平滑化させる傾向のある形状保持性の低い処理でもよい。図4A及び図4Bの実施例では、積層体400は隣接する多数のアライメントマークの一部分401を含み、これらの各部分により1つのアライメントマークが構成される。また、アライメントマークの一部分401は、単一でまたは周期的に配置されるアライメントマーク構造であり、基板411上の追加のアライメントマークとともにより大きいアライメントマーク構造を形成してもよい。
ここで「アライメントマーク構造」という用語は、アライメント処理の実行のために結像され得る基板上の形状を示す。「アライメントマーク構造」という用語は、1つのトレンチ領域と1組のテーブルとを含む1つの部分401を示してもよいし、多数のテーブル及びトレンチを含む1つのまたは多数のアライメントマークを示してもよい。また、1つのアライメントマーク構造において、テーブル及びトレンチが複数の異なる方向に沿って配列されていてもよい。例えば、基板平面上で互いに直交するX方向及びY方向に沿って配列されていてもよい。アライメントマーク構造は例えば、X方向の格子及びY方向の格子を複数含んでもよい。ここで各格子は、複数の直線状のトレンチで分離された複数の直線状のテーブルを含む。また、アライメントマーク構造という用語は、トレンチ及びテーブルに加えて他の形状を含む1グループの構造を示してもよい。例えば、図4Aのアライメントマーク構造は、テーブル404及び基板411の上部に更に他の層(図示せず)が追加されていてもよい。一実施例では、積層体400の全体が1つのアライメントマーク構造であるとみなされてもよい。
同様に、「アライメントマーク下部構造」という用語は、以下に説明する「アライメントマーク上部構造」の下方に位置する上述のアライメントマーク構造を示す。このように定義されるアライメントマーク下部構造は、アライメントマーク上部構造の形成のために使用され得るものであってもよく、必ずしもアライメントのために使用されるものでなくてもよい。
図4Bでは、積層体400Bは、層402に積層されたハードマスク層412をさらに含む。本発明の好ましい実施例においては、ハードマスク層412はアモルファスカーボン層である。好ましくは、層412は所定の割合でダイヤモンドライクカーボンを実質的に含み、層412の密度は約2乃至3.3gm/ccの範囲に含まれる。好ましくは、層412は下層の形状を実質的に保持するものではなく、平坦領域415及びトレンチ410を含む下層表面413に比較して最上層411は高さ変化が実質的に小さい。よって、層412の厚さは、トレンチ410の上方で局所的に大きくなる。上述のように、層412は下層に微細パターンを形成するためのハードマスクとして機能する。しかし、層412は不透明であるからアライメントマーク401を見えにくくしてしまい、アライメントの実行が困難になる。
図4Cには、基板411に向けてアライメントマーク401の領域へと照射される照射線量418が示されている。この照射線量は好ましくは、ハードマスク層412を実質的に黒鉛化するのに充分な可視光波長またはUV放射である。これにより黒鉛化ハードマスク層が生成される。ここで「実質的黒鉛化」という用語は、sp3型炭素結合を実質的に低減しsp2型炭素結合を増加させて、アモルファスカーボン層414の微視的構造をより黒鉛的にする処理を示す。しかし、層414は結晶黒鉛を含む必要はなく、水素を実質的に保持していてもよい。通常、実質的に黒鉛化されたアモルファスカーボンの密度は、ダイヤモンドライクカーボンをより高割合で含むアモルファスカーボンの密度よりも低い。例えば、結晶黒鉛の密度が約2.2g/cm3であるのに対して、ダイヤモンド結晶の密度は約3.2g/cm3である。アモルファスカーボンの密度はダイヤモンドライクカーボンの割合に応じて変化するが、通常は約1.7から3.0g/cm3の範囲に含まれる。よって、ある割合でダイヤモンドライクカーボンを含むアモルファスカーボンを、ダイヤモンドライクカーボンをほとんど又はまったく含まない黒鉛的材料に変換した場合には、原理的には密度が最大30%程度減少することになる。これは厚さ300nmのアモルファスカーボンフィルムが黒鉛化後に厚みが30乃至90nm増加することと等価である。したがって、当初の厚さが300nmのアモルファスカーボンフィルムのうち照射を受けた領域は、照射を受けていない領域に比較して約90nmだけ照射により選択的に膨張することになる。
100mJ/cm2のKrFレーザ照射によりダイヤモンドライクカーボンの実質的黒鉛化を観察することができる。例えば、セス他(Seth et al.)によれば、アモルファスカーボンフィルムに高フルエンスの248nmUV放射を照射したときに密度が約2.4g/ccから約1.7g/ccに低減することが観察されている(Seth et al., Thin Solid Films 254 (1995) 92−95)。よって、層414の厚さは層412の厚さよりも実質的に大きくなる。加えて、トレンチ410近傍領域で局所的に厚さが大きくなっていることにより、トレンチ410付近では黒鉛化層414の厚さの増加が他領域とは異なる。このようにしてテーブル416が形成される。
本発明の好ましい実施例においては、層412の厚さは約50nmから1000nmの範囲にあり、テーブル416の高さは約20nmから約300nmの範囲にある。図4Cに示される本発明の実施例においては、領域417及び領域416の両方が照射線量418を受け、両方の厚さが非照射領域(図示せず)に比べて増加している。層414の領域410の初期厚さは例えば10乃至50%大きいので(図4B参照)、トレンチ410上方の層414の最終厚さは照射後の領域417の厚さに比べて大きくなる。よって、層414に表面高低(トポグラフィ)が実質的に保持される。層414の上面には、隣接領域415に対して明らかに上昇された領域416が形成されている。この領域416は下層のアライメントマーク401のトレンチ406の水平方向位置に対応している。このトポグラフィは、例えば層414表面の高さの違いによる反射光の違いによって撮像装置で充分に観察可能である。このようにして下層のアライメントマーク401を層414に保存する、言い換えれば復元することができる。撮像可能な形状416が形成されることにより、下層のアライメントマーク401の水平位置Pが上層のアライメントマーク421に保存されている。アライメントマークのトレンチ406は層414が不透明であるために部分的にまたは完全に埋没して見えなくなってしまうが、形状416はアライメントマークのトレンチ406の水平位置Pに対応する水平位置Pに形成されている。よって、積層体400Cは、下層アライメントマーク(アライメントマーク下部領域)401及び上層アライメントマーク(アライメントマーク上部領域)421を含むものと言える。上層アライメントマークの位置は下層アライメントマークの位置と実質的に同じである。
図4D及び図4Eは、複数の領域421を含むアライメントマーク422の断面図及び平面図をそれぞれ示す。図4Eに示されるように、領域414と非照射領域412との境界は撮像装置で観察可能である。図4Dは、マスク420を通じて照射線量をもたらすことにより領域414を形成し得ることを示す。このようにして、非照射領域412に対して領域414全体が上昇されている。また、テーブル416は領域414の他の部位とは光の反射が異なるので、テーブル416の位置、形状、及び寸法を明確に認識することができる。このため、マーク422は、下層のアライメントマーク424の有する位置情報を実質的に複製するものである。マーク422の上昇形状の位置はマスクを使用することなく下層のアライメントマーク424の各トレンチ形状に位置合わせされるから、図4A乃至図4Eに示される処理はアライメントマークの情報を保存するための自己位置合わせ処理であると言える。
図4Bの層412は上面が完全に平坦に図示されているが、本発明の他の実施例では、層412はある程度の形状保持性を有していてもよい。つまりトレンチ410の上方に小さいトレンチが形成されていてもよい。表面413上方での層412の厚さよりもトレンチ410上方での層412の厚さの方が実質的に大きい限り、層412の黒鉛化後にテーブル領域416が形成される。
本発明の一実施例においては、トレンチ形状を有するアライメントマーク下部構造が設けられている基板のアライメントマークの保護方法は、以下の点を特徴とする。基板にハードマスクをコーティングすること。及び、アライメントマーク下部構造を含む基板部位に照射線量を露光すること。これにより、該照射線量に露光されかつアライメントマーク下部構造のトレンチ形状上方に位置するハードマスクの上面領域は、該上面領域周囲のハードマスクコーティングに対して上昇する。
本発明の一実施例においては、下層のアライメントマークに画定されるトレンチ領域を有する基板のアライメントマーク形状の復元方法は、以下の点を特徴とする。下層のアライメントマークにコーティング層を成膜すること。該コーティング層の上面にハードマスク層を形成すること。及び、該ハードマスク層の一部を照射線量で露光すること。これにより、トレンチ領域上方に位置するハードマスク層の部位は、隣接部位に対して上昇する。
本発明の一実施例においては、テーブル領域間に形成された下層トレンチ領域を含む下層アライメントマークと、下層トレンチ領域及びテーブル領域上に形成されたコーティング層とを有する自己位置合わせアライメントマーク構造は、以下の点を特徴とする。該コーティング層の上面には、下層トレンチ領域の水平位置に対応して上層トレンチ領域が形成されている。上層トレンチ領域は、上昇部を含み、該上昇部の水平位置は下層アライメントマークトレンチ領域の水平位置に実質的に対応している。
以上、本発明の好ましい実施例を説明したが、本発明の趣旨から逸脱することなく本発明の効果を部分的に享受するように適宜変形することが可能であることは当業者に明らかであろう。当業者にとっては、同じ機能を実現する他の構成要素に適宜置き換えを図ることができることも明らかであろう。また、本発明に係る方法は、プロセッサへの適切な命令を用いてすべてソフトウエア上で実行することも可能であるし、ハードウエアとソフトウエアとを組み合わせてハイブリッドで実行することも可能である。したがって、本発明の範囲は特許請求の範囲によってのみ決定されるべきである。
少なくとも1つのマーカ構造を含むリソグラフィ投影装置を示す図である。 本発明の一実施例に係るコンピュータ構成を模式的に示す図である。 本発明の原理を示すための参考用のアライメントマークシステムの形状を示す図である。 本発明の原理を示すための参考用のアライメントマークシステムの形状を示す図である。 本発明の原理を示すための参考用のアライメントマークシステムの形状を示す図である。 本発明の原理を示すための参考用のアライメントマークシステムの形状を示す図である。 本発明の原理を示すための参考用のアライメントマークシステムの形状を示す図である。 本発明の原理を示すための参考用のアライメントマークシステムの形状を示す図である。 本発明の一実施例に係り、アライメントマークの保護方法及び構造に関連する形状を示す図である。 本発明の一実施例に係り、アライメントマークの保護方法及び構造に関連する形状を示す図である。 本発明の一実施例に係り、アライメントマークの保護方法及び構造に関連する形状を示す図である。 本発明の一実施例に係り、アライメントマークの保護方法及び構造に関連する形状を示す図である。 本発明の一実施例に係り、アライメントマークの保護方法及び構造に関連する形状を示す図である。
符号の説明
400 積層体、 401 アライメントマーク、 403 テーブル層、 404 テーブル、 406 トレンチ、 412 ハードマスク層。

Claims (15)

  1. 下部トレンチ領域を画定するアライメントマーク下部構造を基板上に準備する工程と
    上面を有するハードマスクで該基板をコーティングする工程とを含み、ハードマスクコーティングはアモルファスカーボンであり、
    アライメントマーク下部構造の下部トレンチ領域上方に位置するハードマスクコーティングの上面領域をその隣接領域よりも高く上昇させるようにハードマスクコーティングを所定照射線量で露光する工程をさらに含むことを特徴とするアライメントマーク保存方法。
  2. 下部トレンチ領域を画定するアライメントマーク下部構造を基板上に準備する工程と
    上面を有するハードマスクで該基板をコーティングする工程とを含み、ハードマスクコーティングはその下層表面に比べて上層表面の高さ変化が実質的に小さいことにより、前記下部トレンチ領域の上方に位置するハードマスクコーティングの上面領域の厚さがその隣接領域での厚さよりも大きく、
    アライメントマーク下部構造の下部トレンチ領域上方に位置するハードマスクコーティングの上面領域をその隣接領域よりも高く上昇させるようにハードマスクコーティングを所定照射線量で露光する工程をさらに含むことを特徴とするアライメントマーク保存方法。
  3. ハードマスク層の露光された領域が実質的に黒鉛化されることを特徴とする請求項1または2に記載の方法。
  4. ハードマスクをコーティングする前にアライメントマーク下部構造にコーティング層を成膜することをさらに含むことを特徴とする請求項1または2に記載の方法。
  5. コーティング層は、アライメントマーク下部構造の下部トレンチ領域の上方に位置する上部トレンチ領域を有することを特徴とする請求項4に記載の方法。
  6. ハードマスク層は実質的に平滑化されており、前記照射線量でのハードマスクへの露光前において前記上面領域でのハードマスク層の厚さがその隣接領域での厚さよりも大きいことを特徴とする請求項に記載の方法。
  7. ハードマスクコーティングの厚さが約50nm乃至1000nmであることを特徴とする請求項1または2に記載の方法。
  8. コーティング層は形状保持性のコーティングであることを特徴とする請求項に記載の方法。
  9. アライメントマーク形状の自己位置合わせ復元方法であって、
    基板上のアライメントマーク下部構造に下部トレンチ領域を画定する工程と
    アライメントマーク下部構造にコーティング層を成膜する工程と
    コーティング層の上面にハードマスク層を形成する工程とを含み、ハードマスク層はアモルファスカーボンであり、
    下部トレンチ領域上方に位置するハードマスク層の部位がその隣接部位よりも上昇するようにハードマスク層を所定照射線量で露光する工程をさらに含むことを特徴とする方法。
  10. 基板上に形成され、下部トレンチ領域及びテーブル領域を含むアライメントマーク下部構造と、
    下部トレンチ領域及びテーブル領域上に形成され、上部トレンチ領域を含むコーティング層と、
    アモルファスカーボンであるハードマスク層の一部の選択的膨張により下部トレンチ領域の水平位置に対応する水平位置に形成される上昇部を含むアライメントマーク上部構造と、を備えることを特徴とする自己位置合わせアライメントマーク構造。
  11. 基板上に形成され、下部トレンチ領域及びテーブル領域を含むアライメントマーク下部構造と、
    下部トレンチ領域及びテーブル領域上に形成され、上部トレンチ領域を含むコーティング層と、
    ハードマスク層の下層表面に比べて上層表面の高さ変化が実質的に小さいことにより前記上部トレンチ領域の上方でのハードマスク層の厚さがその隣接領域での厚さよりも大きいハードマスク層の一部の選択的膨張により下部トレンチ領域の水平位置に対応する水平位置に形成される上昇部を含むアライメントマーク上部構造と、を備えることを特徴とする自己位置合わせアライメントマーク構造。
  12. ハードマスク層の厚さが約50nm乃至1000nmであることを特徴とする請求項10または11に記載の自己位置合わせアライメントマーク構造。
  13. アライメントマーク下部構造は複数の下部トレンチ領域及びテーブル領域を含み、アライメントマーク上部構造は各下部トレンチ領域に対応する複数の上昇部を含むことを特徴とする請求項10または11に記載の自己位置合わせアライメントマーク構造。
  14. ハードマスク層は実質的に平滑化されており、所定照射線量でのハードマスクへの露光前において上部トレンチ領域上方でのハードマスク層の厚さがその隣接領域での厚さよりも約10%乃至50%大きいことを特徴とする請求項10に記載の自己位置合わせアライメントマーク構造。
  15. 基板層を設け、
    基板層の上面にテーブル層を設け、
    下部トレンチ領域を有する下層アライメントマークを画定するようテーブル層の選択された部位をエッチングし、
    下層アライメントマークの上方に、上部トレンチ領域が下部トレンチ領域上方に実質的に形状保持的に形成されたコーティング層を形成し、
    コーティング層にアモルファスカーボン層を形成し、
    下層アライメントマークの下部トレンチ領域上方に位置するアモルファスカーボン層の上面領域をその隣接領域よりも高く上昇させて下層アライメントマークと同じ水平位置に上層アライメントマークを形成するようにアモルファスカーボン層を所定照射線量で露光することを特徴とするアライメントマーク復元方法。
JP2007057070A 2006-03-08 2007-03-07 アライメントマーク保存方法、及び自己位置合わせアライメントマーク構造 Expired - Fee Related JP4611329B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/370,159 US7598024B2 (en) 2006-03-08 2006-03-08 Method and system for enhanced lithographic alignment

Publications (2)

Publication Number Publication Date
JP2007273971A JP2007273971A (ja) 2007-10-18
JP4611329B2 true JP4611329B2 (ja) 2011-01-12

Family

ID=38479351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007057070A Expired - Fee Related JP4611329B2 (ja) 2006-03-08 2007-03-07 アライメントマーク保存方法、及び自己位置合わせアライメントマーク構造

Country Status (5)

Country Link
US (1) US7598024B2 (ja)
JP (1) JP4611329B2 (ja)
KR (1) KR20070092155A (ja)
CN (1) CN101034263B (ja)
TW (1) TW200741379A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4936530B2 (ja) * 2007-05-15 2012-05-23 キヤノン株式会社 3次元フォトニック結晶の製造方法
KR101067874B1 (ko) * 2007-10-31 2011-09-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20100052191A1 (en) * 2008-08-29 2010-03-04 Qimonda Ag Metrology Mark with Elements Arranged in a Matrix, Method of Manufacturing Same and Alignment Method
JP5126370B2 (ja) * 2008-12-16 2013-01-23 株式会社村田製作所 回路モジュール
CN102420214B (zh) * 2010-09-25 2017-06-13 中芯国际集成电路制造(上海)有限公司 形成强化对准标记的方法以及半导体器件
CN103165442B (zh) * 2011-12-12 2015-08-19 上海华虹宏力半导体制造有限公司 背面图形化的方法
KR102477091B1 (ko) * 2015-07-24 2022-12-13 삼성전자주식회사 2차원 물질 하드마스크와 그 제조방법 및 하드 마스크를 이용한 물질층 패턴 형성방법
CN105353592B (zh) * 2015-11-25 2018-09-21 武汉新芯集成电路制造有限公司 一种光刻工艺对准方法
CN106919015B (zh) * 2015-12-25 2018-08-14 株洲南车时代电气股份有限公司 一种半导体器件制作光刻对准方法
JP6875634B2 (ja) * 2017-04-27 2021-05-26 富士通株式会社 半導体装置及びその製造方法
JP7265493B2 (ja) 2017-07-17 2023-04-26 エーエスエムエル ネザーランズ ビー.ブイ. 情報を測定する装置及び方法
EP3432071A1 (en) * 2017-07-17 2019-01-23 ASML Netherlands B.V. Information determining apparatus and method
US20220260933A1 (en) * 2019-07-30 2022-08-18 Asml Netherlands B.V. Method of determining a mark measurement sequence, stage apparatus and lithographic apparatus
US20220334505A1 (en) * 2019-09-19 2022-10-20 Asml Netherlands B.V. Method of designing an alignment mark
CN113517178B (zh) * 2021-07-08 2023-06-27 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
TWI799296B (zh) * 2022-02-24 2023-04-11 南亞科技股份有限公司 半導體結構的製備方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180012A (ja) * 1989-01-01 1990-07-12 Fujitsu Ltd 半導体装置の製造方法
JPH08335543A (ja) * 1995-06-06 1996-12-17 Sony Corp アライメントパターンの形成方法
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法
JP2006041486A (ja) * 2004-07-29 2006-02-09 Hynix Semiconductor Inc 非結晶性炭素膜を犠牲ハードマスクとして用いる半導体素子の製造方法
JP2006114897A (ja) * 2004-10-11 2006-04-27 Samsung Electronics Co Ltd 半導体製造工程のアライメント測定方法
JP2007201499A (ja) * 2007-04-06 2007-08-09 Denso Corp 半導体基板およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
ATE123885T1 (de) 1990-05-02 1995-06-15 Fraunhofer Ges Forschung Belichtungsvorrichtung.
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
JP4075966B2 (ja) 1996-03-06 2008-04-16 エーエスエムエル ネザーランズ ビー.ブイ. 差分干渉計システム及びこのシステムを具えたリソグラフステップアンドスキャン装置
EP1197801B1 (en) 1996-12-24 2005-12-28 ASML Netherlands B.V. Lithographic device with two object holders
AU2048097A (en) 1997-01-29 1998-08-18 Micronic Laser Systems Ab Method and apparatus for the production of a structure by focused laser radiation on a photosensitively coated substrate
SE509062C2 (sv) 1997-02-28 1998-11-30 Micronic Laser Systems Ab Dataomvandlingsmetod för en laserskrivare med flera strålar för mycket komplexa mikrokolitografiska mönster
WO1998040791A1 (en) 1997-03-10 1998-09-17 Koninklijke Philips Electronics N.V. Positioning device having two object holders
CA2385031A1 (en) * 1999-09-17 2001-03-22 Telefonaktiebolaget Lm Ericsson A self-aligned method for forming deep trenches in shallow trenches for isolation of semiconductor devices
JP3791601B2 (ja) * 2002-02-08 2006-06-28 日本電気株式会社 ナノグラファイト構造体の作製方法
US20070212649A1 (en) * 2006-03-07 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic patterning

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180012A (ja) * 1989-01-01 1990-07-12 Fujitsu Ltd 半導体装置の製造方法
JPH08335543A (ja) * 1995-06-06 1996-12-17 Sony Corp アライメントパターンの形成方法
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法
JP2006041486A (ja) * 2004-07-29 2006-02-09 Hynix Semiconductor Inc 非結晶性炭素膜を犠牲ハードマスクとして用いる半導体素子の製造方法
JP2006114897A (ja) * 2004-10-11 2006-04-27 Samsung Electronics Co Ltd 半導体製造工程のアライメント測定方法
JP2007201499A (ja) * 2007-04-06 2007-08-09 Denso Corp 半導体基板およびその製造方法

Also Published As

Publication number Publication date
JP2007273971A (ja) 2007-10-18
TW200741379A (en) 2007-11-01
CN101034263A (zh) 2007-09-12
US20070212652A1 (en) 2007-09-13
KR20070092155A (ko) 2007-09-12
CN101034263B (zh) 2011-08-10
US7598024B2 (en) 2009-10-06

Similar Documents

Publication Publication Date Title
JP4611329B2 (ja) アライメントマーク保存方法、及び自己位置合わせアライメントマーク構造
JP4602367B2 (ja) 強化リソグラフィパターニング方法およびシステム
US7897058B2 (en) Device manufacturing method and computer program product
KR101104864B1 (ko) 스텝 앤드 스캔 시스템을 이용하는 전체 웨이퍼 폭 스캐닝
US20070190762A1 (en) Device manufacturing method and computer program product
JP4230991B2 (ja) 測定方法、位置合せマークを提供するための方法及びデバイス製造方法
KR20070009481A (ko) 기판, 리소그래피 다중 노광 방법, 기계 판독가능한 매체
JP5068844B2 (ja) リソグラフィ方法及びリソグラフィ装置
JP2007258707A (ja) リソグラフィ装置および二重露光オーバレイ制御を用いたデバイス製造方法
JP2004207732A (ja) デバイス製造方法
JP4141984B2 (ja) リソグラフィック装置較正方法、整列方法、コンピュータ・プログラム、リソグラフィック装置及びデバイス製造方法
JP2007251185A (ja) リソグラフィ装置、アライメント方法、およびデバイス製造方法
JP2006186367A (ja) 接合基板を形成するシステム及び方法並びに接合基板製品
JP4881426B2 (ja) マーカの形成方法、マーカを有する基板及びデバイス製造方法
JP5059575B2 (ja) マークを備える基板
JP3583774B2 (ja) リソグラフィ装置およびデバイス製造方法
JP4658004B2 (ja) デバイス製造方法
JP2007173807A (ja) デバイス製造方法およびコンピュータプログラム製品
JP4435760B2 (ja) デバイス製造方法
JP5091909B2 (ja) リソグラフィ方法
US20220334505A1 (en) Method of designing an alignment mark
EP3812841A1 (en) Method of designing an alignment mark
JP5499081B2 (ja) ダイサイズの最適化方法、パターン設計方法及びコンピュータプログラム製品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees