CN102420214B - 形成强化对准标记的方法以及半导体器件 - Google Patents

形成强化对准标记的方法以及半导体器件 Download PDF

Info

Publication number
CN102420214B
CN102420214B CN201010299341.5A CN201010299341A CN102420214B CN 102420214 B CN102420214 B CN 102420214B CN 201010299341 A CN201010299341 A CN 201010299341A CN 102420214 B CN102420214 B CN 102420214B
Authority
CN
China
Prior art keywords
alignment mark
film layer
layer
reinforcing
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010299341.5A
Other languages
English (en)
Other versions
CN102420214A (zh
Inventor
陈蝉联
刘闽锋
张亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010299341.5A priority Critical patent/CN102420214B/zh
Publication of CN102420214A publication Critical patent/CN102420214A/zh
Application granted granted Critical
Publication of CN102420214B publication Critical patent/CN102420214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种形成强化对准标记的方法以及半导体器件,形成强化对准标记的方法包括:提供衬底,所述衬底表面形成有第一对准标记;在所述衬底上形成薄膜层,在所述薄膜层的对应所述第一对准标记的区域形成强化对准标记,其为多个沟槽。利用本发明的方法形成的强化对准标记进行对准时,可以减少入射信号在穿过薄膜层所遇到的散射和衰减,增强最终获取的对准信号强度,从而可以提高对准信号的强度,提高对准的精度。

Description

形成强化对准标记的方法以及半导体器件
技术领域
本发明涉及半导体技术领域,尤其涉及一种形成强化对准标记的方法以及半导体器件。
背景技术
光刻是半导体工艺中的关键步骤,在光刻之前必须对晶圆进行对准,才可以将图形准确的转移到晶圆的光刻胶层上。现有技术中有两种对准标记,分别为零层标记和划片槽标记。
零层标记形成在衬底上,在衬底上形成其他结构时,例如有源区之间的隔离沟槽,会在衬底上形成厚厚的氧化层,此氧化层会覆盖零层标记,继续在衬底上沉积形成其他介质层以及金属层时,介质层以及金属层会继续覆盖在零层标记上。当覆盖在零层标记上的薄膜层达到一定数量和厚度时,在薄膜层上进行对准时,由零层标记返回的对准信号变的很弱,这会影响到晶圆对准的精确度,从而会进一步影响最终形成的半导体器件的性能。尤其,在制作MIM电容器结构(metal-insulator-metal capacitor)时,由于电容器上极板金属层为金属钽层,而且钽金属薄膜层对对准信号光有较强吸收作用,所以对准信号光不能穿透钽层,因此很难再获取有效的对准信号。
为了解决以上的问题,通常的解决办法是:在对准信号弱于一定值,影响对准精度时,需要去除对准标记上的薄膜层,从而获得较强的对准信号。此外如果有不透光金属层时,需要去除对准标记区的金属层,使信号光能够透过上覆的薄膜层而获得有效的对准信号。
然而,去除薄膜层和金属层需要增加很多的额外工艺步骤。以在金属-绝缘体-金属(MIM)电容器上进行对准为例,MIM电容器的上极板金属层 为钽金属层,为了获得有效的对准信号,需要去除覆盖在零层标记上的钽金属层。零层标记上覆盖的薄膜层也需要进行一定的清除,才可以获得强度足够大的对准信号。这些去除过程都需要增加额外的光刻,蚀刻,灰化和后处理等工艺过程。
去除覆盖在零层标记上的薄膜层涉及光刻、刻蚀工艺,会引入很多工艺步骤,这将导致许多不可控因素以及系统误差,例如可能会引入污染颗粒、工艺缺陷、光刻胶残留等等,影响器件的性能;而且,由于工艺步骤的增加,会延长生产周期,提高成本。并且由于半导体器件的多样性,造成了去除覆盖在零层标记上的薄膜层工艺极为复杂。这些因素都会造成生产周期延长,成本增加。
现有技术中的划片槽标记为在图形化每一薄膜层时,同时在薄膜层上形成了划片槽标记,然而,当薄膜层为吸光率较高的薄膜层例如钽金属层时,在钽金属层上进行对准工艺时,由于其下层的划片槽标记被钽金属层覆盖,在钽金属层上进行对准时,导致几乎无法收集到返回的对准信号。此时为了获得较强的对准信号也必须清除覆盖在划片槽标记上的钽金属层,以暴露出划片槽标记。在去除覆盖在划片槽标记上的薄膜层过程中,同样存在以上所述的零层标记去除覆盖层中存在的缺点。
申请号为200710171089.8的中国专利申请公开了一种零层标记,然而没有解决以上所述的技术问题。
发明内容
本发明解决的问题是利用现有技术的对准标记进行对准形成半导体器件时,对准信号难以获取或信号微弱时,去除对准标记上覆盖薄膜层或者金属层而造成成本高、工艺复杂、延长生产周期而且可能影响器件性能。
为解决上述问题,本发明提供一种形成强化对准标记的方法,包括:
提供衬底,所述衬底表面形成有第一对准标记;
在所述衬底上形成薄膜层,在所述薄膜层的对应所述第一对准标记的区域形成强化对准标记,其为多个沟槽。
可选的,所述薄膜层为叠层结构;在所述薄膜层的对应所述第一对准标记的区域形成强化对准标记包括:
在每一层上进行对准时,如果接收到的对准信号强度小于预定值时,则在相应层的对应所述第一对准标记的区域形成强化对准标记。
可选的,在所述薄膜层的对应所述第一对准标记的区域形成强化对准标记包括:
在所述薄膜层上形成光刻胶层;
转移形成第一对准标记的掩膜版图形至所述光刻胶层,形成图形化的光刻胶层;
以图形化的光刻胶层为掩膜刻蚀所述薄膜层,形成多个沟槽,作为强化对准标记。
可选的,所述在相应层的对应所述第一对准标记的区域形成强化对准标记包括:
在所述相应层上形成光刻胶层;
转移形成第一对准标记的掩膜版图形至所述光刻胶层,形成图形化的光刻胶层;
以图形化的光刻胶层为掩膜刻蚀所述相应层,形成多个沟槽,作为强化对准标记。
可选的,在所述薄膜层的对应所述第一对准标记的区域形成强化对准标记的步骤是在需要在所述薄膜层表面沉积不透明薄膜层的条件下进行的。
可选的,所述不透明薄膜层为金属钽层。
可选的,所述第一对准标记为零层标记或者划片槽标记。
可选的,所述第一对准标记的形状与薄膜层的强化对准标记的形状相同。
可选的,所述沟槽的深度为2000埃-5000埃。
本发明还提供一种半导体器件,包括:以上所述的形成强化对准标记的方法形成的强化对准标记。
与现有技术相比,本发明具有以下优点:
在衬底上形成薄膜层后,在所述薄膜层的对应所述第一对准标记的区域形成强化对准标记,直接以薄膜层上的强化对准标记作为对准标记进行光刻对准,这样入射信号无需穿过薄膜层利用薄膜层下层的对准标记进行对准,入射在强化对准标记上入射信号直接在薄膜层表面反射,减少入射信号在穿过薄膜层所遇到的散射和衰减,增强了最终获取的对准信号强度,从而可以提高对准信号的强度,提高对准的精度。
在本发明的具体实施例中,薄膜层为叠层结构,在每一层上进行光刻对准时,如果接收到的对准信号小于预定值时,不能满足对准要求时,在相应层上形成强化对准标记。也就是说,每次进行光刻对准工艺时,如果接收到的对准信号小于预定值时,不能满足对准要求时,在相应层上形成强化对准标记,从而可以在进行所有的对准工艺时都可以获得较强的对准信号,提高对准的精度。
而且在本发明的具体实施例中,每次形成强化对准标记的工艺均相同,即无论是在薄膜层上形成强化对准标记,还是在叠层结构的相应层上形成强化对准标记,其形成工艺均相同,可以减少不可控的因素,有利于提高产品的良率和质量;而且利用光刻、刻蚀工艺,工艺简单可行,相对于现有技术可以缩短生产周期,减少成本。
附图说明
图1为本发明具体实施方式的形成对准标记方法的流程图;
图2a~图2f为本发明一具体实施例的形成对准标记的剖面结构示意图。
具体实施方式
本发明具体实施方式的强化对准标记及其形成方法,在衬底上的对准标记区域的第一对准标记上伴随器件形成过程而覆盖一定薄膜层后,在所述薄膜层的对应第一对准标记的区域形成沟槽状的强化对准标记,以薄膜层上的强化对准标记为基准进行对准。
首先介绍一下光刻对准的原理:在光刻对准工艺中,对准信号的获取,是通过入射信号从晶圆表面穿过覆盖在对准标记上薄膜层,经过反射,反射信号与入射信号叠加产生干涉而实现,接收到的对准信号为入射信号与反射信号叠加干涉后的信号。对准信号的强度取决于入射信号与反射信号的光程差以及反射信号的强度。随着半导体技术的发展,芯片的层数在不断增加,随之薄膜层数和厚度也增加,入射信号由于经过薄膜层的吸收以及界面的散射,入射在对准标记上的信号越来越弱,导致获取的对准信号很弱,降低对准精度。因此,本发明直接在薄膜层上形成强化对准标记,避免入射信号经过薄膜层的吸收以及界面的散射。
为了使本领域的技术人员可以更好的理解本发明,下面结合附图详细说明本发明的具体实施方式。
图1为本发明具体实施方式的形成对准标记方法的流程图,参考图1,本发明具体实施方式的形成对准标记方法包括:
步骤S1,提供衬底,所述衬底表面形成有第一对准标记;
步骤S2,在所述衬底上形成薄膜层,在所述薄膜层的对应所述第一对准标记的区域形成强化对准标记,其为多个沟槽。
图2a~图2f为本发明具体实施例的形成强化对准标记的剖面结构示意图,下面结合图1和图2a~图2f详细说明本发明具体实施例的形成强化对准标记的方法。
结合参考图1和图2a,执行步骤S1,提供衬底,所述衬底表面形成有第一对准标记。参考图2a,提供衬底10,在所述衬底10表面的对准标记区域形成有第一对准标记20,在具体实施例中,第一对准标记20可以为零层标记,也可以为划片槽标记,或者第一对准标记20的形状也可以与以下所述中形成的强化对准标记的形状相同,如果第一对准标记20的形状与强化对准标记的形状相同,则其形成方法也与强化对准标记相同。所述衬底10可以是单晶硅或硅锗;也可以是绝缘体上硅(SOI);或者还可以包括其它的材料,例如砷化镓等III-V族化合物。
在图中所示的具体实施例中,第一对准标记20的形状与强化对准标记的形状相同,即均由相同的工艺形成,图中只是示意性的示出第一对准标记20在衬底10上的位置、形状,在实际的工艺中,第一对准标记20与以下所述的强化对准标记不限于图中所示的个数。第一对准标记10形成在衬底表面的对准标记区域,也就是说,第一标记20所在的位置不会形成器件结构,在实际中,一般位于衬底10的边缘附近。
结合参考图1和图2b~图2f,执行步骤S2,在所述衬底上形成薄膜层,在所述薄膜层的对应所述第一对准标记的区域形成强化对准标记,其为多个沟槽。
参考图2b,在形成第一对准标记20后,在所述衬底上形成薄膜层21。该薄膜层21是在衬底上形成器件结构时,会在衬底上的第一对准标记的区域形成薄膜层21,该薄膜层21为叠层结构。具体工艺中,在形成第一对准标记20后,利用第一对准标记20对晶圆进行对准,然后在半导体衬底10上利用离子注入工艺形成有源区,包括源区和漏区(图中未示),形成有源区后,会 在有源区之间形成隔离沟槽(图中未示),然后利用物理气相沉积在隔离沟槽内填充氧化硅,此氧化硅的厚度为5000~7000埃,该氧化硅层也覆盖在第一对准标记20上。在形成隔离沟槽之后的工艺中,层间介质层和金属间介质层均达到5000~7000埃的厚度。这些层间介质层和金属间介质层也会同样沉积在对准标记区域的第一对准标记20上方。综上所述,在第一对准标记20上会形成叠层结构的薄膜层21。在以覆盖了叠层结构的薄膜层21的第一对准标记20为基准进行对准时,由于薄膜层21厚度太厚,入射信号的衰减过大,第一对准标记20的入射信号返回后变得很弱,使对准的精度变差,对准速度变慢。因此需要在薄膜层21上形成强化对准标记,直接以该强化对准标记作为对准基准进行对准。图中区域C为实际形成电路结构的区域,不对其进行说明。
图2c~图2f为本发明具体实施例的形成强化对准标记的剖面结构示意图,参考图2c~图2f,具体的形成强化对准标记的方法为:
参考图2c,在所述薄膜层21上形成光刻胶层22,形成光刻胶层22的方法为旋涂光刻胶,此为本领域公知技术,不做详细介绍。
参考图2d,转移形成第一对准标记的掩膜版图形至所述光刻胶层,形成图形化的光刻胶层22′。具体为将第一对准标记的掩膜版图形转移至所述光刻胶层22,对光刻胶层进行曝光显影,形成图形化的光刻胶层22′,在图形化的光刻胶层22′上形成开口221。本实施例中,第一对准标记为零层标记,所述第一对准标记的掩膜版为零层标记掩膜版,即可以利用现有的掩膜版而无需另外制作掩膜版,从而节省了工艺和成本。
参考图2e,以图形化的光刻胶层22′为掩膜刻蚀所述薄膜层21,形成沟槽30,该沟槽30作为强化对准标记,其具体方法为本领域技术人员公知的等离子体干法刻蚀,利用等离子体干法刻蚀刻蚀开口221下的薄膜层21至一定深度形成沟槽30,作为强化对准标记,该沟槽30的深度为2000~5000埃,优选 为3600埃。
参考图2f,利用灰化工艺去除图形化的光刻胶层22′,最终形成沟槽30,作为强化对准标记,此灰化工艺为本领域公知技术,不做详细说明。
在衬底上形成器件的过程中而不可避免的伴随着在第一对准标记上沉积薄膜层后,在所述薄膜层上形成强化对准标记,直接以薄膜层上的强化对准标记作为对准标记进行光刻对准,这样入射信号无需穿过薄膜层利用薄膜层下层的对准标记进行对准,入射在强化对准标记上入射信号直接在薄膜层表面反射,减少入射信号在穿过薄膜层所遇到的散射和衰减,增强了最终获取的对准信号强度,从而可以提高对准信号的强度,提高对准的精度。
在图示所示的本发明的具体实施例中,薄膜层21为叠层结构,在所述薄膜层的对应所述第一对准标记的区域形成强化对准标记包括:在每一层上进行对准时,如果接收到的对准信号强度小于预定值时,则在相应层上形成强化对准标记。也就是说,最终形成薄膜层21之前,在沉积形成叠层结构的薄膜层21中的每一层后,在其上进行对准工艺时,如果接收到的对准信号强度小于预定值时,则在相应层上形成强化对准标记。
在该相应层上形成强化对准标记的方法与在薄膜层21上形成强化对准标记的方法相同,具体为:在所述相应层上形成光刻胶层;转移形成第一对准标记的掩膜版图形至所述光刻胶层,形成图形化的光刻胶层;以图形化的光刻胶层为掩膜刻蚀所述相应层,形成多个沟槽,作为强化对准标记。此处不做详述,具体可参见在薄膜层21上形成强化对准标记的方法。
在本发明的具体实施例中,薄膜层为叠层结构,在每一层上进行光刻对准时,如果接收到的对准信号小于预定值时,不能满足对准要求时,在相应层上形成强化对准标记。也就是说,每次进行光刻对准工艺时,如果接收到的对准信号小于预定值时,不能满足对准要求时,在相应层上形成强化对准标记,从而可以在进行所有的对准工艺时都可以获得较强的对准信号,提高 对准的精度。
以上所述仅为了说明本发明而给出的具体实施例,在薄膜层21上形成强化对准标记之后,继续在衬底上形成器件结构时,会继续在薄膜层21的强化对准标记上覆盖相应的薄膜层,在该相应的薄膜层上进行光刻对准工艺时,如果接收到的对准信号强度小于预定值时,则在相应的薄膜层上继续形成强化对准标记。
本发明可以在某一特定条件下在薄膜层上形成强化对准标记,例如,可以运用于出现任何不透明层的工序中,具体为:如果需要在薄膜层表面沉积不透明的薄膜层,就在薄膜层上形成强化对准标记。当然,也可以不受任何条件限制,即在每次形成薄膜层后都形成强化对准标记。
下面说明本发明的一个特殊实施例。
在半导体工艺中,金属钽由于性能稳定形成薄膜性能好,而经常被用于制作电容器的上极板(下极板借用下层金属,可减少工艺复杂度)。由于金属钽对光的吸收能力较强,入射信号不能穿透钽层而达到对准标记,所以也不能获得对准信息。针对在MIM电容器形成的过程中对准信号不能获取的难题,目前的解决办法有两种:第一种方法,利用单一特定的光掩膜版,经过曝光,蚀刻,灰化和后清洗等工艺将零层标记上方的金属钽去除,能够让对准信号到达零层标记并返回,从而实现对准。但这种方法引入较多的工艺手续,复杂度提高,而且对准精度很低,速度慢。第二种方法,利用前一层的划片槽标记。然而,由于每个不同芯片的大小有差异,造成各种芯片的晶圆划片槽设置不同。针对每个特定划片槽设置生产一张独立的掩膜版,利用这种划片槽掩膜版经过曝光,蚀刻,灰化和后清洗等工艺将划片槽区域(即划片槽标记上方)的金属钽清除,从而实现对准。但是第二种方法需要大量额外的划片槽掩膜版,增加制造,保存和维护的成本,同时也需要复杂的一系列工艺。
利用本发明的形成强化对准标记的方法可以解决以上所述的问题,在 MIM电容器的电容器介质层的对准标记区域形成强化对准标记(该形成强化对准标记的具体方法与上述的形成强化对准标记的具体方法相同),之后,沉积形成金属钽薄膜层,此时强化对准标记上也会覆盖金属钽薄膜层。但是由于强化对准标记位于表层,虽然金属钽覆盖其上,但是并不会改变强化对准标记的形状(沟槽状)。在对准过程中,入射信号只需要在强化对准标记上的金属钽的表面进行反射获得对准信号,而不需要透过不透明的钽层。这样,本发明使MIM电容器对准过程得以工艺简单,精度高,速度快地顺利实现。
利用本发明的方法形成的强化对准标记进行形成MIM电容器的对准工艺中,对准信号的质量(接收到的对准信号与入射信号的强度比例)约为8.94%,而利用现有技术的零层标记及标记区域钽清除方法进行对准,对准信号的质量约为0.5%~1.1%。利用本发明的强化对准标记进行对准时,X方向的最大误差为0.115μm,Y方向的最大误差为0.080μm,(x方向和y方向分别指晶圆平面的水平方向和垂直方向),均远远小于可容许的误差0.4μm。而且,形成的电容器的电容值与利用现有技术的对准工艺形成的电容器的电容值无差异;另外,形成的产品的良品率比利用现有技术的零层标记形成的产品的良品率略有提高。
在本发明的具体实施例中,每次形成强化对准标记的工艺均相同,即无论是在薄膜层上形成强化对准标记,还是在叠层结构的相应层上形成强化对准标记,其形成工艺均相同,可以减少不可控的因素,有利于提高产品的良率和质量;而且利用光刻、刻蚀工艺,工艺简单可行,相对于现有技术可以缩短生产周期,减少成本。
另外,本发明还提供一种半导体器件,包括以上所述的形成强化对准标记的方法形成的强化对准标记。具体地,所述半导体器件包括:形成于薄膜层上的强化对准标记,呈沟槽状,且沟槽的深度为2000埃-5000埃。且强化对准标记形成于薄膜层的对准标记区域,而非形成于器件区域,薄膜层可以 为叠层结构,也可以为单层结构,如果薄膜层为叠层结构,则在叠层结构的薄膜层的其中一些层(以上所述的相应层)上也可以形成有强化对准标记。另外,在一些实施例中,强化对准标记形成在覆盖了透明层的薄膜层上。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (6)

1.一种形成强化对准标记的方法,其特征在于,包括:
提供衬底,所述衬底表面形成有第一对准标记,所述第一对准标记用于进行光刻对准;
在所述衬底上形成薄膜层,在所述薄膜层的对应所述第一对准标记的区域刻蚀形成沟槽,所述沟槽作为强化对准标记,所述沟槽的深度为2000-5000埃,所述强化对准标记用于进行光刻对准;
在所述薄膜层上沉积形成不透明薄膜层,所述不透明薄膜层保持所述沟槽的形状且所述不透明薄膜层保持的该沟槽作为对准标记,在对准过程中,入射信号仅在强化对准标记上的不透明薄膜层的表面进行反射获得对准信号。
2.如权利要求1所述的形成强化对准标记的方法,其特征在于,在所述薄膜层的对应所述第一对准标记的区域刻蚀形成沟槽包括:
在所述薄膜层上形成光刻胶层;
转移形成第一对准标记的掩膜版图形至所述光刻胶层,形成图形化的光刻胶层;
以图形化的光刻胶层为掩膜刻蚀所述薄膜层,形成多个沟槽,作为强化对准标记。
3.如权利要求1所述的形成强化对准标记的方法,其特征在于,所述不透明薄膜层为金属钽层。
4.如权利要求1所述的形成强化对准标记的方法,其特征在于,所述第一对准标记为零层标记或者划片槽标记。
5.如权利要求1所述的形成强化对准标记的方法,其特征在于,所述第一对准标记的形状与薄膜层的强化对准标记的形状相同。
6.一种半导体器件,其特征在于,包括:权利要求1~5任一项所述的形成强化对准标记的方法形成的强化对准标记。
CN201010299341.5A 2010-09-25 2010-09-25 形成强化对准标记的方法以及半导体器件 Active CN102420214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010299341.5A CN102420214B (zh) 2010-09-25 2010-09-25 形成强化对准标记的方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010299341.5A CN102420214B (zh) 2010-09-25 2010-09-25 形成强化对准标记的方法以及半导体器件

Publications (2)

Publication Number Publication Date
CN102420214A CN102420214A (zh) 2012-04-18
CN102420214B true CN102420214B (zh) 2017-06-13

Family

ID=45944541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010299341.5A Active CN102420214B (zh) 2010-09-25 2010-09-25 形成强化对准标记的方法以及半导体器件

Country Status (1)

Country Link
CN (1) CN102420214B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779757B (zh) * 2012-07-23 2016-08-03 上海华虹宏力半导体制造有限公司 超结功率器件的形成方法
CN103872019B (zh) * 2012-12-17 2016-08-17 上海华虹宏力半导体制造有限公司 应用于外延工艺的光刻标记及其制造方法
CN104281020A (zh) * 2013-07-08 2015-01-14 无锡华润上华科技有限公司 一种改善光刻对位能力的方法
US10020265B2 (en) * 2015-12-17 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
CN108063121A (zh) * 2016-11-08 2018-05-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN108117043B (zh) * 2016-11-28 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN110690194B (zh) * 2018-07-05 2021-11-02 联华电子股份有限公司 对准标记结构的制作方法
CN109742054A (zh) * 2019-01-10 2019-05-10 信利半导体有限公司 显示面板制造方法和显示面板
CN110400752B (zh) * 2019-08-29 2020-06-16 武汉新芯集成电路制造有限公司 Ldmos器件及其制作方法
CN111948919B (zh) * 2020-08-18 2022-11-04 上海华力微电子有限公司 光刻标记、对准标记及对准方法
CN112599500A (zh) * 2020-12-15 2021-04-02 长江存储科技有限责任公司 半导体器件及其制备方法
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338774A (zh) * 2000-08-14 2002-03-06 世界先进积体电路股份有限公司 存储器的电容器下电极的制造方法
CN1450628A (zh) * 2002-04-08 2003-10-22 华邦电子股份有限公司 闪存结构及其制作方法
CN1854893A (zh) * 2005-04-15 2006-11-01 三星电子株式会社 光掩模
CN101373757A (zh) * 2007-08-23 2009-02-25 和舰科技(苏州)有限公司 一种对准标记及其形成方法
CN101452211A (zh) * 2007-11-28 2009-06-10 上海华虹Nec电子有限公司 光刻对准标记的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401691A (en) * 1994-07-01 1995-03-28 Cypress Semiconductor Corporation Method of fabrication an inverse open frame alignment mark
US6368972B1 (en) * 1999-01-12 2002-04-09 Agere Systems Guardian Corp. Method for making an integrated circuit including alignment marks
US6774452B1 (en) * 2002-12-17 2004-08-10 Cypress Semiconductor Corporation Semiconductor structure having alignment marks with shallow trench isolation
CN1932653A (zh) * 2005-09-15 2007-03-21 联华电子股份有限公司 堆栈式对准标记与光刻工艺对准方法
US7598024B2 (en) * 2006-03-08 2009-10-06 Asml Netherlands B.V. Method and system for enhanced lithographic alignment
CN101446768A (zh) * 2007-11-27 2009-06-03 中芯国际集成电路制造(上海)有限公司 零层对准标记及制作方法
CN101685275A (zh) * 2008-09-25 2010-03-31 上海华虹Nec电子有限公司 对准标记及制作方法以及其探测装置
CN101630637A (zh) * 2009-08-04 2010-01-20 上海集成电路研发中心有限公司 防止外延工艺中标记发生畸变的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338774A (zh) * 2000-08-14 2002-03-06 世界先进积体电路股份有限公司 存储器的电容器下电极的制造方法
CN1450628A (zh) * 2002-04-08 2003-10-22 华邦电子股份有限公司 闪存结构及其制作方法
CN1854893A (zh) * 2005-04-15 2006-11-01 三星电子株式会社 光掩模
CN101373757A (zh) * 2007-08-23 2009-02-25 和舰科技(苏州)有限公司 一种对准标记及其形成方法
CN101452211A (zh) * 2007-11-28 2009-06-10 上海华虹Nec电子有限公司 光刻对准标记的制备方法

Also Published As

Publication number Publication date
CN102420214A (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
CN102420214B (zh) 形成强化对准标记的方法以及半导体器件
CN101587886B (zh) 电子元件封装体及其制造方法
Burns et al. A wafer-scale 3-D circuit integration technology
US8361876B2 (en) Manufacturing method of semiconductor device
JP3229208B2 (ja) 集積回路チップのエッジを正確に画定する方法
KR100689709B1 (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
CN109166822A (zh) 半导体器件制作方法及半导体器件
CN104412367A (zh) 用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法
KR20090060275A (ko) 수광 장치 및 수광 장치의 제조 방법
CN107658224B (zh) 三维存储器的台阶结构及其形成方法
CN104795620A (zh) 一种太赫兹波导无源器件的制造方法
CN113410175B (zh) 一种tsv导电通孔结构制备方法
CN110310953A (zh) 一种半导体器件结构及其制作方法
US20150349098A1 (en) A manufacturing method of a thin film transistor and pixel unit thereof
US10534276B1 (en) Lithographic photomask alignment using non-planar alignment structures formed on wafer
CN104460243A (zh) 双重图形光刻对准方法
US20180144997A1 (en) Sample with improved effect of backside positioning, fabrication method and analysis method thereof
CN112018082B (zh) 套刻对准标记的制备方法及其结构
CN102290330B (zh) 一种电容结构的形成方法
CN108573983A (zh) 光学探测器及其制备方法、指纹识别传感器、显示装置
US11450616B2 (en) Using a backside mask layer for forming a unique die mark identifier pattern
CN104900581A (zh) 一种消除金属层反射并改善曝光效果的工艺方法
CN107634027A (zh) 一种用于三维集成工艺的光刻对准方法
CN109534283B (zh) 一种微机电器件制备方法及装置
CN103187247A (zh) 一种混合线条的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121102

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

GR01 Patent grant
GR01 Patent grant