CN1932653A

CN1932653A - 堆栈式对准标记与光刻工艺对准方法

Info

Publication number: CN1932653A
Application number: CN 200510103920
Authority: CN
Inventors: 贾伟圣; 陈志荣; 陈重安; 黄志忠
Original assignee: United Microelectronics Corp
Current assignee: United Microelectronics Corp
Priority date: 2005-09-15
Filing date: 2005-09-15
Publication date: 2007-03-21

Abstract

一种堆栈式对准标记，其包括第一对准标记与第二对准标记。第一对准标记是配置于第一膜层中，其是由多个导线所构成，而第二对准标记是配置于第二膜层中，且第二膜层位于第一膜层下。其中，第一对准标记与第二对准标记形成于相对应的区域内，且第二对准标记至少包括对应于相邻二导线间隙的区域。

Description

堆栈式对准标记与光刻工艺对准方法

技术领域

本发明涉及一种集成电路元件与光刻工艺，特别是涉及一种堆栈式对准标记与光刻工艺对准方法。

背景技术

光刻(photolithography)，是制造半导体元件成败与否的关键步骤，故其在半导体工艺中，占着举足轻重的地位。以一般制作元件的工艺为例，通常一个产品依其复杂性的不同，所需要的光刻工艺约在10至18次左右。为使光掩模的图案能正确的转移到芯片上，在半导体工艺中，每一次执行光刻工艺的光致抗蚀剂曝光步骤之前，必须先做好各层之间的对准工作，以避免不当的图案转移，而导致整个芯片报废。

在半导体工艺中，芯片对准的方法是在欲形成半导体元件的芯片上形成对准标记(alignment mark)，以在进行对准时形成入射光的散射场(scatteringsite)或绕射边缘(diffraction edge)。然后，提供光源以照射于整个芯片时，投射在对准标记上的光所产生的绕射图形可以反射至对准感应器(alignmentsensor)，或是第一阶绕射干涉仪对准系统(first order diffraction interferometeralignment system)，而达到对准的目的。

但是，在半导体工艺中，层与层之间的对准仍有一些问题存在。举例来说，对位于基底上的一层介电层中的对准标记进行对准时，因为在对准标记下方也具有介电层，所以穿过对准标记的光线有部分会继续穿透下层的介电层，而无法将光线反射到对准感应器。如此一来，上述进行的对准操作会具有较差的对准度，意即在对准时容易造成较大的误差(misalignment)，而影响层与层间迭对的精确度。

发明内容

有鉴于此，本发明的目的就是在提供一种堆栈式对准标记，能够增加由光产生的建设性干涉，提供较强的光信号强度，而提高对准的准确度。

本发明的另一目的是提供一种光刻工艺对准方法，能够提供较强的光信号强度，以提高对准的准确度。

本发明提出一种堆栈式对准标记，其包括第一对准标记与第二对准标记。第一对准标记是配置于第一膜层中，其是由多个第一导线所构成，而第二对准标记是配置于第二膜层中，且第二膜层位于第一膜层下。其中，第一对准标记与第二对准标记形成于相对应的区域内，且第二对准标记至少包括对应于相邻二第一导线间隙的区域。

依照本发明的优选实施例所述，上述的第二对准标记包括由多个第二导线所构成。

依照本发明的实施例所述，上述的第二对准标记还包括由一窗形导体结构所构成。

依照本发明的实施例所述，上述的第二对准标记还包括由一矩形导体结构所构成。

依照本发明的实施例所述，上述的第一对准标记的材料例如是铝、钨、铜及其合金。

依照本发明的实施例所述，上述的第二对准标记的材料例如是铝、钨、铜及其合金。

依照本发明的实施例所述，上述的第一膜层的材料例如是氧化硅、氮化硅、氮氧化硅或其它介电材料。

依照本发明的实施例所述，上述的第二膜层的材料例如是氧化硅、氮化硅、氮氧化硅或其它介电材料。

本发明还提出一种光刻工艺对准方法，适用于一内连线工艺中对准标记的形成。光刻工艺对准方法先提供一基底，其具有一元件区以及一对准标记区。然后，于基底上形成第一膜层，并移除部分第一膜层，以于对准标记区的第一膜层中形成对准标记图案。接着，于对准标记图案中填入第一导体材料层，以形成第一对准标记。之后，于第一膜层上形成第二膜层，并移除部分第二膜层，以于元件区的第二膜层中形成多个第一开口，并且于对准标记区的第二膜层中形成多个第二开口。继之，于第一开口与第二开口中填入第二导体材料层，以分别于元件区形成多个第一导线，以及于对准标记区形成多个第二导线，以作为第二对准标记。其中，第一对准标记与第二对准标记形成于相对应的区域内，且第一对准标记至少包括对应于相邻二第二导线间隙的区域。然后，于第二膜层上依序形成第三膜层与硬掩模层。随后，移除部分元件区的掩模层与第三膜层，于第一导线上的硬掩模层与第三膜层中形成多个介层窗开口。接着，于介层窗开口中填入第三导体材料层。

依照本发明的实施例所述，上述的第一对准标记包括由多个第三导线所构成。

依照本发明的实施例所述，上述的第一对准标记还包括由一窗形导体结构所构成。

依照本发明的实施例所述，上述的第一对准标记还包括由一矩形导体结构所构成。

依照本发明的实施例所述，上述的硬掩模层的材料例如是一耐热金属氮化物。

依照本发明的实施例所述，上述的耐热金属氮化物例如是氮化钛(TiN)、氮化钽(TaN)或氮化钨(WN)。

依照本发明的实施例所述，上述的第三膜层的材料例如是氧化硅、氮化硅、氮氧化硅或其它介电材料。

本发明的堆栈式对准标记形成于二膜层的对应的区域中，因此可有效节省芯片的使用面积。另一方面，由于堆栈式对准标记可避免于对准时产生漏光的问题，且可具有较强的光信号强度，因此可提高对准的准确度。特别是，因为硬掩模层会吸收光以及阻挡光线，因此在进行对准时，硬掩模层会将对准所产生的光信号反射掉，而影响到对准的准确度。但是，本发明的堆栈式对准标记有助于对准时具有较强的光信号强度，所以能够有效改善上述的问题。

为让本发明的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。

附图说明

图1A至图1C为依照本发明实施例所绘示的堆栈式对准标记的结构示意图。

图2A至图2E所绘示为将本发明的堆栈式对准标记应用于内连线工艺的流程剖面图。

简单符号说明

100、110、206、210、222：膜层

102、112：区域

104、114、208、220：对准标记

106、116、216、218：导线

118：窗形导体结构

120：矩形导体结构

122：宽度

124：间距

200：基底

202：元件区

204：对准标记区

212、214：开口

224：硬掩模层

226：介层窗开口

228：介层窗

具体实施方式

堆栈式对准标记是形成于半导体基底上方的二膜层中，其是分别在上下两膜层的对应的区域内形成对准标记图案，并在对准标记图案内填入导体材料，以形成对准标记。其中，上方膜层中的对准标记是由多个导线所构成，而下方膜层中的对准标记至少包括对应于相邻二个上方膜层中的导线间隙的区域。

在图1A至图1C中所绘示的示意图并未标示出半导体基底的结构，仅绘示出二膜层中的对准标记。

请参照图1A，堆栈式对准标记包括对准标记104与对准标记114。对准标记104配置于膜层100中，其中对准标记104是由多个导线106所构成。上述膜层100的材料例如是氧化硅、氮化硅、氮氧化硅或其它介电材料。对准标记104的材料例如是铝、钨、铜及其合金，或是其它具有可反光的材料。另外，对准标记114配置于膜层110中，而膜层110位于膜层100下。上述膜层110的材料例如是氧化硅、氮化硅、氮氧化硅或其它介电材料。对准标记114的材料例如是铝、钨、铜及其合金，或是其它具有可反光的材料。而且，对准标记104与对准标记114形成于相对应的区域102、112内。其中，对准标记114例如是由多个导线116所构成，且导线116与导线106的位置刚好互相交错。

在上述实施例中，以导线116与导线106的尺寸相同，且导线116的宽度122等于相邻二导线106的间距120为例做说明，但是本发明不限于此。若导线116与导线106的尺寸相同，则导线116的宽度122可大于相邻二导线106的间距124。另外，导线116与导线106的尺寸也可不同，只要膜层110中的导线116能够至少包括相邻二导线106间隙的区域即可。

请参照图1B，堆栈式对准标记包括对准标记104与对准标记114。其中，对准标记104是由多个导线106所构成，而对准标记114可例如是由窗形导体结构118所构成。在此实施例中，是以对准标记104与对准标记114的标记图案呈互补为例做说明，然本发明不限于此。只要窗形导体结构118能够至少包括相邻二导线106间隙的区域即可。

请参照图1C，堆栈式对准标记包括对准标记104与对准标记114。其中，对准标记104是由多个导线106所构成，而对准标记114可例如是由矩形导体结构120所构成。在此实施例中，是以矩形导体结构120的尺寸等于左右两侧的导线106之间的区域为例做说明，然本发明不限于此。只要矩形导体结构120能够至少包括相邻二导线106间隙的区域即可。

由于，堆栈式对准标记的结构可使光照射到对准标记时，不会有漏光的问题。因此，于进行对准时，可得到较强的光信号强度，以提高对准的准确度。亦即是，当进行对准操作时，若光穿过对准标记104继续往下层前进，则会碰到底下的对准标记114，而可将光反射。如此一来，可增加由光产生的建设性干涉，提供较强的光信号强度，所以可使对准操作具有较高的准确性。

另一方面，由于膜层100、110中的对准标记104、114形成于对应的区域102、112中，因此对整个工艺而言，本发明的堆栈式对准标记可有效节省芯片的使用面积。

首先，请参照图2A，提供一基底200，基底200具有元件区202以及对准标记区204。之后，于基底200上形成一层膜层206，膜层206的材料例如是氧化硅、氮化硅、氮氧化硅或其它介电材料，而其形成方法例如是化学气相沉积法。

接着，请参照图2B，移除部分膜层206，以于对准标记区204的膜层206中形成对准标记图案。然后，于对准标记图案中填入导体材料层，以形成对准标记208。其中，移除部分膜层206的方法例如是进行一蚀刻工艺。对准标记208的材料例如是铝、钨、铜及其合金，或是其它具有可反光的材料。

上述的对准标记208可例如是多个导线(如图1A所示)、窗形导体结构(如图1B所示)，或矩形导体结构(如图1C所示)。于此实施例中以如图1B所示的窗形导体结构做说明。

随后，请参照图2C，于膜层206上形成膜层210，其中膜层210的材料例如是氧化硅、氮化硅、氮氧化硅或其它介电材料，而其形成方法例如是化学气相沉积法。接着，移除部分膜层210，以于元件区202的膜层210中形成多个开口212，并且于对准标记区204的膜层210中形成多个开口214。其中，移除部分膜层210的方法例如是进行一蚀刻工艺。继之，于开口212与开口214中填入导体材料层，以分别于元件区202形成多个导线216，以及于对准标记区204形成多个导线218，而导线218做为膜层210中的对准标记220。

特别是，膜层206、210中的对准标记208、220形成于对应的区域中，以形成一堆栈式对准标记，因此可节省芯片的使用面积。而且，由于堆栈式对准标记的结构，可以避免漏光的问题，因此有助于在进行对准时，可有较强的光信号强度，以提高对准的准确度。

继之，请参照图2D，于膜层210上依序形成膜层222与硬掩模层224。其中，膜层222的材料例如是氧化硅、氮化硅、氮氧化硅或其它介电材料，而其形成方法例如是化学气相沉积法。硬掩模层224的材料例如是耐热金属氮化物，而耐热金属氮化物例如是氮化钛(TiN)、氮化钽(TaN)或氮化钨(WN)，而其形成方法例如是化学气相沉积法。

之后，请参照图2E，移除部分元件区202的硬掩模层224与膜层222，于导线216上的元件区202的掩模层224与膜层222中形成多个介层窗开口226。其中，移除部分元件区202的硬掩模层224与膜层222的方法例如是进行一蚀刻工艺。然后，于介层窗开口226中填入导体材料层，以形成多个介层窗228。

值得特别注意的是，由于硬掩模层224会吸收光以及阻挡光线，因此在介层窗开口226形成前进行对准时，硬掩模层224会把对准所产生的光信号反射掉，而影响到对准的准确度。但是，因为下方膜层中的堆栈式对准标记的结构(对准标记208、220)，可避免产生漏光的问题，而可具有较强的光信号强度，所以能够有效改善上述的问题，以提高对准的准确度。

综上所述，本发明至少具有下列几项优点：

1.本发明的堆栈式对准标记可有效节省芯片上的使用面积。

2.本发明的堆栈式对准标记有助于进行对准时，不会有漏光的问题产生，而可得到较强的光信号强度，以提高对准的准确度。

3.本发明可以有效改善因硬掩模层会吸收光以及阻挡光线，而影响到对准的准确度的问题。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims

1、一种堆栈式对准标记，包括：

一第一对准标记，配置于一第一膜层中，该第一对准标记是由多个第一导线所构成；以及

一第二对准标记，配置于该第一膜层下方的一第二膜层中，

其中该第一对准标记与该第二对准标记形成于相对应的区域内，且该第二对准标记至少包括对应于相邻二第一导线间隙的区域。

2、如权利要求1所述的堆栈式对准标记，其中该第二对准标记包括由多个第二导线所构成。

3、如权利要求1所述的堆栈式对准标记，其中该第二对准标记还包括由一窗形导体结构所构成。

4、如权利要求1所述的堆栈式对准标记，其中该第二对准标记还包括由一矩形导体结构所构成。

5、如权利要求1所述的堆栈式对准标记，其中该第一对准标记的材料包括铝、钨、铜及其合金。

6、如权利要求1所述的堆栈式对准标记，其中该第二对准标记的材料包括铝、钨、铜及其合金。

7、如权利要求1所述的堆栈式对准标记，其中该第一膜层的材料包括氧化硅、氮化硅、氮氧化硅或其它介电材料。

8、如权利要求1所述的堆栈式对准标记，其中该第二膜层的材料包括氧化硅、氮化硅、氮氧化硅或其它介电材料。

9、一种光刻工艺对准方法，适用于一内连线工艺中对准标记的形成，该光刻工艺对准方法包括：

提供一基底，该基底具有一元件区以及一对准标记区；

于该基底上形成一第一膜层；

移除部分该第一膜层，以于该对准标记区的该第一膜层中形成一对准标记图案；

于该对准标记图案中填入一第一导体材料层，以形成一第一对准标记；

于该第一膜层上形成一第二膜层；

移除部分该第二膜层，以于该元件区的该第二膜层中形成多个第一开口，并且于该对准标记区的该第二膜层中形成多个第二开口；

于该些第一开口与该些第二开口中填入一第二导体材料层，以分别于该元件区形成多个第一导线，以及于该对准标记区形成多个第二导线，当做为一第二对准标记，

其中该第一对准标记与该第二对准标记形成于相对应的区域内，且该第一对准标记至少包括对应于相邻二第二导线间隙的区域；

于该第二膜层上依序形成一第三膜层与一硬掩模层；

移除部分该元件区的该掩模层与该第三膜层，于该些第一导线上的该硬掩模层与该第三膜层中形成多个介层窗开口；以及

于该些介层窗开口中填入一第三导体材料层。

10、如权利要求9所述的光刻工艺对准方法，其中该第一对准标记包括由多个第三导线所构成。

11、如权利要求9所述的光刻工艺对准方法，其中该第一对准标记还包括由一窗形导体结构所构成。

12、如权利要求9所述的光刻工艺对准方法，其中该第一对准标记还包括由一矩形导体结构所构成。

13、如权利要求9所述的光刻工艺对准方法，其中该硬掩模层的材料包括一耐热金属氮化物。

14、如权利要求13所述的光刻工艺对准方法，其中该耐热金属氮化物包括氮化钛、氮化钽或氮化钨。

15、如权利要求9所述的光刻工艺对准方法，其中该第一对准标记的材料包括铝、钨、铜及其合金。

16、如权利要求9所述的光刻工艺对准方法，其中该第二对准标记的材料包括铝、钨、铜及其合金。

17、如权利要求9所述的光刻工艺对准方法，其中该第一膜层的材料包括氧化硅、氮化硅、氮氧化硅或其它介电材料。

18、如权利要求9所述的光刻工艺对准方法，其中该第二膜层的材料包括氧化硅、氮化硅、氮氧化硅或其它介电材料。

19、如权利要求9所述的光刻工艺对准方法，其中该第三膜层的材料包括氧化硅、氮化硅、氮氧化硅或其它介电材料。