CN1292456C - 形成多层互连线路的光掩模组和用它制造的半导体器件 - Google Patents
形成多层互连线路的光掩模组和用它制造的半导体器件 Download PDFInfo
- Publication number
- CN1292456C CN1292456C CNB2003101195117A CN200310119511A CN1292456C CN 1292456 C CN1292456 C CN 1292456C CN B2003101195117 A CNB2003101195117 A CN B2003101195117A CN 200310119511 A CN200310119511 A CN 200310119511A CN 1292456 C CN1292456 C CN 1292456C
- Authority
- CN
- China
- Prior art keywords
- opaque patterns
- circuit
- photomask
- upper strata
- lower interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- 239000010410 layer Substances 0.000 claims description 130
- 239000000758 substrate Substances 0.000 claims description 69
- 239000011229 interlayer Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 23
- 238000001259 photo etching Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims 3
- 230000000694 effects Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000004448 convergence reflex Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种用于形成多层互连线路的光掩模组和使用这种光掩模组制造的半导体器件包括用于形成下层互连线路的第一光掩模和用于形成上层互连线路的第二光掩模。第一和第二光掩模带有互相平行的下层不透光图形和覆盖下层不透光图形的上层不透光图形。在这种情况中，下层不透光图形的末端与跨过下层不透光图形的直线一致。因而，当使用第二光掩模来形成上层互连线路时，尽管有反射光的会聚，低质量的光致抗蚀图形还是被防止形成。
Description
相关申请的交叉参考
本申请要求于2003年2月7日提交的申请号为2003-0007940的韩国专利申请的优先权，其内容结合在本说明书中作为参考。
技术领域
本发明涉及一种光掩模组及用其制造的半导体器件，更具体地说，涉及一种用于形成多层互连线路的光掩模组及使用这种光掩模组制造的半导体器件。
背景技术
随着半导体器件集成度的提高，多层互连技术已广泛地应用在半导体器件的制造中。多层互连技术包括在半导体衬底上形成下层互连线路、在带有下层互连线路的衬底的整个表面上形成层间绝缘层以及在层间绝缘层上形成上层互连线路。
同时，下层互连线路或上层互连线路通常的形成方式是依次形成导电层和光致抗蚀层、通过光刻技术使用光掩模形成光致抗蚀图形以及以光致抗蚀图形作为蚀刻掩模对导电层进行蚀刻。
光掩模包括透光衬底和形成在透光衬底上的不透光层图形。为了实现高度集成的半导体器件，应当降低不透光层图形的宽度及其间隔。在这种情况中，在光刻工艺中很容易发生邻近效应。邻近效应可能会引起清晰度极限的下降。因此，为了抑制邻近效应，已提出了各种光掩模以及这些掩模的不同制造方法。
用于降低邻近效应的光掩模在由陈等人所撰写的题为“用于光刻的掩模”且申请号为5,242,770的美国专利中有讲解，该申请在本说明书中作为参考。
图1A和1B是示出分别用于形成下层互连线路的第一光掩模和用于形成上层互连线路的第二光掩模的平面图，且第一和第二光掩模在申请号为5,242,770的美国专利中有描述。图1C是示出第一光掩模和与第一光掩模对准的第二光掩模的平面图。
参考图1A，第一下层不透光图形20a、第二下层不透光图形20b和第三下层不透光图形20c互相平行地放置在第一透光衬底1上。第二下层不透光图形20b夹在第一和第三下层不透光图形20a和20c之间。此外，第一和第三下层不透光图形20a和20c延伸超过第二下层不透光图形20b的末端。
此外，为了降低邻近效应，在适当的位置上放置亮度棒(未示出)。亮度棒不具有大的尺寸(例如，大的宽度)，它在光刻工艺中足以在半导体衬底上生成光致抗蚀图形。
参考图1B，第一上层不透光图形40a、第二上层不透光图形40b和第三上层不透光图形40c互相平行地放置在第二透光衬底3上。第一至第三上层不透光图形40a、40b和40c被放置成分别覆盖第一至第三下层不透光图形20a、20b和20c。在第二透光衬底3上可能放置其它的亮度棒(未示出)。
参考图1C，第一至第三下层不透光图形20a、20b和20c分别被第一至第三上层不透光图形40a、40b和40c覆盖。当下层不透光图形的宽度大于上层不透光图形的宽度时，第二上层不透光图形40b纵向延伸超过第二下层不透光图形20b。
图2A是用于解释通过使用图1A和1B中所示的第一和第二光掩模所制造的多层互连线路的平面图。
参考图2A，在半导体衬底上形成分别与下层不透光图形20a、20b和20c对应的下层互连线路20a’、20b’和20c’。同样，也在该半导体衬底上形成分别与上层不透光图形40a、40b和40c对应的上层互连线路40a’、40b’和40c’。
在这种情况中，在超过第二下层互连线路20b’的末端的第二上层互连线路40b’的一个部位上可能会形成缺陷区40b”。
图2B、2E和2F是用于解释通过使用图1A和1B中所示的传统光掩模来形成多层互连线路的方法的剖面图。在每幅图中，由参考数字“A”表示的部分与沿图2A的I-I线切开的剖面图对应，而由参考数字“B”表示的部分与沿图2A的II-II线切开的剖面图对应。
参考图2B，通过使用第一光掩模在半导体衬底10上形成互相平行的第一下层互连线路至第三下层互连线路20a’、20b’和20c’。在带有下层互连线路20a’、20b’和20c’的衬底上形成层间绝缘层30。虽然层间绝缘层30被平面化，但它也可能具有不同于图2B中所示的表面阶梯。在图2B中，阶梯距离SD定义为从第二下层互连线路20b’的末端到层间绝缘层30相对于第二下层互连线路20b’的最低水平表面的点之间的最短水平距离。
在层间绝缘层30上形成上层导电层40。上层导电层40具有与层间绝缘层30一样的表面形状。
在上层导电层40上涂敷光致抗蚀层50。然后，光致抗蚀层50由穿过第二光掩模的光L1曝光。因而，光致抗蚀层50被设定为具有分别与图1B中的第一至第三上层不透光图形40a、40b和40c对应的第一图形区P1、第二图形区P2和第三图形区P3以及位于第一至第三图形区P1、P2和P3之间的曝光区E。遗憾的是，在曝光过程中，第二上层不透光区40b下面的部分第二图形区P2可能也被曝光。这是由光L2造成的，它是光L1从第一和第三下层互连线路20a’和20c’的延伸部分之间的上层导电层40的斜表面不规则反射出的部分光。即使第二光掩模采用亮度棒以降低邻近效应，也会出现这种不规则反射。
图2C和2D是示出上层导电层40的斜表面和反射光L2的方向的平面图。
参考图2C，周线①-⑧表示半导体衬底的上层导电层40的表面上的等高点。随着从①到⑧的数字的增加，上层导电层40的表面逐渐变低。因此，不仅有与x轴和y轴平行的斜表面，还有呈x轴和y轴之间的轴的方向的斜表面Sxy，其形成在第二下层互连线路20b’的末端的邻近处。
参考图2D，在上层导电层40上涂敷光致抗蚀层50(如图2B所示)。然后，光致抗蚀层50由穿过第二光掩模的光L1曝光，如参考图2B所述。因而，光致抗蚀层50被设定为带有与图1B中的第一至第三上层不透光图形40a、40b和40c对应的第一图形区至第三图形区P1、P2和P3以及位于第一至第三图形区P1、P2和P3之间的曝光区E。但是，第二图形区P2的一个部分可以在曝光过程中被曝光。这是由光L2造成的，它从上层导电层40的斜表面无规则地反射出。
确切地说，光L2xy从斜表面Sxy反射出，表面Sxy呈x轴和y轴之间的轴的方向，平行于x轴的光L2x的一部被会聚在第二图形区P2内的会聚区域F1上。会聚距离FD设定为下层互连线路20b’的末端与会聚区域F1的中心之间的距离，最小会聚距离SFD设定为第二下层互连线路20b’的末端与会聚区域F1之间的最短距离，而最大会聚距离LFD设定为下层互连线路20b’的末端与会聚区域F1之间的最长距离。
参考图2E，由光L1曝光的光致抗蚀层通过使用显影剂来显影。因而，在上层导电层40上形成与第一至第三图形区P1、P2和P3对应的第一至第三光致抗蚀图形P1、P2和P3。同样，由于会聚区域F1内的光致抗蚀层由反射光L2x和L2xy曝光，在第二光致抗蚀图形P2内的会聚区域F1上形成了薄窄的不规则区P2’。
参考图2F，以第一至第三光致抗蚀图形P1、P2和P3作为蚀刻掩模对导电层40进行蚀刻。因而，形成了与第一至第三光致抗蚀图形P1、P2和P3对应的第一至第三上层互连线路40a’、40b’和40c’。在这种情况中，第二上层互连线路40b’在会聚区域F1上带有缺陷区40b”。这是由于第二光致抗蚀图形P2内的不规则区P2’造成的。由于这种严重的缺陷，第二上层互连线路40b’可能在缺陷区40”上断开。
如上所述，在形成多层互连线路的情况中，即使采用了可降低邻近效应的光掩模，由于形成底层互连线路而导致的上层导电层的斜表面也会造成粗糙的光致抗蚀图形和粗糙的上层互连线路。
本发明的实施例可以解决现有技术的这些和其它缺点。
发明内容
本发明的实施例提供了一种用于形成多层互连线路的光掩模组，它可以防止形成粗糙的光致抗蚀图形。
本发明的其它实施例提供了使用这种光掩模组制造的半导体器件。
根据本发明的一个方面，提供了一种光掩模组，包括：第一光掩模，带有形成在第一透光衬底上的多个平行的下层不透光图形，其中，下层不透光图形的末端位于一条直线上；以及第二光掩模，带有形成在第二透光衬底上的多个平行的上层不透光图形，其中，上层不透光图形被放置成覆盖对应的下层不透光图形；其中，上层不透光图形中的至少一个延伸超过对应的下层不透光图形的末端。
根据本发明的另一个方面，提供了一种光掩模组，包括：第一光掩模，带有形成在第一透光衬底上的多个平行的下层不透光图形，下层不透光图形包括第一下层不透光图形、第二下层不透光图形以及位于第一和第二下层不透光图形之间的第三下层不透光图形，第一和第二下层不透光图形延伸超过第三下层不透光图形的末端；以及第二光掩模，带有形成在第二透光衬底上的第一上层不透光图形、第二上层不透光图形和第三上层不透光图形，第一、第二和第三上层不透光图形被放置成分别覆盖第一、第二和第三下层不透光图形；其中，第三上层不透光图形延伸超过第三下层不透光图形的末端到等于最小会聚距离的最大范围。
根据本发明的再一个方面，提供了一种光掩模组，包括：第一光掩模，带有形成在第一透光衬底上的多个平行的下层不透光图形，下层不透光图形包括第一下层不透光图形、第二下层不透光图形以及位于第一和第二下层不透光图形之间的第三下层不透光图形，第一和第二下层不透光图形延伸超过第三下层不透光图形的末端；以及第二光掩模，带有形成在第二透光衬底上的第一上层不透光图形和第二上层不透光图形，第一和第二上层不透光图形被放置成分别覆盖第一和第二下层不透光图形；其中，第二光掩模上不形成用于覆盖第三下层不透光图形的上层不透光图形。
根据本发明的再一个方面，提供了一种带有多层互连线路的半导体器件，包括：在半导体衬底上形成的在一个方向上平行的多个下层互连线路，每个下层互连线路带有在一条直线上互相对准的末端；覆盖带有下层互连线路的衬底的整个表面的层间绝缘层；以及形成在层间绝缘层上的覆盖下层互连线路的多个上层互连线路。
根据本发明的又一个方面，提供了一种带有多层互连线路的半导体器件，该半导体器件包括：形成在半导体衬底上的多个平行的下层互连线路，下层互连线路包括第一下层互连线路、第二下层互连线路以及第一和第二下层互连线路之间的第三下层互连线路，第一和第二下层互连线路延伸超过第三下层互连线路的末端；形成在带有下层互连线路的衬底的整个表面上的层间绝缘层；以及形成在绝缘层上的第一上层互连线路、第二上层互连线路和第三上层互连线路，第一、第二和第三上层互连线路分别覆盖第一、第二和第三下层互连线路；其中，第三上层互连线路延伸超过第三下层互连线路的末端到等于最小会聚距离的最大范围。
根据本发明的又一个方面，提供了一种带有多层互连线路的半导体器件，该半导体器件包括：形成在半导体衬底上的多个平行的下层互连线路，下层互连线路包括第一下层互连线路、第二下层互连线路以及第一和第二下层互连线路之间的第三下层互连线路，第一和第二下层互连线路延伸超过第三下层互连线路的末端；形成在带有下层互连线路的衬底的整个表面上的层间绝缘层；以及形成在绝缘层上的第一上层互连线路和第二上层互连线路，第一和第二上层互连线路分别覆盖第一和第二下层互连线路；其中，绝缘层上形成用于覆盖第三下层互连线路的上层互连线路。
根据本发明的又一个方面，提供了一种用于在半导体器件内形成多层互连线路的方法，该方法包括：在半导体衬底上形成下层互连线路；在衬底和下层互连线路上形成层间绝缘层；在层间绝缘层上形成导电层；确定导电层的倾斜形状；在导电层上形成光致抗蚀层；以及通过光刻工艺来形成上层互连线路，并且该光刻工艺使用了对应于所述倾斜形状的光掩模。
附图说明
参考附图，下面具体实施例的详细描述将使本发明的特性和优点更加易于理解。
图1A和1B是示出用于形成下层互连线路的第一传统光掩模和用于形成上层互连线路的第二传统光掩模的平面图。
图1C是示出第一传统光掩模和与第一光掩模对准的第二传统光掩模的平面图。
图2A是用于解释使用图1A和1B中所示的第一和第二传统光掩模制造的多层互连线路的平面图。
图2B、2E和2F是用于解释使用图1A和1B中所示的传统光掩模来形成多层互连线路的方法的剖面图。
图2C和2D是示出上层导电层的斜表面和反射光的方向的平面图。
图3A-3E是用于解释根据本发明的实施例的光掩模组的平面图。
图4A是示出根据本发明的实施例而制造的多层互连线路的平面图。
图4B、4E和4F是用于解释根据本发明的实施例来形成多层互连线路的方法的剖面图。
图4C和4D是用于解释根据本发明的实施例来形成多层互连线路的方法的平面图。
图5A-5D是示出根据本发明的其它实施例的光掩模组的平面图。
具体实施方式
下面将参考附图更加完整地描述本发明，其中示出了本发明的示例性实施例。但是，本发明可以以不同的方式体现且不应被理解为仅限于本说明书中所列出的实施例。当然，提供这些实施例是为了能够彻底而全面地公开本发明，同时完整地向本领域的普通技术人员传达本发明的范围。在附图中，为了清楚显示，层和区的厚度被放大了。应该理解，当谈到一层位于另一层或衬底“上”时，它可以是直接位于其它层或衬底上，或者中间也可以存在夹层。所有相同的参考数字表示相同的组件。
图3A-3E是用于解释根据本发明的实施例的光掩模组的平面图。
参考图3A，第一下层不透光图形200a、第二下层不透光图形200b和第三下层不透光图形200c互相平行地放置在第一透光衬底5上。下层不透光图形200a、200b和200c的末端都位于用于形成下层不透光图形的下层边界的虚直线上。在另一实施例中，下层不透光图形200a、200b和200c中的至少一个可以从虚直线延伸至阶梯距离SD的最大范围。
参考图3B，第一上层不透光图形400a、第二上层不透光图形400b和第三上层不透光图形400c互相平行地放置在第二透光衬底7上。可选地，如图3C所示，第一、第二和第三上层不透光图形410a、410b和410c可以分别短于在图3B中示出的不透光图形，但它们仍然互相平行地放置在第二透光衬底7上。图3B中的第一至第三上层不透光图形(400a、400b和400c)或图3C中的第一至第三上层不透光图形(410a、410b和410c)被放置成分别与图3A中的第一至第三下层不透光图形200a、200b和200c对准。如图3D所示，上层不透光图形400a、400b和400c可以延伸超过下层不透光图形200a、200b和200c的末端。可选地，如图3E所示，图3C中的上层不透光图形410a、410b和410c可以完全位于下层不透光图形200a、200b和200c之内。
如图3E所示，在上层不透光图形410a、410b和410c分别位于下层不透光图形200a、200b和200c之内的情况中，由于任何形成的光致抗蚀图形没有位于在用于形成上层互连线路的光刻工艺中会聚反射光的区域内，粗糙的光致抗蚀图形被防止了。因此，如果使用图3E所示的光掩模来形成多层互连线路，可以防止出现低质量的上层互连线路。
图4A是用于解释通过使用图3D中所示的第一和第二光掩模所制造的多层互连线路的平面图。
参考图4A，在半导体衬底上形成分别与下层不透光图形200a、200b和200c对应的下层互连线路200a’、200b’和200c’。同样，也在该半导体衬底上形成分别与上层不透光图形400a、400b和400c对应的上层互连线路400a’、400b’和400c’。在这种情况中，上层互连线路400a’、400b’和400c’的末端分别延伸超过下层互连线路200a’、200b’和200c’的末端。
图4B、4E和4F是用于解释通过使用图3A和3B中所示的光掩模来形成多层互连线路的方法的剖面图。在每幅图中，由参考数字“C”表示的部分与沿图4A的III-III线切开的剖面图对应，而由参考数字“D”表示的部分与沿图4A的IV-IV线切开的剖面图对应。
参考图4B，第一下层互连线路200a’、第二下层互连线路200b’和第三下层互连线路200c’互相平行且通过使用图3A中所示的光掩模形成在半导体衬底100上。下层互连线路可以形成有金属层、多晶硅层或金属硅化物层。在带有下层互连线路200a’、200b’和200c’的衬底上形成层间绝缘层300。层间绝缘层300可以形成有从由亚磷硅酸硼玻璃(BPSG)、未掺杂硅酸盐玻璃(USG)、硅酸硼玻璃(PSG)和等离子体增强的硅酸四乙酯(PE-TEOS)层组成的组中的至少一层。由于下层互连线路200a’、200b’和200c’，层间绝缘层300可能带有斜表面。但是，在从下层互连线路200a’、200b’和200c’的末端起的阶梯距离SD上的位置上没有斜表面。
在层间绝缘层300上形成上层导电层400。上层导电层400具有与如图4B所示的层间绝缘层300一样的表面形状。
在上层导电层400上涂敷光致抗蚀层500。然后，光致抗蚀层500由穿过第二光掩模的光L1曝光，如图3B和3D所示。因而，光致抗蚀层500被设定为具有分别与图3B中的第一至第三上层不透光图形400a、400b和400c对应的第一图形区P1、第二图形区P2和第三图形区P3以及位于第一至第三图形区P1、P2和P3之间的曝光区E。施加的光L1在上层导电层400的斜表面上反射。因而，反射光L2被导向到图形区P1、P2和P3上。
图4C和4D是示出上层导电层400的斜表面和反射光L2的方向的平面图。
参考图4C，周线①-⑧表示半导体衬底的上层导电层400的表面上的等高点。随着从①到⑧的数字的增加，上层导电层400的表面逐渐变低。因此，不仅有与x轴或y轴平行的斜表面，还有呈x轴和y轴之间的轴的方向的斜表面Sxy’，其形成在第二下层互连线路200b’的末端的邻近处。
参考图4D，在上层导电层400上涂敷光致抗蚀层500，然后其由穿过第二光掩模的光L1曝光，如参考图4B所述。因而，如上所述，光致抗蚀层500被设定为带有与图3B中的第一至第三上层不透光图形400a、400b和400c对应的第一图形区至第三图形区P1、P2和P3以及曝光区E。
在这种情况中，在斜表面Sxy’(呈x轴和y轴之间的轴的方向)上反射的光L2xy’首先被会聚在第一会聚区域F2上，然后会聚在第二会聚区域F3上。但是，由于第一会聚区域F2位于曝光区E内，反射光L2xy’在第一会聚区域F2上的会聚不会影响到光致抗蚀图形的形成。同样，由于反射光L2xy’在第二会聚区域F3内的强度很弱且在第二会聚区域F3的邻近处x轴方向上的斜表面上没有反射光，反射光L2xy’在第二会聚区域F3上的会聚不会影响到光致抗蚀图形的形成。
参考图4E，由光L1曝光的光致抗蚀层500通过使用显影剂来显影。因而，在上层导电层400上形成与第一至第三图形区P1、P2和P3对应的第一至第三光致抗蚀图形P1、P2和P3。
参考图4F，以第一至第三光致抗蚀图形P1、P2和P3作为蚀刻掩模对导电层400进行蚀刻。因而，形成了与第一至第三光致抗蚀图形P1、P2和P3对应的第一至第三上层互连线路400a’、400b’和400c’。
尽管存在由下层互连线路造成的斜表面，由于反射光L2没有在图形区内强度聚焦，低质量的光致抗蚀图形被防止了。因此，上层导电层400a’、400b’和400c’的低质量图形也得到防止。
图5A-5D是用于解释根据本发明的另一实施例用于形成下层互连线路的第一光掩模和用于形成上层互连线路的第二光掩模的平面图。
参考图5A，第一光掩模带有形成在第一透光衬底上的多个平行的下层不透光图形。下层不透光图形包括第一下层不透光图形230a、邻近于第一下层不透光图形230a的第二下层不透光图形230b以及位于第一和第二下层不透光图形230a和230b之间的第三下层不透光图形230c。在这种情况中，第一和第二下层不透光图形230a和230b比第三下层不透光图形230c延伸的更远。第二光掩模带有形成在第二透光衬底上的第一上层不透光图形430a、第二上层不透光图形430b和第三上层不透光图形430c。第一至第三上层不透光图形430a、430b和430c被放置成覆盖第一至第三下层不透光图形230a、230b和230c。可选地，第三上层不透光图形430c可以延伸超过第三不透光图形200c，超过到等于最小会聚距离SFD(如图2D所示)的最大范围。因此，在使用第一和第二光掩模来形成多层互连线路的情况中，由于没有光致抗蚀图形形成在反射光L2会聚的会聚区域F4内，低质量的光致抗蚀图形被防止了。
参考图5B，除了如图5A所示的第一至第三上层不透光图形之外，第二光掩模还包含与第三上层不透光图形430c对准但与其距有一定的距离的第四上层不透光图形450c。在这种情况中，第四上层不透光图形450c与覆盖第三下层不透光图形230c的第三上层不透光图形430c之间的距离大于如图2D所示的最大会聚距离LFD。因此，当使用第一和第二光掩模来形成多层互连线路时，由于没有光致抗蚀图形形成在反射光L2会聚的会聚区域F4内，低质量的光致抗蚀图形被防止了。
参考图5C，如参考图5A所述的第一光掩模带有形成在第一透光衬底上的第一至第三下层不透光图形230a、230b和230c。第二光掩模带有形成在第二透光衬底上的第一上层不透光图形430a和第二上层不透光图形430b。第一和第二上层不透光图形430a和430b被放置成分别覆盖第一和第二下层不透光图形230a和230b。因此，当使用第一和第二光掩模来形成多层互连线路时，由于没有光致抗蚀图形形成在反射光L2会聚的会聚区域F4内，低质量的光致抗蚀图形被防止了。
参考图5D，光掩模组包含图5C中的第一和第二光掩模。此外，第二光掩模还包含形成用于覆盖第三下层不透光图形230c的第三上层不透光图形470c。在这种情况中，第三上层不透光图形470c延伸超过第三下层不透光图形230c的末端。第三上层不透光图形470c的一个预设的部分比第三上层不透光图形的剩下部分宽。第三上层不透光图形470c的这个预设的部分位于会聚区域F4内。因此，当使用第一和第二光掩模来形成多层互连线路时，由于没有光致抗蚀图形形成在反射光L2会聚的会聚区域F4内，低质量的光致抗蚀图形被防止了。
在分别参考图5A、5B和5C所描述的每个第一光掩模在半导体衬底上形成下层互连线路之后，在带有下层互连线路的半导体衬底上依次形成层间绝缘层和上层导电层和在上层导电层上形成斜表面。因而，在用于形成上层互连线路的光刻工艺中，反射光L2被会聚在会聚区域F4内。但是，由于会聚区域F4被设置成曝光区，因此低质量地光致抗蚀图形被防止了。
现在对本发明的具体实施例进行非限定性的描述。
这些实施例包括带有形成在第一透光衬底上的多个平行的下层不透光图形的第一光掩模。下层不透光图形的末端与跨过下层不透光图形的直线一致。这些实施例还包括带有形成在透光衬底上的多个平行的上层不透光图形的第二光掩模。上层不透光图形被放置成覆盖下层不透光图形。优选地，上层不透光图形中的至少一个延伸超过其覆盖的下层不透光图形的末端。
本发明的实施例还可以包括带有形成在第一透光衬底上的多个平行的下层不透光图形的第一光掩模。下层不透光图形包括第一下层不透光图形、邻近于第一下层不透光图形的第二下层不透光图形以及位于第一和第二下层不透光图形之间的第三下层不透光图形。第一和第二下层不透光图形延伸超过第三下层不透光图形的末端。这些实施例还包括带有形成在第二透光衬底上的第一上层不透光图形、第二上层不透光图形和第三上层不透光图形的第二光掩模。第一、第二和第三上层不透光图形被放置成分别覆盖第一、第二和第三下层不透光图形。
可选地，除了第一、第二和第三上层不透光图形之外，第二光掩模还包括沿第三上层不透光图形的相同线路延伸但与其距有一定的距离的第四上层不透光图形。在这种情况中，第四上层不透光图形与第三上层不透光图形之间的距离大于最大会聚距离LFD。
本发明的实施例还可以包括带有形成在第一透光衬底上的多个平行的下层不透光图形的第一光掩模。下层不透光图形包括第一下层不透光图形、邻近于第一下层不透光图形的第二下层不透光图形以及位于第一和第二下层不透光图形之间的第三下层不透光图形。第一和第二下层不透光图形延伸超过第三下层不透光图形的末端。这些实施例还包括带有形成在第二透光衬底上的第一上层不透光图形和第二上层不透光图形的第二光掩模。第一和第二上层不透光图形被放置成分别覆盖第一和第二下层不透光图形。除了第一和第二上层不透光图形之外，第二光掩模还包括形成用于覆盖第三下层不透光图形的第三上层不透光图形。在这种情况中，第三上层不透光图形延伸超过第三下层不透光图形的末端。此外，第三上层不透光图形的一个预设的部分比第三上层不透光图形的剩下部分宽。
本发明的实施例可以包括在半导体衬底上形成为以一个方向平行的多个下层互连线路。下层互连线路的末端都在一条直线上互相对准。层间绝缘层覆盖带有下层互连线路的衬底的整个表面。在层间绝缘层上形成覆盖下层互连线路的上层互连线路。优选地，上层互连线路延伸超过下层互连线路的末端。
本发明的实施例可以包括形成在半导体衬底上的多个平行的下层互连线路。下层互连线路包括第一下层互连线路、第二下层互连线路以及第一和第二下层互连线路之间的第三下层互连线路。第一和第二下层互连线路延伸超过第三下层互连线路的末端。在带有下层互连线路的衬底的整个表面上形成层间绝缘层。在该绝缘层上形成第一上层互连线路、第二上层互连线路和第三上层互连线路。在这种情况中，第一、第二和第三上层互连线路分别覆盖第一、第二和第三下层互连线路。此外，除了第一、第二和第三上层互连线路之外，这些实施例可以包括形成在绝缘层上的第四上层上层互连线路，其沿第三上层互连线路的相同方向延伸，但与其分开。在这种情况中，第四和第三上层互连线路之间的距离大于最大会聚距离LFD。
本发明的其它实施例包括形成在半导体衬底上的多个平行的下层互连线路。下层互连线路包括第一下层互连线路、第二下层互连线路以及第一和第二下层互连线路之间的第三下层互连线路。第一和第二下层互连线路延伸超过第三下层互连线路的末端。在带有下层互连线路的衬底的整个表面上形成层间绝缘层。在该绝缘层上形成第一上层互连线路和第二上层互连线路。在这种情况中，第一和第二上层互连线路分别覆盖第一和第二下层互连线路。
虽然已对本发明的几个示例性实施例进行了描述，本领域的普通技术人员应该理解仍有很多更多的实施方式处于本发明的精神和范围之内。我们要求保护所附权利要求书中所定义的本发明的所有实施例及其等效物。
Claims (21)
1.一种光掩模组，包括：
第一光掩模，带有形成在第一透光衬底上的多个平行的下层不透光图形，其中，下层不透光图形的末端位于一条直线上；以及
第二光掩模，带有形成在第二透光衬底上的多个平行的上层不透光图形，其中，上层不透光图形被放置成覆盖对应的下层不透光图形；
其中，上层不透光图形中的至少一个延伸超过对应的下层不透光图形的末端。
2.一种光掩模组，包括：
第一光掩模，带有形成在第一透光衬底上的多个平行的下层不透光图形，下层不透光图形包括第一下层不透光图形、第二下层不透光图形以及位于第一和第二下层不透光图形之间的第三下层不透光图形，第一和第二下层不透光图形延伸超过第三下层不透光图形的末端；以及
第二光掩模，带有形成在第二透光衬底上的第一上层不透光图形、第二上层不透光图形和第三上层不透光图形，第一、第二和第三上层不透光图形被放置成分别覆盖第一、第二和第三下层不透光图形；
其中，第三上层不透光图形延伸超过第三下层不透光图形的末端到等于最小会聚距离的最大范围。
3.如权利要求2所述的光掩模组，其中所述第二光掩模还包括沿第三上层不透光图形的相同线路延伸但与其距有一定的距离的第四上层不透光图形，所述距离大于最大会聚距离。
4.一种光掩模组，包括：
第一光掩模，带有形成在第一透光衬底上的多个平行的下层不透光图形，下层不透光图形包括第一下层不透光图形、第二下层不透光图形以及位于第一和第二下层不透光图形之间的第三下层不透光图形，第一和第二下层不透光图形延伸超过第三下层不透光图形的末端；以及
第二光掩模，带有形成在第二透光衬底上的第一上层不透光图形和第二上层不透光图形，第一和第二上层不透光图形被放置成分别覆盖第一和第二下层不透光图形；
其中，第二光掩模上不形成用于覆盖第三下层不透光图形的上层不透光图形。
5.如权利要求4所述的光掩模组，其中所述第二光掩模还包括形成用于覆盖第三下层不透光图形的第三上层不透光图形，第三上层不透光图形延伸超过第三下层不透光图形的末端，其中，延伸超过第三下层不透光图形的末端的第三上层不透光图形的部分比第三上层不透光图形的剩下部分宽。
6.一种带有多层互连线路的半导体器件，包括：
在半导体衬底上形成的在一个方向上平行的多个下层互连线路，每个下层互连线路带有在一条直线上互相对准的末端；
覆盖带有下层互连线路的衬底的整个表面的层间绝缘层；以及
形成在层间绝缘层上的覆盖下层互连线路的多个上层互连线路。
7.如权利要求6所述的半导体器件，其中所述上层互连线路延伸超过下层互连线路的末端。
8.如权利要求6所述的半导体器件，其中所述下层互连线路包含从由多晶硅层、硅化物层和金属层组成的组中选择的一层。
9.如权利要求6所述的半导体器件，其中所述层间绝缘层形成有从由BPSG、USG、PSG、SOG和PE-TEOS组成的组中的选择的至少一层。
10.如权利要求6所述的半导体器件，其中所述上层互连线路包含从由多晶硅层、硅化物层和金属层组成的组中选择的一层。
11.一种带有多层互连线路的半导体器件，该半导体器件包括：
形成在半导体衬底上的多个平行的下层互连线路，下层互连线路包括第一下层互连线路、第二下层互连线路以及第一和第二下层互连线路之间的第三下层互连线路，第一和第二下层互连线路延伸超过第三下层互连线路的末端；
形成在带有下层互连线路的衬底的整个表面上的层间绝缘层；以及
形成在绝缘层上的第一上层互连线路、第二上层互连线路和第三上层互连线路，第一、第二和第三上层互连线路分别覆盖第一、第二和第三下层互连线路；
其中，第三上层互连线路延伸超过第三下层互连线路的末端到等于最小会聚距离的最大范围。
12.如权利要求11所述的半导体器件，还包括：
形成在绝缘层上的第四上层互连线路，其位于第三上层互连线路的相同线路上但与其分开有一定的距离，第三和第四上层互连线路之间的距离大于最长的会聚距离。
13.如权利要求11所述的半导体器件，其中所述下层互连线路包含从由多晶硅层、硅化物层和金属层组成的组中选择的一层。
14.如权利要求11所述的半导体器件，其中所述层间绝缘层形成有从由BPSG、USG、PSG、SOG和PE-TEOS组成的组中的选择的至少一层。
15.如权利要求11所述的半导体器件，其中所述上层互连线路包含从由多晶硅层、硅化物层和金属层组成的组中选择的一层。
16.一种带有多层互连线路的半导体器件，该半导体器件包括：
形成在半导体衬底上的多个平行的下层互连线路，下层互连线路包括第一下层互连线路、第二下层互连线路以及第一和第二下层互连线路之间的第三下层互连线路，第一和第二下层互连线路延伸超过第三下层互连线路的末端；
形成在带有下层互连线路的衬底的整个表面上的层间绝缘层；以及
形成在绝缘层上的第一上层互连线路和第二上层互连线路，第一和第二上层互连线路分别覆盖第一和第二下层互连线路；
其中，绝缘层上形成用于覆盖第三下层互连线路的上层互连线路。
17.如权利要求16所述的半导体器件，其中所述下层互连线路包含从由多晶硅层、硅化物层和金属层组成的组中选择的一层。
18.如权利要求16所述的半导体器件，其中所述层间绝缘层形成有从由BPSG、USG、PSG、SOG和PE-TEOS组成的组中的选择的至少一层。
19.如权利要求16所述的半导体器件，其中所述上层互连线路包含从由多晶硅层、硅化物层和金属层组成的组中选择的一层。
20.一种用于在半导体器件内形成多层互连线路的方法，该方法包括：
在半导体衬底上形成下层互连线路；
在衬底和下层互连线路上形成层间绝缘层；
在层间绝缘层上形成导电层；
确定导电层的倾斜形状；
在导电层上形成光致抗蚀层；以及
通过光刻工艺来形成上层互连线路，并且该光刻工艺使用了对应于所述倾斜形状的光掩模。
21.如权利要求20所述的方法，其中所述形成上层互连线路的步骤包括：在光刻工艺中不反射光的光致抗蚀层的区域内，在下层互连线路上形成上层互连线路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0007940A KR100519795B1 (ko) | 2003-02-07 | 2003-02-07 | 다층배선 형성을 위한 포토마스크 세트 및 이를 사용하여제조된 반도체장치 |
| KR7940/2003 | 2003-02-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1519890A CN1519890A (zh) | 2004-08-11 |
| CN1292456C true CN1292456C (zh) | 2006-12-27 |
Family
ID=32822670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101195117A Expired - Lifetime CN1292456C (zh) | 2003-02-07 | 2003-12-01 | 形成多层互连线路的光掩模组和用它制造的半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7271492B2 (zh) |
| KR (1) | KR100519795B1 (zh) |
| CN (1) | CN1292456C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100519795B1 (ko) * | 2003-02-07 | 2005-10-10 | 삼성전자주식회사 | 다층배선 형성을 위한 포토마스크 세트 및 이를 사용하여제조된 반도체장치 |
| US8361335B2 (en) * | 2009-06-08 | 2013-01-29 | GlobalFoundries, Inc. | Methods for fabricating semiconductor devices |
| US8853011B2 (en) * | 2012-12-07 | 2014-10-07 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Repairing method, repairing device, and repairing structure for disconnected defect |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5242770A (en) * | 1992-01-16 | 1993-09-07 | Microunity Systems Engineering, Inc. | Mask for photolithography |
| JPH1041302A (ja) * | 1996-07-26 | 1998-02-13 | Nec Corp | 半導体装置およびその製造方法 |
| US5945350A (en) * | 1996-09-13 | 1999-08-31 | Micron Technology, Inc. | Methods for use in formation of titanium nitride interconnects and interconnects formed using same |
| KR100253580B1 (ko) * | 1996-10-02 | 2000-04-15 | 김영환 | 스티칭 노광 공정에 사용되는 마스크 |
| JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| EP2053638A3 (en) * | 1999-12-08 | 2009-07-29 | Samsung Electronics Co., Ltd | Semiconductor device having a self-aligned contact structure and methods of forming the same |
| US6483176B2 (en) * | 1999-12-22 | 2002-11-19 | Kabushiki Kaisha Toshiba | Semiconductor with multilayer wiring structure that offer high speed performance |
| JP3415551B2 (ja) * | 2000-03-27 | 2003-06-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3964608B2 (ja) | 2000-08-17 | 2007-08-22 | 株式会社東芝 | 半導体装置 |
| KR20020052609A (ko) | 2000-12-26 | 2002-07-04 | 윤종용 | 반복패턴을 갖는 반도체 소자의 패턴 형성방법 |
| JP3560563B2 (ja) | 2001-05-08 | 2004-09-02 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US6927471B2 (en) * | 2001-09-07 | 2005-08-09 | Peter C. Salmon | Electronic system modules and method of fabrication |
| US7157366B2 (en) * | 2002-04-02 | 2007-01-02 | Samsung Electronics Co., Ltd. | Method of forming metal interconnection layer of semiconductor device |
| JP2003347401A (ja) * | 2002-05-30 | 2003-12-05 | Mitsubishi Electric Corp | 多層配線構造を有する半導体装置およびその製造方法 |
| KR100434505B1 (ko) * | 2002-06-19 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
| KR100519795B1 (ko) * | 2003-02-07 | 2005-10-10 | 삼성전자주식회사 | 다층배선 형성을 위한 포토마스크 세트 및 이를 사용하여제조된 반도체장치 |
-
2003
- 2003-02-07 KR KR10-2003-0007940A patent/KR100519795B1/ko active IP Right Grant
- 2003-10-14 US US10/685,655 patent/US7271492B2/en not_active Expired - Lifetime
- 2003-12-01 CN CNB2003101195117A patent/CN1292456C/zh not_active Expired - Lifetime
-
2007
- 2007-08-15 US US11/839,478 patent/US8103976B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20040155346A1 (en) | 2004-08-12 |
| CN1519890A (zh) | 2004-08-11 |
| US7271492B2 (en) | 2007-09-18 |
| US20070273029A1 (en) | 2007-11-29 |
| KR20040072010A (ko) | 2004-08-16 |
| KR100519795B1 (ko) | 2005-10-10 |
| US8103976B2 (en) | 2012-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1088525C (zh) | 光掩膜及其制造方法 | |
| CN1110840C (zh) | 光掩膜及其曝光方法 | |
| CN1268984C (zh) | 固体摄像元件的制造方法 | |
| CN1877584A (zh) | 改善设计窗的方法 | |
| CN1578569A (zh) | 有机发光装置 | |
| US11393957B2 (en) | Electronic device | |
| CN1773374A (zh) | 半色调掩模、用于制造它的方法及使用它的平板显示器 | |
| CN1605936A (zh) | 光掩模及图案形成方法 | |
| CN101042528A (zh) | 修正光学近距效应的图形分割方法 | |
| CN1292456C (zh) | 形成多层互连线路的光掩模组和用它制造的半导体器件 | |
| CN1201376C (zh) | 半导体装置的制造方法 | |
| CN1303475C (zh) | 具有照度偏光控制的光罩 | |
| CN1437069A (zh) | 用于轴外照射的光掩模及其制造方法 | |
| CN1661783A (zh) | 在基板上制造薄膜晶体管的方法 | |
| CN1471133A (zh) | 图形转印用光掩模的图形布局方法及图形转印用光掩模 | |
| JPS62276552A (ja) | パタ−ン形成用マスク及びそれを用いた電子装置の製造方法 | |
| CN1500227A (zh) | 在衬底上形成图案的方法以及利用该方法制作液晶显示器的方法 | |
| CN1716535A (zh) | 半导体制造方法和曝光掩模 | |
| CN1591782A (zh) | 半导体器件的制造方法 | |
| CN1469429A (zh) | 制造薄膜半导体器件的方法及其形成抗蚀图的方法 | |
| CN1266543C (zh) | 用于改进相移掩模成像性能的装置和系统及其方法 | |
| CN1174468C (zh) | 可降低邻近效应的光刻制作方法 | |
| CN1577835A (zh) | 具有位置对照用标记的半导体器件 | |
| CN1121717C (zh) | 制作半导体器件中多层互连的方法 | |
| CN1767134A (zh) | 荫罩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20061227 |