CN1174468C - 可降低邻近效应的光刻制作方法 - Google Patents

Abstract

一种可降低邻近效应的光刻制作工艺方法，包括：提供一晶片，其上方形成一第一光致抗蚀剂，以一光掩模，进行第一曝光显影制作工艺，图案化第一光致抗蚀剂，光掩模上形成第一元件图案与第一虚拟图案，第一虚拟图案位于第一元件图案的周边，将光掩模上的第一元件图案与第一虚拟图案转移至第一光致抗蚀剂，并相对于第一光致抗蚀剂上形成第二元件图案与第二虚拟图案。在图案化的第一光致抗蚀剂上形成第二光致抗蚀剂。进行第二曝光显影制作工艺，移除部分第二光致抗蚀剂，并仅裸露出第一光致抗蚀剂的第二元件图案。

Description

可降低邻近效应的光刻制作方法

本发明涉及一种光刻制作方法，且特别是涉及一种可以降低邻近效应的一种光刻制作工艺。

在要求电路集成化越来越高的情况下，整个电路元件大小的设计也被迫往尺寸不停缩小的方向前进。而整个半导体制作工艺中最举足轻重的可说是光刻(Photolithography)制作工艺，凡是与金氧半导体(Metal-Oxide-Semiconductor；MOS)元件结构相关的，例如：各层薄膜的图案(Pattern)，及掺有杂质(Dopants)的区域，都是由光刻这个步骤来决定的。此外，整个半导体工业的元件集成度，是否能继续的往0.18μm以下更小的线宽进行，也决定于光刻制作工艺技术的发展。为了满足此需求，一些提高光掩模解析度的方法被不断地提出来，如光学邻近校正法(Opcical Proximity Correction，OPC)以及相移式光掩模(Phase ShiftMask，PSM)等等。

其中OPC的目的是用以消除因邻近效应所造成的关键尺寸偏差现象。邻近效应(Proximity Effect)是当光束透过光掩模上的图案投影在晶片上时，一方面由于光束会产生散射现象而使得光束被扩大。另一方面，光束会透过晶片表面的光致抗蚀剂层经由晶片的半导体基底再反射回来，产生干涉的现象，因此会重复曝光，而改变在光致抗蚀剂层上实际的曝光量。

由于在曝光图案的边缘，光线强度较弱，曝光量不足，因此容易造成光致抗蚀剂上所形成的图案边缘的图形相较于实际光掩模上图案有所扭曲或变短(shorting)，并且影响曝光图案边缘的关键尺寸的精确度，而造成线宽或是图案转移上的误差。

因此，一般而言，为了降低邻近效应对于曝光图案边缘的影响，通常会在光掩模上的曝光图案边缘形成形成一辅助图案。图1A与图1B所绘示为现有具有辅助图案的光掩模上视简图。其中，图1A为光掩模100上图案密度较高区域的上视简图，而图1B为光掩模100上单一图案区域的光掩模上视简图。

请参照图1A，由于图案密度较高区域102的边缘图案102a，在进行图案转移的曝光步骤时，相较于中央密集图案102b所受光的光强度较弱，因此会在边缘图案102a旁，外加辅助图案106。

同样的，请参照图1B，在同一光掩膜100上，单一图案104相较于密集图案区102，在进行图案转移的曝光步骤时，由于需要曝光的光强度相较于密集图案区102所需要的曝光的光强度较强，为了使在同一光掩模的所有图案所需的曝光光强度相当，  因此在单一图案104的两侧分别外加一辅助图案106，以使单一图案104的图案密度与密集图案区102的密度相当。

为了使辅助图案106不会在图案转移时一并转移至光致抗蚀剂上，因此一般辅助图案106的线宽b比元件图案(包括密集图案区102以及单一图案104)的线宽a还小(也就是a＞b)，且为了使边缘图案102a或是单一图案104的轮廓更加明显，所以辅助图案106与边缘图案102a以及单一图案104的距离D约需与曝光的波长()相同或较小，以达辅助效果。

但是随着元件集成度越来越高，线宽做越来越小，元件图案也越显复杂，光掩模上的元件图案线宽也随之缩小，同时辅助图案的线宽也更加狭小，因此提高了光掩模的制造困难。此外，由于辅助图案106边缘图案102a以及单一图案104的距离约需与曝光的波长相同，因此当元件图案越来越复杂与密集，要在光掩模上预留与曝光光波长同宽的空间以形成辅助图案，更加提高光掩模的制造的困难与制造成本。除了制造光掩模上具有极大的困难外，在光掩模制造完成之后，进行辅助图案的缺陷改良(debug)也极为不易。

因此本发明的目的，就是在于提供一种可降低邻近效应的光刻制作方法。

为实现上述目的，本发明提供一种光刻制作方法，包括：提供一晶片，其上方形成有一第一光致抗蚀剂，之后以一光掩模，进行第一曝光显影制作工艺，图案化第一光致抗蚀剂，其中此光掩模上形成有第一元件图案与第一虚拟图案，且第一虚拟图案位于第一元件图案的周边，而将光掩模上的第一元件图案与第一虚拟图案转移至第一光致抗蚀剂，并相对应于第一光致抗蚀剂上形成第二元件图案与第二虚拟图案，其中该第一虚拟图案的图案密度等于该第一元件图案的图案密度。接着，于图案化的第一光致抗蚀剂上形成第二光致抗蚀剂。最后，进行第二曝光显影制作工艺，移除部分第二光致抗蚀剂，并仅裸露出该第一光致抗蚀剂的该第二元件图案。

依照本发明的一优选实施例，其中第一元件图案的线宽与第一虚拟图案的线宽相同，且第一元件图案的一密度与第一虚拟图案与第一元件图案之间的一密度相同。

由于在光掩模上的第一元件图案的线宽与第一虚拟图案的线宽相同，因此可降低随着元件线宽越来越小，光掩模制造的困难度，而且光掩模形成后的检验以及修补也较现有的辅助光掩模容易，此外更可以改善光刻制作工艺的制作工艺裕度。

为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：

图1A所绘示为现有具有辅助图案的光掩模上视简图；

图1B所绘示为现有具有辅助图案的光掩模上视简图；

图2A所示为根据本发明一优选实施例的可降低邻近效应光刻制作工艺的光掩模上视简图；

图2B为图2A的光掩模200沿线2B-2B′的剖面图；以及

图3A至图3C为根据本发明一优选实施例以图2A的光掩模所进行的降低邻近效应光刻制作工艺流程的剖面简图。

其中，各图标号与构件名称的关系如下：

100、200：光掩模

102、202、302：图案密集区

102a：边缘图案

102b：中央密集图案

104、204、304：单一图案

106：辅助图案

206a、206b、306a、306b：虚拟图案

300：晶片

308：图案化光致抗蚀剂

309：缓冲层

310：光致抗蚀剂

实施例

图2A所示，为根据本发明一优选实施例的可降低邻近效应光刻制作方法的光掩模上视简图。图2B为图2A的光掩模200沿线2B-2B′的剖面图。图3A至图3C为根据本发明一优选实施例以图2A的光掩模所进行的降低邻近效应光刻制作工艺流程的剖面简图。

请参照图2A与图2B，首先提供一光掩模200，此光掩模200可以是一明场光掩模(clear field mask)或是一暗场光掩模(dark field mask)，而于本实施例中以明场光掩模为例。光掩模200上形成有元件图案，包括一图案密集区202以及一单一图案204。分别在图案密集区202以及单一图案204的周边形成有虚拟图案(dummy pattern)206a与206b。

位于图案密集区202周边的虚拟图案206a的线宽b′不小于图案密集区202的图案线宽a′，优选的虚拟图案206a线宽b′相等于图案密集区202的图案线宽a′。同样的，单一图案204周边的虚拟图案206b的线宽d′不小于单一图案204的线宽c′，优选的虚拟图案206b线宽d′相等于单一图案204的图案线宽c′。此外，虚拟图案206a与图案密集区202的距离D′相等于图案密集区202中图案之间的距离D″，也就是虚拟图案206a的线距宽以及图案密度，分别与图案密集区202的图案线距宽以及图案密度相同。除此之外，单一图案204与其周围的虚拟图案206b所组成的图案密度与图案密集区202的密度相同。

接着，请参照图3A，提供一晶片300，此晶片300上形成有一图案化的光致抗蚀剂308。其中图案化光致抗蚀剂308例如是一正光致抗蚀剂或是一负光致抗蚀剂。以图2A所提供的明场光掩模做为图案化晶片300上的光致抗蚀剂为例，则图案化光致抗蚀剂308为一负光致抗蚀剂，而于晶片300上形成图案化光致抗蚀剂308的方法包括，先于晶片300上形成一光致抗蚀剂层(未绘示)，之后进行一软烤(Soft Bake)制作工艺。软烤制作工艺的作用在于去除光致抗蚀剂中的溶剂、增加光致抗蚀剂的附着力以及增加后续步骤中所使用的显影剂对曝光与未曝光的光致抗蚀剂的选择性等等。

接着，以图2A所提供的明场光掩模进行一曝光制作工艺，以将光掩模200上的密集图案区202、虚拟图案206a与206b以及单一图案204转移至晶片300上的光致抗蚀剂(未绘示)中。继之，进行一曝光后烘烤制作工艺(Post ExposureBake)，继之进行一显影制作工艺，以形成具有密集图案区302、虚拟图案306a与306b以及单一图案304的图案化光致抗蚀剂308。其中密集图案区302、虚拟图案306a与306b以及单一图案304相对应于光掩模200上的密集图案区202、虚拟图案206a与206b以及单一图案204。

本实施例以一明场光掩模200以及于一负光致抗蚀剂上形成图案为例，然而其于实际应用上可以一暗场光掩模搭配于正光致抗蚀剂上进行本发明的所提供的光刻制作工艺。此外，与光掩模200相同的是，图案化光致抗蚀剂308中，位于图案密集区302周边的虚拟图案306a的线宽f不小于图案密集区302的图案线宽e，优选的虚拟图案306a线宽f相等于图案密集区302的图案线宽e。同样的，图案化光致抗蚀剂308中的单一图案304周边的虚拟图案306b的线宽h不小于单一图案304的线宽g，优选的虚拟图案306b线宽h相等于单一图案304的图案线宽g。此外，虚拟图案306a与图案密集区302的距离E相等于图案密集区302中图案之间的距离E′，也就是虚拟图案306a的线距宽以及图案密度，分别与图案密集区302的图案线距宽以及图案密度相同。

由于光掩模上的虚拟图案206a的图案密度与图案密集区202的图案密度相同，而且，虚拟图案206a与206b的线宽b′与d′分别与图案密集区202的图案线宽a′以及单一图案204的线宽c′相同，因此在形成晶片300上的图案化光致抗蚀剂308时，图案密集区202的边缘图案以及单一图案204的边缘，则因为有虚拟图案206a与206b的辅助，而相对提高图案密集区202的边缘图案以及单一图案204的边缘的光强度以及曝光量，因此在光致抗蚀剂上形成的图案(图案化光致抗蚀剂308)相较于光掩模200上的元件图案不会失真太多，所以不会像现有因为曝光光强度弱，曝光量不足，而产生邻近效应，导致图形变形。

再者，由于光掩模200上的虚拟图案206a与206b的线宽与图案密集区202的图案以及单一图案204的线宽相同，且虚拟图案206a至图案密集区202的边缘的距离以及虚拟图案206b至单一图案204的距离，并不像现有的辅助图案与元件图案的距离受限于曝光波长的长度的限制，因此，在制造光掩模上，大大降低了光掩模制造困难度。

此外，现有辅助图案必须很小，而造成辅助图案于光掩模上形成的困难，而本发明的虚拟图案的线宽大小与元件图案的线宽大小相当，因此可以降低在光掩模上形成虚拟图案的困难，并且同时降低光掩模制造后的测试以及修正的困难度。同样的，本发明的虚拟图案也可以更加轻易的加入客户所设计的原始布局图中。另外，由于虚拟图案206a与206b可以拉近图案密集区202与单一图案204的图案密度差异，因此可以大幅改善制作工艺裕度。

继之，请参照图3B，于图案化光致抗蚀剂308上形成一层光致抗蚀剂310，并且填满图案密集区302、虚拟图案306a与306b以及单一图案304。其中，此光致抗蚀剂310可以是一正光致抗蚀剂或是一负光致抗蚀剂。

继之，请参照图3C，进行光致抗蚀剂310的软烤制作工艺。接着，依序进行一曝光制作工艺与一曝光后烘烤制作工艺，继之进行一显影制作工艺，以移除部分光致抗蚀剂310，形成仅裸露出图案化光致抗蚀剂308的图案密集区302以及单一图案304的光致抗蚀剂310a。

其中，在形成光致抗蚀剂310之前，可于晶片300上方形成一层缓冲层309。此缓冲层309例如是具有亲水性的抗反射涂布(Hydrophilic anti-reflectioncoating)或是具有亲水性化学结构的材质。由于缓冲层309为具有亲水性的材质所组成，因此在进行第二光致抗蚀剂310的显影步骤时，未被光致抗蚀剂310a覆盖的部分缓冲层309可以随着显影继之清洗一同移除。因为在图案化光致抗蚀剂308与光致抗蚀剂层310之间形成有一缓冲层309，因此可以避免于形成光致抗蚀剂310的过程中，图案化光致抗蚀剂308与光致抗蚀剂310产生混合作用(intermixing process)。

由于在图案化光致抗蚀剂308上，直接形成另一层光致抗蚀剂310，并且图案化光致抗蚀剂310以形成覆盖图案化光致抗蚀剂308中的虚拟图案306a与306b，仅使得所需要的元件图案(也就是图案密集区302与单一图案304)裸露出，因此后续将元件图案由光致抗蚀剂转移至晶片300上时，不会同时将虚拟图案306a与306b一并转移。而光致抗蚀剂310a所裸露的图案化光致抗蚀剂308的元件图案亦由于经由上述具有虚拟图案206a与206b的光掩模200转移形成，因此图案密集区302的边缘以及单一图案304的边缘不会产生邻近效应。

综上所述，本发明具有下列优点：

1.本发明中由于光掩模上的虚拟图案的图案密度与元件图案密度相同，而且，虚拟图案的线宽分别与元件图案的线宽相同，因此在形成晶片上的图案化光致抗蚀剂时，元件图的边缘，则因为有虚拟图案的辅助，而相对提高元件图案边缘的光强度以及曝光量，因此在光致抗蚀剂上形成的图案相较于光掩模200上的元件图案不会失真，而可降低邻近效应。

2.本发明中，因为光掩模上的虚拟图案线宽与元件图案的线宽相同，且虚拟图案至元件图案边缘的距离，并不像现有的辅助图案与元件图案的距离受限于曝光波长的长度的限制，因此，大大降低了光掩模制造困难度。

3.现有辅助图案必须很小，以防止辅助图案在曝光显影过程中，转移至光致抗蚀剂上，但却造成辅助图案于光掩模上形成的困难，然而本发明的虚拟图案线宽大小与元件图案线宽大小相同，因此可以降低在光掩模上形成虚拟图案的困难，并且同时降低光掩模制造后的测试以及修正的困难度。

4.本发明的虚拟图案也可以更加轻易的加入客户所设计的复杂原始布局图中。另外，由于虚拟图案可以拉近件图案中，图案密集区与单一图案的图案密度差异，因此可以大幅改善制作工艺裕度。

5.本发明中，利用依序形成两层图案化光致抗蚀剂，以第二层图案化光致抗蚀剂覆盖第一层图案化光致抗蚀剂的虚拟图案，因此不会将虚拟图案由光致抗蚀剂转移至下层晶片。

虽然本发明已结合一优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出各种的更动与润饰，因此本发明的保护范围应当由后附的权利要求所界定。

Claims (23)

1.一种可降低邻近效应的光刻制作方法，其包括：

提供一晶片，该晶片上方形成有一第一光致抗蚀剂；

以一光掩模，进行一第一曝光显影制作工艺，图案化该第一光致抗蚀剂，其中该光掩模上形成有一第一元件图案与一第一虚拟图案，该第一元件图案具有一第一线距宽，该第一虚拟图案与该第一元件图案具有一第二线距宽，且该第一虚拟图案位于该第一元件图案的周边，而将该光掩模上的该第一元件图案与该第一虚拟图案转移至该第一光致抗蚀剂，并相对应于该第一光致抗蚀剂上形成一第二元件图案与一第二虚拟图案，其中该第一虚拟图案的图案密度等于该第一元件图案的图案密度；

于图案化的该第一光致抗蚀剂上形成一第二光致抗蚀剂；以及，

进行一第二曝光显影制作工艺，移除部分该第二光致抗蚀剂，并仅裸露出该第一光致抗蚀剂的该第二元件图案。

2.如权利要求1所述的可降低邻近效应的光刻制作方法，其中当该第一光致抗蚀剂为一负光致抗蚀剂时，该光掩模为一明场光掩模。

3.如权利要求1所述的可降低邻近效应的光刻制作方法，其中当该第一光致抗蚀剂为一正光致抗蚀剂时，该光掩模为一暗场光掩模。

4.如权利要求1所述的可降低邻近效应的光刻制作方法，其中该第二光致抗蚀剂为一负光致抗蚀剂。

5.如权利要求1所述的可降低邻近效应的光刻制作方法，其中该第二光致抗蚀剂为一正光致抗蚀剂。

6.如权利要求1所述的可降低邻近效应的光刻制作方法，其中进行该第一曝光显影制作工艺还包括：

进行一软烤制作工艺；

进行一曝光制作工艺；

进行一曝光后烘烤制作工艺；以及

进行一显影制作工艺。

7.如权利要求1所述的可降低邻近效应的光刻制作方法，其中该第一线距宽与该第二线距宽相同。

8.如权利要求1所述的可降低邻近效应的光刻制作方法，其中该第一元件图案的一密度与该第一虚拟图案与该第一元件图案之间的一密度相同。

9.如权利要求1所述的可降低邻近效应的光刻制作方法，其中该第一元件图案的一线宽与该第一虚拟图案的线宽相同。

10.如权利要求1所述的可降低邻近效应的光刻制作方法，其中形成该第二光致抗蚀剂之前，还包括于该晶片上方形成一缓冲层。

11.一种可降低邻近效应的光刻制作方法，其包括：

提供一晶片，该晶片上方形成有一图案化光致抗蚀剂，其中该图案化光致抗蚀剂具有一第一元件图案与一第一虚拟图案，该第一元件图案具有一第一线距宽，该第一虚拟图案与该元件图案具有一第二线距宽，且该第一虚拟图案位于该第一元件图案的周边，其中该第一虚拟图案的图案密度等于该第一元件图案的图案密度；

于该图案化光致抗蚀剂上形成一第一光致抗蚀剂；以及

进行一第一曝光显影制作工艺，移除部分该第一光致抗蚀剂，其中剩余的该第一光致抗蚀剂覆盖该第一虚拟图案。

12.如权利要求11所述的可降低邻近效应的光刻制作方法，其中形成该图案化光致抗蚀剂的方法包括：

于该晶片上方形成一第二光致抗蚀剂；

进行一软烤制作工艺；

以一光掩模，进行一曝光制作工艺，其中该光掩模上形成有一第二元件图案与一第二虚拟图案，该第二元件图案具有一第三线距宽，该第二虚拟图案与该第二元件图案具有一第四线距宽，且该第二虚拟图案位于该第二元件图案的周边；

进行一曝光后烘烤制作工艺，以及

进行一显影制作工艺，则该第二元件图案与该第二虚拟图案转移至该第二光致抗蚀剂上以形成该图案化光致抗蚀剂，并于该图案化光致抗蚀剂中形成相对应的该第一元件图案与该第一虚拟图案。

13.如权利要求12所述的可降低邻近效应的光刻制作方法，其中当该第二光致抗蚀剂为一负光致抗蚀剂时，该光掩模为一明场光掩模。

14.如权利要求12所述的可降低邻近效应的光刻制作方法，其中当该第二光致抗蚀剂为一正光致抗蚀剂时，该光掩模为一暗场光掩模。

15.如权利要求12所述的可降低邻近效应的光刻制作方法，其中该第三线距宽与该第四线距宽相同。

16.如权利要求12所述的可降低邻近效应的光刻制作方法，其中该第二元件图案的一密度与该第二虚拟图案与该第二元件图案之间的一密度相同。

17.如权利要求12所述的可降低邻近效应的光刻制作方法，其中该第二元件图案的一线宽与该第二虚拟图案的线宽相同。

18.如权利要求11所述的可降低邻近效应的光刻制作方法，其中该第一光致抗蚀剂可以为一负光致抗蚀剂。

19.如权利要求11所述的可降低邻近效应的光刻制作方法，其中该第一光致抗蚀剂可以为一正光致抗蚀剂。

20.如权利要求11所述的可降低邻近效应的光刻制作方法，其中该第一线距宽与该第二线距宽相同。

21.如权利要求11所述的可降低邻近效应的光刻制作方法，其中该第一元件图案的一密度与该第一虚拟图案与该第一元件图案之间的一密度相同。

22.如权利要求11所述的可降低邻近效应的光刻制作方法，其中该第一元件图案的一线宽与该第一虚拟图案的线宽相同。

23.如权利要求11所述的可降低邻近效应的光刻制作方法，其中形成该第二光致抗蚀剂之前，还包括于该晶片上方形成一缓冲层。

Images