CN111638625B - 一种掩膜版、制备半导体器件的方法和半导体器件 - Google Patents

Abstract

本公开提出一种掩膜版、制备半导体器件的方法和半导体器件，掩膜版包括掩膜基板，掩膜基板上设置有至少一个有效开窗区域以及环绕至少一个有效开窗区域设置的非开窗区域；至少一个有效开窗区域的外侧设置有至少一个无效开窗区域，无效开窗区域能够使得通过对应的有效开窗区域形成的显影区域在受热时不发生变形。本公开的掩膜版，在空旷区设计无效开窗区域，使得通过该无效开窗区域曝光显影后得到光刻胶上的显影非开窗区，将烘烤工艺的热膨胀效应转移至该显影非开窗区域，保护通过掩膜版上正常开窗区得到的光刻胶上的显影开窗区不受光阻膨胀效应影响，由于无效开窗区宽度小，曝光后的光刻胶层显影时无法显开，后续无法生产Bump，不会影响产品。

Description

一种掩膜版、制备半导体器件的方法和半导体器件

技术领域

本公开属于半导体技术领域，具体涉及一种掩膜版、制备半导体器件的方法和半导体器件。

背景技术

在现有的半导体器件制备过程中，如后道金凸块封装，业界一般使用负性光刻胶，由于负性光刻胶易膨胀的特性，在黄光流程经过显影和烘烤后开窗区会向空旷的非开窗区膨胀，导致开窗发生变形，尤其芯片最边缘第一颗开窗，从而导致在封装时，长金凸块(Bump)后Bump外观变形及垂直度差，影响Bump可靠性。

如图1所示，为传统的掩膜版结构示意图，掩膜版100包括遮光区101和透光区102，最左侧的遮光区左侧无其他遮光区，即为空旷区。结合图2来看使用掩膜版100来加工金凸块的过程，图2a中，在基底104上涂布负性光刻胶层103；图2b中，将掩膜版100置于光刻胶层103上方，使用黄光照射掩膜版，遮光区101下对应的负性光刻胶由于未受到光照而不被曝光，形成非曝光区105，其中，该遮光区101为最左侧的遮光区，也就是紧邻空旷区的遮光区；图2c中，对曝光后的光刻胶层103进行显影，非曝光区105在显影液的作用下溶解，形成开窗区106；图2d中，使用烘烤设备107对显影后的光刻胶层103进行烘烤，由于烘烤后开窗区会向空旷的非开窗区膨胀，开窗区106发生变形，变形后的开窗区如图2e所示。比较图2e和图2c中的开窗区，可见，烘烤工艺后开窗区106在紧邻空旷区的一侧出现明显的变形，进而导致在后续的封装工艺中Bump外观变形及垂直度差，影响Bump

可靠性。

目前行业内主要通过改进烘烤工艺的方式来解决上述问题，例如降低烘烤温度和时间、减小部分烘烤工艺等，但是这种方式无法彻底解决变形问题，同时，还可能会导致光阻烘烤不足，进而导致长Bump后渗镀，影响制程良率。

发明内容

本公开旨在至少解决现有技术中存在的技术问题之一，提供一种掩膜版、制备半导体器件的方法和半导体器件。

本公开的一个方面，提供一种掩膜版，包括掩膜基板，所述掩膜基板上设置有至少一个有效开窗区域以及环绕所述至少一个有效开窗区域设置的非开窗区域；其中，

至少一个所述有效开窗区域的外侧设置有至少一个无效开窗区域，所述无效开窗区域能够使得通过对应的所述有效开窗区域形成的显影区域在受热时不发生变形。

在一些可选地实施方式中，所述无效开窗区域朝向对应的所述有效开窗区域的一侧、与所述有效开窗区域朝向所述无效开窗区域的一侧之间的距离不小于预设的第一阈值，且所述无效开窗区域的宽度不大于预设的第二阈值。

在一些可选地实施方式中，所述第一阈值的范围为20um～50um。

在一些可选地实施方式中，所述第二阈值范围为2um～4um。

在一些可选地实施方式中，各所述无效开窗区域与对应的所述有效开窗区域之间的距离均相等。

在一些可选地实施方式中，所述掩膜基板上间隔设置有多个所述有效开窗区域；其中，

所述多个有效开窗区域沿其预定的第一方向的至少一侧分别对应设置有多个第一无效开窗区域；和/或，

第一个所述有效开窗区域和/或最后一个所述有效开窗区域沿其预定的第二方向的外侧设置有至少一个第二无效开窗区域；

所述第一方向与所述第二方向不同。

在一些可选地实施方式中，每个所述第一无效开窗区域的长度不小于对应所述有效开窗区域的宽度；和/或，

全部所述第二无效开窗区域的长度之和不小于对应所述有效开窗区域的长度。

在一些可选地实施方式中，所述第一无效开窗区域和/或所述第二无效开窗区域为一体成型结构。

本公开的另一个方面，提供一种制备半导体器件的方法，包括：

提供基底；

在所述基底沿其厚度方向的一侧形成光刻胶层；

以前文记载的掩膜版为掩膜，对所述光刻胶层进行曝光、显影和烘烤处理，以在所述光刻胶层上形成目标图形；

在所述目标图形内形成目标填充材料；

去除所述光刻胶层，以制备获得所述半导体器件。

本公开的另一个方面，提供一种半导体器件，采用前文记载的方法制作形成。

本公开实施例的一种掩膜版、制备半导体器件的方法和半导体器件中，提供了一种新的掩膜版的结构，在掩膜版的空旷区中设计无效开窗区域，使得通过该无效开窗区域曝光显影后得到光刻胶上的显影非开窗区，将烘烤工艺的热膨胀效应转移至该显影非开窗区域，保护通过掩膜版上正常开窗区得到的光刻胶上的显影开窗区不受光阻膨胀效应影响，同时，控制无效开窗区域与正常开窗区之间的距离，使得光刻胶层上无效开窗区域对应的显影区不会影响正常开窗区对应的显影区的显影，由于新增的无效开窗区宽度太小，曝光后对应的光刻胶层显影时根本无法显开，后续也无法生产Bump，不会影响产品。此外，本实施例中的掩膜版通过改进掩膜版的结构来解决烘烤后开窗区的形变问题，由于未变动原烘烤工艺，因此，在彻底解决变形问题的同时，保证了光阻收到充分烘烤，不存在长Bump后渗镀的问题，提高半导体器件的制备质量。

附图说明

图1为传统的掩膜版的结构示意图；

图2a至图2e为使用传统的掩膜版制备半导体器件的工艺流程图；

图3为本公开一实施例的掩膜版的结构示意图；

图4为本公开另一实施例的掩膜版的结构示意图；

图5为本公开另一实施例的掩膜版的结构示意图；

图6为本公开另一实施例的曝光显影烘烤后的光刻胶层俯视图；

图7为本公开另一实施例的半导体器件封装后的俯视图；

图8为本公开另一实施例的一种制备半导体器件的方法的流程示意图；

图9a至图9g为使用本公开实施例的的掩膜版制备半导体器件的工艺流程图。

具体实施方式

为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。

如图3所示，本实施例提出了一种掩膜版200，包括掩膜基板206，该掩膜基板206上设置有一个有效开窗区域201以及环绕该有效开窗区域201设置的非开窗区域202。此外，在该有效开窗区域201的外侧设置有一个无效开窗区域203，所述外侧为背离有效开窗区域的一侧，图3中外侧指的是有效开窗区域201的左侧，除此之外，还可以是上侧、下侧和右侧。

示例性的，如图3所示，由于掩膜版200中只有一个有效开窗区域201，无其他有效开窗区域，因此掩膜基板206中除此之外的区域均为空旷区，也就是在空旷区设置无效开窗区域203，结合图6，该无效开窗区域203能够使得通过对应的有效开窗区域201形成的显影开窗区域305在后续的烘烤工艺中受热但不发生变形。

另一示例性的，如图4所示，掩膜基板206上间隔设置有多个有效开窗区域201以及环绕该多个有效开窗区域201设置的非开窗区域202。此外，在该多个有效开窗区域201的外侧设置有对应的多个无效开窗区域203，示例性的，如图4所示，可以在每个有效开窗区域201的上侧和下侧均对应设置一个无效开窗区域203，在第一个有效开窗区域201的左侧以及最后一个有效开窗区域201的右侧也均对应设置一个无效开窗区域203。当然，除此以外，本领域技术人员还可以根据实际需要，设计无效开窗区域203其他形状以及其他一些与有效开窗区域201的对应方式，例如，如图5所示，位于有效开窗区域201上侧和下侧的无效开窗区域203可以是一体成型结构等，本实施例对此并不限制。

示例性的，如图4所示，掩膜版200中有多个有效开窗区域201，多个有效开窗区域201的外侧在一定距离范围内无其他有效开窗区域，也就是空旷区，例如，最左侧有效开窗区域201的左侧无其他有效开窗区域，为空旷区，上边一行的多个有效开窗区域201的下侧距离较远处出现其他有效开窗区域，该多个有效开窗区域的下侧为空旷区。因此，在空旷区针对每个有效开窗区域201设置多个对应的无效开窗区域203，结合图6，该多个无效开窗区域203使得对应的有效开窗区域201形成的显影开窗区域305在后续的烘烤工艺中受热但不发生变形。

需要说明的是，若有效开窗区域和无效开窗区域为遮光区，则非开窗区域为透光区，在半导体器件的制备过程中，使用负性光刻胶与之对应；若有效开窗区域和无效开窗区域为透光区，则非开窗区域为遮光区，在半导体器件的制备过程中，使用正性光刻胶与之对应。

一并结合图6和图9，在利用图3中所示的掩膜版200制备半导体器件时，在对光刻胶层302进行曝光和显影后，有效开窗区域201对应得到显影开窗区305，无效开窗区域203对应得到显影非开窗区306，由于无效开窗区域203对应的显影非开窗区306无法像显影开窗区305那样实现正常显影开窗，显影非开窗区306在显影过程中不能被显影液溶解生成开窗，只能形成一个显影印记(该显影印记即为如图6中所形成的显影非开窗区306)，显影非开窗区306可承受烘烤工艺的热膨胀效应，保护显影开窗区305不受光阻膨胀效应影响，从而保证显影开窗区305在加热烘烤后不产生形变。

本实施例提出的一种掩膜版，在掩膜版的空旷区中设计无效开窗区域，在曝光和显影后形成对应的显影非开窗区，并将烘烤工艺的热膨胀效应转移至显影非开窗区，保护显影开窗区不受光阻膨胀效应影响，使得显影开窗区不会因为受热而变形。同时，显影非开窗区不会影响正常的显影开窗区的显影，无效开窗区域所对应的显影非开窗区在显影时无法显开，后续工艺中无法生长Bump，不会影响产品正常的封装工艺。

下面将结合图4和图5进一步阐述无效开窗区域的具体设置方式。示例性的，如图4所示，左侧的无效开窗区域203b朝向对应的有效开窗区域201的一侧，也就是无效开窗区域203b的右侧204，与该有效开窗区域201朝向该无效开窗区域203b的一侧，也即有效开窗区域201的左侧205，这两者之间的距离L不小于预设的第一阈值，且所述无效开窗区域203b的宽度M不大于预设的第二阈值。

需要说明的是，第一阈值用于保证无效开窗区域203与有效开窗区域201之间的距离足够大，从而使得对应的显影非开窗区与显影非开窗区之间的距离足够大，不会影响正常的显影开窗区的显影，示例性的，所述第一阈值的范围为20um～50um，本领域技术人员可根据实际的使用需求设置第一阈值，本实施例中不进行具体限制。

需要说明的是，第二阈值用于保证无效开窗区域203的宽度足够小，从而使得对应的显影非开窗区在显影过程中由于宽度太小而不能被显影液溶解，不能生成对应的显影开窗，从而在封装工艺中无法生产bump。示例性的，所述第二阈值范围为2um～4um，，本领域技术人员可根据实际的使用需求设置第二阈值，本实施例中不进行具体限制。

如图4所示，以上边一行有效开窗区域为例，上侧多个无效开窗区域203分别与对应的多个有效开窗区域201之间的距离均相等为L，同时，最左侧的一个无效开窗区域203与对应的最左侧有效开窗区域201之间的距离也为L，下侧与右侧同理，不再赘述。

如图4所示，所述掩膜基板206上间隔设置有多个有效开窗区域201。其中，多个有效开窗区域201沿预定的第一方向，也就是多个有效开窗区域201沿着图中A方向的上侧和沿着A方向相反的下侧，分别对应设置有多个第一无效开窗区域203a。此外，第一个所述有效开窗区域和最后一个所述有效开窗区域，沿预定的第二方向的外侧，也就是沿着图中B方向的左侧设置有一个第二无效开窗区域203b，或者沿着图中C方向的右侧设置有一个第二无效开窗区域。也就是说，可以根据实际的使用情况，选择性的设置预设方向，并根据该预设方向在对应的位置设置无效开窗区域。此外，由于有效开窗区域201在曝光显影后对应的显影开窗区的长边更容易变形，因此优选在有效开窗区域的长边一侧设置无效开窗区域，也就是图4中的第二无效开窗区域203b。

示例性的，如图4所示，每个第一无效开窗区域203a的长度H不小于对应有效开窗区域201的宽度I。第二无效开窗区域203b的长度J不小于对应的有效开窗区域201的长度K。图4中的第二无效开窗区域203b的数量仅为一个，若第二无效开窗区域为多个无效开窗区域的组合，则全部第二无效开窗区域的长度之和不小于对应所述有效开窗区域的长度。

示例性的，如图5所示，无效开窗区域还可以为一体成型结构，从图中可以看出，第一无效开窗区域203a为将多个无效开窗区域合并为单个结构，也就是一体成型结构。

本实施例中提出的一种掩膜版，进一步设置无效开窗区域的位置、长度、宽度、结构以及与有效开窗区域之间的距离，通过控制无效开窗区域与有效开窗区域之间的距离，使得该无效开窗区域在曝光显影后得到的显影非开窗区与正常的显影开窗区之间距离足够大，显影非开窗区不会影响正常的显影开窗区的显影，能够更好的在保护显影开窗区不受光阻膨胀效应影响。同时，由于新增的无效开窗区域宽度太小，对应的显影非开窗区的宽度较小，显影时无法显开，不会影响正常的显影开窗区的显影，从而不影响后续生产bump的工艺。

本实施例的另一个方面，提出了一种制备半导体器件的方法S100，如图8和图9所示，包括：

S110：提供基底。

具体地，在本步骤中，如图9a所示，图中301为所述基底，所述基底主要指的是用于制造半导体器件的晶圆。

S120：在所述基底沿其厚度方向的一侧形成光刻胶层。

具体地，在本步骤中，如图9a所示，图中302为所述光刻胶层。本实施例中，有效开窗区域201和无效开窗区域203为遮光区，非开窗区域202为透光区，因此光刻胶层302使用负光刻胶。

S130：以前文记载的掩膜版200为掩膜，对所述光刻胶层302进行曝光、显影和烘烤处理，以在所述光刻胶层上形成目标图形。

如图9b所示，为曝光工艺，曝光后，有效开窗区域201和无效开窗区域203对应的光刻胶不曝光，得到非曝光区303，光刻胶层的其他区域曝光。

如图9c所示，为显影工艺，由于使用负性光刻胶，有效开窗区域201对应的不曝光的区域被显影液溶解，形成显影开窗区305，无效开窗区域203对应的不曝光的区域由于宽度太窄，因此不能被显影液溶解，无法开窗，因此，在光刻胶层上留下曝光印记，形成显影非开窗区306。

如图9d所示，为烘烤工艺，图中307为烘烤设备，如图9e所示，为烘烤后得到的半导体器件的主视图，如图6所示，为烘烤后得到的半导体器件的俯视图，光刻胶层上的显影开窗区305最终形成目标图形。在烘烤过程中，由于显影非开窗区306可承受烘烤工艺的热膨胀效应，保护显影开窗区305不受光阻膨胀效应影响，从而保证显影开窗区305在加热烘烤后不产生形变。

S140：在所述目标图形内形成目标填充材料。

如图9f所示，在所述目标图形内填充材料，形成填充层307。所述填充材料主要为金属材料，本实施中使用金。

S150：去除所述光刻胶层，以制备获得所述半导体器件。

如图9g所示，去除光刻胶后，所述基底301上仅剩余填充层307，形成具有金凸块的半导体器件300。

对该金凸块的半导体器件300进行封装，长bump后得到的封装器件的俯视图如图7所示，其上只留有与显影开窗区305对应的生长bump区401，而显影非开窗区306由于在曝光后无法开窗，因此在后续工艺中无法生产bump，不会影响产品正常的封装工艺。

本实施例中提出的一种制备半导体器件的方法，使用前文记载的掩膜版制备半导体器件，通过在掩膜版的空旷区中设计的无效开窗区域，在曝光和显影后形成对应的显影非开窗区，可将烘烤工艺的热膨胀效应转移至显影非开窗区，保护显影开窗区不受光阻膨胀效应影响，使得显影开窗区不会因为受热而变形。同时，可通过控制无效开窗区域与有效开窗区域之间的距离，使得显影非开窗区不会影响正常的显影开窗区的显影，由于新增的无效开窗区域宽度太小，对应的显影非开窗区的宽度较小，显影时无法显开，后续工艺中无法生产Bump，不会影响产品正常的封装工艺。

本实施例的另一个方面，提出了一种半导体器件，采用前文所述的方法制作形成。

本实施例中提出的一种制备半导体器件的方法，使用前文记载的掩膜版制备得到，使得制备过程中，曝光显影工艺后得到显影非开窗区，用于承受烘烤工艺的热膨胀效应，保护显影开窗区不受光阻膨胀效应影响，使得显影开窗区不会因为受热而变形，保证了后续封装工艺的精确性，得到质量较高的半导体器件。

可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (9)

1.一种掩膜版，其特征在于，包括掩膜基板，所述掩膜基板上设置有至少一个有效开窗区域以及环绕所述至少一个有效开窗区域设置的非开窗区域；其中，

至少一个所述有效开窗区域的外侧设置有至少一个无效开窗区域，所述无效开窗区域能够使得通过对应的所述有效开窗区域形成的显影区域在受热时不发生变形；

所述无效开窗区域朝向对应的所述有效开窗区域的一侧、与所述有效开窗区域朝向所述无效开窗区域的一侧之间的距离不小于预设的第一阈值，且所述无效开窗区域的宽度不大于预设的第二阈值。

2.根据权利要求1所述的掩膜版，其特征在于，所述第一阈值的范围为20um～50um。

3.根据权利要求1所述的掩膜版，其特征在于，所述第二阈值范围为2um～4um。

4.根据权利要求1所述的掩膜版，其特征在于，各所述无效开窗区域与对应的所述有效开窗区域之间的距离均相等。

5.根据权利要求1至4任一项所述的掩膜版，其特征在于，所述掩膜基板上间隔设置有多个所述有效开窗区域；其中，

所述多个有效开窗区域沿其预定的第一方向的至少一侧分别对应设置有多个第一无效开窗区域；和/或，

第一个所述有效开窗区域和/或最后一个所述有效开窗区域沿其预定的第二方向的外侧设置有至少一个第二无效开窗区域；

所述第一方向与所述第二方向不同。

6.根据权利要求5所述的掩膜版，其特征在于，每个所述第一无效开窗区域的长度不小于对应所述有效开窗区域的宽度；和/或，

全部所述第二无效开窗区域的长度之和不小于对应所述有效开窗区域的长度。

7.根据权利要求5所述的掩膜版，其特征在于，所述第一无效开窗区域和/或所述第二无效开窗区域为一体成型结构。

8.一种制备半导体器件的方法，其特征在于，包括：

提供基底；

在所述基底沿其厚度方向的一侧形成光刻胶层；

以权利要求1至7任一项所述的掩膜版为掩膜，对所述光刻胶层进行曝光、显影和烘烤处理，以在所述光刻胶层上形成目标图形；

在所述目标图形内形成目标填充材料；

去除所述光刻胶层，以制备获得所述半导体器件。

9.一种半导体器件，其特征在于，采用权利要求8所述的方法制作形成。

Images