JP2864715B2 - 選択エッチング方法 - Google Patents
選択エッチング方法Info
- Publication number
- JP2864715B2 JP2864715B2 JP2286777A JP28677790A JP2864715B2 JP 2864715 B2 JP2864715 B2 JP 2864715B2 JP 2286777 A JP2286777 A JP 2286777A JP 28677790 A JP28677790 A JP 28677790A JP 2864715 B2 JP2864715 B2 JP 2864715B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- resist
- resist layer
- baking
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置等の製造に用いられる選択エ
ッチング方法に関するものである。
ッチング方法に関するものである。
［発明の概要］ この発明は、互いに接近して形成された大きな開口部
及び小さな開口部を有するレジスト層をマスクとして被
エッチ材層を選択的にエッチする方法において、大きな
開口部と小さな開口部との間にベーク処理時のレジスト
流動を緩和するための開口部を形成しておくことにより
大きな開口部による小さな開口部の近傍でのレジスト変
形を防止するようにしたものである。
及び小さな開口部を有するレジスト層をマスクとして被
エッチ材層を選択的にエッチする方法において、大きな
開口部と小さな開口部との間にベーク処理時のレジスト
流動を緩和するための開口部を形成しておくことにより
大きな開口部による小さな開口部の近傍でのレジスト変
形を防止するようにしたものである。
［従来の技術］ 従来、LSI等の半導体装置の製造プロセスにあって
は、レジスト層をマスクとする選択エッチング方法が広
く採用されている。
は、レジスト層をマスクとする選択エッチング方法が広
く採用されている。
第４図及び第５図は、この種の選択エッチング方法の
一例を示すもので、第５図は第４図のＶ−Ｖ線断面を示
している。シリコン等の半導体基板10の表面には、シリ
コンオキサイド等の絶縁膜12が形成されており、この絶
縁膜12上にレジスト層14が形成される。
一例を示すもので、第５図は第４図のＶ−Ｖ線断面を示
している。シリコン等の半導体基板10の表面には、シリ
コンオキサイド等の絶縁膜12が形成されており、この絶
縁膜12上にレジスト層14が形成される。
すなわち、周知の回転塗布法により絶縁膜12にホトレ
ジスト等のレジストを被着した後、このレジスト中の溶
剤を飛ばすべくプレベーク処理を行なうことによりレジ
スト層14を形成する。
ジスト等のレジストを被着した後、このレジスト中の溶
剤を飛ばすべくプレベーク処理を行なうことによりレジ
スト層14を形成する。
次に、レジスト層14に露光及び現像処理を施すことに
より例えばスクライブ溝パターンに対応した大きな開口
部14Aとその近傍に位置し例えばコンタクト孔パターン
に対応した小さな開口部14Bとを形成する。
より例えばスクライブ溝パターンに対応した大きな開口
部14Aとその近傍に位置し例えばコンタクト孔パターン
に対応した小さな開口部14Bとを形成する。
次に、レジスト層14の耐エッチング性を高めるべくレ
ジスト層14にポストベーク処理を施す。この後、レジス
ト層14をマスクとして絶縁膜12を選択的にドライエッチ
する。
ジスト層14にポストベーク処理を施す。この後、レジス
ト層14をマスクとして絶縁膜12を選択的にドライエッチ
する。
［発明が解決しようとする課題］ 上記した従来法によると、ポストベーク処理で大きな
開口部14Aの周囲のレジストが開口部14Aに向けて流動す
るため小さな開口部14Bの近傍のレジストが変形し、開
口部14Bが第５図に示すように開口部14A側に傾斜するよ
うになる。このため、開口部14Bを介してのドライエッ
チング処理では、初期開口パターンからずれ且つ狭くな
った開口パターンでエッチングが行なわれるようにな
り、歩留りが低下する不都合があった。
開口部14Aの周囲のレジストが開口部14Aに向けて流動す
るため小さな開口部14Bの近傍のレジストが変形し、開
口部14Bが第５図に示すように開口部14A側に傾斜するよ
うになる。このため、開口部14Bを介してのドライエッ
チング処理では、初期開口パターンからずれ且つ狭くな
った開口パターンでエッチングが行なわれるようにな
り、歩留りが低下する不都合があった。
このような不都合をなくすため、レジスト変形が生じ
ない程度にベーク温度を下げることが考えられる。しか
し、この対策では、レジスト層の耐エッチング性が不十
分になるという問題点がある。
ない程度にベーク温度を下げることが考えられる。しか
し、この対策では、レジスト層の耐エッチング性が不十
分になるという問題点がある。
また、別の対策として、紫外線硬化装置等を用いてレ
ジスト変形を防止しつつベーキングを行なう方法が考え
られる。しかし、この方法では、スループットが低下
し、コスト上昇を招くという問題点がある。
ジスト変形を防止しつつベーキングを行なう方法が考え
られる。しかし、この方法では、スループットが低下
し、コスト上昇を招くという問題点がある。
この発明の目的は、上記のような問題点を伴うことな
くレジスト変形を防止することにある。
くレジスト変形を防止することにある。
［課題を解決するための手段］ この発明は、 （ａ）被エッチ材層を覆ってレジスト層を形成する工程
と、 （ｂ）前記レジスト層に露光及び現像処理を施すことに
より大きな開口部とその近傍に位置する小さな開口部と
を形成する工程と、 （ｃ）前記開口部を形成した後、前記レジスト層を耐エ
ッチング性を高めるべくベーク処理する工程と、 （ｄ）前記ベーク処理の後、前記レジスト層をマスクと
して前記被エッチ材層を選択的にエッチする工程とを含
む選択エッチング方法において、 前記開口部を形成する工程では、前記大きな開口部と
前記小さな開口部との間に前記ベーク処理時のレジスト
流動を緩和するための開口部を形成することを特徴とす
るものである。
と、 （ｂ）前記レジスト層に露光及び現像処理を施すことに
より大きな開口部とその近傍に位置する小さな開口部と
を形成する工程と、 （ｃ）前記開口部を形成した後、前記レジスト層を耐エ
ッチング性を高めるべくベーク処理する工程と、 （ｄ）前記ベーク処理の後、前記レジスト層をマスクと
して前記被エッチ材層を選択的にエッチする工程とを含
む選択エッチング方法において、 前記開口部を形成する工程では、前記大きな開口部と
前記小さな開口部との間に前記ベーク処理時のレジスト
流動を緩和するための開口部を形成することを特徴とす
るものである。
［作用］ この発明の方法によれば、大きな開口部と小さな開口
部との間に形成した開口部がベーキング時のレジスト流
動を緩和すべくバッファとして作用するので、小さな開
口部の近傍でのレジスト変形を防止することができる。
部との間に形成した開口部がベーキング時のレジスト流
動を緩和すべくバッファとして作用するので、小さな開
口部の近傍でのレジスト変形を防止することができる。
［実施例］ 第１図は、この発明の一実施例によるレジスト開口部
配置を示すもので、第２図は第１図のII-II線断面を示
している。第１図及び第２図において、第４図及び第５
図と同様の部分には同様の符号を付して詳細な説明を省
略する。
配置を示すもので、第２図は第１図のII-II線断面を示
している。第１図及び第２図において、第４図及び第５
図と同様の部分には同様の符号を付して詳細な説明を省
略する。
半導体基板10の表面を覆う絶縁膜12上には、前述した
と同様にしてレジスト層14を形成する。そして、レジス
ト層14に露光及び現像処理を施すことにより大きな開口
部14Aと小さな開口部14Bとこれらの開口部14A及び14Bの
間に位置するレジスト流動緩和用の多数の開口部14Cと
を形成する。一例として、開口部14Aと14Bとの離間距離
は10μｍ程度であり、方形状の開口部14B及び14Cの一辺
の長さは0.8〜1.5μｍ程度であった。
と同様にしてレジスト層14を形成する。そして、レジス
ト層14に露光及び現像処理を施すことにより大きな開口
部14Aと小さな開口部14Bとこれらの開口部14A及び14Bの
間に位置するレジスト流動緩和用の多数の開口部14Cと
を形成する。一例として、開口部14Aと14Bとの離間距離
は10μｍ程度であり、方形状の開口部14B及び14Cの一辺
の長さは0.8〜1.5μｍ程度であった。
この後は、前述したと同様にレジスト層14にポストベ
ーク処理を施してからレジスト層14をマスクとするドラ
イエッチング処理を行なうことにより絶縁膜12に開口部
14A〜14Cに対応した孔を形成する。
ーク処理を施してからレジスト層14をマスクとするドラ
イエッチング処理を行なうことにより絶縁膜12に開口部
14A〜14Cに対応した孔を形成する。
上記実施例によれば、開口部14Cを設けたので、ポス
トベーク処理では第２図に示すようにレジスト流動が開
口部14Cで緩和され、開口部14Bの近傍でのレジスト変形
が防止される。従って、ポストベーク処理では、特にベ
ーク温度を下げなくてよく、また紫外線硬化装置等も使
用しなくてよい。なお、開口部14Cを形成する位置は、
例えばスクライブ溝の近傍等の不使用個所であり、集積
度の低下を招くことはない。
トベーク処理では第２図に示すようにレジスト流動が開
口部14Cで緩和され、開口部14Bの近傍でのレジスト変形
が防止される。従って、ポストベーク処理では、特にベ
ーク温度を下げなくてよく、また紫外線硬化装置等も使
用しなくてよい。なお、開口部14Cを形成する位置は、
例えばスクライブ溝の近傍等の不使用個所であり、集積
度の低下を招くことはない。
第３図は、この発明の他の実施例によるレジスト開口
部配置を示すものである。
部配置を示すものである。
第３図の実施例の特徴とするところは、第１図に示し
たように多数の方形状開口部14Cを形成する代りに、長
辺の長さが開口部14Aの長さに相当するような長方形状
の４つの開口部14Dを開口部14Aと14Bとの間に並列的に
形成したことであり、その他の処理方法等は第１図及び
第２図に関して前述したのと同様である。第３図のよう
なレジスト開口部配置によっても、第１図及び第２図に
関して前述したのと同様の作用効果を得ることができ
る。
たように多数の方形状開口部14Cを形成する代りに、長
辺の長さが開口部14Aの長さに相当するような長方形状
の４つの開口部14Dを開口部14Aと14Bとの間に並列的に
形成したことであり、その他の処理方法等は第１図及び
第２図に関して前述したのと同様である。第３図のよう
なレジスト開口部配置によっても、第１図及び第２図に
関して前述したのと同様の作用効果を得ることができ
る。
［発明の効果］ 以上のように、この発明によれば、エッチングマスク
用のレジスト層において、大きな開口部と小さな開口部
との間にベーキング時のレジスト流動を緩和するため開
口部を形成したので、小さな開口部の近傍でのレジスト
変形を防止することができ、歩留りが向上する効果が得
られるものである。
用のレジスト層において、大きな開口部と小さな開口部
との間にベーキング時のレジスト流動を緩和するため開
口部を形成したので、小さな開口部の近傍でのレジスト
変形を防止することができ、歩留りが向上する効果が得
られるものである。
また、この発明の方法では、（イ）ベーク温度を下げ
る必要がないので耐エッチング性が低下しないこと、
（ロ）紫外線硬化装置等を用いる必要がないのでスルー
プットの低下も起こらないこと、（ハ）レジスト流動緩
和用の開口部はスクライブ溝の近傍等の不使用個所を活
用して形成すれば集積度の低下を防げることなどの利点
もある。
る必要がないので耐エッチング性が低下しないこと、
（ロ）紫外線硬化装置等を用いる必要がないのでスルー
プットの低下も起こらないこと、（ハ）レジスト流動緩
和用の開口部はスクライブ溝の近傍等の不使用個所を活
用して形成すれば集積度の低下を防げることなどの利点
もある。
【図面の簡単な説明】 第１図は、この発明の一実施例によるレジスト開口部配
置を示す上面図、 第２図は、第１図のII-II線に沿う断面図、 第３図は、他の実施例によるレジスト開口部配置を示す
上面図、 第４図は、従来のレジスト開口部配置を示す上面図、 第５図は、第４図のＶ−Ｖ線に沿う断面図である。 10……半導体基板、12……絶縁膜、14……レジスト層、
14A〜14D……開口部。
置を示す上面図、 第２図は、第１図のII-II線に沿う断面図、 第３図は、他の実施例によるレジスト開口部配置を示す
上面図、 第４図は、従来のレジスト開口部配置を示す上面図、 第５図は、第４図のＶ−Ｖ線に沿う断面図である。 10……半導体基板、12……絶縁膜、14……レジスト層、
14A〜14D……開口部。
Claims (1)
- 【請求項１】（ａ）被エッチ材層を覆ってレジスト層を
形成する工程と、 （ｂ）前記レジスト層に露光及び現像処理を施すことに
より大きな開口部とその近傍に位置する小さな開口部と
を形成する工程と、 （ｃ）前記開口部を形成した後、前記レジスト層を耐エ
ッチング性を高めるべくベーク処理する工程と、 （ｄ）前記ベーク処理の後、前記レジスト層をマスクと
して前記被エッチ材層を選択的にエッチする工程とを含
む選択エッチング方法において、 前記開口部を形成する工程では、前記大きな開口部と前
記小さな開口部との間に前記ベーク処理時のレジスト流
動を緩和するための開口部を形成することを特徴とする
選択エッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286777A JP2864715B2 (ja) | 1990-10-24 | 1990-10-24 | 選択エッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286777A JP2864715B2 (ja) | 1990-10-24 | 1990-10-24 | 選択エッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162424A JPH04162424A (ja) | 1992-06-05 |
| JP2864715B2 true JP2864715B2 (ja) | 1999-03-08 |
Family
ID=17708917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286777A Expired - Fee Related JP2864715B2 (ja) | 1990-10-24 | 1990-10-24 | 選択エッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864715B2 (ja) |
-
1990
- 1990-10-24 JP JP2286777A patent/JP2864715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162424A (ja) | 1992-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3218814B2 (ja) | 半導体装置の製造方法 | |
| JPH0425126A (ja) | 半導体装置の製造方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| JP2864715B2 (ja) | 選択エッチング方法 | |
| JPH02260441A (ja) | 半導体素子 | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| JPH0795543B2 (ja) | エツチング方法 | |
| JP2001326153A (ja) | レジストパターンの形成方法 | |
| JPH11204506A (ja) | 回路パターンが形成されたウェハおよびその製造方法 | |
| KR100239734B1 (ko) | 반도체 소자 제조방법 | |
| JP2875556B2 (ja) | 半導体素子の製造方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| KR970009826B1 (ko) | 하프톤(Half-Tone)형 위상반전마스크 형성방법 | |
| KR0137610B1 (ko) | 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| KR0172826B1 (ko) | 반도체소자의 활성영역 형성방법 | |
| JPH04348034A (ja) | 配線パターンの形成方法 | |
| JP2000182940A (ja) | レジストパターン形成方法 | |
| JPH02199835A (ja) | 半導体集積回路装置の製造方法 | |
| KR960026194A (ko) | 반도체 소자의 제조 방법 | |
| JP2000164693A (ja) | 半導体装置の製造方法 | |
| JPS6232617A (ja) | 半導体装置およびその製造方法 | |
| JPH11307525A (ja) | 半導体装置及びその製造方法 | |
| JPH07191469A (ja) | ポリイミド膜の選択的形成方法 | |
| JPS6350039A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |