JP3218814B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3218814B2 JP3218814B2 JP19215193A JP19215193A JP3218814B2 JP 3218814 B2 JP3218814 B2 JP 3218814B2 JP 19215193 A JP19215193 A JP 19215193A JP 19215193 A JP19215193 A JP 19215193A JP 3218814 B2 JP3218814 B2 JP 3218814B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- resist
- resin
- hole pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、リソグラフィ法による素子の微細加工方
法に関する。
に係り、特に、リソグラフィ法による素子の微細加工方
法に関する。
【０００２】
【従来の技術】近年、素子の微細化が進み、リソグラフ
ィに対し、よりいっそうの微細化が要求されている。特
に、電極形成用の穴パタンは、ステッパの解像特性か
ら、配線パタンに比べて微細化が困難であり、微細化技
術の開発が必要となっている。穴パタンの微細化法は特
開平1−307228 号公報に記載されているように、レジス
トパタン形成後、レジスト軟化点以上の温度で熱処理
し、レジストの熱流動によりパタンを微小化する方法が
ある。しかし、この方法では、レジストパタン側壁の傾
き角がなだらかになり、次の基板加工で十分なマスク作
用が得られない点や、寸法制御性が悪いなどの問題点が
あった。
ィに対し、よりいっそうの微細化が要求されている。特
に、電極形成用の穴パタンは、ステッパの解像特性か
ら、配線パタンに比べて微細化が困難であり、微細化技
術の開発が必要となっている。穴パタンの微細化法は特
開平1−307228 号公報に記載されているように、レジス
トパタン形成後、レジスト軟化点以上の温度で熱処理
し、レジストの熱流動によりパタンを微小化する方法が
ある。しかし、この方法では、レジストパタン側壁の傾
き角がなだらかになり、次の基板加工で十分なマスク作
用が得られない点や、寸法制御性が悪いなどの問題点が
あった。
【０００３】
【発明が解決しようとする課題】本発明の課題は、上記
従来技術の問題点である、レジストパタン側壁のだれ
や、寸法制御性の低下が無い、パタンの微小化方法を提
供することにある。
従来技術の問題点である、レジストパタン側壁のだれ
や、寸法制御性の低下が無い、パタンの微小化方法を提
供することにある。
【０００４】
【課題を解決するための手段】半導体基体上にホールパ
ターンを有するレジスト膜を形成する工程と、前記レジ
スト膜を有する前記半導体基板上に、前記レジスト膜と
混じり合わず、前記レジスト膜の熱流動のしすぎを抑え
るための水溶性樹脂膜を形成する工程と、その後、前記
半導体基板を熱処理して、前記レジスト膜に熱流動を起
こさせることにより、前記ホールパターンの寸法を熱処
理前の前記ホールパターンの寸法よりも小さくする工程
と、その後、前記水溶性樹脂膜を除去する工程と、熱流
動した前記レジスト膜をマスクとして、前記半導体基体
をドライエッチングする工程とを有する半導体装置の製
造方法とする。
ターンを有するレジスト膜を形成する工程と、前記レジ
スト膜を有する前記半導体基板上に、前記レジスト膜と
混じり合わず、前記レジスト膜の熱流動のしすぎを抑え
るための水溶性樹脂膜を形成する工程と、その後、前記
半導体基板を熱処理して、前記レジスト膜に熱流動を起
こさせることにより、前記ホールパターンの寸法を熱処
理前の前記ホールパターンの寸法よりも小さくする工程
と、その後、前記水溶性樹脂膜を除去する工程と、熱流
動した前記レジスト膜をマスクとして、前記半導体基体
をドライエッチングする工程とを有する半導体装置の製
造方法とする。
【０００５】
【作用】レジストパタン上に樹脂を塗布してから熱流動
を起こさせるため、レジスト内に埋まった樹脂が、レジ
スト流動のストッパとなり、流動のしすぎによるパタン
つぶれ等が防止できる。又、レジストパタン側壁のだれ
も防止できる。
を起こさせるため、レジスト内に埋まった樹脂が、レジ
スト流動のストッパとなり、流動のしすぎによるパタン
つぶれ等が防止できる。又、レジストパタン側壁のだれ
も防止できる。
【０００６】
【実施例】以下、本発明の第一の実施例を図により説明
する。図１は本発明の工程を示す断面図である。図１
（ａ）に示すように、被加工基板１上にレジスト２を塗
布した。ここでは、ポジ型のノボラック系の樹脂を主成
分とするレジストを用いた。次に、図１（ｂ）に示すよ
うに、通常のリソグラフィにより所望の部分のレジスト
を選択的に除去した。次に、図１（ｃ）に示すように、
全面に水溶性の樹脂４を塗布した。次に、図１（ｄ）に
示す様にレジストの軟化点以上の温度で熱処理した。次
に、図１（ｅ）に示すように、水洗により水溶性の樹脂
４を除去した。
する。図１は本発明の工程を示す断面図である。図１
（ａ）に示すように、被加工基板１上にレジスト２を塗
布した。ここでは、ポジ型のノボラック系の樹脂を主成
分とするレジストを用いた。次に、図１（ｂ）に示すよ
うに、通常のリソグラフィにより所望の部分のレジスト
を選択的に除去した。次に、図１（ｃ）に示すように、
全面に水溶性の樹脂４を塗布した。次に、図１（ｄ）に
示す様にレジストの軟化点以上の温度で熱処理した。次
に、図１（ｅ）に示すように、水洗により水溶性の樹脂
４を除去した。
【０００７】以上の工程により、リソグラフィで形成し
たレジスト除去領域３を微小化したレジスト除去領域５
を形成することが出来た。微小化したパタンの平面形状
は、穴パタン，線状パタンなどである。レジスト２には
ポジ型のノボラック系の樹脂を主成分とするレジストを
用いたが、ネガ型レジストや主成分がイソプレンゴム
系，エポキシ系，ポリスチレン系，アクリレート系等、
熱流動を起こす材料であれば用いることが出来る。樹脂
４も必ずしも水溶性である必要は無い。レジスト２上に
樹脂４を塗布した時に両者が混ざり合わないことが必要
である。樹脂４は無機膜と置き換えることも可能であ
る。また、樹脂４の除去の際にレジスト２を溶かさない
ことも必要である。
たレジスト除去領域３を微小化したレジスト除去領域５
を形成することが出来た。微小化したパタンの平面形状
は、穴パタン，線状パタンなどである。レジスト２には
ポジ型のノボラック系の樹脂を主成分とするレジストを
用いたが、ネガ型レジストや主成分がイソプレンゴム
系，エポキシ系，ポリスチレン系，アクリレート系等、
熱流動を起こす材料であれば用いることが出来る。樹脂
４も必ずしも水溶性である必要は無い。レジスト２上に
樹脂４を塗布した時に両者が混ざり合わないことが必要
である。樹脂４は無機膜と置き換えることも可能であ
る。また、樹脂４の除去の際にレジスト２を溶かさない
ことも必要である。
【０００８】樹脂４の除去の方法は湿式に限らない。乾
式でも良い。例えば、被加工基板のドライエッチングの
前処理として除去する方法も可能である。
式でも良い。例えば、被加工基板のドライエッチングの
前処理として除去する方法も可能である。
【０００９】また、樹脂４の軟化点がレジスト２よりも
高い事が好ましい。ここで使用したノボラック系のレジ
ストの熱流動を起こさせる温度は１２０℃以上であっ
た。
高い事が好ましい。ここで使用したノボラック系のレジ
ストの熱流動を起こさせる温度は１２０℃以上であっ
た。
【００１０】図２に熱処理時間と穴径の関係を示す。レ
ジスト２にノボラック系レジストを用い、膜厚を１μｍ
とした。樹脂４にはポリビニルアルコールを用い、塗布
膜厚を０.６μｍと０.２μｍとし、熱処理時間を変え穴
径の変化を調べた。熱処理温度は１５０℃とした。熱処
理前の穴径は０.５μｍ である。
ジスト２にノボラック系レジストを用い、膜厚を１μｍ
とした。樹脂４にはポリビニルアルコールを用い、塗布
膜厚を０.６μｍと０.２μｍとし、熱処理時間を変え穴
径の変化を調べた。熱処理温度は１５０℃とした。熱処
理前の穴径は０.５μｍ である。
【００１１】熱処理時間が３分の時、ポリビニルアルコ
ールの膜厚が０.６μｍ の場合、穴径は約０.４μｍ、
ポリビニルアルコールの膜厚が０.２μｍの場合、穴径
は約０.３μｍ となった。しかし、さらに熱処理時間を
増やし６分とした時、ポリビニルアルコールの膜厚が
０.６μｍの場合、穴径は約０.４μｍと３分の時と変化
がなかった。ポリビニルアルコールの膜厚が０.２μｍ
の場合、穴径は約０.２μｍとなったが、穴上部では穴
径が広がり穴側壁がだれる現象がみられた。このような
状態では基板の加工において十分なマスク作用が得られ
ず問題であった。ポリビニルアルコールの膜厚を厚くす
ることにより穴径の熱処理時間依存性を小さくすること
が出来た。又、種々の条件について検討した結果、レジ
スト２の膜厚を１とした時、樹脂４の膜厚は０.３〜１.
０で特に良好な結果が得られた。又、熱処理温度を高く
すると穴径が小さくなる傾向があるが、樹脂層を形成す
ることにより、小さくなり過ぎることは防止できる。こ
こでは樹脂４にポリビニルアルコールを用いたが、その
他の樹脂を用いて実験した結果、ほぼ同様の傾向を示す
データが得られた。
ールの膜厚が０.６μｍ の場合、穴径は約０.４μｍ、
ポリビニルアルコールの膜厚が０.２μｍの場合、穴径
は約０.３μｍ となった。しかし、さらに熱処理時間を
増やし６分とした時、ポリビニルアルコールの膜厚が
０.６μｍの場合、穴径は約０.４μｍと３分の時と変化
がなかった。ポリビニルアルコールの膜厚が０.２μｍ
の場合、穴径は約０.２μｍとなったが、穴上部では穴
径が広がり穴側壁がだれる現象がみられた。このような
状態では基板の加工において十分なマスク作用が得られ
ず問題であった。ポリビニルアルコールの膜厚を厚くす
ることにより穴径の熱処理時間依存性を小さくすること
が出来た。又、種々の条件について検討した結果、レジ
スト２の膜厚を１とした時、樹脂４の膜厚は０.３〜１.
０で特に良好な結果が得られた。又、熱処理温度を高く
すると穴径が小さくなる傾向があるが、樹脂層を形成す
ることにより、小さくなり過ぎることは防止できる。こ
こでは樹脂４にポリビニルアルコールを用いたが、その
他の樹脂を用いて実験した結果、ほぼ同様の傾向を示す
データが得られた。
【００１２】
【発明の効果】本発明によれば、解像限界を超えた微細
なパターンが簡単な処理により形成できる。特に、微細
化の困難な超ＬＳＩの電極取り出し用の穴パタンの微細
化が実現でき、超ＬＳＩの製造を光リソグラフィを用い
実現することが可能となる。
なパターンが簡単な処理により形成できる。特に、微細
化の困難な超ＬＳＩの電極取り出し用の穴パタンの微細
化が実現でき、超ＬＳＩの製造を光リソグラフィを用い
実現することが可能となる。
【図１】本発明の実施例のパタンの形成工程を示す断面
図。
図。
【図２】本発明の効果を示すグラフ。
１…被加工基板、２…レジスト、３…レジスト除去領
域、４…樹脂、５…微小化したレジスト除去領域。
域、４…樹脂、５…微小化したレジスト除去領域。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 7/40 501
Claims (4)
- 【請求項１】 半導体基体上にホールパターンを有するレ
ジスト膜を形成する工程と、前記レジスト膜を有する前
記半導体基板上に、前記レジスト膜と混じり合わず、前
記レジスト膜の熱流動のしすぎを抑えるための水溶性樹
脂膜を形成する工程と、その後、前記半導体基板を熱処
理して、前記レジスト膜に熱流動を起こさせることによ
り、前記ホールパターンの寸法を熱処理前の前記ホール
パターンの寸法よりも小さくする工程と、その後、前記
水溶性樹脂膜を除去する工程と、熱流動した前記レジス
ト膜をマスクとして、前記半導体基体をドライエッチン
グする工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項２】 前記レジスト膜は、ノボラック系、イソプ
レンゴム系、エポキシ系、ポリスチレン系、またはアク
リレート系の樹脂を主成分とする材料からなることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記水溶性樹脂膜は、ポリビニルアルコー
ル膜であることを特徴とする請求項１または２記載の半
導体装置の製造方法。 - 【請求項４】被加工基板上にレジスト膜を形成する第１
の工程と、前記レジスト膜を露光現像処理することによ
り、ホールパターンを形成する第２の工程と、ホールパ
ターンを有する前記レジスト膜が形成された前記被加工
基体上に、前記レジスト膜の熱流動のしすぎを抑えるた
めに、前記レジスト膜の厚さを１として、厚さが０．３
〜１．０の範囲となるように水溶性樹脂膜を形成する第
３の工程と、その後、前記被加工基板を熱処理して、前
記レジスト膜に熱流動を起こさせ、前記ホールパターン
の内径を小さくする第４の工程と、その後、前記水溶性
樹脂膜を除去する第５の工程とを有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19215193A JP3218814B2 (ja) | 1993-08-03 | 1993-08-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19215193A JP3218814B2 (ja) | 1993-08-03 | 1993-08-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745510A JPH0745510A (ja) | 1995-02-14 |
| JP3218814B2 true JP3218814B2 (ja) | 2001-10-15 |
Family
ID=16286552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19215193A Expired - Fee Related JP3218814B2 (ja) | 1993-08-03 | 1993-08-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3218814B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102736418A (zh) * | 2004-10-26 | 2012-10-17 | Az电子材料美国公司 | 用于在光致抗蚀剂图案上涂覆的组合物 |
| KR101250190B1 (ko) | 2006-01-16 | 2013-04-05 | 영창케미칼 주식회사 | 포토레지스트 패턴 축소용 수용성 중합체, 상기 수용성중합체를 포함하는 포토레지스트 패턴 축소용 조성물 및 상기 조성물을 이용한 미세패턴 형성 방법 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010047517A (ko) * | 1999-11-22 | 2001-06-15 | 박종섭 | 감광막패턴 형성방법 |
| JP3787271B2 (ja) * | 2000-11-20 | 2006-06-21 | 東京応化工業株式会社 | 微細レジストホールパターン形成方法 |
| JP4552326B2 (ja) * | 2001-01-17 | 2010-09-29 | ソニー株式会社 | 微細パターン形成方法 |
| US20030008968A1 (en) * | 2001-07-05 | 2003-01-09 | Yoshiki Sugeta | Method for reducing pattern dimension in photoresist layer |
| JP3476082B2 (ja) | 2001-11-05 | 2003-12-10 | 東京応化工業株式会社 | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
| JP3707780B2 (ja) * | 2002-06-24 | 2005-10-19 | 東京応化工業株式会社 | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
| JP3698688B2 (ja) | 2002-06-26 | 2005-09-21 | 東京応化工業株式会社 | 微細パターンの形成方法 |
| JP3485183B1 (ja) | 2002-06-28 | 2004-01-13 | 東京応化工業株式会社 | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
| JP4104117B2 (ja) | 2002-08-21 | 2008-06-18 | 東京応化工業株式会社 | 微細パターンの形成方法 |
| JP3745717B2 (ja) | 2002-08-26 | 2006-02-15 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3675434B2 (ja) | 2002-10-10 | 2005-07-27 | 東京応化工業株式会社 | 微細パターンの形成方法 |
| JP3675789B2 (ja) | 2002-10-25 | 2005-07-27 | 東京応化工業株式会社 | 微細パターンの形成方法 |
| KR100464654B1 (ko) * | 2003-01-13 | 2005-01-03 | 주식회사 하이닉스반도체 | 반도체소자의 콘택홀 형성방법 |
| JP4512979B2 (ja) * | 2004-03-19 | 2010-07-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4428642B2 (ja) | 2004-04-30 | 2010-03-10 | 東京応化工業株式会社 | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
| US8715901B2 (en) | 2004-05-26 | 2014-05-06 | Jsr Corporation | Resin composition for forming fine pattern and method for forming fine pattern |
| KR100618850B1 (ko) * | 2004-07-22 | 2006-09-01 | 삼성전자주식회사 | 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 |
| JP2007010698A (ja) * | 2005-06-28 | 2007-01-18 | Sony Corp | 露光マスクの作製方法、半導体装置の製造方法、および露光マスク |
| JP2007073684A (ja) * | 2005-09-06 | 2007-03-22 | Toshiba Corp | パターン形成方法 |
| JP5177948B2 (ja) * | 2005-10-11 | 2013-04-10 | 東京エレクトロン株式会社 | レジスト膜の除去方法およびコンピュータ読取可能な記憶媒体 |
| JP5145654B2 (ja) * | 2006-05-29 | 2013-02-20 | 日本電気株式会社 | 基板処理装置及び基板処理方法 |
| JP4762829B2 (ja) | 2006-08-23 | 2011-08-31 | 東京応化工業株式会社 | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
| US7510978B2 (en) | 2007-02-13 | 2009-03-31 | Tdk Corporation | Method for forming mask for using dry-etching and method for forming fine structure pattern |
| EP2133747A4 (en) | 2007-02-26 | 2011-01-12 | Jsr Corp | RESIN COMPOSITION FOR MICRO-MOTIF FORMATION AND METHOD FOR FORMING MICRO-MOTIFS |
| JP5635449B2 (ja) * | 2011-03-11 | 2014-12-03 | 富士フイルム株式会社 | 樹脂パターン及びその製造方法、ｍｅｍｓ構造体の製造方法、半導体素子の製造方法、並びに、メッキパターン製造方法 |
-
1993
- 1993-08-03 JP JP19215193A patent/JP3218814B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102736418A (zh) * | 2004-10-26 | 2012-10-17 | Az电子材料美国公司 | 用于在光致抗蚀剂图案上涂覆的组合物 |
| CN102736418B (zh) * | 2004-10-26 | 2016-06-08 | 默克专利有限公司 | 用于在光致抗蚀剂图案上涂覆的组合物 |
| KR101250190B1 (ko) | 2006-01-16 | 2013-04-05 | 영창케미칼 주식회사 | 포토레지스트 패턴 축소용 수용성 중합체, 상기 수용성중합체를 포함하는 포토레지스트 패턴 축소용 조성물 및 상기 조성물을 이용한 미세패턴 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0745510A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3218814B2 (ja) | 半導体装置の製造方法 | |
| US5486424A (en) | Silylated photoresist layer and planarizing method | |
| JP2004179254A (ja) | 半導体装置の製造方法 | |
| US5756256A (en) | Silylated photo-resist layer and planarizing method | |
| JP2577488B2 (ja) | 半導体装置の製造方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| JP3871923B2 (ja) | パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2723260B2 (ja) | 微細パターン形成方法 | |
| JPH0684787A (ja) | 多層レジストのパターン形成方法 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| JPH06104171A (ja) | 半導体装置の製造方法 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH07169748A (ja) | 半導体装置の微細パターン形成方法 | |
| KR950005263B1 (ko) | 반도체장치의 미세패턴형성방법 | |
| KR100399060B1 (ko) | 반도체 제조용 레지스트 패턴 형성방법 | |
| KR19980050143A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH0479321A (ja) | 半導体装置の製造方法 | |
| JP2000260765A (ja) | 有機絶縁膜のパターン形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JPH1174253A (ja) | 半導体装置の製造方法 | |
| JP2000091309A (ja) | 半導体パターン形成装置及び半導体パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20070810 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080810 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |