JP2577488B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2577488B2
JP2577488B2 JP2130042A JP13004290A JP2577488B2 JP 2577488 B2 JP2577488 B2 JP 2577488B2 JP 2130042 A JP2130042 A JP 2130042A JP 13004290 A JP13004290 A JP 13004290A JP 2577488 B2 JP2577488 B2 JP 2577488B2
Authority
JP
Japan
Prior art keywords
thin film
pattern
semiconductor device
section
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2130042A
Other languages
English (en)
Other versions
JPH0425126A (ja
Inventor
浩志 原口
均 辻
康人 大谷
邦明 熊丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP2130042A priority Critical patent/JP2577488B2/ja
Priority to US07/699,327 priority patent/US5127989A/en
Priority to DE69120729T priority patent/DE69120729T2/de
Priority to KR1019910008072A priority patent/KR940004409B1/ko
Priority to EP91108046A priority patent/EP0459252B1/en
Publication of JPH0425126A publication Critical patent/JPH0425126A/ja
Application granted granted Critical
Publication of JP2577488B2 publication Critical patent/JP2577488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体装置の製造方法に係わり、例えば
半導体基板上に形成されるポリシリコン膜、絶縁膜、金
属膜等の薄膜をレジストをマスクに選択的にエッチング
する方法に関する。
（従来の技術） 近年、半導体デバイスにおける微細化の進行に伴い、
ドライ・エッチング技術が盛んに用いられている。
ドライ・エッチング技術はCDEに代表される等方性エ
ッチングと、RIEに代表される異方性エッチングとの２
種類に大別される。なかでも異方性エッチングであるRI
Eは選択エッチング用ホトレジストパターンを被エッチ
ング材である薄膜に忠実に再現できることから、頻繁に
使用されている。
異方性エッチングでは薄膜パターンの側面を、基板に
対して略垂直に形成できる特徴がある。この点はマスク
であるレジストパターンの側面と、被エッチング材の上
面とがなす角度が、通常約90度をもって形成される点に
起因する。
現在のデバイスには上述の特徴を利用し、その構造中
に側壁（サイドウォール）を形成したものがある。これ
は所謂“側壁残し技術”と呼ばれるもので、これを利用
した代表的なデバイスにはLDD構造のMOSトランジスタ等
がある。
側壁残し技術は下地膜に対して略垂直な側面を持つ段
差部における、薄膜のステップカバレージの不均一さ
を、うまく利用したものである。例えばポリシリコンや
シリコン酸化膜等の薄膜が上述の略垂直な側面を持つ段
差部を覆って形成されると、平坦面における膜厚t1と上
記段差部付近における膜厚t2とに差が生じる。これらの
膜厚t1と、t2との関係は、 t1＜t2 である。このため、異方性エッチングではt2とt1との
差、 t2−t1＝Δｔ 即ち、Δｔの分だけ薄膜が残留する。
しかしながら、半導体装置中には、上述の側壁が残留
してほしくない箇所も、幾つか点在する。
この箇所の一例を以下に述べる。
まず、下地膜（これはシリコン基板でも、シリコン酸
化膜でも良い）上に、回路抵抗等を構成するアンドープ
もしくは低不純物濃度の第１種ポリシリコン膜を形成す
る。そして、この第１種ポリシリコン膜による回路抵抗
パターン等を、レジスト・パターンをマスクにRIEによ
り形成する。然る後、これに重ねてゲート電極等を構成
する高不純物濃度の第２種ポリシリコン膜８を形成し、
レジスト・パターンをマスクにRIEによりゲート電極パ
ターンを形成したとする。
この時、高不純物濃度の第２種ポリシリコン膜が、ア
ンドープもしくは低不純物濃度の第１種ポリシリコン膜
によるパターンの側面に側壁として残る。
この結果、高不純物濃度である第２種ポリシリコン膜
から低不純物濃度である第１種ポリシリコン膜へと不純
物が移動する現象がおき、第１種ポリシリコン膜の不純
物濃度が変動してしまうことがある。これにより、半導
体装置の回路抵抗値等が変動し、ICの特性低下を招く。
又、この問題を解決すべく、第２種ポリシリコン膜の
側壁を全て除去しようとすると、今度は下地膜をオーバ
ーエッチングすることになり、下地膜にRIEによるダメ
ージが残る。
この結果、半導体装置の信頼性が劣化する。
（発明が解決しようとする課題） この発明は、上記のような点に鑑み為されたもので、
その目的は、異方性エッチングにより形成された薄膜パ
ターンの側壁から、他の薄膜を、下地膜をオーバーエッ
チングすることなく、除去することが可能な半導体装置
の製造方法を提供することにある。
又、その他の目的は、異方性エッチングにより形成さ
れる薄膜パターンに対してテーパ形状を形成し、かつこ
のテーパ形状を任意に制御できる半導体装置の製造方法
を提供することにある。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明に係る半導体装
置の製造方法では、半導体基板の主要な表面の上方に、
第１の薄膜を形成し、この第１の薄膜の上に、逆テーパ
形状の断面を有する第１のレジスタパターンを形成し、
この逆テーパ形状の断面を有する第１のレジストパター
ンをマスクに用いて前記第１の薄膜を異方性エッチング
し、前記半導体基板の主要な表面の上方に、テーパ形状
の断面を有する第１の薄膜パターンを形成する。さら
に、前記第１のレジストパターンを除去し、前記テーパ
形状の断面を有する第１の薄膜パターン上を含む前記半
導体基板の主要な表面の上方に、第２の薄膜を形成し、
この第２の薄膜の上に、第２のレジストパターンを形成
し、この第２のレジストパターンをマスクに用いて前記
第２の薄膜を異方性エッチングし、前記半導体基板の主
要な表面の上方に、第２の薄膜パターンを形成すること
を特徴としている。
また、前記第１の薄膜パターンの断面が有するテーパ
形状の制御を、前記第１のレジストパターンの断面が有
する逆テーパ形状を変えることにより行うことを特徴と
している。
また、前記第１のレジストパターンの断面が有する逆
テーパ形状を、レジストに含有させる染料の量を調節
し、変えることを特徴としている。
また、前記第１のレジストパターンの断面が有する逆
テーパ形状を、レジストの選ばれた部分を露光するとき
の露光量を調節し、変えることを特徴としている。
また、前記第１の薄膜パターンの断面が有するテーパ
形状の制御を、上部電極の温度と下部電極の温度とを各
々独立して制御することが可能な平行平板式反応性イオ
ンエッチング装置を用い、前記上部電極と前記下部電極
との間に温度勾配を形成し、この温度勾配を調節するこ
とにより行うことを特徴としている。
さらに、前記第１の薄膜パターンと前記第２の薄膜パ
ターンとを、同一の下地膜の上に形成することを特徴と
している。
さらに、前記第１の薄膜は不純物を低濃度に含有した
膜であり、前記第２の薄膜は前記第１の薄膜より不純物
を高濃度に含有した膜であることを特徴としている。
（作 用） 上記構成を有する半導体装置の製造方法であると、第
１の薄膜パターンがテーパ形状の断面を有しているの
で、第２の薄膜を、基板の主要な表面〜第１の薄膜パタ
ーンの側壁〜第１の薄膜パターンの上面にかけて、ほぼ
均一に形成することができる。このため、第２の薄膜
を、第１の薄膜パターンの側壁から、基板の主要な表面
をオーバーエッチングせずに除去することが可能とな
る。基板の主要な表面をオーバーエッチングせずに済め
ば、基板の主要な表面に、ダメージが入ることもなく、
半導体装置の原因になる可能性を秘めた部分を、半導体
装置中に残ることがない。
また、第１の薄膜パターンの断面が有するテーパ形状
は、第１のレジストパターンの断面が有する逆テーパ形
状を変えることで制御することができる。そして、第１
のレジストパターンの断面が有する逆テーパ形状を変え
る一つの方法としては、レジストに含有させる染料の量
を調節する。また、第１のレジストパターンの断面が有
する逆テーパ形状を変える他の方法としては、レジスト
の選ばれた部分を露光するときの露光量を調節する。
さらに、第１の薄膜パターンの断面が有するテーパ形
状は、上部電極の温度と下部電極の温度とを各々独立し
て制御することが可能な平行平板式反応性イオンエッチ
ング装置を用い、前記上部電極と前記下部電極との間に
温度勾配を形成し、この温度勾配を調節することによっ
ても制御することができる。
（実施例） 以下、図面を参照してこの発明の実施例について説明
する。
第１図（ａ）乃至第１図（ｄ）は、この発明の第１の
実施例に係わる半導体装置の製造方法についてそれぞれ
製造工程順に示した断面図である。
まず、第１図（ａ）に示すように、下地膜１（例えば
シリコン酸化膜、あるいはシリコン基板でも良い）上
に、アンドープもしくは低不純物濃度の第１種ポリシリ
コン層２を形成する。次いで、全面に、ポジ型のホトレ
ジストを塗布し、これに対し、イメージリバース法を用
いて、例えば高抵抗層レジストパターン31,32を形成す
る。この時、被エッチング材である第１種ポリシリコン
膜２の上面と、高抵抗層レジストパターン31,32の側面
とがなす角度θ１は、90度以下の狭角となり、逆テーパ
形状を有する高抵抗層レジストパターンが得られる。こ
れは、高抵抗層レジストパターンの形成をイメージリバ
ース法によって行なうためである。
このイメージリバース法については、より好ましいも
のを、後述する第２、第３の実施例において、詳細に記
述する。
次いで、第１図（ｂ）に示すように、逆テーパ形状を
有する高抵抗層パターンをマスクに、第１種ポリシリコ
ン膜21,22を異方性エッチング、例えばRIEによりエッチ
ングする。これにより、下地膜１の上面と第１種ポリシ
リコン膜の側面とがなす角度θ２は、90度以上の鈍角と
なり、テーパ形状を有する高抵抗層パターン21,22が得
られる。
次いで、第１図（ｃ）に示すように、全面に、高不純
物濃度の第２種ポリシリコン層４を形成する。この時、
第２種ポリシリコン層４の平坦面における膜厚t1と、高
抵抗層パターン21,22付近、即ち、段差部付近における
膜厚t2は、次のような関係になる。
t1≒t2 これは、高抵抗層パターン21,22がテーパ形状を有
し、これの側面が、下地膜１に対して略垂直ではなく、
明らかな傾斜、即ち、上述の角度θ２をもって形成され
ることによる。
このように、上述のテーパ形状の段差部を覆って形成
される第２種ポリシリコン層４の膜厚は、略均一なもの
になる。
次いで、全面に、ポジ型あるいはネガ型のホトレジス
トを塗布し、これに対し、写真蝕刻法により、例えばゲ
ート電極レジストパターン５を形成する。
次いで、第１図（ｄ）に示すように、ゲート電極レジ
ストパターン５をマスクに、第２種ポリシリコン膜４を
異方性エッチング、例えばRIEによりエッチングする。
このようにすると、下地膜１を、さほどオーバーエッチ
ングしなくても高抵抗層パターン21,22の側面に第１種
ポリシリコン膜４が側壁として残ることなく、略全て除
去される。これにより、下地膜１に対しての異方性エッ
チング、例えばRIEのダメージは、減少する。
このことは、第２種ポリシリコン層４の膜厚が、高抵
抗層パターン21,22を跨いで形成されても略均一となる
ため、第２種ポリシリコン層４の除去量が平均化される
ためである。
又、同時にレジストパターン５が存在する箇所には、
ゲート電極パターン41が得られる。
以上のようにこの発明の第１の実施例に係わる製造方
法は、イメージリバース法を用いて逆テーパ形状を有す
るレジストパターン、即ち、高抵抗層レジストパターン
31,32を形成し、これをマスクに薄膜、例えば第１種ポ
リシリコン膜２を異方性エッチングし、テーパ形状を有
する薄膜パターン、例えば高抵抗層パターン21,22を形
成する。
従って、この発明の製造方法で得られたテーパ形状を
有する薄膜パターンは、これを跨いで、例えばアルミニ
ウム配線等の金属配線が形成された場合、この金属配線
のステップカバレージを良好とすることが可能であると
ともに、配線の段切れ等の発生が少ない信頼性の高い金
属配線を半導体装置内に形成することができる。
次に、第２図を参照して、第２の実施例について説明
する。
まず、第２図（ａ）に示すように、下地膜（例えばシ
リコン酸化膜、あるいはシリコン基板でも良い）100の
上に、例えば第１種ポリシリコン膜101を形成する。次
いで、全面に、ポジ型ホトレジスト102を塗布する。こ
のポジ型ホトレジスト102は、例えばベース・ポリマー
に、フェノール・ノボラック樹脂、及び感光剤にジアゾ
ナフトキノンを用いたものに、例えばアゾ系の染料を混
合したものである。次いで、ホトレジスト102を塗布
後、プリベークを行なう。
次いで、第２図（ｂ）に示すように、ポジ型ホトレジ
スト102に対し、図示しないステッパーを用い、レチク
ル103をマスクに紫外線104を当て、選択露光を行なう。
この選択露光の条件は、例えばｇ線（波長436nm:可視光
であるが習慣的に紫外線と呼ばれているので、本明細書
中でも紫外線と呼ぶ）、紫外線光量、例えば300mJ/cm2
で行なう。この選択露光により、ホトレジスト102の感
光した箇所102aでは、アルカリ可溶性のインデン・カル
ボン酸が生成される。
次いで、第２図（ｃ）に示すように、同図（ｂ）に示
す装置を、熱処理用炉105に入れ、アンモニアガス106の
雰囲気中で熱処理する。この熱処理の条件は、例えば温
度95〜120℃、処理時間75分である。この時、上述の感
光箇所102aでは、インデン・カルボン酸が架橋すること
で、アルカリ不溶性のインデンが生成される。
この工程を画像反転熱処理工程という。
次いで、第２図（ｄ）に示すように、ホトレジスト10
2に対し、図示しないアライナーを用い、紫外線107を当
て、全面露光を行なう。この全面露光の条件は、例えば
紫外線（波長200〜450nm）、紫外線光量、例えば0.36mJ
/cm2で行なう。この全面露光により、ホトレジスト102
の未感光である箇所102では、アルカリ可溶性のインデ
ン・カルボン酸が生成される。この状態を図中102bの参
照符号を付して区別する。
次いで、第２図（ｅ）に示すように、同図（ｄ）に示
す装置を、アルカリ性の水溶液中に浸漬し現像する。こ
の時、インデン・カルボン酸が生成されている箇所102b
は溶け、インデンが生成されている箇所102aは残る。こ
のように、ポジ型ホトレジスト102は、同図（ｂ）の選
択露光工程（第１回目の露光）で感光した箇所102aが残
り、通常のポジ型レジストとは画像が反転する。このよ
うな写真蝕刻工程をイメージリバース法という。
又、同図（ｅ）に示すように、イメージリバース法で
得られるレジストパターン102aは、これの側面と、被エ
ッチング材であるポリシリコン膜101の上面とがなす角
θ１が狭角となり、逆テーパ形状になる。
次いで、第２図（ｆ）に示すよう、レジストパターン
102aをマスクに、等方性エッチング、例えばRIEによ
り、ポリシリコン層101をエッチングする。逆テーパ形
状のレジストパターン102をマスクにRIEすることにより
得られたポリシリコンパターン101aは、第１の実施例同
様、これの側面と、下地膜100とがなす角度θ２が鈍角
となりテーパ形状となる。
又、この実施例では、上述したように、ホトレジスト
102中に、アゾ系の染料を混合する。染料が混合された
ホトレジスト102では、透過率が低下し、レジスト102の
最深部に到達する光量が減少する。最深部に到達する光
量が減少すると、露光部の形状は逆テーパ形状となる。
従って、ホトレジスト102中に染料を混合し、かつ混
合される染料の量を制御すれば、レジストに形成される
べき逆テーパ形状を制御できる。
例えばアゾ系染料を多量にレジスト中に含有させてイ
メージリバースを行なうと、第２図（ｅ）に示す角度θ
１が90度から０度に近づき、より傾斜のきつい逆テーパ
形状のレジストパターン102aが得られる。又、レジスト
パターン102aの角度θ１を種々変え、これをマスクにポ
リシリコン層101を異方性エッチングすれば、第２図
（ｆ）に示す角度θ２も種々変えられる。例えば上述の
角度θ１が90度から０度に近づくにつれ、角度θ２は90
度か180度に近づく。これにより、ポリシリコンパター
ンのテーパ形状が制御できる。
従って、形成すべきポリシリコン層101のテーパ形状
を種々変更することができ、薄膜のテーパ形状の形成に
関して広い範囲のマージンを与えることができる。
尚、上述の染料の含有率とともに、露光量、特に第２
図（ｂ）に示す紫外線光量を制御することでも、レジス
トのテーパ形状が制御できる。
例えば露光量を少なくすると、必然的に、レジスト最
深部に到達する光量は減少する。これを利用して上述の
ように角度θ１を制御する。角度θ１を制御すれば、上
述のように角度θ２が制御でき、ポリシリコンパターン
のテーパ形状を制御できる。
次に、第３図を参照して、第３の実施例について説明
する。第３図（ａ）乃至第３図（ｆ）において、第２図
（ａ）乃至第２図（ｆ）と同一の箇所については、同一
の符号を付し、異なる部分についてのみ説明する。
まず、第３図（ａ）に示すように、第２の実施例同様
の、下地膜100上にポリシリコン層101が形成されてい
る。本第３の実施例では、画像反転レジスト200を塗布
する。画像反転レジストの一例は、ヘキスト・ジャンパ
ン（株）のAZ5214Eである。
画像反転レジスト200を塗布後、プリベークを行な
う。
第３図（ｂ）に示す工程は、上述の第２図（ｂ）で説
明した工程と同じであるので、説明は省略する。
尚、ここでの選択露光の条件は、例えばｇ線、紫外線
光量500mJ/cm2で行なう。
画像反転レジスト200中、感光した箇所には、200aの
符号を付す。
次いで、第３図（ｃ）に示すように、ポジ・ネガを反
転させるために、ホットプレート205を用いて熱処理す
る。本第３の実施例では、画像反転レジストを用いるの
で、熱処理の際、アンモニア雰囲気中で行なう必要はな
い。熱処理の条件は、例えば温度95〜120℃、処理時間
１〜５分である。
この工程で、感光した箇所200aでは、アルカリ不溶性
のインデンが生成される。
第３図（ｄ）に示す工程は、上述の第２図（ｄ）で説
明した工程と同じであるので、説明は省略する。
尚、ここでの全面露光の条件は、例えば紫外線（200
〜450nm）紫外線光量0.36mJ/cm2で行なう。
画像反転レジスト200中、アルカリ可溶性のインデン
・カルボン酸が生成された箇所には、200bの符号を付
す。
第３図（ｅ）及び（ｆ）示す工程は、上述の第２図
（ｅ）及び（ｆ）で説明した工程と、それぞれ同じであ
るので、説明は省略する。
以上のように、第３の実施例においては、ホトレジス
トに画像反転レジストを用いることで、特に第３図
（ｃ）に示す画像反転熱処理工程における熱処理時間を
短縮することができる。
尚、この実施例でも、画像反転ホトレジストに染料を
混合し、かつ含有率を調節することによりレジストパタ
ーンの逆テーパ形状を制御できる。さらに選択露光時の
露光量を調節することによってもレジストパターンの逆
テーパ形状を制御できる。
レジストパターンの逆テーパ形状の制御することで、
第２の実施例と同様、薄膜に形成されるべきテーパ形状
の制御を行える。
次に、第４図を参照して第４の実施例について説明す
る。第４図（ａ）及び第４図（ｂ）において、第３図と
同一の箇所には同一の符号を付す。
第４図（ａ）に示すように、平行平板型RIE装置300に
は、交流信号源303が接続された下部電極301と、この下
部電極301に対向されたイオン発生源となる上部電極302
とが設けられており、下部電極312の上に、例えば第３
図（ｅ）に示す半導体装置が載置される。
上記構成において、上部電極302から、所定イオン種
を照射して、レジストパターン200aをマスクに、例えば
アンドープあるいは低不純物濃度のポリシリコン層100
を選択的に異方性エッチングする。エッチング終了後の
状態を、第４図（ｂ）に示す。
尚、この実施例では、交流信号源303の周波数が、約2
00KHz程度、レジスト200aの厚みは、約1.5μｍである。
この実施例ではイオン照射の際、上部電極302と、下
部電極301との温度を互いに変え、両者の間に温度勾配
を形成する。この温度勾配を調節することで、ポリシリ
コン層101の側面と、下地膜100とがなす角度θ２の制御
を行うものである。
実験結果によれば、角度θ１が108度で、上部電極302
及び下部電極301双方の温度を50℃に設定したとき、得
られた角度θ２は、113度であった。
この条件で、上部電極302の温度を60℃、下部電極301
の温度を20℃とに設定したとき、得られた角度θ２は、
118度であった。
このように、40度の温度勾配を上部電極302と、下部
電極301との間に形成したことで、角度θ２に約５度の
変化が生じている。
さらに、角度θ１が112度で、上部電極302及び下部電
極301双方の温度を50℃に設定したとき、得られた角度
θ２は、127度であった。
この条件で、上部電極302の温度を60℃、下部電極301
の温度を20℃とに設定したとき、得られた角度θ２は、
130度であった。
以上のように、上部電極302と、下部電極301との間に
温度勾配を形成することで、角度θ２の制御ができる。
そして、第４の実施例でも、第２、第３の実施例同様、
ポリシリコンパターン101aのテーパ形状に広い範囲のマ
ージンを与えることができる。
又、上述の温度勾配を形成する際、上部電極302の温
度より、下部電極301の温度を低く設定されることが望
ましい。このようにすると、イオン種の加速を助長で
き、角度θ２にいっそうの変化を生じさせることができ
る。
又、第１乃至第４の実施例では、テーパ形状を有する
薄膜パターンが、アンドープあるいは低不純物濃度の第
１種ポリシリコン層となっているが、例えば不純物ドー
プのポリシリコン、あるいはシリコン酸化膜、あるいは
アルミニウム等の金属膜でも、異方性エッチングが可能
である薄膜ならばよい。
又、この薄膜パターン上に重ねて形成されるその他の
薄膜は、不純物ドープの第２種ポリシリコンとなってい
るが、例えばアンドープのポリシリコン、あるいはシリ
コン酸化膜、あるいはアルミニウム等の金属膜でも、異
方性エッチングが可能である薄膜ならばよい。
これらからなる薄膜でも、この発明に係わる製造方法
を用いることにより、半導体装置内に任意のテーパ形状
を有する薄膜パターンが作り込める。そして、この薄膜
パターンの側面には、製造工程中、その他の薄膜が側壁
として残留することはない。又、この薄膜パターンを跨
ぐ、その他の薄膜パターンにあっては、ステップカバレ
ージが良好となる。
従って、この発明の製造方法は、信頼性の高い半導体
装置を得られるものである。
又、この発明の製造方法では、薄膜のエッチングを極
力、ドライ方式の異方性エッチングに切り替えることが
できる。しかもこれを、半導体装置の信頼性劣化に直接
繋がらないようにもできる。
このことは、微細な素子構造を持つ半導体装置を高歩
留りで製造できるという利点をもたらす。これととも
に、素子構造の微細化の進展に多いに貢献できるもので
ある。
現在のイメージリバース法での最小ルールは、実用段
階で0.8μｍのサブミクロンルール、研究段階で0.6μｍ
あるいはそれ以下が現状である。しかし、今後の研究、
開発により、実用段階でもハーフミクロン・ルール、さ
らにはクォータミクロン・ルールが実現できる可能性は
多いにある。
このハーフミクロン・ルール、さらにはクォータミク
ロン・ルールが実用された時、この発明の製造方法は、
微細化された半導体装置をより高信頼性のものに導ける
効果が有る。
［発明の効果］ 以上説明したようにこの発明によれば、異方性エッチ
ングにより形成された薄膜パターンの側壁から、他の薄
膜を、下地膜をオーバーエッチングすることなく、除去
することが可能な半導体装置の製造方法を提供できる。
又、異方性エッチングにより形成される薄膜パターン
をテーパ形状に形成でき、かつこのテーパ形状を任意に
制御できる半導体装置の製造方法を提供できる。
【図面の簡単な説明】
第１図（ａ）乃至第１図（ｄ）はこの発明の第１の実施
例に係わる半導体装置の製造方法を製造工程順に示した
断面図、第２図（ａ）乃至第２図（ｆ）は第２の実施例
に係わる半導体装置の製造方法を製造工程順に示した断
面図、第３図（ａ）乃至第３図（ｆ）は第３の実施例に
係わる半導体装置の製造方法を製造工程順に示した断面
図、第４図（ａ）及び第４図（ｂ）は第４の実施例に係
わる半導体装置の製造方法を製造工程順に示した断面図
である。 １……下地膜（基板）、２……第１種ポリシリコン層、
31、32……逆テーパ形状のレジストパターン、４……第
２種ポリシリコン層、100……下地膜、101……ポリシリ
コン層、102……染料入りホトレジスト、102a……逆テ
ーパ形状のレジストパターン、200……画像反転レジス
ト、200a……逆テーパ形状のレジストパターン。
フロントページの続き (72)発明者 熊丸 邦明 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (56)参考文献 特開 昭60−195934（ＪＰ，Ａ) 特開 昭63−138736（ＪＰ，Ａ) 特開 昭63−128721（ＪＰ，Ａ) 特開 昭63−316429（ＪＰ，Ａ)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板の主要な表面の上方に、第１の
    薄膜を形成する工程と、 前記第１の薄膜の上に、逆テーパ形状の断面を有する第
    １のレジスタパターンを形成する工程と、 前記逆テーパ形状の断面を有する第１のレジストパター
    ンをマスクに用いて前記第１の薄膜を異方性エッチング
    し、前記は半導体基板の主要な表面の上方に、テーパ形
    状の断面を有する第１の薄膜パターンを形成する工程
    と、 前記第１のレジストパターンを除去する工程と、 前記テーパ形状の断面を有する第１の薄膜パターン上を
    含む前記半導体基板の主要な表面の上方に、第２の薄膜
    を形成する工程と、 前記第２の薄膜の上に、第２のレジストパターンを形成
    する工程と、 前記第２のレジストパターンをマスクに用いて前記第２
    の薄膜を異方性エッチングし、前記半導体基板の主要な
    表面の上方に、第２の薄膜パターンを形成する工程と を具備することを特徴とする半導体装置の製造方法。
  2. 【請求項２】前記第１の薄膜パターンの断面が有するテ
    ーパ形状の制御を、前記第１のレジストパターンの断面
    が有する逆テーパ形状を変えることにより行うことを特
    徴とする請求項（１）に記載の半導体装置の製造方法。
  3. 【請求項３】前記第１のレジストパターンの断面が有す
    る逆テーパ形状を、レジストに含有させる染料の量を調
    節し、変えることを特徴とする請求項（２）に記載の半
    導体装置の製造方法。
  4. 【請求項４】前記第１のレジストパターンの断面が有す
    る逆テーパ形状を、レジストの選ばれた部分を露光する
    ときの露光量を調節し、変えることを特徴とする請求項
    （２）に記載の半導体装置の製造方法。
  5. 【請求項５】前記第１の薄膜パターンの断面が有するテ
    ーパ形状の制御を、上部電極の温度と下部電極の温度と
    を各々独立して制御することが可能な平行平板式反応性
    イオンエッチング装置を用い、前記上部電極と前記下部
    電極との間に温度勾配を形成し、この温度勾配を調節す
    ることにより行うことを特徴とする請求項（１）に記載
    の半導体装置の製造方法。
  6. 【請求項６】前記第１の薄膜パターンと前記第２の薄膜
    パターンとを、同一の下地膜の上に形成することを特徴
    とする請求項（１）乃至請求項（５）いずれか一項に記
    載の半導体装置の製造方法。
  7. 【請求項７】前記第１の薄膜は不純物を低濃度に含有し
    た膜であり、前記第２の薄膜は前記第１の薄膜より不純
    物を高濃度に含有した膜であることを特徴とする請求項
    （１）乃至請求項（６）いずれか一項に記載の半導体装
    置の製造方法。
JP2130042A 1990-05-18 1990-05-18 半導体装置の製造方法 Expired - Fee Related JP2577488B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2130042A JP2577488B2 (ja) 1990-05-18 1990-05-18 半導体装置の製造方法
US07/699,327 US5127989A (en) 1990-05-18 1991-05-13 Method of forming a thin film pattern with a trapezoidal cross section
DE69120729T DE69120729T2 (de) 1990-05-18 1991-05-17 Herstellungsverfahren für ein Dünnschichtmuster mit trapezförmigem Querschnitt
KR1019910008072A KR940004409B1 (ko) 1990-05-18 1991-05-17 반도체 장치의 제조 방법
EP91108046A EP0459252B1 (en) 1990-05-18 1991-05-17 Method of forming a thin film pattern with a trapezoidal cross section

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2130042A JP2577488B2 (ja) 1990-05-18 1990-05-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0425126A JPH0425126A (ja) 1992-01-28
JP2577488B2 true JP2577488B2 (ja) 1997-01-29

Family

ID=15024690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2130042A Expired - Fee Related JP2577488B2 (ja) 1990-05-18 1990-05-18 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5127989A (ja)
EP (1) EP0459252B1 (ja)
JP (1) JP2577488B2 (ja)
KR (1) KR940004409B1 (ja)
DE (1) DE69120729T2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234633A (en) * 1987-12-28 1993-08-10 Canon Kabushiki Kaisha Cast molding die and process for producing information recording medium using the same
JP2759582B2 (ja) * 1991-09-05 1998-05-28 三菱電機株式会社 フォトマスクおよびその製造方法
US5462700A (en) * 1993-11-08 1995-10-31 Alliedsignal Inc. Process for making an array of tapered photopolymerized waveguides
US5948232A (en) * 1995-06-19 1999-09-07 Lynntech, Inc. Method of manufacturing passive elements using conductive polypyrrole formulations
US5722162A (en) * 1995-10-12 1998-03-03 Fujitsu Limited Fabrication procedure for a stable post
US6117345A (en) 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
US6232229B1 (en) * 1999-11-19 2001-05-15 Micron Technology, Inc. Microelectronic device fabricating method, integrated circuit, and intermediate construction
KR101674208B1 (ko) * 2009-12-29 2016-11-23 엘지디스플레이 주식회사 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법
CN106024982A (zh) * 2016-07-11 2016-10-12 中国科学院上海技术物理研究所 一种红外焦平面芯片的铟柱制备方法
US10641726B2 (en) 2017-02-01 2020-05-05 Seagate Technology Llc Fabrication of a nanochannel for DNA sequencing using electrical plating to achieve tunneling electrode gap
US10640827B2 (en) 2017-02-01 2020-05-05 Seagate Technology Llc Fabrication of wedge shaped electrode for enhanced DNA sequencing using tunneling current
US10731210B2 (en) 2017-02-01 2020-08-04 Seagate Technology Llc Fabrication of nanochannel with integrated electrodes for DNA sequencing using tunneling current
US10889857B2 (en) 2017-02-01 2021-01-12 Seagate Technology Llc Method to fabricate a nanochannel for DNA sequencing based on narrow trench patterning process
US10761058B2 (en) 2017-02-01 2020-09-01 Seagate Technology Llc Nanostructures to control DNA strand orientation and position location for transverse DNA sequencing
US20180259475A1 (en) 2017-03-09 2018-09-13 Seagate Technology Llc Vertical nanopore coupled with a pair of transverse electrodes having a uniform ultrasmall nanogap for dna sequencing
US10752947B2 (en) 2017-03-09 2020-08-25 Seagate Technology Llc Method to amplify transverse tunneling current discrimination of DNA nucleotides via nucleotide site specific attachment of dye-peptide
CN112882343A (zh) * 2021-01-15 2021-06-01 广州爱思威科技股份有限公司 光刻胶倒梯形结构的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0057738B1 (de) * 1981-02-07 1986-10-15 Ibm Deutschland Gmbh Verfahren zum Herstellen und Füllen von Löchern in einer auf einem Substrat aufliegenden Schicht
JPS60263964A (ja) * 1984-06-13 1985-12-27 Konishiroku Photo Ind Co Ltd 画像記録装置
JPS61227059A (ja) * 1985-03-30 1986-10-09 Ricoh Co Ltd 偏向制御インクジエツト記録装置
JPS62176873A (ja) * 1986-01-31 1987-08-03 Mita Ind Co Ltd 粉体トナ−を用いた記録方法及び装置
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
US5007984A (en) * 1987-09-28 1991-04-16 Mitsubishi Denki Kabushiki Kaisha Method for etching chromium film formed on substrate
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide

Also Published As

Publication number Publication date
KR940004409B1 (ko) 1994-05-25
DE69120729D1 (de) 1996-08-14
DE69120729T2 (de) 1996-12-05
EP0459252B1 (en) 1996-07-10
EP0459252A3 (en) 1992-03-18
KR910020838A (ko) 1991-12-20
JPH0425126A (ja) 1992-01-28
EP0459252A2 (en) 1991-12-04
US5127989A (en) 1992-07-07

Similar Documents

Publication Publication Date Title
JP2577488B2 (ja) 半導体装置の製造方法
US4871630A (en) Mask using lithographic image size reduction
JP3218814B2 (ja) 半導体装置の製造方法
US8546048B2 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
US6440862B1 (en) Stepped photoresist profile and opening formed using the profile
JPH09283621A (ja) 半導体装置のｔ型ゲート電極形成方法およびその構造
JPH09127707A (ja) レジストパターンの形成方法
JP2002151381A (ja) パターン形成方法
JPH0446346A (ja) 半導体装置の製造方法
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
JP2009139695A (ja) 半導体装置の製造方法
JPH04348030A (ja) 傾斜エッチング法
US4581316A (en) Method of forming resist patterns in negative photoresist layer using false pattern
KR100434132B1 (ko) 중간층리쏘그래피
US20030096465A1 (en) Hard mask trimming with thin hard mask layer and top protection layer
JPH08227850A (ja) 導電性微細パターンの形成方法
JPH0548928B2 (ja)
KR100431991B1 (ko) 레티클 및 이를 이용한 반도체소자의 제조방법
KR20010080842A (ko) 라인 패턴 형성 방법
JPH1174253A (ja) 半導体装置の製造方法
JP2007079559A (ja) レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法
US6583037B2 (en) Method for fabricating gate of semiconductor device
CA1260627A (en) Lithographic image size reduction photomask
KR100278987B1 (ko) 반도체장치의제조방법
KR100431992B1 (ko) 레티클을 이용한 반도체소자의 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees