KR100278987B1 - 반도체장치의제조방법 - Google Patents

반도체장치의제조방법 Download PDF

Info

Publication number
KR100278987B1
KR100278987B1 KR1019980004978A KR19980004978A KR100278987B1 KR 100278987 B1 KR100278987 B1 KR 100278987B1 KR 1019980004978 A KR1019980004978 A KR 1019980004978A KR 19980004978 A KR19980004978 A KR 19980004978A KR 100278987 B1 KR100278987 B1 KR 100278987B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
semiconductor device
manufacturing
baking
Prior art date
Application number
KR1019980004978A
Other languages
English (en)
Other versions
KR19990070241A (ko
Inventor
한현규
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980004978A priority Critical patent/KR100278987B1/ko
Publication of KR19990070241A publication Critical patent/KR19990070241A/ko
Application granted granted Critical
Publication of KR100278987B1 publication Critical patent/KR100278987B1/ko

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체장치의 제조 방법에 관한 것으로서, 기판 상에 형성된 하지막 상에 포토레지스트를 도포하는 공정과, 상기 포토레지스트의 소정 부분을 노광하고 베이킹하는 공정과, 상기 베이킹하여 고온 상태를 갖는 포토레지스트를 현상하는 공정과, 상기 현상된 포토레지스트를 하드 베이킹을 하는 공정을 구비한다. 따라서, 본 발명에서 미세 패턴의 형성 시에 현상액 또는 탈이온수의 온도를 높여 표면장력에 의한 패턴의 기울어짐이나 쓰러짐을 방지하여 안정한 미세 패턴을 형성할 수 있는 이점이 있다.

Description

반도체장치의 제조 방법
본 발명은 반도체장치의 제조 방법에 관한 것으로서, 특히, 미세 패턴의 형성 시에 표면장력을 감소시켜 포토레지스트 패턴의 쓰러짐 불량을 방지할 수 있는 반도체장치의 제조 방법에 관한 것이다.
반도체소자가 고집적화됨에 따라 단위 소자의 크기가 감소되고 금속 배선의 선폭이 감소되고, 선 간거리 또한 감소되어 갔다. 이에 따라, 형성되는 패턴이 점차 미세화 되어 가로 방향으로의 길이보다 세로 방향으로의 길이가 큰, 즉, 종횡비(aspect ratio)가 커지게 되었다. 이에 따라, 패턴의 종횡비가 어느 한계 이상으로 커지게 되면 현상액(Developer)이나 세정액인 탈이온수(D.I. Water)의 표면장력에 큰 영향을 받게 되어 패턴이 기울거나 쓰러지는 문제가 발생한다. 때문에, 이러한 패턴의 쓰러짐을 방지하기 위해 표면장력을 감소시키거나 포토레지스트의 견디는 힘을 증가시켜 주는 방법들이 연구되고 있다.
도 1은 종래 기술에 따른 반도체장치의 제조 방법을 나타내는 공정 순서도이다.
종래에는 기판 상에 하지막을 형성하고, 상기 하지막 상에 포토레지스트(Photoresist)를 도포한다.
그리고, 도 1에 나타낸 바와 같이 상기 포토레지스트를 차광영역이 정의된 포토 마스크를 사용하여 노광(Exposure)한다.
그런 후에, 상기 노광된 포토레지스트의 자체 응력을 해소하고 상기 노광된 포토레지스트의 가교 반응을 위해 약 100 ∼ 150℃의 온도로 베이킹(Post Exposure Bake : PEB)을 진행한다.
그런 다음에 현상을 위해 실온(Room Temperature)으로 온도를 냉각(Cooling)시킨 후, 현상액을 도포하여 포토레지스트를 일정 시간 동안 적신(Soaking) 후, 탈이온수로 세정하면 처음 상태에서 극성이 변질된 포토레지스트가 용해되어 포토레지스트의 패턴이 형성된다. 상기 포토레지스트 패턴을 형성하는 현상 과정(Development)을 거치고, 상기 현상 과정에서 현상액 및 탈이온수에 의해 상기 포토레지스트 패턴에 잔류하는 솔벤트(Solvent)를 제거하고 접착력을 향상시켜 포토레지스트 자체의 내약품성 및 내구성을 향상시킬 목적으로 약 100 ∼ 150℃의 온도로 하드 베이킹(Hard Baking)을 하여 상기 포토레지스트 패턴을 마스크로 사용하여 상기 기판 상의 하지막을 패터닝(Patterning)한다.
상술한 바와 같이 종래에는 기판 상의 하지막을 패터닝하기 위해 상기 하지막 상에 포토레지스트를 도포하고 노광 후 베이킹하고 현상을 위해 실온으로 냉각하고 현상 후에 다시 하드 베이킹하는 방법으로 패터닝을 진행하여 처음 상태에서 변질된 부분의 포토레지스트를 제거하는 방법으로 패턴을 형성하였다.
그러나, 반도체소자가 고집적화되고 패턴이 미세해지면서 패턴의 종횡비가 높아지고 이러한 현상은 포토레지스트의 현상시 패턴 사이에 채워지는 실온의 현상액 및 탈이온수의 표면장력으로 인해 패턴이 기울어지거나 심한 경우 패턴이 쓰러지는 현상이 발생하는 문제가 있다.
따라서, 본 발명의 목적은 미세 패턴의 형성 시에 현상액 또는 탈이온수의 온도를 높여주어 패턴의 기울어짐이나 쓰러짐을 방지할 수 있는 반도체장치의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조 방법은 기판 상에 형성된 하지막 상에 포토레지스트를 도포하는 공정과, 상기 포토레지스트의 소정 부분을 노광하고 베이킹하는 공정과, 상기 베이킹하여 고온 상태를 갖는 포토레지스트를 현상하는 공정과, 상기 현상된 포토레지스트를 하드 베이킹을 하는 공정을 구비한다.
도 1은 종래 기술에 따른 반도체장치의 제조 방법을 나타내는 공정 순서도.
도 2 및 도 3은 본 발명의 실시 예에 따른 반도체장치의 제조 방법을 나타내는 공정 순서도.
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 2 및 도 3은 본 발명의 실시 예에 따른 반도체장치의 제조 방법을 도시하는 공정 순서도이다.
본 발명에서는 기판 상에 하지막을 형성하고, 상기 하지막 상에 포토레지스트를 도포한다.
그리고, 도 2에 나타낸 바와 같이 상기 포토레지스트를 차광영역이 정의된 포토 마스크를 사용하여 노광(Exposure)한다. 그런 후에, 상기 노광된 포토레지스트의 자체 응력을 해소하고 상기 노광된 포토레지스트의 가교 반응을 위해 약 100 ∼ 150℃의 온도로 베이킹(Post Exposure Bake)을 진행한다.
그런 다음에 종래와는 다르게 현상을 위해 필요한 온도로 유지시켜 주는 베이크 모듈(Bake Module)로 이동하여 약 40 ∼ 100℃의 온도로 유지한다. 예를 들어 90℃의 온도가 적당하면 상기 베이크 모듈에서 90℃로 유지시켜주고, 현상시에도 현상액 및 탈이온수의 온도를 90 ± 5℃로 유지하여 현상을 한다. 즉, 상기 90℃로 유지되고 있는 노광된 포토레지스트 상에 90 ± 5℃로 가열된 현상액(Developer)을 도포하여 포토레지스트를 일정 시간동안 적신(Soaking) 후, 90 ± 5℃를 유지하는 탈이온수로 세정하면 처음 상태에서 극성이 변질된 포토레지스트가 용해되어 포토레지스트의 패턴이 형성된다. 상기 포토레지스트 패턴을 형성하는 현상 과정(Development)을 거치고, 상기 현상 과정에서 현상액 및 탈이온수에 의해 상기 포토레지스트 패턴에 잔류하는 솔벤트(Solvent)를 제거하고 접착력을 향상시켜 포토레지스트 자체의 내약품성 및 내구성을 향상시킬 목적으로 약 100 ∼ 150℃의 온도로 하드 베이킹(Hard Baking)을 하여 상기 포토레지스트 패턴을 마스크로 사용하여 상기 기판 상의 하지막을 패터닝(Patterning)한다.
그리고, 또 다른 방법은 도 3에 나타낸 바와 같이 기판 상에 하지막을 형성하고 상기 하지막 상에 포토레지스트를 도포한다. 그 다음에 포토 마스크를 사용하여 노광하고 노광 후 베이킹을 한 후 바로 별도의 공정을 거치지 않고 현상 모듈로 이동하여 현상한 후, 하드 베이킹한다.
상술한 바와 같이 본 발명에서는 기판 상의 하지막을 패터닝하기 위해 상기 하지막 상에 포토레지스트를 도포하고 노광 후 베이킹하고 현상도 가열된 상태로 진행하고 현상 후에 다시 하드 베이킹하는 방법으로 패터닝을 진행하여 처음 상태에서 변질된 부분의 포토레지스트를 제거하여 패턴을 형성하였다. 이렇게 형성된 포토레지스트 미세 패턴은 현상액 또는 탈이온수 용액의 온도를 높여주어 표면장력을 감소시키므로 쓰러짐이나 기울어짐 없이 안정한 프로 파일(profile)을 유지하게 된다.
상기 방법에서 현상액을 실온으로 유지하고 탈이온수만 가열 상태로 두는 경우도 같은 효과가 있고 상기 방법에서 웨이퍼를 냉각시키지 않으면 현상액 및 탈이온수가 실온이어도 고온의 웨이퍼에서 어느정도 용액의 온도를 적정온도로 높일 수 있으므로 상기 현상액 및 탈이온수의 온도가 실온이어도 패턴의 기울어짐이나 쓰러짐 현상을 방지할 수 있다.
따라서, 본 발명에서 미세 패턴의 형성 시에 현상액 또는 탈이온수의 온도를 높여 표면장력에 의한 패턴의 기울어짐이나 쓰러짐을 방지하여 안정한 미세 패턴을 형성할 수 있는 이점이 있다.

Claims (4)

  1. 기판 상에 형성된 하지막 상에 포토레지스트를 도포하는 공정과,
    상기 포토레지스트의 소정 부분을 노광하고 100~150℃온도의 제 1 고온 상태를 갖는 포토레지스트를 상기 제 1 고온 상태보다 낮은 40~100℃온도의 제 2 고온 상태로 유지하여 베이킹하는 공정과,
    상기 베이킹하여 고온 상태를 갖는 포토레지스트를 40~100℃의 온도로 가열된 현상액으로 현상하는 공정과,
    상기 현상된 포토레지스트를 100~150℃온도에서 하드 베이킹을 하는 공정을 구비하는 반도체장치의 제조 방법.
  2. 청구항 1에 있어서 상기 현상된 포토레지스트를 가열되거나 또는 가열되지 않은 탈이온수로 세정하는 공정을 더 구비하는 반도체장치의 제조 방법.
  3. 청구항 2에 있어서 상기 포토레지스트를 현상 및 세정하는 현상액과 탈이온수를 상기 제 2 고온 상태에 대해 ±5℃로 유지하는 반도체장치의 제조 방법.
  4. 청구항 1에 있어서 상기 포토레지스트를 가열되지않은 현상액으로 현상하고 상기 제 2 고온 상태의 탈이온수로 세정하는 반도체장치의 제조 방법.
KR1019980004978A 1998-02-18 1998-02-18 반도체장치의제조방법 KR100278987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004978A KR100278987B1 (ko) 1998-02-18 1998-02-18 반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004978A KR100278987B1 (ko) 1998-02-18 1998-02-18 반도체장치의제조방법

Publications (2)

Publication Number Publication Date
KR19990070241A KR19990070241A (ko) 1999-09-15
KR100278987B1 true KR100278987B1 (ko) 2001-02-01

Family

ID=65893693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004978A KR100278987B1 (ko) 1998-02-18 1998-02-18 반도체장치의제조방법

Country Status (1)

Country Link
KR (1) KR100278987B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461886B1 (en) 2000-05-13 2002-10-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170718A (ja) * 1984-09-14 1986-04-11 Matsushita Electronics Corp パタ−ン形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170718A (ja) * 1984-09-14 1986-04-11 Matsushita Electronics Corp パタ−ン形成方法

Also Published As

Publication number Publication date
KR19990070241A (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
US7846623B2 (en) Resist pattern and reflow technology
JP2000058506A (ja) 半導体装置の製造方法及び半導体装置
JP4679997B2 (ja) 微細パターン形成方法
US20070213447A1 (en) Over-coating agent for forming fine patterns and a method of forming fine patterns using such agent
JPH09326361A (ja) レジスト現像処理方法
KR940004409B1 (ko) 반도체 장치의 제조 방법
US6943124B1 (en) Two step exposure to strengthen structure of polyimide or negative tone photosensitive material
KR100493029B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100278987B1 (ko) 반도체장치의제조방법
CN113130383A (zh) 一种半导体结构及其制作方法
KR19990060922A (ko) 반도체 소자의 제조 방법
EP0825492A1 (en) Method of treating a resist pattern on a semiconductor wafer
KR100545185B1 (ko) 미세 콘택홀 형성 방법
KR100365751B1 (ko) 반도체소자의콘택홀형성방법
KR100527375B1 (ko) 게이트 패터닝 공정 중 발생하는 결함을 제거하기 위한현상방법
JP2005136430A (ja) パターン形成方法
KR100685586B1 (ko) 반도체 소자의 콘택홀 패턴 형성 방법
KR970008268B1 (ko) 감광막의 미세패턴 형성방법
KR100358161B1 (ko) 반도체소자제조방법
KR100739258B1 (ko) 반도체소자의 패턴 및 그 형성방법
KR19990011634A (ko) 반도체장치의 반사방지막을 이용한 패턴 형성방법
KR100427711B1 (ko) 반도체소자의콘택홀형성방법
KR0141156B1 (ko) 마스크의 리페어방법
KR100510616B1 (ko) 반도체 제조 공정에서의 barc 패터닝 및 식각 방법
JP2005115171A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee