KR100618850B1 - 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 - Google Patents

반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100618850B1
KR100618850B1 KR1020040057142A KR20040057142A KR100618850B1 KR 100618850 B1 KR100618850 B1 KR 100618850B1 KR 1020040057142 A KR1020040057142 A KR 1020040057142A KR 20040057142 A KR20040057142 A KR 20040057142A KR 100618850 B1 KR100618850 B1 KR 100618850B1
Authority
KR
South Korea
Prior art keywords
self
semiconductor device
manufacturing
resist pattern
poly
Prior art date
Application number
KR1020040057142A
Other languages
English (en)
Other versions
KR20060007776A (ko
Inventor
하정환
홍진
김현우
하타미쯔히로
콜라케마야수바라마냐
우상균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040057142A priority Critical patent/KR100618850B1/ko
Priority to US11/186,913 priority patent/US7851125B2/en
Priority to CN200510087449.7A priority patent/CN1734352B/zh
Priority to JP2005213263A priority patent/JP4754288B2/ja
Publication of KR20060007776A publication Critical patent/KR20060007776A/ko
Application granted granted Critical
Publication of KR100618850B1 publication Critical patent/KR100618850B1/ko
Priority to US12/946,964 priority patent/US8241837B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography

Abstract

실리콘을 함유하는 자기조립 분자층을 포함하는 마스크 패턴 및 그 형성 방법과, 반도체 소자의 제조 방법에 관하여 개시한다. 본 발명에 따른 마스크 패턴은 반도체 기판상에 형성된 레지스트 패턴과, 레지스트 패턴 위에 코팅되어 있고 실리콘을 함유하는 자기조립 분자층을 포함한다. 실리콘을 함유하는 자기조립 분자층은 졸-겔 반응으로부터 얻어지는 실리카 네트워크로 구성된다. 마스크 패턴을 형성하기 위하여, 먼저 기판상의 하지막 위에 상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다. 이어서, 상기 레지스트 패턴의 표면에 실리콘을 함유하는 자기조립 분자층을 형성한다. 반도체 기판상에 상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한 후, 상기 레지스트 패턴의 표면에만 선택적으로 실리콘을 함유하는 자기조립 분자층을 형성하여 하지막이 제1 폭 보다 작은 제2 폭 만큼 노출되도록 한다. 레지스트 패턴 및 자기조립 분자층을 식각 마스크로 하여 하지막을 식각하여 미세 패턴을 구현한다.
자기조립, 레지스트, 실리케이트 올리고머, 가수분해 산물, 졸-겔 반응

Description

반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세 패턴을 가지는 반도체 소자의 제조 방법{Mask pattern for manufacturing semiconductor device and method of forming the same and method of manufacturing semiconductor device having fine patterns}
도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 개략적으로 설명하기 위한 플로차트이다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법에서 레지스트 패턴의 표면에 실리콘을 함유하는 자기조립 분자층을 형성하는 예시적인 제1 방법을 설명하기 위한 플로차트이다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법에서 레지스트 패턴의 표면에 실리콘을 함유하는 자기조립 분자층을 형성하는 예시적인 제2 방법을 설명하기 위한 플로차트이다.
도 4a 내지 도 4d는 본 발명의 바람직한 실시예에 따른 반도체 소자용 마스크 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 5a 내지 도 5c는 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 6a 내지 도 6f는 본 발명의 제2 실시예에 따른 반도체 소자의 제조 방법 을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 반도체 기판, 110: 하지막, 120: 레지스트 패턴, 130: 자기조립 분자층, 132: 제1 자기조립 단분자층, 134: 제2 자기조립 단분자층, 140: 열, 200: 기판, 210: 하지막, 210a: 하지막 패턴, 220: 레지스트 패턴, 230: 자기조립 분자층, 300: 반도체 기판, 310: 하지막, 310a: 하지막 패턴, 322: 바텀 레지스트막, 322a: 바텀 레지스트 패턴, 324: 탑 레지스트막, 324a: 탑 레지스트 패턴, 332: 자기조립 분자층.
본 발명은 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과, 반도체 소자의 제조 방법에 관한 것으로, 특히 리소그래피 기술의 파장 한계를 초월하는 미세 패턴으로 이루어지는 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과, 상기 식각 마스크를 이용하여 형성되는 미세 패턴을 가지는 반도체 소자의 제조 방법에 관한 것이다.
통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각막, 예를 들면 실리콘막, 절연막, 또는 도전막 위에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로하여 상기 피식각막을 식각하여 원하는 패턴을 형성한다.
반도체 소자의 고집적화에 따라 보다 작은 CD(Critical Dimension)의 디자인 룰(design rule)이 적용되고, 리소그래피 공정시 보다 작은 개구 사이즈(opening size)를 가지는 콘택홀 또는 보다 작은 폭을 가지는 스페이스를 갖춘 미세 패턴을 형성하는 기술이 요구되고 있다.
통상적인 리소그래피 기술을 이용하여 미세 콘택홀을 형성하기 위한 기술로서, 단파장의 노광원(exposure tool)을 이용하는 방법인 E-빔 리소그래피와, 하프톤 위상 반전 마스크(half-tone phase shift mask)를 이용하는 방법이 있다. 이들 중, 단파장의 노광원을 사용하는 방법에서는 재료 의존성 및 경제적 측면에 있어서 많은 어려움이 있다. 또한, 하프톤 위상 반전 마스크를 이용하는 방법에서는 마스크 제작 기술 및 해상도에 있어서의 한계가 있어서 현실적으로 150nm 이하의 사이즈를 가지는 콘택홀을 형성하기는 매우 어렵다.
지금까지, 보다 작은 피쳐 사이즈에 대한 요구에 부응하기 위하여 다양한 기술이 제안되었다.
예를 들면, 일본 공개특허공보 제1989-307228호에는 레지스트막을 노광, 현상하여 레지스트 패턴을 형성한 후, 열처리를 행하여 상기 레지스트 패턴의 단면 형상을 변형시켜 레지스트 패턴의 사이즈를 변화시키는 기술이 개시되어 있다. 그러나, 이 방법에서는 상기 레지스트 패턴의 상부에서의 레지스트 유속 및 중간 높이 부분에서의 레지스트 유속이 일정하지 않게 된다. 특히, 레지스트 패턴의 열적 플로우에 의하여 감소되는 CD가 100nm 이상인 경우, 상기 레지스트막의 급격한 플로우 특성에 의하여 포토레지스트 패턴의 프로파일이 변형되어 중간 높이 부분에서 스웰링(swelling) 현상이 나타나는 보우잉 프로파일(bowing profile)이 얻어지게 된다. 따라서, 이 방법을 이용하는 경우에는 포토레지스트 패턴의 유속을 조절하기 매우 곤란하므로, 패턴의 프로파일을 버티컬하게 유지하면서 CD를 줄이는 것이 곤란하다.
일본 공개특허공보 제1995-45510호에는 레지스트 패턴 형성 후 전면 또는 일부에 레지스트와 섞이지 않는 수지(resin)를 도포하고 열처리에 의해 레지스트를 유동시켜 패턴을 미세화하는 기술이 개시되어 있다. 이 기술에서는 수지 도포후에 레지스트의 열유동을 일으키기 때문에 지나친 유동을 방지할 수 있다. 이 기술에서는 상기 수지로서 폴리비닐알콜을 사용한다. 그러나, 폴리비닐알콜은 점도가 높고 물에는 잘 용해되지 않으므로 상기 수지를 제거하기 위하여 순수(deionized water)를 사용하여 린스 공정을 행할 때 상기 수지를 완전히 제거하기는 어렵다.
일본 공개특허공보 제2001-228616호에는 산을 공급할 수 있는 레지스트 패턴의 표면에 산을 공급받아 가교하는 프레임 형성 재료를 피복하고, 가열에 의해 레지스트 패턴으로부터 프레임 형성 재료로 산을 이동시키고, 계면에 발생한 가교층을 레지스트 패턴의 피복층으로서 형성하여 레지스트 패턴을 두껍게 함으로써 레지스트의 홀 직경 및 분리폭(isolation width)을 축소하는 기술이 개시되어 있다. 이 기술에서는 원하지 않는 위치에서도 화학적 가교 반응이 유발되어 결함이 발생될 수 있다.
일본 공개특허공보 제2003-202679호에는 피복형성제를 사용하여 미세 패턴을 형성하는 방법에 있어서 피복형성제를 포토레지스트 패턴을 가지는 기판상에 피복 하고 피복형성제의 열수축 작용을 이용하여 포토레지스트 패턴 간격을 협소하게 하여 미세 패턴을 형성하는 기술이 개시되어 있다. 이 방법에서는 피복형성제의 열수축량이 웨이퍼의 온도 분포에 주로 의존하게 되어 웨이퍼상의 전체 영역에서 균일한 레지스트 패턴을 얻는 것이 어렵다.
상기한 바와 같이, 지금까지 제안된 종래 기술에 따른 CD 축소 기술에서는 포토레지스트와 유기 폴리머와의 가교 결합을 유도하는 방법, 또는 열에 의한 레지스트의 유동을 유도하는 방법을 이용하였다. 그러나, 이들 방법에 의하여 얻어진 레지스트 패턴은 건식 식각에 대한 내성이 작다는 단점이 있다. 포토레지스트와 유기 폴리머와의 가교 결합을 유도하는 방법에서는 레지스트 패턴의 표면 위에 피복된 가교층이 대부분 탄화수소 화합물로 이루어지며, 이들 재료는 포토레지스트 재료에 비하여 건식 식각에 대한 내성이 작다. 또한, 열에 의한 레지스트의 유동을 유도하는 방법에서는 포토레지스트 재료의 열유동시 그 두께가 낮아지므로, 건식 식각에 대한 내성이 약해지게 된다.
레지스트 패턴의 건식 식각에 대한 내성을 향상시키기 위한 노력의 하나로서 실리콘을 함유하는 재료를 사용하는 기술이 연구되었다. 미합중국 특허 제6,110,637호에서는 카르복시산 무수물 (carboxylic acid anhydride) 작용기를 가지는 포토레지스트를 아미노실록산 올리고머와 가교 반응시켜 미세 패턴을 형성하는 기술이 개시되어 있다. 이 기술에서는 아미노실록산과 가교 반응이 가능한 특정한 포토레지스트 재료가 요구되며, 가교되지 않은 실리콘 함유 재료를 제거하기 위하여 별도로 유기 용제를 사용하여야 한다.
미합중국 특허 공개 2004/0009436 A1에는 실리콘 함유 수용성 폴리머를 레지스트 패턴과 가교 반응시켜 실리콘 함유 물질층을 레지스트 패턴 위에 코팅하는 기술이 개시되어 있다. 이 기술에서는 실리콘 함량이 제한되며, 따라서 건식 식각에 대한 충분한 내성을 확보하기 어렵다.
본 발명의 목적은 상기한 종래 기술에 따른 문제점을 극복하고자 하는 것으로서, 리소그래피 기술에서의 파장의 한계를 초월하는 미세 패턴을 형성하는 데 있어서 건식 식각에 대한 충분한 내성을 확보할 수 있는 반도체 소자 제조용 마스크 패턴을 제공하는 것이다.
본 발명의 다른 목적은 건식 식각에 대한 충분한 내성을 확보하면서 보다 작은 피쳐 사이즈의 미세 패턴을 구현하는 데 적용될 수 있는 반도체 소자 제조용 마스크 패턴 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 건식 식각에 대한 충분한 내성을 확보하면서 리소그래피 기술에서의 파장의 한계를 초월하는 미세 패턴을 구현할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자 제조용 마스크 패턴은 반도체 기판상에 형성된 레지스트 패턴과, 상기 레지스트 패턴 위에 코팅되어 있고 실리콘을 함유하는 자기조립 분자층을 포함한다. 상기 자기조립 분자층은 실리카 네트워크 (silica network)를 포함한다.
바람직하게는, 상기 자기조립 분자층은 양이온성 실리케이트 올리고머 및 음이온성 실리케이트 올리고머 중에서 선택되는 적어도 하나의 졸-겔(sol-gel) 반응 산물을 포함한다.
바람직하게는, 상기 양이온성 실리케이트 올리고머는 아미노프로필트리메톡시실란 (aminopropyltrimethoxysilane), 아미노프로필트리에톡시실란 (aminopropyltriethoxysilane), 및 아미노기를 함유하는 다면 올리고머 실세스퀴옥산 (polyhedral oligomeric silsequioxane) 중에서 선택되는 적어도 하나의 가수분해 산물이다. 또한, 상기 음이온성 실리케이트 올리고머는 실리카 (silica), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 및 모노알킬-트리알콕시 실리콘 (monoalkyl-trialkoxy silicon) 중에서 선택되는 적어도 하나의 가수분해 산물이다.
상기 자기조립 분자층은 양이온성 고분자 및 음이온성 고분자 중에서 선택되는 적어도 하나의 물질을 더 포함할 수 있다.
바람직하게는, 상기 양이온성 고분자는 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어진다. 또한, 상기 음이온성 고분자는 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어진다.
상기 자기조립 분자층은 양이온성 실리케이트 올리고머의 졸-겔 반응 산물로 이루어지는 단일층으로 이루어질 수 있다. 또는, 상기 자기조립 분자층은 양이온성 실리케이트 올리고머의 졸-겔 반응 산물로 이루어지는 제1 자기조립 단분자층과, 음이온성 실리케이트 올리고머의 졸-겔 반응 산물, 및 음이온성 고분자 중에서 선택되는 어느 하나를 포함하는 제2 자기조립 단분자층의 적층 구조를 포함할 수 있다. 상기 자기조립 분자층은 상기 제1 자기조립 단분자층 및 제2 자기조립 단분자층이 교대로 복수 회 적층된 적층 구조를 가질 수 있다.
바람직하게는, 상기 자기조립 분자층은 양이온성 실리케이트 올리고머의 졸-겔 반응 산물, 및 양이온성 고분자 중에서 선택되는 어느 하나를 포함하는 제1 자기조립 단분자층과, 음이온성 실리케이트 올리고머의 졸-겔 반응 산물로 이루어지는 제2 자기조립 단분자층의 적층 구조를 포함한다. 여기서, 상기 자기조립 분자층은 상기 제1 자기조립 단분자층 및 제2 자기조립 단분자층이 교대로 복수 회 적층된 적층 구조를 가질 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자 제조용 마 스크 패턴 형성 방법에서는, 기판상의 하지막 위에 상기 하지막을 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다. 상기 레지스트 패턴의 표면에 실리콘을 함유하는 자기조립 분자층을 형성한다.
상기 자기조립 분자층을 형성하기 위하여 상기 레지스트 패턴의 표면에 실리케이트 올리고머 수용액이 접촉된 상태에서 졸-겔 반응을 유도하는 단계를 포함한다. 바람직하게는, 상기 졸-겔 반응을 유도하기 위하여 상기 레지스트 패턴의 표면에 실리케이트 올리고머 수용액을 접촉시킨 후 상기 기판을 100 ∼ 180℃의 온도로 베이킹(baking)하는 단계를 포함한다.
상기 자기조립 분자층을 형성하는 단계는 상기 레지스트 패턴 위에 실리케이트 올리고머 수용액을 접촉시켜 제1 자기조립 단분자층을 형성하는 제1 접촉 단계와, 상기 레지스트 패턴 위에 고분자 전해질 용액을 접촉시켜 제2 자기조립 단분자층을 형성하는 제2 접촉 단계를 포함할 수 있다. 여기서, 상기 실리케이트 올리고머 수용액은 양이온성 실리케이트 올리고머 수용액 또는 음이온성 실리케이트 올리고머 수용액으로 이루어진다. 또한, 상기 고분자 전해질 용액은 양이온성 고분자 전해질 용액 또는 음이온성 고분자 전해질 용액으로 이루어진다.
상기 자기조립 분자층을 형성하는 단계는 상기 레지스트 패턴의 표면에 양이온성 실리케이트 올리고머 수용액을 접촉시키는 제1 접촉 단계 만을 포함할 수 있다. 또는, 상기 자기조립 분자층을 형성하는 단계는 상기 제1 접촉 단계를 거친 상기 레지스트 패턴을 음이온성 실리케이트 올리고머 수용액 또는 음이온성 고분자 전해질 용액과 접촉시키는 제2 접촉 단계를 더 포함할 수도 있다.
또한, 상기 자기조립 분자층을 형성하는 단계는 상기 레지스트 패턴의 표면에 양이온성 고분자 전해질 용액과 접촉시키는 제1 접촉 단계와, 상기 제1 접촉 단계를 거친 레지스트 패턴을 음이온성 실리케이트 올리고머 수용액과 접촉시키는 제2 접촉 단계를 포함할 수 있다.
경우에 따라, 상기 제1 접촉 단계 후 상기 제1 자기조립 단분자층의 표면을 세정액으로 린스하는 단계와, 상기 제2 접촉 단계 후 상기 제2 자기조립 단분자층의 표면을 세정액으로 린스하는 단계 중 적어도 하나의 단계를 더 포함할 수 있다. 바람직하게는, 상기 세정액은 순수로 이루어진다.
상기 또 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조 방법에서는 반도체 기판상에 하지막을 형성한다. 상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다. 상기 개구부에서 상기 하지막이 상기 제1 폭 보다 작은 제2 폭 만큼 노출되도록 상기 레지스트 패턴의 표면에만 선택적으로 실리콘을 함유하는 자기조립 분자층을 형성한다. 상기 레지스트 패턴 및 자기조립 분자층을 식각 마스크로 하여 상기 하지막을 식각한다.
본 발명에 의하면, 포토리소그래피 기술에서의 파장 한계를 초월한 미세한 사이즈의 개구부가 형성된 마스크 패턴을 형성하기 위하여 레지스트 패턴 위에 실리콘을 함유하는 자기조립 분자층을 형성함으로써 결과적으로 얻어지는 마스크 패턴의 측벽 프로파일의 변형 없이 버티컬한 측벽 프로파일을 유지할 수 있다. 또한, 개구부의 폭을 축소시키는 데 있어서 상온에서 간단한 방법으로 행함으로써 공정이 단순하고 공정 단가를 낮출 수 있다. 또한, 하지막을 식각하는 데 있어서, 실리콘 을 함유하는 자기조립 분자층을 마스크 패턴으로 이용함으로써 건식 식각에 대한 내성이 충분히 확보될 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 1의 플로차트를 참조하여 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 개략적으로 설명한다.
단계 12
단계 12에서, 먼저 반도체 기판상에 식각 대상의 하지막을 형성한다. 상기 하지막은 예를 들면 실리콘막, 산화막, 질화막, 또는 산화질화막과 같은 절연막, 도전막 등 어떠한 막질로도 형성이 가능하다. 상기 하지막에 콘택홀을 형성하기 위한 공정의 경우에는 상기 하지막으로서 절연막을 형성한다. 또한, BLR (bi-layer resist) 공정에 의한 패터닝을 행하기 위하여 상기 하지막으로서 바텀(bottom) 레지스트막을 형성할 수도 있다. 그리고, 상기 MLR (multi-layer resist) 공정에 의한 패터닝을 행하기 위하여 상기 하지막이 예를 들면 바텀 레지스트막과 층간 산화막 (interlayer oxide)으로 구성될 수도 있다.
상기 하지막 위에 레지스트막을 형성한 후, 통상의 포토리소그래피 공정에 따라 상기 레지스트막의 노광 및 현상 공정을 거쳐 상기 하지막을 소정의 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다.
상기 레지스트 패턴을 형성하는 과정에 있어서, 노광 공정 중 레지스트막에서 발생된 산(acid)은 노광 후 베이크(post-exposure bake) 과정을 통해 확산된다. 포지티브형 레지스트막을 형성한 경우에는 상기와 같이 확산된 산에 의하여 상기 레지스트막의 노광부에서 보호기를 가지는 폴리머에서 상기 보호기가 떨어져 나가는 탈보호(deprotection) 현상을 유발하여 노광부가 선택적으로 현상 가능하게 되며, 네가티브형 레지스트막을 형성한 경우에는 상기와 같이 확산된 산에 의하여 노광부에서 폴리머의 가교 반응이 유발되어 비노광부가 선택적으로 현상 가능하게 된다. 이 과정에서 상기 레지스트막의 노광부와 비노광부와의 경계면에는 소량의 산이 남아 있게 된다. 그 결과, 현상 공정 후 상기 경계면 즉 상기 레지스트 패턴의 측벽에서는 그 부분에 남아 있는 소량의 산으로 인하여 부분적으로 폴리머가 탈보호되어 상기 레지스트 패턴의 측벽은 음이온성 전하를 가지는 상태를 유지하게 된다. 즉, 상기 노광부와 비노광부와의 경계면에서는 산으로 인하여 부분적으로 탈보호가 진행되었지만 현상 단계에서는 용해되지 않고 남아 있는 부분으로 인하여 상기 레지스트 패턴의 측벽은 미량의 음이온성 전하를 갖게 된다. 이와 같은 현상은 당 업계에서 사용되고 있거나 시판되고 있는 레지스트이면 그 성분 또는 노광원의 종류에 상관 없이 동일하게 나타나는 현상이다.
단계 14
단계 14에서, 실리케이트 올리고머 수용액을 준비한다. 필요에 따라, 상기 실리케이트 올리고머 수용액으로서 양이온성 실리케이트 올리고머 수용액 및 음이온성 실리케이트 올리고머 수용액 중에서 선택되는 어느 하나의 실리케이트 올리고머 수용액 만을 준비할 수도 있고, 양이온성 실리케이트 올리고머 수용액 및 음이온성 실리케이트 올리고머 수용액을 모두 준비할 수도 있다.
양이온성 실리케이트 올리고머 수용액
상기 양이온성 실리케이트 올리고머 수용액은 아미노프로필트리메톡시실란 (aminopropyltrimethoxysilane), 아미노프로필트리에톡시실란 (aminopropyltriethoxysilane), 및 아미노기를 함유하는 다면 올리고머 실세스퀴옥산 (polyhedral oligomeric silsequioxane) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 실리케이트 올리고머를 포함한다. 상기 양이온성 실리케이트 올리고머 수용액은 양이온성 실리케이트를 순수에 약 10ppm ∼ 10 중량%의 농도로 용해시킨 후 염기로 가수분해시켜 얻어질 수 있다.
상기 양이온성 실리케이트 올리고머를 형성하기 위하여 상기 예시된 실리케이트를 염기(base), 예를 들면 암모늄 히드록사이드 (ammonium hydroxide) 또는 알킬암모늄 히드록사이드 (alkylammonium hydroxide)로 가수분해시킨다.
상기 양이온성 실리케이트의 올리고머화된 가수분해 산물의 일 예를 화학식 1에 나타내었다.
Figure 112004032516016-pat00001
음이온성 실리케이트 올리고머 수용액
상기 음이온성 실리케이트 올리고머 수용액은 실리카 (silica), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 및 모노알킬-트리알콕시 실리콘 (monoalkyl-trialkoxy silicon) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 음이온성 실리케이트 올리고머를 포함한다. 상기 음이온성 실리케이트 올리고머 수용액은 음이온성 실리케이트를 순수에 약 10ppm ∼ 10 중량%의 농도로 용해시킨 후 염기로 가수분해시켜 얻어질 수 있다.
상기 음이온성 실리케이트 올리고머를 형성하기 위하여 상기 예시된 실리케이트를 염기(base), 예를 들면 암모늄 히드록사이드 (ammonium hydroxide) 또는 알킬암모늄 히드록사이드 (alkylammonium hydroxide)로 가수분해시킨다.
상기 음이온성 실리케이트의 올리고머화된 가수분해 산물의 일 예로서 테트라메틸암모늄 실리케이트 (tetramethyl ammonium silicate: TMAH2SiO2)를 들 수 있 다.
단계 16
단계 16에서, 고분자 전해질 용액을 준비한다. 상기 고분자 전해질 용액으로서 필요에 따라 양이온성 고분자 전해질 용액 및 음이온성 고분자 전해질 용액중 선택되는 어느 하나의 고분자 전해질 용액만 단독으로 준비할 수도 있고, 양이온성 고분자 전해질 용액 및 음이온성 고분자 전해질 용액을 모두 준비할 수도 있다.
양이온성 고분자 전해질 용액
상기 양이온성 고분자 전해질 용액은 예를 들면 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 양이온성 고분자를 용매에 상기 용매의 총 중량을 기준으로 약 10ppm ∼ 10 중량%의 농도로 상기 용매에 용해시켜 얻어질 수 있다.
본 발명에서 사용하기 적합한 양이온성 고분자의 대표적인 예를 화학식 2 내지 화학식 5에 나타내었다.
Figure 112004032516016-pat00002
Figure 112004032516016-pat00003
Figure 112004032516016-pat00004
Figure 112004032516016-pat00005
음이온성 고분자 전해질 용액
상기 음이온성 고분자 전해질 용액은 예를 들면 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 음이온성 고분자를 용매에 상기 용매의 총 중량을 기준으로 약 10ppm ∼ 10 중량%의 농도로 용해시켜 얻어질 수 있다.
본 발명에서 사용하기 적합한 음이온성 고분자의 대표적인 예를 화학식 6 내지 화학식 9에 나타내었다.
Figure 112004032516016-pat00006
Figure 112004032516016-pat00007
Figure 112004032516016-pat00008
Figure 112004032516016-pat00009
용매
상기 용매로서 순수(deionized water), 유기 용매, 또는 순수와 유기 용매와의 혼합물을 사용할 수 있다. 상기 용매로서 사용하기에 적합한 유기 용매는 예를 들면 알콜, 아민, 에테르, 에스테르, 카르복실산, 티올, 티오에스테르(thioester), 알데히드, 케톤, 페놀, 알칸, 알켄, 아렌(arene) 및 아릴렌(arylene) 계열 중에서 선택되는 물질로 이루어질 수 있다.
pH 조절제
상기 고분자 전해질 용액의 적절한 pH를 유지하기 위하여 상에 고분자 전해질 용액은 pH 조절제를 더 포함할 수 있다. 본 발명에서 적용하기에 적합한 고분자 전해질 용액의 pH 범위는 상기 고분자 전해질 용액을 구성하는 주요 성분의 종류에 따라 각각 다르다. 따라서, 사용하고자 하는 고분자 전해질 용액의 구체적인 성분에 따라 적절한 pH를 조절한다. 상기 pH 조절제는 산성 또는 염기성 물질로 이루어 질 수 있다. 상기 pH 조절제로서 예를 들면 4차 암모늄염 (ammonium salt), 알킬아민 (alkylamine), 알콕시아민 (alkoxyamine), 황화물 (sulfide), 티올 (thiol), 포스핀 (phosphine) 아인산염 (phosphite), 술폰산 (sulfonic acid), 인산 (phosphoric acid), 카르복시산 (carboxylic acid), 플루오르 함유 산, 또는 할로겐화수소 (hydrogen halide) 계열의 물질을 사용할 수 있다.
상기 단계 12, 단계 14, 및 단계 16 중 어느 단계를 우선적으로 행하는가는 공정의 설계 변경 사항에 관한 것으로, 특별한 제한은 없다.
단계 20
단계 20에서, 상기 레지스트 패턴의 표면에 실리콘을 함유하는 자기조립 분자층을 형성한다. 실리콘을 함유하는 자기조립 분자층을 형성하는 방법에 대한 상세한 설명은 후술한다.
단계 30
단계 30에서, 상기 레지스트 패턴과 실리콘을 함유하는 자기조립 분자층을 식각 마스크로 하여 상기 하지막을 건식 식각한다. 그 결과, 리소그래피 기술에서의 파장의 한계를 초월하는 미세 패턴을 구현할 수 있다.
도 2는 도 1을 참조하여 설명한 본 발명에 따른 반도체 소자의 제조 방법 중 단계 20에서 레지스트 패턴의 표면에 실리콘을 함유하는 자기조립 분자층을 형성하는 구체적인 제1 방법을 설명하기 위한 플로차트이다.
단계 20-1a
단계 20-1a에서, 레지스트 패턴의 표면에서 졸-겔 (sol-gel) 반응을 유도하 기 위하여 상기 레지스트 패턴의 표면에 양이온성 실리케이트 올리고머 수용액을 접촉시켜 자기조립 단분자층을 형성한다. 이 단계는 약 10 ∼ 30℃, 바람직하게는 상온에서 행한다. 이 때, 상기 레지스트 패턴의 표면에서는 일부 영역 또는 전체 영역에서 양이온성 실리케이트 올리고머 수용액과의 접촉 만으로도 이들 사이에 졸-겔 반응이 이루어 질 수도 있다.
상기 레지스트 패턴의 표면에 양이온성 실리케이트 올리고머 수용액을 접촉시키기 위하여 스핀 코팅 (spin coating), 퍼들링 (puddling), 딥핑 (dipping), 스프레이 (spray) 방법 등과 같은 다양한 방법을 이용할 수 있다. 상기 접촉 시간은 예를 들면 약 10초 ∼ 5분으로 설정할 수 있다. 또한, 상기 레지스트 패턴의 표면에 양이온성 실리케이트 올리고머 수용액을 접촉시키는 데 있어서, 접촉 방법에 따라 상기 반도체 기판을 회전시키거나 또는 고정시킨 상태로 유지시킨다. 예를 들면, 스핀 코팅 방법으로 접촉시키는 경우에는 상기 반도체 기판을 그 중심점을 중심으로 소정 속도로 회전시키고, 퍼들링 또는 스프레이 방법을 이용하는 경우에는 상기 반도체 기판을 이동 또는 회전시키지 않고 고정된 상태로 유지시킨다.
여기서, 상기 레지스트 패턴의 측벽 표면은 도 1의 단계 12에서 설명한 바와 같이 산으로 인하여 부분적으로 탈보호가 진행되었지만 현상 단계에서 용해되지 않고 남아 있는 부분으로 인하여 미량의 음이온성 전하를 갖고 있다. 따라서, 상기 레지스트 패턴의 표면에 양이온성 실리케이트 올리고머 수용액을 직접 접촉시킴으로써 양이온성 실리케이트 올리고머가 상기 레지스트 패턴의 표면에만 선택적으로 자기조립 방식으로 결합된다. 그 결과, 상기 레지스트 패턴의 표면에는 양이온성 실리케이트로부터 얻어지는 자기조립 단분자층이 형성된다.
단계 20-1b
상기 자기조립 단분자층이 형성된 결과물을 세정액으로 린스한다. 바람직하게는, 상기 세정액으로서 순수 (deionized water)를 사용한다. 상기 린스 단계는 필수적인 것은 아니며 경우에 따라 생략 가능하다.
단계 20-1c
상기 레지스트 패턴의 표면 위에 형성된 자기조립 단분자층의 수가 원하는 수인 소정치에 이르면 단계 20-1d로 진행하고, 아직 원하는 수인 소정치에 이르지 않았으면, 단계 20-1e로 진행한다.
단계 20-1d
상기 레지스트 패턴 위에 상기 자기조립 단분자층이 원하는 수 만큼 형성된 기판을 약 100 ∼ 180℃의 온도로 베이킹(baking)하여 상기 레지스트 패턴의 표면에서의 졸-겔 반응을 완결시키고, 도 1의 단계 30으로 진행한다.
단계 20-1e
상기 레지스트 패턴의 표면 위에 자기조립 단분자층을 더 형성하기 위하여 먼저 상기 레지스트 패턴에 가장 최근에 접촉된 용액이 양이온성인가 음이온성인가를 판단한다. 상기 레지스트 패턴에 가장 최근에 접촉된 용액이 양이온성이면 단계 20-1f로 진행한다. 그리고, 상기 레지스트 패턴에 가장 최근에 접촉된 용액이 음이온성이면 단계 20-1h로 진행한다.
단계 20-1f
단계 20-1e의 판단 결과 상기 레지스트 패턴에 가장 최근에 접촉된 용액이 양이온성이면 상기 레지스트 패턴 위에 음이온성 실리케이트 올리고머 수용액 또는 음이온성 고분자 전해질 용액을 접촉시켜 자기조립 단분자층을 형성한다. 여기서, 상기 레지스트 패턴의 표면에 음이온성 용액을 접촉시키기 위한 구체적인 방법은 단계 20-1a를 참조하여 설명한 바를 참조한다.
단계 20-1g
음이온성 용액을 이용하여 형성된 자기조립 단분자층이 형성된 결과물을 세정액으로 린스한다. 바람직하게는, 상기 세정액으로서 순수를 사용한다. 상기 린스 단계는 필수적인 것은 아니며 경우에 따라 생략 가능하다. 그 후, 다시 단계 20-1c로 진행하여 레지스트 패턴의 표면 위에 형성된 자기조립 단분자층의 수가 소정치에 이르렀는지 판단한다.
단계 20-1h
단계 20-1e의 판단 결과 상기 레지스트 패턴에 가장 최근에 접촉된 용액이 음이온성이면 상기 레지스트 패턴 위에 양이온성 실리케이트 올리고머 수용액 또는 양이온성 고분자 전해질 용액을 접촉시켜 자기조립 단분자층을 형성한다. 여기서, 상기 레지스트 패턴의 표면에 양이온성 용액을 접촉시키기 위한 구체적인 방법은 단계 20-1a를 참조하여 설명한 바를 참조한다.
단계 20-1i
양이온성 용액을 이용하여 형성된 자기조립 단분자층이 형성된 결과물을 세정액으로 린스한다. 바람직하게는, 상기 세정액으로서 순수를 사용한다. 상기 린스 단계는 필수적인 것은 아니며 경우에 따라 생략 가능하다. 그 후, 다시 단계 20-1c로 진행하여 레지스트 패턴의 표면 위에 형성된 자기조립 단분자층의 수가 소정치에 이르렀는지 판단한다.
도 3은 도 1을 참조하여 설명한 본 발명에 따른 반도체 소자의 제조 방법 중 단계 20에서 레지스트 패턴의 표면에 실리콘을 함유하는 자기조립 분자층을 형성하는 구체적인 제2 방법을 설명하기 위한 플로차트이다.
단계 20-2a
단계 20-2a에서, 레지스트 패턴의 표면에서 졸-겔 (sol-gel) 반응을 유도하기 위하여 상기 레지스트 패턴의 표면에 양이온성 고분자 전해질 용액을 접촉시켜 자기조립 단분자층을 형성한다. 이 단계는 약 10 ∼ 30℃, 바람직하게는 상온에서 행한다.
상기 레지스트 패턴의 표면에 양이온성 고분자 전해질 용액을 접촉시키기 위하여 스핀 코팅 (spin coating), 퍼들링 (puddling), 딥핑 (dipping), 스프레이 (spray) 방법 등과 같은 다양한 방법을 이용할 수 있다. 상기 접촉 시간은 예를 들면 약 10초 ∼ 5분으로 설정할 수 있다. 또한, 상기 레지스트 패턴의 표면에 양이온성 고분자 전해질 용액을 접촉시키는 데 있어서, 접촉 방법에 따라 상기 반도체 기판을 회전시키거나 또는 고정시킨 상태로 유지시킨다. 예를 들면, 스핀 코팅 방법으로 접촉시키는 경우에는 상기 반도체 기판을 그 중심점을 중심으로 소정 속도로 회전시키고, 퍼들링 또는 스프레이 방법을 이용하는 경우에는 상기 반도체 기판을 이동 또는 회전시키지 않고 고정된 상태로 유지시킨다.
여기서, 상기 레지스트 패턴의 측벽 표면은 도 1의 단계 12에서 설명한 바와 같이 산으로 인하여 부분적으로 탈보호가 진행되었지만 현상 단계에서 용해되지 않고 남아 있는 부분으로 인하여 미량의 음이온성 전하를 갖고 있다. 따라서, 상기 레지스트 패턴의 표면에 양이온성 고분자 전해질을 직접 접촉시킴으로써 양이온성 고분자 전해질이 상기 레지스트 패턴의 표면에만 선택적으로 자기조립 방식으로 결합된다. 그 결과, 상기 레지스트 패턴의 표면에는 양이온성 고분자를 포함하는 자기조립 단분자층이 형성된다.
단계 20-2b
상기 자기조립 단분자층이 형성된 결과물을 세정액으로 린스한다. 바람직하게는, 상기 세정액으로서 순수를 사용한다. 상기 린스 단계는 필수적인 것은 아니며 경우에 따라 생략 가능하다.
단계 20-2c
상기 레지스트 패턴의 표면 위에 형성된 자기조립 단분자층의 수가 원하는 수인 소정치에 이르면 단계 20-2d로 진행하고, 아직 원하는 수인 소정치에 이르지 않았으면, 단계 20-2e로 진행한다.
단계 20-2d
상기 레지스트 패턴 위에 상기 자기조립 단분자층이 원하는 수 만큼 형성된 기판을 약 100 ∼ 180℃의 온도로 베이킹한다. 이 단계는 필수적인 것은 아니며, 경우에 따라 생략 가능하다. 그 후, 도 1의 단계 30으로 진행한다.
단계 20-2e
상기 레지스트 패턴의 표면 위에 자기조립 단분자층을 더 형성하기 위하여 먼저 상기 레지스트 패턴에 가장 최근에 접촉된 용액이 양이온성인가 음이온성인가를 판단한다. 상기 레지스트 패턴에 가장 최근에 접촉된 용액이 양이온성이면 단계 20-2f로 진행한다. 그리고, 상기 레지스트 패턴에 가장 최근에 접촉된 용액이 음이온성이면 단계 20-2h로 진행한다.
단계 20-2f
단계 20-2e의 판단 결과 상기 레지스트 패턴에 가장 최근에 접촉된 용액이 양이온성이면 상기 레지스트 패턴 위에 음이온성 실리케이트 올리고머 수용액을 접촉시켜 자기조립 단분자층을 형성한다. 여기서, 이전 단계에서 상기 레지스트 패턴의 표면 위에 음이온성 실리케이트 올리고머 수용액을 접촉시킨 적이 있다면 이 단계에서 상기 레지스트 패턴 위에 음이온성 고분자 전해질 용액을 접촉시킬 수도 있다. 이 때, 상기 레지스트 패턴의 최외부 표면에서는 일부 영역 또는 전체 영역에서 음이온성 실리케이트 올리고머 수용액과의 접촉 만으로도 이들 사이에 졸-겔 반응이 이루어 질 수도 있다. 여기서, 상기 레지스트 패턴의 표면에 음이온성 용액을 접촉시키기 위한 구체적인 방법은 단계 20-2a를 참조하여 설명한 바를 참조한다.
단계 20-2g
음이온성 용액을 이용하여 형성된 자기조립 단분자층이 형성된 결과물을 세정액으로 린스한다. 바람직하게는, 상기 세정액으로서 순수를 사용한다. 상기 린스 단계는 필수적인 것은 아니며 경우에 따라 생략 가능하다. 그 후, 다시 단계 20-2c로 진행하여 레지스트 패턴의 표면 위에 형성된 자기조립 단분자층의 수가 소정치 에 이르렀는지 판단한다.
단계 20-2h
단계 20-2e의 판단 결과 상기 레지스트 패턴에 가장 최근에 접촉된 용액이 음이온성이면 상기 레지스트 패턴 위에 양이온성 실리케이트 올리고머 수용액 또는 양이온성 고분자 전해질 용액을 접촉시켜 자기조립 단분자층을 형성한다. 여기서, 상기 레지스트 패턴의 표면에 양이온성 용액을 접촉시키기 위한 구체적인 방법은 단계 20-1a를 참조하여 설명한 바를 참조한다.
단계 20-2i
양이온성 용액을 이용하여 형성된 자기조립 단분자층이 형성된 결과물을 세정액으로 린스한다. 바람직하게는, 상기 세정액으로서 순수를 사용한다. 상기 린스 단계는 필수적인 것은 아니며 경우에 따라 생략 가능하다. 그 후, 다시 단계 20-2c로 진행하여 레지스트 패턴의 표면 위에 형성된 자기조립 단분자층의 수가 소정치에 이르렀는지 판단한다.
도 2 및 도 3을 참조하여 설명한 바와 같이 레지스트 패턴의 표면에 자기조립 단분자층을 형성하는 일련의 공정을 복수 회 반복하여 원하는 두께의 자기조립 분자층을 상기 레지스트 패턴의 표면에 형성한다. 그 결과, 상기 레지스트 패턴의 표면에는 양이온성 자기조립 단분자층 및 음이온성 자기조립 단분자층이 교대로 하나씩 적층되어 있는 적층 구조를 가지게 되며, 복수의 자기조립 단분자층으로 구성되는 자기조립 분자층이 완성된 후에는 상기 하지막은 상기 레지스트 패턴에 의하여 노출되었던 폭 보다 작은 폭으로 노출된다.
도 4a 내지 도 4d는 본 발명의 바람직한 실시예에 따른 반도체 소자용 마스크 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 4a를 참조하면, 기판(100), 예를 들면 실리콘 기판과 같은 반도체 기판 위에 형성된 하지막(110) 위에 레지스트 패턴(120)을 형성한다. 상기 레지스트 패턴(120)에는 상기 하지막(110)의 상면을 제1 폭(d1) 만큼 노출시키는 개구부가 형성되어 있다. 상기 레지스트 패턴은 홀 패턴을 한정하도록 복수의 개구부가 형성된 것일 수도 있고, 또는 라인 앤드 스페이스 패턴을 한정하도록 복수의 라인 패턴으로 구성된 것일 수도 있다. 상기 레지스트 패턴(120)이 복수의 라인 패턴으로 구성된 경우, 상기 제1 폭(d1)은 복수의 라인 사이의 스페이스 폭에 해당한다.
여기서, 상기 레지스트 패턴(120)은 예를 들면 G, i-라인용, DUV용, ArF용, E-빔용 또는 X-레이용 레지스트 재료로 구성될 수 있다. 예를 들면, 상기 레지스트 패턴은 노볼락(Novolak) 수지와 DNQ(diazonaphthoquinone)계 화합물을 포함하는 재료로 구성될 수 있다. 또는, 상기 레지스트 패턴은 PAG(Photo Acid Generator)를 함유하는 일반적인 화학증폭형 레지스트 조성물로 구성될 수 있다. 예를 들면, 상기 레지스트 패턴은 KrF 엑시머 레이저(248nm)용 레지스트 조성물, ArF 엑시머 레이저(193nm)용 레지스트 조성물, 또는 F2 엑시머 레이저(157nm)용 레지스트 조성물로 이루어질 수 있으며, 포지티브형 레지스트 조성물 또는 네가티브형 레지스트 조성물로 이루어질 수 있다.
도 4b를 참조하면, 도 2의 단계 20-1a 또는 도 3의 단계 20-2a를 참조하여 설명한 바에 따라 상기 레지스트 패턴(120)의 표면에 양이온성 실리케이트 올리고머 수용액, 또는 양이온성 고분자를 포함하는 양이온성 고분자 전해질 용액을 접촉시켜 제1 자기조립 단분자층(132)을 형성한다. 상기 제1 자기조립 단분자층(132)에 의하여 상기 하지막(110)의 상면이 상기 제1 폭(d1) 보다 작은 제2 폭(d2) 만큼 노출된다. 여기서, 도 1 내지 도 3을 참조하여 이미 설명한 바와 같이, 상기 레지스트 패턴(120)의 측벽 표면은 미량의 음이온성 전하를 갖고 있으며, 경우에 따라 상기 레지스트 패턴(120)의 상면도 미량의 음이온성 전하는 갖게 된다. 따라서, 상기 레지스트 패턴(120)의 표면에 양이온성 용액을 직접 접촉시키면 양이온성 실리케이트 올리고머 또는 양이온성 고분자 전해질이 상기 레지스트 패턴(120)의 표면에 선택적으로 자기조립 방식으로 결합된다. 그 결과, 상기 레지스트 패턴(120)의 표면에는 양이온성 실리케이트 올리고머 또는 양이온성 고분자를 포함하는 상기 제1 자기조립 단분자층(132)이 형성된다.
그 후, 필요에 따라 도 2의 단계 20-1b 또는 도 3의 단계 20-2b에서 설명한 바와 같은 린스 공정을 행한다.
상기 제1 자기조립 단분자층(132)의 두께는 상기 제1 자기조립 단분자층(132)을 구성하는 고분자 성분에 따라 다르게 된다. 상기 제2 폭(d2)이 원하는 치수로 되었으면 이 단계에서 마스크 패턴 형성 공정을 종료할 수 있다. 이 때, 상기 제1 자기조립 단분자층(132)을 형성하기 위하여 양이온성 실리케이트 올리고머 수용액을 사용한 경우에는, 도 2의 단계 20-1d 또는 도 3의 단계 20-2d에서 설명한 바와 같이 상기 기판(100)을 베이킹하여 졸-겔 반응을 완결시킨다.
도 4c를 참조하면, 상기 제2 폭(d2)이 아직 원하는 치수에 이르지 않고 더 작은 폭을 원하는 경우, 상기 제1 자기조립 단분자층(132) 표면에 음이온성 실리케이트 올리고머 수용액, 또는 음이온성 고분자를 포함하는 음이온성 고분자 전해질을 접촉시켜 제2 자기조립 단분자층(134)을 형성한다. 상기 제2 자기조립 단분자층(134)에 의하여 상기 하지막(110)의 상면이 상기 제2 폭(d2) 보다 작은 제3 폭(d3) 만큼 노출된다.
필요에 따라 상기 제2 자기조립 단분자층(134)이 형성된 결과물을 도 2의 단계 20-1g 또는 도 3의 단계 20-2g에서 설명한 바와 같은 방법으로 린스한다.
상기 제2 자기조립 단분자층(134)의 두께는 상기 제2 자기조립 단분자층(134)을 구성하는 고분자 성분에 따라 다르게 된다. 상기 제1 자기조립 단분자층(132) 및 제2 자기조립 단분자층(134)으로 구성되는 자기조립 분자층(130)의 두께가 원하는 값인 소정치에 이르러 상기 제3 폭(d3)이 원하는 치수로 되면 자기조립 단분자층 형성 단계를 종료한다. 여기서, 상기 하지막(110)의 노출 영역은 상기 레지스트 패턴(120)의 측벽에 코팅된 상기 자기조립 분자층(130)에 의하여 한정된다.
상기 자기조립 분자층(130)의 두께가 소정치에 이르지 않았으면 도 4b 및 도 4c를 참조하여 설명한 바와 같은 상기 제1 자기조립 단분자층(132) 및 제2 자기조립 단분자층(134) 형성 공정을 교대로 복수 회 반복하여 상기 하지막(110)의 상면을 원하는 폭 만큼 노출시킨다.
도 4d를 참조하면, 도 2의 단계 20-1d 또는 도 3의 단계 20-2d에서 설명한 바와 같이 상기 기판(100)에 열(140)을 가하여 베이킹하여 졸-겔 반응을 완결시킨 다. 여기서, 상기 기판(100)의 베이킹 온도는 약 100 ∼ 180℃가 적당하다.
도 5a 내지 도 5c는 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 5a를 참조하면, 기판(200), 예를 들면 실리콘 기판과 같은 반도체 기판상에 소정의 패턴, 예를 들면 콘택홀 또는 트렌치를 형성하기 위한 피식각막인 하지막(210)을 형성한다. 상기 하지막(210)은 예를 들면 절연막, 도전막 또는 반도체막으로 이루어질 수 있다.
그 후, 도 4a를 참조하여 설명한 바와 같은 방법으로 상기 하지막(210) 위에 레지스트 패턴(220)을 형성한다. 상기 레지스트 패턴(220)에는 상기 하지막(210)의 상면을 제1 폭(h1) 만큼 노출시키는 개구부가 형성되어 있다.
그 후, 도 4b 및 도 4d를 참조하여 설명한 바와 같은 방법으로 상기 레지스트 패턴(220)의 표면에만 선택적으로 자기조립 분자층(230)을 형성한다. 예를 들면, 상기 자기조립 분자층(230)은 양이온성 실리케이트 올리고머의 졸-겔 반응으로부터 얻어진 실리카 네트워크를 포함하는 하나의 자기조립 단분자층으로만 구성될 수 있다. 또는, 상기 자기조립 분자층(230)은 양이온성 고분자를 포함하는 제1 자기조립 단분자층과 음이온성 실리케이트 올리고머의 졸-겔 반응으로부터 얻어진 실리카 네트워크를 포함하는 제2 자기조립 단분자층이 각각 1개씩 적층되어 있거나, 각각 교대로 복수 회 적층되어 있는 적층 구조를 가질 수 있다. 또는, 상기 자기조립 분자층(230)은 양이온성 실리케이트 올리고머로부터 형성된 제1 자기조립 단분자층과 음이온성 실리케이트 올리고머로부터 형성된 제2 자기조립 단분자층으로 구 성되는 이중층 또는 복수층의 적층 구조의 졸-겔 반응으로부터 얻어진 실리카 네트워크를 포함하는 구성을 가질 수 있다. 상기 자기조립 분자층(230)에 의하여 상기 하지막(210)의 상면이 상기 제1 폭(h1) 보다 작은 제2 폭(h2) 만큼 노출된다.
도 5b를 참조하면, 상기 레지스트 패턴(220) 및 자기조립 분자층(230)으로 이루어지는 마스크 패턴을 식각 마스크로 하여 상기 하지막(210)을 건식 식각하여 하지막 패턴(210a)을 형성한다. 그 후, 상기 레지스트 패턴(220) 및 자기조립 분자층(230)으로 이루어지는 마스크 패턴을 제거한다.
본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법에서는 마스크 패턴의 개구부를 축소시키는 데 있어서 레지스트 패턴의 표면에 자기조립 단분자층을 원하는 횟수 만큼 형성함으로써 상기 개구부의 사이즈를 원하는 사이즈로 축소시키는 것이 가능하다. 개구부의 폭을 축소시키는 데 있어서 자기조립 방식으로 단일 분자층을 레지스트 패턴의 표면에만 선택적으로 형성하므로 결과적으로 얻어지는 마스크 패턴의 측벽 프로파일의 변형 없이 버티컬한 측벽 프로파일을 유지할 수 있다. 또한, 하지막을 식각하는 데 있어서, 실리콘을 함유하는 자기조립 분자층을 마스크 패턴으로 이용함으로써 건식 식각에 대한 내성을 충분히 확보할 수 있다.
도 6a 내지 도 6f는 본 발명의 제2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 제2 실시예에 따른 반도체 소자의 제조 방법에서는 BLR (bi-layer resist)을 이용하는 패터닝 공정을 행하는 방법에 관하여 설명한다.
도 6a를 참조하면, 반도체 기판(300) 위에 콘택홀 또는 트렌치를 형성하기 위한 피식각막인 하지막(310)을 형성한다. 상기 하지막(310)은 예를 들면 절연막, 도전막 또는 반도체막으로 이루어질 수 있다.
그 후, 상기 하지막(310) 위에 바텀 레지스트막 (bottom layer resist film)(322)을 형성한다. 상기 바텀 레지스트막(322)은 예를 들면 유기 하드 마스크인 폴리(아릴렌 에테르) (poly(arylene ether)), 또는 비정질 카본 (amorphous carbon)으로 이루어진다.
상기 바텀 레지스트막(322) 위에 레지스트 조성물을 스핀 코팅하여 탑 레지스트막 (top layer resist film)(324)을 형성한다. 상기 탑 레지스트막(324)을 구성하는 레지스트 조성물로서 실리콘을 함유하는 것을 사용할 수도 있고, 실리콘을 함유하지 않는 것을 사용할 수도 있다.
도 6b를 참조하면, 노광 및 현상 공정을 거쳐 상기 탑 레지스트막(324)으로부터 탑 레지스트 패턴(324a)을 형성한다.
도 6c를 참조하면, 도 5a를 참조하며 설명한 바와 같은 방법으로 상기 탑 레지스트 패턴(324a)위에 실리콘을 함유하는 자기조립 분자층(332)을 형성한다.
도 6d를 참조하면, 상기 탑 레지스트 패턴(324a) 및 자기조립 분자층(332)으로 이루어지는 마스크 패턴을 식각 마스크로 이용하여 상기 바텀 레지스트막(322)을 건식 식각하여 바텀 레지스트 패턴(322a)을 형성한다. 이 때, 상기 탑 레지스트 패턴(324a) 및 자기조립 분자층(332)으로 이루어지는 마스크 패턴의 일부가 소모될 수 있다.
도 6e를 참조하면, 상기 탑 레지스트 패턴(324a) 및 자기조립 분자층(332)으 로 이루어지는 마스크 패턴과, 그 아래 형성된 상기 바텀 레지스트 패턴(322a)을 식각 마스크로 하여 상기 하지막(310)을 건식 식각하여 하지막 패턴(310a)을 형성한다.
도 6f를 참조하면, 상기 탑 레지스트 패턴(324a) 및 자기조립 분자층(332)으로 이루어지는 마스크 패턴과, 상기 바텀 레지스트 패턴(322a)을 제거한다.
제2 실시예에서 설명한 바와 같이, BLR을 이용하는 패터닝 공정에서 상기 바텀 레지스트막(322)을 식각하는 데 있어서 실리콘 함유 물질을 포함하는 양이온성 또는 음이온성 실리케이트 올리고머로부터 얻어지는 자기조립 분자층(332)을 마스크 패턴으로 이용한다. 따라서, 식각 마스크에서의 실리콘 함량이 증가되어 건식 식각에 대한 내성을 충분히 확보할 수 있다.
제2 실시예에서는 BLR을 이용하는 패터닝 공정에 대하여만 설명하였으나, 본 발명은 이에 한정되지 않는다. 즉, 상기 바텀 레지스트막(322)과 상기 탑 레지스트막(324)과의 사이에 층간 산화막(interlayer oxide film)을 형성하여 상기 하지막(310)의 패터닝 공정을 행하는 MLR (multi-layer resist) 공정을 이용하는 경우에도 본 발명에 따른 기본적인 사상이 적용될 수 있음은 당업자이면 잘 알 수 있을 것이다.
다음에, 본 발명에 따른 반도체 소자 제조용 마스크 패턴 형성 방법에 따라 마스크 패턴을 형성한 구체적인 예들을 설명한다.
다음에 제시한 예들은 단지 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것으로, 본 발명의 범위가 다음 에 상술하는 예들에 한정되는 것은 아니다.
예 1
베어(bare) 실리콘 웨이퍼상에 유기 반사방지막 (DUV-30, Nissan Chemical Industries, Ltd.)을 36nm 두께로 형성하고, 그 위에 포토레지스트 (SAIL-G24c, ShinEtsu Chemical Co. Ltd)를 코팅하여 240nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행한 후, 개구수 0.75 (annular illumination: 0.85 ∼ 0.55)인 ArF(193nm) 스테퍼 (ASML 1100)을 이용하여 23mJ/cm2의 노광 에너지로 노광을 행하고, PEB(post-exposure bake) 공정을 행하였다. 그 후, 2.38중량% 테트라메틸암모늄 히드록사이드(TMAH) 용액을 이용하여 현상하여 웨이퍼상에 112.9nm의 CD(critical dimension)를 가지는 홀 패턴을 구성하는 개구부가 형성된 레지스트 패턴을 얻었다.
상기 레지스트 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드) (poly(diallyldimethylammonium chloride))로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링(pudding)하였다. 그 후, 웨이퍼를 순수로 세정하였다.
1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨 (sodium hydroxide)과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 107.6nm의 보다 미세한 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 마스크 패턴을 얻었다.
예 2
예 1에서 얻어진 마스크 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
다시, 상기 마스크 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 89.1nm의 보다 미세한 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 마스크 패턴을 얻었다.
예 3
예 2에서 얻어진 마스크 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 81.8nm의 보다 미세한 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 마스크 패턴을 얻었다.
상기와 같이 얻어진 마스크 패턴을 150℃에서 60초 동안 베이킹하여 졸-겔 반응을 완결시키기 위한 경화 공정을 진행하였다.
예 4
베어 실리콘 웨이퍼상에 유기 반사방지막 (AR46, Shipley Co. Ltd)을 29nm 두께로 형성하고, 그 위에 포토레지스트 (RHR, ShinEtsu Chemical Co. Ltd)를 코팅하여 240nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행한 후, 개구수 0.75 (annular illumination: 0.85 ∼ 0.55)인 ArF(193nm) 스테퍼 (ASML 1100)을 이용하여 31mJ/cm2의 노광 에너지로 노광을 행하고, PEB 공정을 행하였다. 그 후, 2.38중량% 테트라메틸암모늄 히드록사이드(TMAH) 용액을 이용하여 현상하여 웨이퍼상에 116.4nm의 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 레지스트 패턴을 얻었다.
상기 레지스트 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링(pudding)하였다. 그 후, 웨이퍼를 순수로 세정하였다.
1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨 (sodium hydroxide)과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 111.4nm의 보다 미세한 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 마스크 패턴을 얻었다.
상기 마스크 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 102.0nm의 보다 미세한 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 마스크 패턴을 얻었다.
다시, 상기 마스크 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 96.0nm의 보다 미세한 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 마스크 패턴을 얻었다.
상기와 같이 얻어진 마스크 패턴을 160℃에서 60초 동안 베이킹하여 졸-겔 반응을 완결시키기 위한 경화 공정을 진행하였다.
예 5
베어 실리콘 웨이퍼상에 유기 반사방지막 (US803, JSR Micro, Co. Ltd)을 320nm 두께로 형성하고, 그 위에 포토레지스트 (RHR, ShinEtsu Chemical Co. Ltd)를 코팅하여 180nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행한 후, 개구수 0.78 (annular illumination: 0.92 ∼ 0.70)인 ArF(193nm) 스테퍼 (Nikon S306C)를 이용하여 31mJ/cm2의 노광 에너지로 노광을 행하고, PEB 공정을 행하였다. 그 후, 2.38중량% 테트라메틸암모늄 히드록사이드(TMAH) 용액을 이용하여 현상하여 웨이퍼상에 81.7nm의 라인 폭 CD를 가지는 라인 앤드 스페이스 패턴을 구성하는 레지스트 패턴을 얻었다.
상기 레지스트 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
5% 테트라에틸 오르소실리케이트와 0.48% 테트라메틸암모늄 히드록사이드와의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 82.9nm의 라인 폭 CD를 가지는 라인 앤드 스페이스 패턴을 구성하는 마스크 패턴을 얻었다.
예 6
예 5에서 얻어진 마스크 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 86.4nm의 라인 폭 CD를 가지는 라인 앤드 스페이스 패턴을 구성하는 마스크 패턴을 얻었다.
다시, 상기 마스크 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 97.6nm의 라인 폭 CD를 가지는 라인 앤 스페이스 패턴을 구성하는 마스크 패턴을 얻었다.
다시, 상기 마스크 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응 에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 103.7nm의 라인 폭 CD를 가지는 라인 앤 스페이스 패턴을 구성하는 마스크 패턴을 얻었다.
다시, 상기 마스크 패턴 위에 1% 폴리(디알릴디메틸암모늄 클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 114.9nm의 라인 폭 CD를 가지는 라인 앤 스페이스 패턴을 구성하는 마스크 패턴을 얻었다.
상기와 같이 얻어진 마스크 패턴을 160℃에서 60초 동안 베이킹하여 졸-겔 반응을 완결시키기 위한 경화 공정을 진행하였다.
예 7
베어 실리콘 웨이퍼상에 유기 반사방지막 (DUV-30, Nissan Chemical Industries, Ltd.)을 29nm 두께로 형성하고, 그 위에 포토레지스트 (SAIL-G24c, ShinEtsu Chemical Co. Ltd)를 코팅하여 240nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행한 후, 개구수 0.75 (annular illumination: 0.85 ∼ 0.55)인 ArF(193nm) 스테퍼 (ASML 1100)을 이용하여 23mJ/cm2의 노광 에너지로 노광을 행하고, PEB 공정을 행하였다. 그 후, 2.38중량% 테트라메틸암모늄 히드록사이드(TMAH) 용액을 이용하여 현상하여 웨이퍼상에 112.9nm의 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 레지스트 패턴을 얻었다.
상기 레지스트 패턴 위에 2일 동안에 걸쳐 미리 가수분해 및 올리고머화시킨 1% 아미노프로필트리메톡시실란 (aminopropyltrimethoxysilane) 수용액으로 이루어지는 양이온성 실리케이트 올리고머 수용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨 (sodium hydroxide)과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 105.3nm의 보다 미세한 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 마스크 패턴을 얻었다.
상기 마스크 패턴 위에 상기 설명한 바와 같이 얻어진 1% 아미노프로필트리메톡시실란 수용액으로 이루어지는 양이온성 실리케이트 올리고머 수용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 97.8nm의 보다 미세한 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 마스크 패턴을 얻었다.
다시, 상기 마스크 패턴 위에 상기 설명한 바와 같이 얻어진 1% 아미노프로필트리메톡시실란 수용액으로 이루어지는 양이온성 실리케이트 올리고머 수용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
여기에, 1% 테트라에틸 오르소실리케이트와 60ppm의 수산화나트륨과의 반응에 의하여 미리 합성한 음이온성 실리케이트 올리고머 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 90.3nm의 보다 미세한 CD를 가지는 홀 패턴을 구성하는 개구부가 형성된 마스크 패턴을 얻었다.
예 8
베어 실리콘 웨이퍼상에 유기 반사방지막 (US803, JSR Micro, Co. Ltd)을 320nm 두께로 형성하고, 그 위에 포토레지스트 (RHR, ShinEtsu Chemical Co. Ltd)를 코팅하여 180nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행한 후, 개구수 0.78 (annular illumination: 0.92 ∼ 0.70)인 ArF(193nm) 스테퍼 (Nikon S306C)를 이용하여 31mJ/cm2의 노광 에너지로 노광을 행하고, PEB 공정을 행하였다. 그 후, 2.38중량% 테트라메틸암모늄 히드록사이드(TMAH) 용액을 이용하여 현상하여 웨이퍼상에 81.7nm의 라인 폭 CD를 가지는 라인 앤드 스페이스 패턴을 구성하는 레지스트 패턴을 얻었다.
상기 레지스트 패턴 위에 1% 폴리(알릴아민 히드로클로라이드) (poly(allylamine hydrochloride))로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
음이온성 실리케이트 올리고머 수용액으로서 테트라메틸암모늄 실리케이트 (tetramethyl ammonium silicate: TMAH2SiO2) 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 85.3nm의 라인 폭 CD를 가지는 라인 앤드 스페이스 패턴을 구성하는 마스크 패턴을 얻었다.
상기 마스크 패턴 위에 1% 폴리(알릴아민 히드로클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
음이온성 실리케이트 올리고머 수용액으로서 테트라메틸암모늄 실리케이트 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 88.1nm의 라인 폭 CD를 가지는 라인 앤드 스페이스 패턴을 구성하는 마스크 패턴을 얻었다.
상기 마스크 패턴 위에 1% 폴리(알릴아민 히드로클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
음이온성 실리케이트 올리고머 수용액으로서 테트라메틸암모늄 실리케이트 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 90.7nm의 라인 폭 CD를 가지는 라인 앤드 스페이스 패턴을 구성하는 마스크 패턴을 얻었다.
상기 마스크 패턴 위에 1% 폴리(알릴아민 히드로클로라이드)로 이루어지는 양이온성 고분자 전해질 용액 20ml를 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하였다.
음이온성 실리케이트 올리고머 수용액으로서 테트라메틸암모늄 실리케이트 수용액 20ml를 상기 세정된 기판상의 레지스트 패턴 위에 붓고, 30초 동안 퍼들링하였다. 그 후, 웨이퍼를 순수로 세정하여 93.2nm의 라인 폭 CD를 가지는 라인 앤드 스페이스 패턴을 구성하는 마스크 패턴을 얻었다.
본 발명에서는 포토리소그래피 기술에서의 파장 한계를 초월한 미세한 사이즈의 개구부가 형성된 마스크 패턴을 형성하기 위하여 레지스트 패턴 위에 실리콘을 함유하는 자기조립 분자층을 형성한다. 본 발명에서는 식각 마스크로 사용될 마스크 패턴의 개구부를 축소시키는 데 있어서 레지스트 패턴의 표면에 자기조립 단분자층을 원하는 휫수 만큼 반복하여 형성함으로써 마스크 패턴에 형성되는 개구부의 사이즈를 원하는 사이즈로 축소시키는 것이 가능하다. 개구부의 폭을 축소시키는 데 있어서 자기조립 방식으로 단일 분자층을 레지스트 패턴의 표면에만 선택적으로 형성하므로 결과적으로 얻어지는 마스크 패턴의 측벽 프로파일의 변형 없이 버티컬한 측벽 프로파일을 유지할 수 있다. 또한, 개구부의 폭을 축소시키는 데 있 어서 종래 기술에서와 같이 열을 이용하지 않고 상온에서 간단한 방법으로 행해질 수 있으므로 공정이 단순하고 공정 단가를 낮출 수 있다. 또한, 하지막을 식각하는 데 있어서, 실리콘을 함유하는 자기조립 분자층을 마스크 패턴으로 이용함으로써 건식 식각에 대한 내성을 충분히 확보할 수 있다.
또한, 실리콘 함유 물질을 포함하는 코팅 조성물을 사용하여 BLR 또는 MLR 공정시 탑 레지스트 패턴에 실리콘 함유 물질을 포함하는 양이온성 또는 음이온성 실리케이트 올리고머로부터 얻어지는 자기조립 분자층을 형성함으로써 탑 레지스트 패턴을 포함하는 마스크 패턴에서의 실리콘 함량을 증가시킬 수 있고, 따라서, 미세 패턴 형성을 위한 건식 식각 공정시 건식 식각에 대한 내성이 향상될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (97)

  1. 반도체 기판상에 형성된 레지스트 패턴과,
    상기 레지스트 패턴의 표면으로부터 그 외측에만 선택적으로 자기조립 방식으로 결합되어 있고 실리콘을 함유하는 자기조립 분자층을 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  2. 제1항에 있어서,
    상기 자기조립 분자층은 실리카 네트워크 (silica network)를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  3. 제1항에 있어서,
    상기 자기조립 분자층은 양이온성 실리케이트 올리고머 및 음이온성 실리케이트 올리고머 중에서 선택되는 적어도 하나의 졸-겔(sol-gel) 반응 산물을 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  4. 제3항에 있어서,
    상기 양이온성 실리케이트 올리고머는 아미노프로필트리메톡시실란 (aminopropyltrimethoxysilane), 아미노프로필트리에톡시실란 (aminopropyltriethoxysilane), 및 아미노기를 함유하는 다면 올리고머 실세스퀴옥산 (polyhedral oligomeric silsequioxane) 중에서 선택되는 적어도 하나의 가수분해 산물인 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  5. 제3항에 있어서,
    상기 음이온성 실리케이트 올리고머는 실리카 (silica), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 및 모노알킬-트리알콕시 실리콘 (monoalkyl-trialkoxy silicon) 중에서 선택되는 적어도 하나의 가수분해 산물인 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  6. 제5항에 있어서,
    상기 음이온성 실리케이트 올리고머는 테트라메틸암모늄 실리케이트 (tetramethyl ammonium silicate: TMAH2SiO2)로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  7. 제2항에 있어서,
    상기 자기조립 분자층은 양이온성 고분자 및 음이온성 고분자 중에서 선택되는 적어도 하나의 물질을 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  8. 제7항에 있어서,
    상기 양이온성 고분자는 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  9. 제7항에 있어서,
    상기 음이온성 고분자는 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  10. 제1항에 있어서,
    상기 자기조립 분자층은 양이온성 실리케이트 올리고머의 졸-겔 반응 산물로 이루어지는 단일층으로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  11. 제1항에 있어서,
    상기 자기조립 분자층은
    양이온성 실리케이트 올리고머의 졸-겔 반응 산물로 이루어지는 제1 자기조립 단분자층과,
    음이온성 실리케이트 올리고머의 졸-겔 반응 산물, 및 음이온성 고분자 중에서 선택되는 어느 하나를 포함하는 제2 자기조립 단분자층의 적층 구조를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  12. 제11항에 있어서,
    상기 자기조립 분자층은 상기 제1 자기조립 단분자층 및 제2 자기조립 단분자층이 교대로 복수 회 적층된 적층 구조를 가지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  13. 제1항에 있어서,
    상기 자기조립 분자층은
    양이온성 실리케이트 올리고머의 졸-겔 반응 산물, 및 양이온성 고분자 중에서 선택되는 어느 하나를 포함하는 제1 자기조립 단분자층과,
    음이온성 실리케이트 올리고머의 졸-겔 반응 산물로 이루어지는 제2 자기조립 단분자층의 적층 구조를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  14. 제13항에 있어서,
    상기 자기조립 분자층은 상기 제1 자기조립 단분자층 및 제2 자기조립 단분자층이 교대로 복수 회 적층된 적층 구조를 가지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  15. 제1항에 있어서,
    상기 레지스트 패턴은 노볼락(Novolak) 수지와 DNQ(diazonaphthoquinone)계 화합물을 포함하는 재료로 구성된 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  16. 제1항에 있어서,
    상기 레지스트 패턴은 PAG(Photo Acid Generator)를 포함하는 화학증폭형 레지스트 조성물로 구성된 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  17. 제1항에 있어서,
    상기 레지스트 패턴은 KrF 엑시머 레이저(248nm)용 레지스트 조성물, ArF 엑시머 레이저(193nm)용 레지스트 조성물, 또는 F2 엑시머 레이저(157nm)용 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  18. 제1항에 있어서,
    상기 레지스트 패턴은 실리콘을 함유하는 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  19. 제1항에 있어서,
    상기 레지스트 패턴은 상기 레지스트 패턴의 개구부를 통하여 일부 노출되는 하지막 위에 형성되어 있고,
    상기 자기조립 분자층은 상기 레지스트 패턴의 개구부를 한정하는 측벽에 코팅되어 상기 하지막의 노출 영역을 한정하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  20. 제19항에 있어서,
    상기 하지막은 절연막, 도전막, 또는 반도체막으로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  21. 제19항에 있어서,
    상기 하지막은 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  22. 제1항에 있어서,
    상기 레지스트 패턴에는 홀 패턴을 한정하도록 복수의 개구부가 형성되어 있는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  23. 제1항에 있어서,
    상기 레지스트 패턴은 라인 앤드 스페이스 (line and space) 패턴을 한정하 도록 복수의 라인 패턴으로 구성되어 있는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  24. 기판상의 하지막 위에 상기 하지막을 노출시키는 개구부를 갖춘 레지스트 패턴을 형성하는 단계와,
    상기 레지스트 패턴의 표면으로부터 그 외측에만 선택적으로 실리콘을 함유하는 자기조립 분자층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  25. 제24항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    상기 레지스트 패턴의 표면에 실리케이트 올리고머 수용액이 접촉된 상태에서 졸-겔 반응을 유도하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  26. 제25항에 있어서,
    상기 졸-겔 반응을 유도하기 위하여 상기 레지스트 패턴의 표면에 실리케이트 올리고머 수용액을 접촉시킨 후 상기 기판을 100 ∼ 180℃의 온도로 베이킹(baking)하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  27. 제25항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    상기 레지스트 패턴 위에 실리케이트 올리고머 수용액을 접촉시켜 제1 자기조립 단분자층을 형성하는 제1 접촉 단계와,
    상기 레지스트 패턴 위에 고분자 전해질 용액을 접촉시켜 제2 자기조립 단분자층을 형성하는 제2 접촉 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  28. 제27항에 있어서,
    상기 실리케이트 올리고머 수용액은 양이온성 실리케이트 올리고머 수용액 또는 음이온성 실리케이트 올리고머 수용액으로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  29. 제28항에 있어서,
    상기 양이온성 실리케이트 올리고머 수용액은 아미노프로필트리메톡시실란 (aminopropyltrimethoxysilane), 아미노프로필트리에톡시실란 (aminopropyltriethoxysilane), 및 아미노기를 함유하는 다면 올리고머 실세스퀴옥산 (polyhedral oligomeric silsequioxane) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 실리케이트 올리고머를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  30. 제28항에 있어서,
    상기 음이온성 실리케이트 올리고머 수용액은 실리카 (silica), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 및 모노알킬-트리알콕시 실리콘 (monoalkyl-trialkoxy silicon) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 음이온성 실리케이트 올리고머를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  31. 제30항에 있어서,
    상기 음이온성 실리케이트 올리고머 수용액은 테트라메틸암모늄 실리케이트 (tetramethyl ammonium silicate: TMAH2SiO2)를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  32. 제27항에 있어서,
    상기 고분자 전해질 용액은 양이온성 고분자 전해질 용액 또는 음이온성 고분자 전해질 용액으로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  33. 제32항에 있어서,
    상기 양이온성 고분자 전해질 용액은 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  34. 제32항에 있어서,
    상기 음이온성 고분자 전해질 용액은 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  35. 제27항에 있어서,
    상기 고분자 전해질 용액은 용매와, 상기 용매의 총 중량을 기준으로 10ppm ∼ 10 중량%의 농도로 용해되어 있는 양이온성 고분자 또는 음이온성 고분자를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  36. 제35항에 있어서,
    상기 용매는 순수(deionized water), 유기 용매, 또는 순수와 유기 용매와의 혼합물로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  37. 제36항에 있어서,
    상기 유기 용매는 알콜, 아민, 에테르, 에스테르, 카르복실산, 티올, 티오에스테르(thioester), 알데히드, 케톤, 페놀, 알칸, 알켄, 아렌(arene) 및 아릴렌(arylene) 계열 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  38. 제35항에 있어서,
    상기 고분자 전해질 용액은 pH 조절제를 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  39. 제38항에 있어서,
    상기 pH 조절제는 산성 또는 염기성 물질로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  40. 제38항에 있어서,
    상기 pH 조절제는 4차 암모늄염 (ammonium salt), 알킬아민 (alkylamine), 알콕시아민 (alkoxyamine), 황화물 (sulfide), 티올 (thiol), 포스핀 (phosphine) 아인산염 (phosphite), 술폰산 (sulfonic acid), 인산 (phosphoric acid), 카르복시산 (carboxylic acid), 플루오르 함유 산, 또는 할로겐화수소 (hydrogen halide) 계열의 물질로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  41. 제25항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    상기 레지스트 패턴의 표면에 양이온성 실리케이트 올리고머 수용액을 접촉시키는 제1 접촉 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  42. 제41항에 있어서,
    상기 양이온성 실리케이트 올리고머 수용액은 아미노프로필트리메톡시실란 (aminopropyltrimethoxysilane), 아미노프로필트리에톡시실란 (aminopropyltriethoxysilane), 및 아미노기를 함유하는 다면 올리고머 실세스퀴옥산 (polyhedral oligomeric silsequioxane) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 실리케이트 올리고머를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  43. 제41항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    상기 제1 접촉 단계를 거친 상기 레지스트 패턴을 음이온성 실리케이트 올리고머 수용액 또는 음이온성 고분자 전해질 용액과 접촉시키는 제2 접촉 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  44. 제43항에 있어서,
    상기 음이온성 실리케이트 올리고머 수용액은 실리카 (silica), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 및 모노알킬-트리알콕시 실리콘 (monoalkyl-trialkoxy silicon) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 음이온성 실리케이트 올리고머를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  45. 제44항에 있어서,
    상기 음이온성 실리케이트 올리고머 수용액은 테트라메틸암모늄 실리케이트 (tetramethyl ammonium silicate: TMAH2SiO2)를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  46. 제44항에 있어서,
    상기 음이온성 고분자 전해질 용액은 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  47. 제25항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    상기 레지스트 패턴의 표면에 양이온성 고분자 전해질 용액과 접촉시키는 제1 접촉 단계와,
    상기 제1 접촉 단계를 거친 레지스트 패턴을 음이온성 실리케이트 올리고머 수용액과 접촉시키는 제2 접촉 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  48. 제47항에 있어서,
    상기 양이온성 고분자 전해질 용액은 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  49. 제47항에 있어서,
    상기 음이온성 실리케이트 올리고머 수용액은 실리카 (silica), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 및 모노알킬-트리알콕시 실리콘 (monoalkyl-trialkoxy silicon) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 음이온성 실리케이트 올리고머를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  50. 제27항에 있어서,
    상기 제1 접촉 단계 및 제2 접촉 단계는 각각 스핀 코팅 (spin coating), 퍼 들링 (puddling), 딥핑 (dipping) 또는 스프레이 (spray) 방법을 이용하여 행해지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  51. 제27항에 있어서,
    상기 제1 접촉 단계 후 상기 제1 자기조립 단분자층의 표면을 세정액으로 린스하는 단계와, 상기 제2 접촉 단계 후 상기 제2 자기조립 단분자층의 표면을 세정액으로 린스하는 단계 중 적어도 하나의 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  52. 제51항에 있어서,
    상기 세정액은 순수로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  53. 제27항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는 상기 제1 자기조립 단분자층 형성을 위한 제1 접촉 단계와, 상기 제2 자기조립 단분자층 형성을 위한 제2 접촉 단계를 교대로 복수 회 반복하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  54. 제27항에 있어서,
    상기 제1 접촉 단계 및 제2 접촉 단계는 각각 10초 ∼ 5분 동안 행해지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  55. 제27항에 있어서,
    상기 제1 접촉 단계 및 제2 접촉 단계는 각각 상기 기판이 그 중심점을 중심으로 회전하고 있는 상태에서 행해지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  56. 제27항에 있어서,
    상기 제1 접촉 단계 및 제2 접촉 단계는 각각 상기 기판이 이동 또는 회전되지 않고 고정된 상태에서 행해지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  57. 제27항에 있어서,
    상기 제1 접촉 단계 및 제2 접촉 단계는 각각 10 ∼ 30℃의 온도하에서 행해지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  58. 반도체 기판상에 하지막을 형성하는 단계와,
    상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성하는 단계와,
    상기 개구부에서 상기 하지막이 상기 제1 폭 보다 작은 제2 폭 만큼 노출되도록 상기 레지스트 패턴의 표면에만 선택적으로 실리콘을 함유하는 자기조립 분자층을 형성하는 단계와,
    상기 레지스트 패턴 및 자기조립 분자층을 식각 마스크로 하여 상기 하지막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  59. 제58항에 있어서,
    상기 자기조립 분자층을 형성하기 위하여 상기 레지스트 패턴의 표면을 실리케이트 올리고머 수용액과 접촉시켜 졸-겔 반응을 유도하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  60. 제59항에 있어서,
    상기 졸-겔 반응을 유도하기 위하여 상기 레지스트 패턴의 표면에 실리케이트 올리고머 수용액을 접촉시킨 후 상기 기판을 100 ∼ 180℃의 온도로 베이킹하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  61. 제59항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    상기 레지스트 패턴 위에 실리케이트 올리고머 수용액을 접촉시켜 제1 자기조립 단분자층을 형성하는 제1 접촉 단계와,
    상기 레지스트 패턴 위에 고분자 전해질 용액을 접촉시켜 제2 자기조립 단분자층을 형성하는 제2 접촉 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  62. 제61항에 있어서,
    상기 실리케이트 올리고머 수용액은 양이온성 실리케이트 올리고머 수용액 또는 음이온성 실리케이트 올리고머 수용액으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  63. 제62항에 있어서,
    상기 양이온성 실리케이트 올리고머 수용액은 아미노프로필트리메톡시실란 (aminopropyltrimethoxysilane), 아미노프로필트리에톡시실란 (aminopropyltriethoxysilane), 및 아미노기를 함유하는 다면 올리고머 실세스퀴옥산 (polyhedral oligomeric silsequioxane) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 실리케이트 올리고머를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  64. 제62항에 있어서,
    상기 음이온성 실리케이트 올리고머 수용액은 실리카 (silica), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 및 모노알킬-트리알콕시 실리콘 (monoalkyl-trialkoxy silicon) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 음이온성 실리케이트 올리고머를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  65. 제64항에 있어서,
    상기 음이온성 실리케이트 올리고머 수용액은 테트라메틸암모늄 실리케이트 (tetramethyl ammonium silicate: TMAH2SiO2)를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  66. 제61항에 있어서,
    상기 고분자 전해질 용액은 양이온성 고분자 전해질 용액 또는 음이온성 고분자 전해질 용액으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  67. 제66항에 있어서,
    상기 양이온성 고분자 전해질 용액은 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  68. 제66항에 있어서,
    상기 음이온성 고분자 전해질 용액은 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  69. 제61항에 있어서,
    상기 고분자 전해질 용액은 용매와, 상기 용매의 총 중량을 기준으로 10ppm ∼ 10 중량%의 농도로 용해되어 있는 양이온성 고분자 또는 음이온성 고분자를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  70. 제69항에 있어서,
    상기 용매는 순수(deionized water), 유기 용매, 또는 순수와 유기 용매와의 혼합물로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  71. 제70항에 있어서,
    상기 유기 용매는 알콜, 아민, 에테르, 에스테르, 카르복실산, 티올, 티오에스테르(thioester), 알데히드, 케톤, 페놀, 알칸, 알켄, 아렌(arene) 및 아릴렌(arylene) 계열 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  72. 제69항에 있어서,
    상기 고분자 전해질 용액은 pH 조절제를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  73. 제72항에 있어서,
    상기 pH 조절제는 산성 또는 염기성 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  74. 제72항에 있어서,
    상기 pH 조절제는 4차 암모늄염 (ammonium salt), 알킬아민 (alkylamine), 알콕시아민 (alkoxyamine), 황화물 (sulfide), 티올 (thiol), 포스핀 (phosphine) 아인산염 (phosphite), 술폰산 (sulfonic acid), 인산 (phosphoric acid), 카르복 시산 (carboxylic acid), 플루오르 함유 산, 또는 할로겐화수소 (hydrogen halide) 계열의 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  75. 제59항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    상기 레지스트 패턴의 표면에 양이온성 실리케이트 올리고머 수용액을 접촉시키는 제1 접촉 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  76. 제75항에 있어서,
    상기 양이온성 실리케이트 올리고머 수용액은 아미노프로필트리메톡시실란 (aminopropyltrimethoxysilane), 아미노프로필트리에톡시실란 (aminopropyltriethoxysilane), 및 아미노기를 함유하는 다면 올리고머 실세스퀴옥산 (polyhedral oligomeric silsequioxane) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 실리케이트 올리고머를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  77. 제75항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    상기 제1 접촉 단계를 거친 상기 레지스트 패턴을 음이온성 실리케이트 올리고머 수용액 또는 음이온성 고분자 전해질 용액과 접촉시키는 제2 접촉 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  78. 제77항에 있어서,
    상기 음이온성 실리케이트 올리고머 수용액은 실리카 (silica), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 및 모노알킬-트리알콕시 실리콘 (monoalkyl-trialkoxy silicon) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 음이온성 실리케이트 올리고머를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  79. 제78항에 있어서,
    상기 음이온성 실리케이트 올리고머 수용액은 테트라메틸암모늄 실리케이트 (tetramethyl ammonium silicate: TMAH2SiO2)를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  80. 제78항에 있어서,
    상기 음이온성 고분자 전해질 용액은 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  81. 제59항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    상기 레지스트 패턴의 표면에 양이온성 고분자 전해질 용액과 접촉시키는 제1 접촉 단계와,
    상기 제1 접촉 단계를 거친 레지스트 패턴을 음이온성 실리케이트 올리고머 수용액과 접촉시키는 제2 접촉 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  82. 제81항에 있어서,
    상기 양이온성 고분자 전해질 용액은 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  83. 제81항에 있어서,
    상기 음이온성 실리케이트 올리고머 수용액은 실리카 (silica), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 및 모노알킬-트리알콕시 실리콘 (monoalkyl-trialkoxy silicon) 중에서 선택되는 적어도 하나의 가수분해 산물로 이루어지는 음이온성 실리케이트 올리고머를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  84. 제61항에 있어서,
    상기 제1 접촉 단계 및 제2 접촉 단계는 각각 스핀 코팅 (spin coating), 퍼들링 (puddling), 딥핑 (dipping) 또는 스프레이 (spray) 방법을 이용하여 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  85. 제61항에 있어서,
    상기 제1 접촉 단계 후 상기 제1 자기조립 단분자층의 표면을 세정액으로 린스하는 단계와, 상기 제2 접촉 단계 후 상기 제2 자기조립 단분자층의 표면을 세정액으로 린스하는 단계 중 적어도 하나의 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  86. 제85항에 있어서,
    상기 세정액은 순수로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  87. 제61항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는 상기 제1 자기조립 단분자층 형성을 위한 제1 접촉 단계와, 상기 제2 자기조립 단분자층 형성을 위한 제2 접촉 단계를 교대로 복수 회 반복하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  88. 제61항에 있어서,
    상기 제1 접촉 단계 및 제2 접촉 단계는 각각 10초 ∼ 5분 동안 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  89. 제61항에 있어서,
    상기 제1 접촉 단계 및 제2 접촉 단계는 각각 상기 기판이 그 중심점을 중심으로 회전하고 있는 상태에서 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  90. 제61항에 있어서,
    상기 제1 접촉 단계 및 제2 접촉 단계는 각각 상기 기판이 이동 또는 회전되지 않고 고정된 상태에서 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  91. 제61항에 있어서,
    상기 제1 접촉 단계 및 제2 접촉 단계는 각각 10 ∼ 30℃의 온도하에서 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  92. 제58항에 있어서,
    상기 레지스트 패턴은 PAG(Photo Acid Generator)를 포함하는 화학증폭형 레지스트 조성물로 구성된 것을 특징으로 하는 반도체 소자의 제조 방법.
  93. 제58항에 있어서,
    상기 레지스트 패턴은 KrF 엑시머 레이저(248nm)용 레지스트 조성물, ArF 엑시머 레이저(193nm)용 레지스트 조성물, 또는 F2 엑시머 레이저(157nm)용 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  94. 제58항에 있어서,
    상기 레지스트 패턴은 실리콘층 함유하는 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  95. 제58항에 있어서,
    상기 하지막은 절연막, 도전막, 반도체막, 또는 레지스트막으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  96. 제58항에 있어서,
    상기 레지스트 패턴에는 홀 패턴을 한정하도록 복수의 개구부가 형성되어 있는 것을 특징으로 하는 반도체 소자의 제조 방법.
  97. 제58항에 있어서,
    상기 레지스트 패턴은 라인 앤드 스페이스 패턴을 한정하도록 복수의 라인 패턴으로 구성되어 있는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020040057142A 2004-07-22 2004-07-22 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 KR100618850B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040057142A KR100618850B1 (ko) 2004-07-22 2004-07-22 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
US11/186,913 US7851125B2 (en) 2004-07-22 2005-07-21 Mask pattern for semiconductor device fabrication, method of forming the same, and method of fabricating finely patterned semiconductor device
CN200510087449.7A CN1734352B (zh) 2004-07-22 2005-07-22 用于半导体器件制造的掩模图形及形成掩模图形的方法以及制造精细地构图的半导体器件的方法
JP2005213263A JP4754288B2 (ja) 2004-07-22 2005-07-22 半導体素子製造用のマスクパターンとその形成方法、及び微細パターンを有する半導体素子の製造方法
US12/946,964 US8241837B2 (en) 2004-07-22 2010-11-16 Mask pattern for semiconductor device fabrication, method of forming the same, and method of fabricating finely patterned semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057142A KR100618850B1 (ko) 2004-07-22 2004-07-22 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060007776A KR20060007776A (ko) 2006-01-26
KR100618850B1 true KR100618850B1 (ko) 2006-09-01

Family

ID=36076833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057142A KR100618850B1 (ko) 2004-07-22 2004-07-22 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Country Status (4)

Country Link
US (2) US7851125B2 (ko)
JP (1) JP4754288B2 (ko)
KR (1) KR100618850B1 (ko)
CN (1) CN1734352B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027677B1 (ko) 2008-09-09 2011-04-12 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
KR101511268B1 (ko) 2009-02-13 2015-04-13 삼성전자주식회사 구조체, 이를 포함하는 소자 및 상기 구조체의 제조방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585138B1 (ko) * 2004-04-08 2006-05-30 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100640587B1 (ko) * 2004-09-23 2006-11-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
SG135142A1 (en) * 2006-02-22 2007-09-28 Air Prod & Chem Top coat for lithography processes
US20070196773A1 (en) * 2006-02-22 2007-08-23 Weigel Scott J Top coat for lithography processes
US20080286698A1 (en) * 2007-05-18 2008-11-20 Haoren Zhuang Semiconductor device manufacturing methods
KR100955681B1 (ko) 2008-04-14 2010-05-06 주식회사 하이닉스반도체 자기조립분자를 이용한 포토마스크의 제조방법
JP5446648B2 (ja) * 2008-10-07 2014-03-19 信越化学工業株式会社 パターン形成方法
US8088551B2 (en) * 2008-10-09 2012-01-03 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
KR101069434B1 (ko) * 2009-03-10 2011-09-30 주식회사 하이닉스반도체 자기조립분자층을 이용한 포토마스크 제조방법
KR101573464B1 (ko) * 2009-07-28 2015-12-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8852848B2 (en) 2010-07-28 2014-10-07 Z Electronic Materials USA Corp. Composition for coating over a photoresist pattern
US8623589B2 (en) 2011-06-06 2014-01-07 Az Electronic Materials Usa Corp. Bottom antireflective coating compositions and processes thereof
CN103177936A (zh) * 2011-12-26 2013-06-26 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
KR102121081B1 (ko) * 2012-04-16 2020-06-18 브레우어 사이언스 인코포레이션 유도된 자기-조립을 위한 실리콘 하드마스크 층
JP6357753B2 (ja) * 2012-10-30 2018-07-18 大日本印刷株式会社 ナノインプリントモールドの製造方法
JP6239833B2 (ja) * 2013-02-26 2017-11-29 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 微細レジストパターン形成用組成物およびそれを用いたパターン形成方法
CN104347371B (zh) * 2013-07-24 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
TWI603145B (zh) * 2014-12-31 2017-10-21 羅門哈斯電子材料有限公司 光微影方法
JP2017138514A (ja) * 2016-02-04 2017-08-10 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 表面処理用組成物およびそれを用いたレジストパターンの表面処理方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
CN110373649B (zh) * 2019-08-21 2021-09-14 维达力实业(深圳)有限公司 镀层图形的加工方法
CN113921680B (zh) * 2021-09-30 2023-09-01 Tcl华星光电技术有限公司 巨量转移方法
US20230317462A1 (en) * 2022-03-09 2023-10-05 Tokyo Electron Limited Etching of Polycrystalline Semiconductors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010037049A (ko) * 1999-10-13 2001-05-07 윤종용 실리레이션을 이용한 리소그라피 방법
KR20040015955A (ko) * 2002-08-14 2004-02-21 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307228A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd パターン形成法
JPH02224331A (ja) * 1989-02-27 1990-09-06 Seiko Epson Corp 半導体装置の製造方法
EP0494383B1 (de) * 1990-12-20 1996-08-14 Siemens Aktiengesellschaft Photoresist
JP3218814B2 (ja) * 1993-08-03 2001-10-15 株式会社日立製作所 半導体装置の製造方法
US6015761A (en) * 1996-06-26 2000-01-18 Applied Materials, Inc. Microwave-activated etching of dielectric layers
JP2001228616A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
KR100479600B1 (ko) * 2001-06-28 2005-04-06 주식회사 하이닉스반도체 콘택 형성 방법
DE10131667B4 (de) 2001-06-29 2007-05-31 Infineon Technologies Ag Negativ Resistprozess mit simultaner Entwicklung und Silylierung
US7097882B2 (en) 2001-08-21 2006-08-29 Samsung Sdi Co., Ltd. Substrate for immobilizing physiological material, and method of fabricating same
JP3476082B2 (ja) * 2001-11-05 2003-12-10 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
KR100843888B1 (ko) 2001-12-14 2008-07-03 주식회사 하이닉스반도체 Ｒｅｌａｃｓ 물질을 이용하여 식각 내성이 향상된포토레지스트 패턴을 형성하는 방법
JP3707780B2 (ja) * 2002-06-24 2005-10-19 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
JP3485183B1 (ja) 2002-06-28 2004-01-13 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
WO2004005587A2 (en) * 2002-07-08 2004-01-15 The Regents Of The University Of California Surface nanopatterning
KR100475080B1 (ko) 2002-07-09 2005-03-10 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
KR100480610B1 (ko) * 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US6818384B2 (en) 2002-10-08 2004-11-16 Samsung Electronics Co., Ltd. Methods of fabricating microelectronic features by forming intermixed layers of water-soluble resins and resist materials
JP4225765B2 (ja) * 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
KR100585138B1 (ko) * 2004-04-08 2006-05-30 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010037049A (ko) * 1999-10-13 2001-05-07 윤종용 실리레이션을 이용한 리소그라피 방법
KR20040015955A (ko) * 2002-08-14 2004-02-21 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020010037049
1020040015955

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027677B1 (ko) 2008-09-09 2011-04-12 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
US7951720B2 (en) 2008-09-09 2011-05-31 Hynix Semiconductor Inc. Method of forming a contact hole for a semiconductor device
KR101511268B1 (ko) 2009-02-13 2015-04-13 삼성전자주식회사 구조체, 이를 포함하는 소자 및 상기 구조체의 제조방법

Also Published As

Publication number Publication date
JP4754288B2 (ja) 2011-08-24
KR20060007776A (ko) 2006-01-26
US20110059613A1 (en) 2011-03-10
CN1734352A (zh) 2006-02-15
US8241837B2 (en) 2012-08-14
US20060046205A1 (en) 2006-03-02
CN1734352B (zh) 2011-10-12
JP2006048035A (ja) 2006-02-16
US7851125B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
KR100618850B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100585138B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100640587B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
TWI442453B (zh) 形成電子裝置之方法
US6486058B1 (en) Method of forming a photoresist pattern using WASOOM
JP2005301270A (ja) 半導体素子製造用のマスクパターン及びその形成方法、並びに微細パターン形成用コーティング組成物の製造方法及び半導体素子の製造方法
US20130133825A1 (en) Pattern formation method and polymer alloy base material
US9209039B2 (en) Methods of forming a reversed pattern in a substrate, and related semiconductor device structures
JP2011065136A (ja) 自己整合型スペーサー多重パターニング方法
US7915171B2 (en) Double patterning techniques and structures
JP2009534870A (ja) パターン内の最小ピッチを短縮させる方法
US20200152472A1 (en) Method for planarization of organic films
JP2016213444A (ja) イメージ反転、誘導自己組織化、および選択的堆積を補助するための、サブ解像度開口部の使用
JP5240297B2 (ja) パターンの形成方法及び半導体装置の製造方法、並びにレジストパターンの被覆層の形成材料
KR100618851B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴 형성용 코팅 조성물 제조 방법 및 반도체 소자의제조 방법
KR100682184B1 (ko) 감광막 패턴 수축용 조성물
JPH06348036A (ja) レジストパターン形成方法
US20220388232A1 (en) Method for removing material overburden via enhanced freeze-less anti-spacer formation using a bilayer system
JP2023530260A (ja) 幅狭スロット接点を形成する方法
KR20060074585A (ko) 감광막 패턴 수축용 조성물
JPH08220777A (ja) パターン形成方法
KR20060074586A (ko) 감광막 패턴 수축용 조성물
KR20060074746A (ko) 감광막 패턴 수축용 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee