JP3745717B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3745717B2 JP3745717B2 JP2002245377A JP2002245377A JP3745717B2 JP 3745717 B2 JP3745717 B2 JP 3745717B2 JP 2002245377 A JP2002245377 A JP 2002245377A JP 2002245377 A JP2002245377 A JP 2002245377A JP 3745717 B2 JP3745717 B2 JP 3745717B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist pattern
- semiconductor device
- manufacturing
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Description
【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置の製造に係り、特にレジストパターンを使って超微細パターンを形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
微細化技術の進歩に伴い、今日の超高速半導体装置では既に０．１μｍ前後の設計ルールでゲート電極あるいはコンタクトホールのパターニングが可能になっている。また現在では、０．０５μｍ、さらには０．０１μｍの設計ルールの適用が検討されている。そこでこのような超高速半導体装置を製造する場合、パターニングしたい膜上にレジスト膜を形成し、これを所望の設計ルールで露光および現像することにより、前記設計ルールに対応した微細なレジストパターンを形成し、かかるレジストパターンをマスクに、下地膜をパターニングすることが行われる。
【０００３】
ところで、このように非常に微細なパターニングを行う場合、レジスト露光時の解像度を向上させるために短波長の、いわゆる遠紫外光が使われる。このような遠紫外光は例えばＫｒＦエキシマレーザ（波長２４８ｎｍ）やＡｒＦエキシマレーザ（波長１９３ｎｍ）により発生させることができるが、従来一般的に使われていたノボラック系などのレジスト膜を使った場合、レジスト膜中において遠紫外光の強い吸収が生じ、その結果、特にレジスト底部において露光が不十分になりやすい。このため、このような設計ルールが０．１μｍを切るような超微細化半導体装置の製造においては、膜中に光酸発生剤を含み露光により生じた光酸によりアルカリ性現像液に対する溶解性が変化する、いわゆる化学増幅レジストが一般に使われている。化学増幅レジストは遠紫外光に対しても優れた透過性を示す。
【０００４】
【発明が解決しようとする課題】
しかし、化学増幅レジストを使った場合でも、形成される微細パターンの幅が非常に小さくなり例えば先に述べた０．０５μｍあるいは０．０１μｍといった範囲に入ってくると、露光時においける光コントラストの問題、あるいはレジスト組成不均一などの問題により、形成されるレジストパターンのエッジが一定せず、パターンごとに、また一つのパターン内でも変動してしまう、いわゆるエッジラフネスの問題が生じる。このようなエッジラフネスに伴うレジストパターンサイズの変動は、当該レジストパターンをマスクにパターニングされる下地層に転写され、微細なゲート電極パターンやコンタクトホールのサイズを様々に変化させてしまう。
【０００５】
従来より、このようなエッジラフネスの問題は、レジスト材料の均一性を向上させることにより改善が試みられていたが、先にも述べた今日の超微細化半導体装置のようにパターンサイズが微細化され０．１μｍ以下になると、レジスト材料の改善だけでエッジラフネスの問題を解決することは困難になる。
【０００６】
エッジラフネスを改善するためにレジストパターンを加熱してリフローさせることも考えられるが、このような微細なレジストパターンを加熱によりリフローさせるとレジストパターン全体が変形してしまう。
【０００７】
そこで特開２００１−３３２４８４号公報には、レジストパターン表面のみを局所的にリフローさせるため、レジストパターンに吸収されるような波長の光を短時間照射する技術が記載されている。しかし、この従来の技術では、化学増幅レジストがＡｒＦあるいはＫｒＦエキシマレーザに対して透過性を有しているため、非常に短波長の光を使う必要があるのに対し、このような波長域において使いやすい光源を見出すのは困難である。
【０００８】
また特開平１１−１４５０３１号公報には、化学増幅レジストパターンの表面を酸性溶液あるいは酸性雰囲気に曝露し、パターン表面においてレジスト樹脂の保護基を脱離させ、軟化点温度をレジストパターン表面において低下させることにより、レジストパターン表面を局所的にリフローさせる技術が記載されている。しかし、この従来技術では、軟化点温度の低下が十分でない場合、リフローがパターン表面だけでなく、パターン全体に生じてしまい、レジストパターンが変形してしまう問題を有している。
【０００９】
さらに形成されたレジストパターンの表面を酸素プラズマによりアッシングし、表面を平坦化することも考えられるが、この場合にはアッシングによりパターンサイズが減少するため、特にラインアンドスペースパターンを形成する場合、ライン部の幅をアッシングによる減少分を見込んで増大させる必要がある。しかし、このようにライン部の幅を増大させるとスペース部の幅がその分だけ減少し、露光分解能の限界で露光を行う必要があり、歩留まりやスループットに深刻な問題が生じる。
【００１０】
このように、従来は微細なレジストパターンのエッジラフネスを改善する効果的な方法が知られていなかった。
【００１１】
そこで、本発明は上記の課題を解決した、新規で有用な半導体装置の製造方法を提供することを概括的課題とする。
【００１２】
本発明のより具体的な課題は、レジストパターンに変形を生じることなくエッジラフネスを平坦化できる、レジストパターンを使った半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は上記の課題を、化学増幅型レジストパターンを形成する工程と、前記化学増幅型レジストパターンの表面に処理剤を付着させる工程と、前記化学増幅型レジストパターンを覆うように、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜を形成する工程と、前記化学増幅型レジストパターンを、前記化学増幅型レジストパターンが前記膜により覆われた状態で、前記レジストパターンの軟化温度よりも高く、前記耐熱温度よりも低い温度に加熱し、リフローさせる工程と、前記膜を除去する工程と、前記リフローしたレジストパターンをマスクに、前記化学増幅型レジストパターンの下地層をパターニングする工程とを含むことを特徴とする半導体装置の製造方法により、解決する。
【００１４】
本発明によれば、微細なレジストパターンが、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜により覆われているため、前記レジストパターンを前記軟化温度よりも高いが前記耐熱温度よりも低い温度に加熱することにより前記レジストパターンが、前記膜により変形が規制された状態で変形し、エッジラフネスの解消した平坦な表面を有するレジストパターンが得られる。前記膜としては有機膜、無機膜あるいは金属膜を使うことができ、また前記レジストパターンはゲート電極パターンのような凸パターンでも、コンタクト開口部のような凹パターンでもよい。さらに前記レジストパターンをマスクにパターニングされる下地層をそのまま半導体装置の一部として使うことも可能であるが、このような下地層をハードマスクとして使い、さらに下の層をパターニングすることも可能である。ここで耐熱温度とは、その膜の形状が熱により急変する温度を意味しており、樹脂膜やガラスの場合は軟化温度に、無機膜や金属の場合は融点に対応する。
【００１５】
【発明の実施の形態】
［第１実施例］
図１（Ａ）〜図３（Ｆ）は、本発明の第１実施例による半導体装置の製造方法を示す。
【００１６】
図１（Ａ）を参照するに、シリコン基板２１上には素子分離領域２２およびゲート絶縁膜として使われる絶縁膜２３が形成されており、さらに前記絶縁膜２３上にはゲート電極として使われるポリシリコン膜２４が形成されている。
【００１７】
図１（Ａ）の工程では、さらに前記ポリシリコン膜２４上に図示を省略した有機あるいは無機の反射防止膜を介して化学増幅レジスト膜が形成され、さらにこれを露光・現像することにより、形成したいゲート電極パターンに対応したレジストパターン２５が形成されている。
【００１８】
前記化学増幅レジストとしては例えば住友化学工業株式会社より市販されているＡｒＦ用化学増幅型レジストＰＡＲ−１０１を３００ｎｍの厚さに塗付して使っている。前記化学増幅型レジストは、１５０℃の軟化温度を有する。
【００１９】
形成された化学増幅型レジストはさらに１００℃で６０秒間プリベークされた後、ＡｒＦエキシマレーザにより露光される。さらに１１５℃で６０秒間露光後ベーク処理を行った後、有機アルカリ現像液中において３０秒間現像を行うことにより、前記レジストパターン２５が、例えばゲート長が０．１０μｍのゲート電極に対応した形状に形成される。このようにして形成されたレジストパターン２５は垂直方向のみならずパターンの延在方向、すなわちライン方向にも波打った側壁面を有し、エッジラフネスが生じている。ラインアンドスペースパターンでは、このようなエッジラフネスに伴って線幅変動が生じる。またコンタクトホールでは、円形であるはずの側壁面が波打ってしまう。
【００２０】
そこで本実施例では図１（Ｂ）の工程において図１（Ａ）の構造上にアダマンチルアクリレート１０％、キシレン９０％からなる樹脂組成物をスピンコートし、さらにオーブン中、１１０℃で２０分間加熱することにより、前記レジストパターン２５を覆う厚さが約４００ｎｍの樹脂膜２６を形成する。このようにして形成された樹脂膜２６は、レジストパターン２５の軟化温度よりも高い２３０−２５０℃の熱分解温度を有する。
【００２１】
さらに図２（Ｃ）の工程において図１（Ｂ）の構造をホットプレート上において、レジストパターン２５の軟化温度よりも高い、ただし前記樹脂膜２６の軟化温度よりも低い１８０℃の温度で６０秒間加熱することにより、前記レジストパターン２５はリフローを生じ、表面張力により、エッジラフネスの解消した平滑な側壁面を有する形状に変化する。
【００２２】
図２（Ｃ）の工程では前記樹脂膜２６は軟化することがなく、従って前記レジストパターン２５のリフローは樹脂膜２６により規制された条件下で生じるため、このような熱処理を行ってもレジストパターン２５が全体として変形することはなく、所望のゲート電極パターンに対応した形状は維持される。
【００２３】
このようにして形成された樹脂膜２６はキシレンに可溶であり、そこで図２（Ｃ）の工程の後、図２（Ｄ）の工程において図２（Ｃ）の構造をキシレン中に浸漬することにより、前記樹脂膜２６が除去される。
【００２４】
さらに図３（Ｅ）の工程においてレジストパターン２５をマスクに前記ポリシリコン膜２４をパターニングし、所望のゲート電極２４Ａを形成する。前記レジストパターン２５は先にも説明したように樹脂膜２６の規制下においてリフローを生じているため、パターン全体としての変形は生じておらず、エッジラフネスのみが解消している。このため、かかるレジストパターン２５をマスクに前記ポリシリコン膜２４をパターニングすることにより、図３（Ｅ）の工程ではゲート電極２４Ａを、所望のゲート長に、再現性よく、また高い精度で形成することが可能になる。
【００２５】
図３（Ｅ）の工程では、さらに前記シリコン基板２１中に、前記ポリシリコンゲート電極パターン２４Ａをマスクにｐ型不純物元素あるいはｎ型不純物元素をイオン注入し、前記ゲート電極パターン２４Ａの両側にソースエクステンション領域２１ａおよび２１ｂが形成されている。
【００２６】
さらに図３（Ｆ）の工程では、前記ゲート電極２４Ａの両側壁面上に側壁絶縁膜２４Ｓが形成され、ゲート電極２４Ａおよび側壁絶縁膜２４Ｓをマスクにｎ型不純物元素あるいはｐ型不純物元素をイオン注入することにより、前記シリコン基板２１中、側壁絶縁膜２４Ｓの外側にソース拡散領域２１ｃおよびドレイン拡散領域２１ｄが形成される。
【００２７】
なお、本実施例では図２（Ｃ）のレジストパターン２５のリフロー工程において、レジストパターン２５の変形を規制するのにキシレンに可溶なアダマンチルメタクリレート系の樹脂膜２６を使ったが、その代わりに水溶性の樹脂膜を使うことも可能である。
【００２８】
例えば図１（Ｂ）の工程においてダイセル化学工業より商品名ＶＥＭＡとして市販されているメチルビニルエーテル・マレイン酸共重合体１０重量％水溶液を塗付し、さらに１１０℃で２０分間加熱することにより、前記樹脂膜２６として水溶性膜を形成することも可能である。このようにして形成された水溶性樹脂膜２６は軟化温度が２２０−２２５℃であるため、図２（Ｃ）のリフロー工程においても変形することがなく、レジストパターン２５全体の変形を効果的に規制することが可能である。
【００２９】
さらに前記樹脂膜２６として、ユニチカ株式会社のポリアクリレート樹脂ＰＡＲ５の１０重量％キシレン溶液を塗付し、さらに１１０℃で２０分間加熱することにより、前記樹脂膜２６として水溶性樹脂膜を形成することも可能である。このようにして形成された水溶性樹脂膜は軟化温度が２３５℃であるため、図２（Ｃ）のリフロー工程においても変形することがなく、レジストパターン２５全体の変形を効果的に規制することが可能である。
【００３０】
また前記膜２６としては、上記の樹脂膜に限定されるものではなく、ポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、ポリビニルアルコール、ポリエチレンイミン、ポリエチレンオキシド、スチレン−（無水）マレイン酸共重合体、メチルビニルエーテル−（無水）マレイン酸共重合体、ポリビニルアミン樹脂、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、およびスルホンアミド樹脂など、レジストパターン２５とミキシングを生じず、より高い軟化温度を有し、水あるいは溶媒に可溶な膜を使うことが可能である。その際、前記樹脂２６は必要に応じて水や有機溶剤、ガスなどを含んでいてもよい。
【００３１】
また水や有機溶剤に不溶な膜であっても、レジストパターン２５に対して選択的にエッチング可能なものであれば、膜２６として使用可能である。この場合、加熱により熱架橋を生じ、水や有機溶媒に不溶になるような膜であっても、前記膜２６として使用可能である場合がある。前記膜２６が水溶液や溶剤に不溶である場合には、図２（Ｄ）の工程において前記膜２６は選択エッチングにより除去される。
【００３２】
このような非水溶性樹脂としては、ポリイミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、シンジオタクチックポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリエーテルニトリル、ポリカーボネート、変性ポリフェニレンエーテル、ポリサルフォン、ポリエーテルサルフォン、ポリアクリレート、ポリアミドイミド、ポリエーテルイミド、熱可塑性ポリイミド、フェノール樹脂、ユリア樹脂、メラミン樹脂、アルキッド樹脂、不飽和ポリエステル、エポキシ樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ポリウレタンなどを使うことができる。
【００３３】
さらに図１（Ａ）の工程において、図４に示すように前記レジストパターン２５の表面に処理剤２６ａを付着させることにより、レジストパターン２５と膜２６のミキシングを抑制することも可能である。このような処理剤２６ａとしては、水溶性樹脂の極薄膜を使うことができる。
［第２実施例］
図５（Ａ）〜図８（Ｅ）は、本発明の第２実施例による半導体装置の製造方法を示す図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３４】
図５（Ａ）を参照するに、本実施例では前記ポリシリコン膜２４上に後でハードマスクとして使われるシリコン酸化膜３５が形成され、前記シリコン酸化膜３５上には典型的にはＳｉＮなどの絶縁膜よりなる反射防止膜３６が形成されている。さらに前記反射防止膜３６上には、アダマンチルアクリレート系の化学増幅レジスト膜が形成され、これを先の実施例と同様に高解像度露光装置により露光し、現像することにより、レジストパターン３７が形成される。
【００３５】
このようにして形成されたレジストパターン３７は図５（Ａ）に示すようにエッジラフネスを有しているが、本実施例では図５（Ｂ）の工程において、図５（Ａ）の構造上にＳＯＧなどの無機絶縁膜３８を塗付工程により形成する。あるいは、前記絶縁膜３８はＰＶＤ法やプラズマＣＶＤ法などの低温プロセスにより、レジストパターン３７の軟化温度よりも低い温度で堆積可能なＳｉＯ2膜などの絶縁膜であってもよい。この場合、前記絶縁膜３８は後で除去されるため、力学的な強度のみが要求され、特に優れた電気特性あるいは化学的安定性を付与するために高温でのベーク処理などを行う必要はない。
【００３６】
あるいは、図５（Ｂ）の工程において前記絶縁膜３８の代わりにスパッタリング法などにより金属膜を形成することも可能である。レジスト膜上への金属膜の堆積は、従来よりリフトオフ法において広く使われており、同様な技術を使うことが可能である。以下の説明では、前記膜３８は絶縁膜以外に金属膜をも含むものとする。
【００３７】
次に図６（Ｃ）の工程において図５（Ｂ）の構造は前記レジストパターン３７の軟化温度よりも高い１８０℃程度の温度に短時間加熱され、前記レジストパターン３７が前記膜３８の規制下においてリフローし、エッジラフネスの消滅したレジストパターン３７が得られる。
【００３８】
さらに図７（Ｄ）の工程で前記膜３８がエッチングにより除去され、反射防止膜３６が露出した構造が得られる．図３７（Ｄ）においては前記膜３８のエッチングは、前記膜３８が酸化膜である場合にはＨＦを使って行うことが可能であり、また金属膜である場合には適当な酸を使って行うことが可能である。
【００３９】
さらに図８（Ｅ）の工程において前記レジストパターン３７をマスクに前記反射防止膜３６およびハードマスク層３５がパターニングされ、図８（Ｆ）の工程において前記ハードマスク層３５をマスクに前記ポリシリコン膜２４がパターニングされ、ゲート電極２４Ａが形成される。
【００４０】
図８（Ｆ）以降の工程は、先に図３（Ｅ），（Ｆ）で説明したものと同様であり、説明を省略する。
【００４１】
本実施例ではハードマスク層３５を使ってポリシリコン膜２４をパターニングするため、焦点深度の浅い露光光学系を使うことが可能になり、高い解像度でゲート電極パターン２４Ａを形成することが可能になる。
［第３実施例］
次に本発明の第３実施例による半導体装置の製造方法を、図９（Ａ）〜図１１（Ｆ）を参照しながら説明する。
【００４２】
図９（Ａ）を参照するに、シリコン基板４１上には素子分離領域４２により素子領域が画成されており、前記素子領域には前記基板４１上に、ゲート絶縁膜４３を介してゲート電極４４が形成されている。前記基板４１中には前記ゲート電極４４の一方の側にｎ型あるいはｐ型のソースエクステンション領域４１ａが形成されており、他方の側にもｎ型あるいはｐ型のドレインエクステンション領域４１ｂが形成されている。
【００４３】
前記ゲート電極４４はさらに上部にシリサイド低抵抗層４４Ａを担持しており、また両側壁面上に側壁絶縁膜４４Ｓを担持している。さらに前記シリコン基板４１中には、前記側壁絶縁膜４４Ｓの外側にｎ型あるいはｐ型のソース拡散領域４１ｃおよびドレイン領域４１ｄが形成されている。
【００４４】
前記シリコン基板４１上には前記ゲート電極４４を覆うように層間絶縁膜４５が形成されており、前記層間絶縁膜４５上には前記層間絶縁膜４５中に形成されるコンタクトホールに対応したレジスト開口部４６Ａを有するレジスト膜４６が形成されている。
【００４５】
前記層間絶縁膜４５中に形成されるコンタクトホールは、半導体装置の微細化に伴って可能な限り微細化されている必要があり、このため先の実施例と同様に前記レジスト膜４６にはＡｒＦエキシマレーザなど、遠紫外光を使って高い解像度で露光できる化学増幅型レジストが使われる。
【００４６】
次に図９（Ｂ）の工程において、図９（Ａ）の構造上に先の実施例で説明した樹脂膜、あるいは無機絶縁膜、あるいは金属膜よりなる膜４７が、前記レジスト開口部４６Ａを充填するように形成されており、図９（Ｂ）の構造は図１０（Ｃ）の工程で、前記レジスト膜４６の軟化温度以上で、かつ前記膜４７の耐熱温度以下の温度において熱処理される。その結果、前記レジスト膜４６は前記膜４７により変形が規制された状態でリフローし、前記レジスト開口部４６Ａの側壁面のエッジラフネスが解消する。
【００４７】
そこで図１０（Ｄ）の工程において前記膜４７が溶媒への溶解、あるいは選択エッチングにより除去され、図１１（Ｅ）の工程において前記層間絶縁膜４５が前記レジスト膜４６をマスクにエッチングされ、前記層間絶縁膜４５中に前記レジスト開口部４６Ａに対応したコンタクトホール４５Ａが形成される。
【００４８】
さらに図１１（Ｆ）の工程において、前記コンタクトホール４５Ａにおいて前記ドレイン領域４１ｄに導体プラグ４８がコンタクトする。
【００４９】
このように、レジストパターンを、レジストパターンの全体的な変形をレジストパターン上に形成した耐熱温度の高いパターンで規制しながらリフローさせ、エッジラフネスを解消する本発明の技術は、先に説明したゲート電極などの凸パターンの形成のみならず、コンタクトホールのような凹パターンの形成においても有効である。
［第４実施例］
このように、本発明は特にレジストパターンのエッジラフネスが問題となる微細なパターニング工程において非常に有効であるが、より大きなパターンを形成する工程においても適用可能である。
【００５０】
次に、図１２（Ａ）〜図１７（Ｆ）は、本発明の第４実施例による、多層配線構造を有する半導体装置の製造方法を示す図である。ただし図中，先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００５１】
図１２（Ａ）は先の図１１（Ｆ）引き続く工程であり、前記層間絶縁膜４５上に層間絶縁膜５１が形成され、さらに前記層間絶縁膜５１上に反射防止膜５２を介して化学増幅型のレジスト膜５３が形成されている。また前記レジスト膜５３中には前記層間絶縁膜５１中に形成されるビアプラグに対応してレジスト開口部５３Ａが形成されている。前記レジスト開口部５３Ａの側壁面は、エッジラフネスにより波打った形状を有している。
【００５２】
次に図１３（Ｂ）の工程において図１２（Ａ）のレジスト膜５３上に前記レジスト開口部５３Ａを充填するように先に説明した樹脂膜、あるいは無機膜、あるいは金属膜よりなる膜５４が形成され、図１４（Ｃ）の工程で前記図１３（Ｂ）の構造を前記レジスト膜５３の軟化温度以上で前記膜５４の耐熱温度以下の温度に加熱し、前記レジスト膜５３を前記膜５４で規制しながらリフローさせる。その結果、図１４（Ｃ）の工程では、前記レジスト開口部５３Ａにおけるエッジラフネスが解消する。
【００５３】
さらに図１５（Ｄ）の工程において前記膜５４が溶解あるいは選択エッチングにより除去され、図１６（Ｅ）の工程において、このようにしてエッジラフネスが解消されたレジスト膜５３をマスクに前記反射防止膜５２およびその下の層間絶縁膜５１をドライエッチングし、前記層間絶縁膜５１中に前記導体プラグ４８を露出するビアホール５１Ａを形成する。
【００５４】
さらに図１７（Ｆ）の工程において前記ビアホール５１ＡをＷなどの導体により充填し、さらにＣＭＰ処理を行うことにより、前記ビアホール５１Ａ中にビアプラグ５１Ｂが形成される。
【００５５】
以上、本発明を好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００５６】
（付記１） レジストパターンを形成する工程と、
前記レジストパターンを覆うように、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜を形成する工程と、
前記レジストパターンを、前記レジストパターンが前記膜により覆われた状態で、前記レジストパターンの軟化温度よりも高く、前記耐熱温度よりも低い温度に加熱し、リフローさせる工程と、
前記膜を除去する工程と、
前記リフローしたレジストパターンをマスクに、前記レジストパターンの下地層をパターニングする工程とを含むことを特徴とする半導体装置の製造方法。
【００５７】
（付記２） 前記膜は、前記耐熱温度として、前記レジストパターンの軟化温度よりも高い軟化温度を有する有機膜であることを特徴とする付記１記載の半導体装置の製造方法。
【００５８】
（付記３） 前記有機膜は、有機溶媒または水に可溶であることを特徴とする付記２記載の半導体装置の製造方法。
【００５９】
（付記４） 前記有機膜は、ポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、ポリビニルアルコール、ポリエチレンイミン、ポリエチレンオキシド、スチレン−（無水）マレイン酸共重合体、メチルビニルエーテル−（無水）マレイン酸共重合体、ポリビニルアミン樹脂、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、およびスルホンアミド樹脂よりなる群より選択されることを特徴とする付記３記載の半導体装置の製造方法。
【００６０】
（付記５） 前記有機膜は、ポリイミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、シンジオタクチックポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリエーテルニトリル、ポリカーボネート、変性ポリフェニレンエーテル、ポリサルフォン、ポリエーテルサルフォン、ポリアクリレート、ポリアミドイミド、ポリエーテルイミド、熱可塑性ポリイミド、フェノール樹脂、ユリア樹脂、メラミン樹脂、アルキッド樹脂、不飽和ポリエステル、エポキシ樹脂、ジアリルフタレート樹脂、シリコーン樹脂、およびポリウレタンよりなる群より選択されることを特徴とする付記３記載の半導体装置の製造方法。
【００６１】
（付記６） 前記膜を形成する工程は、塗布工程を含むことを特徴とする付記２〜５のうち、いずれか一項記載の半導体装置の製造方法。
【００６２】
（付記７） 前記レジストパターンを形成する工程の後、前記膜を形成する工程の前に、前記レジストパターン表面に剥離剤を付着させる工程を含むことを特徴とする付記１〜６のうち、いずれか一項記載の半導体装置の製造方法。
【００６３】
（付記８） 前記膜は、前記耐熱温度として前記レジストパターンの軟化温度よりも高い融点を有する無機膜であることを特徴とする付記１記載の半導体装置の製造方法。
【００６４】
（付記９） 前記無機膜は、塗付法、スパッタリング法およびプラズマＣＶＤ法のいずれかにより形成されることを特徴とする付記８記載の半導体装置の製造方法。
【００６５】
（付記１０） 前記膜は、前記耐熱温度として前記レジストパターンの軟化温度よりも高い融点を有する金属膜であることを特徴とする付記１記載の半導体装置の製造方法。
【００６６】
（付記１１） 前記金属膜は、スパッタリング法により形成されることを特徴とする付記１０記載の半導体装置の製造方法。
【００６７】
（付記１２） 前記レジストパターンは、前記下地層上に凸パターンを形成することを特徴とする付記１〜１１のうち、いずれか一項記載の半導体装置の製造方法。
【００６８】
（付記１３） 前記レジストパターンは、前記下地層を露出する開口部を形成することを特徴とする付記１〜１１のうち、いずれか一項記載の半導体装置の製造方法。
【００６９】
（付記１４） 前記下地膜は半導体膜であることを特徴とする付記１〜１３のうち、いずれか一項記載の半導体装置の製造方法。
【００７０】
（付記１５） 前記下地膜は無機絶縁膜であることを特徴とする付記１〜１３のうち、いずれか一項記載の半導体装置の製造方法。
【００７１】
（付記１６） 前記下地膜は有機絶縁膜であることを特徴とする付記１〜１３のうち、いずれか一項記載の半導体装置の製造方法。
【００７２】
（付記１７） 前記下地膜は、反射防止膜を担持していることを特徴とする付記１〜１６のうち、いずれか一項記載の半導体装置の製造方法。
【００７３】
（付記１８） さらに前記下地膜をマスクに、前記下地膜の下の膜をパターニングする工程を含むことを特徴とする請求項１〜１７のうち、いずれか一項記載の半導体装置の製造方法。
【発明の効果】
本発明によれば、微細なレジストパターンが、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜により覆われているため、前記レジストパターンを前記軟化温度よりも高いが前記耐熱温度よりも低い温度に加熱することにより前記レジストパターンが、前記膜により変形が規制された状態で変形し、エッジラフネスの解消した平坦な表面を有するレジストパターンが得られる。前記膜としては有機膜、無機膜あるいは金属膜を使うことができ、また前記レジストパターンはゲート電極パターンのような凸パターンでも、コンタクト開口部のような凹パターンでもよい。さらに前記レジストパターンをマスクにパターニングされる下地層をそのまま半導体装置の一部として使うことも可能であるが、このような下地層をハードマスクとして使い、さらに下の層をパターニングすることも可能である。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その１）である。
【図２】（Ｃ），（Ｄ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その２）である。
【図３】（Ｅ），（Ｆ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その３）である。
【図４】第１実施例の一変形例を示す図である。
【図５】（Ａ），（Ｂ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その１）である。
【図６】（Ｃ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その２）である。
【図７】（Ｄ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その３）である。
【図８】（Ｄ），（Ｅ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その４）である。
【図９】（Ａ），（Ｂ）は、本発明の第３実施例による半導体装置の製造工程を示す図（その１）である。
【図１０】（Ｃ），（Ｄ）は、本発明の第３実施例による半導体装置の製造工程を示す図（その２）である。
【図１１】（Ｅ），（Ｆ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その３）である。
【図１２】（Ａ）は、本発明の第４実施例による半導体装置の製造工程を示す図（その１）である。
【図１３】（Ｂ）は、本発明の第４実施例による半導体装置の製造工程を示す図（その２）である。
【図１４】（Ｃ）は、本発明の第４実施例による半導体装置の製造工程を示す図（その３）である。
【図１５】（Ｄ）は、本発明の第４実施例による半導体装置の製造工程を示す図（その４）である。
【図１６】（Ｅ）は、本発明の第４実施例による半導体装置の製造工程を示す図（その５）である。
【図１７】（Ｆ）は、本発明の第５実施例による半導体装置の製造工程を示す図（その６）である。
【符号の説明】
２１，３１ 基板
２１ａ，２１ｂ，３１ａ，３１ｂ ソース・ドレインエクステンション領域
２１ｃ，２１ｄ，３１ｄ，３１ｅ ソース・ドレイン拡散領域
２２，３２ 素子分離膜
２３，３３ ゲート絶縁膜
２４ ポリシリコン膜
２４Ａ，３４ ポリシリコンゲート電極
２４Ｓ，３４Ｓ 側壁絶縁膜
２５，３７，４６，５３ レジストパターン
２６，３８，４７，５４ 変形規制膜
２６ａ 剥離剤
３４Ａ シリサイド層
３５ ハードマスク層
３６，５２ 反射防止膜
４５，５１ 層間絶縁膜
４５Ａ コンタクトホール
４６Ａ，５３Ａ レジスト開口部
４８ コンタクトプラグ
５１Ａ ビアホール
５１Ｂ ビアプラグ
【発明の属する技術分野】
本発明は一般に半導体装置の製造に係り、特にレジストパターンを使って超微細パターンを形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
微細化技術の進歩に伴い、今日の超高速半導体装置では既に０．１μｍ前後の設計ルールでゲート電極あるいはコンタクトホールのパターニングが可能になっている。また現在では、０．０５μｍ、さらには０．０１μｍの設計ルールの適用が検討されている。そこでこのような超高速半導体装置を製造する場合、パターニングしたい膜上にレジスト膜を形成し、これを所望の設計ルールで露光および現像することにより、前記設計ルールに対応した微細なレジストパターンを形成し、かかるレジストパターンをマスクに、下地膜をパターニングすることが行われる。
【０００３】
ところで、このように非常に微細なパターニングを行う場合、レジスト露光時の解像度を向上させるために短波長の、いわゆる遠紫外光が使われる。このような遠紫外光は例えばＫｒＦエキシマレーザ（波長２４８ｎｍ）やＡｒＦエキシマレーザ（波長１９３ｎｍ）により発生させることができるが、従来一般的に使われていたノボラック系などのレジスト膜を使った場合、レジスト膜中において遠紫外光の強い吸収が生じ、その結果、特にレジスト底部において露光が不十分になりやすい。このため、このような設計ルールが０．１μｍを切るような超微細化半導体装置の製造においては、膜中に光酸発生剤を含み露光により生じた光酸によりアルカリ性現像液に対する溶解性が変化する、いわゆる化学増幅レジストが一般に使われている。化学増幅レジストは遠紫外光に対しても優れた透過性を示す。
【０００４】
【発明が解決しようとする課題】
しかし、化学増幅レジストを使った場合でも、形成される微細パターンの幅が非常に小さくなり例えば先に述べた０．０５μｍあるいは０．０１μｍといった範囲に入ってくると、露光時においける光コントラストの問題、あるいはレジスト組成不均一などの問題により、形成されるレジストパターンのエッジが一定せず、パターンごとに、また一つのパターン内でも変動してしまう、いわゆるエッジラフネスの問題が生じる。このようなエッジラフネスに伴うレジストパターンサイズの変動は、当該レジストパターンをマスクにパターニングされる下地層に転写され、微細なゲート電極パターンやコンタクトホールのサイズを様々に変化させてしまう。
【０００５】
従来より、このようなエッジラフネスの問題は、レジスト材料の均一性を向上させることにより改善が試みられていたが、先にも述べた今日の超微細化半導体装置のようにパターンサイズが微細化され０．１μｍ以下になると、レジスト材料の改善だけでエッジラフネスの問題を解決することは困難になる。
【０００６】
エッジラフネスを改善するためにレジストパターンを加熱してリフローさせることも考えられるが、このような微細なレジストパターンを加熱によりリフローさせるとレジストパターン全体が変形してしまう。
【０００７】
そこで特開２００１−３３２４８４号公報には、レジストパターン表面のみを局所的にリフローさせるため、レジストパターンに吸収されるような波長の光を短時間照射する技術が記載されている。しかし、この従来の技術では、化学増幅レジストがＡｒＦあるいはＫｒＦエキシマレーザに対して透過性を有しているため、非常に短波長の光を使う必要があるのに対し、このような波長域において使いやすい光源を見出すのは困難である。
【０００８】
また特開平１１−１４５０３１号公報には、化学増幅レジストパターンの表面を酸性溶液あるいは酸性雰囲気に曝露し、パターン表面においてレジスト樹脂の保護基を脱離させ、軟化点温度をレジストパターン表面において低下させることにより、レジストパターン表面を局所的にリフローさせる技術が記載されている。しかし、この従来技術では、軟化点温度の低下が十分でない場合、リフローがパターン表面だけでなく、パターン全体に生じてしまい、レジストパターンが変形してしまう問題を有している。
【０００９】
さらに形成されたレジストパターンの表面を酸素プラズマによりアッシングし、表面を平坦化することも考えられるが、この場合にはアッシングによりパターンサイズが減少するため、特にラインアンドスペースパターンを形成する場合、ライン部の幅をアッシングによる減少分を見込んで増大させる必要がある。しかし、このようにライン部の幅を増大させるとスペース部の幅がその分だけ減少し、露光分解能の限界で露光を行う必要があり、歩留まりやスループットに深刻な問題が生じる。
【００１０】
このように、従来は微細なレジストパターンのエッジラフネスを改善する効果的な方法が知られていなかった。
【００１１】
そこで、本発明は上記の課題を解決した、新規で有用な半導体装置の製造方法を提供することを概括的課題とする。
【００１２】
本発明のより具体的な課題は、レジストパターンに変形を生じることなくエッジラフネスを平坦化できる、レジストパターンを使った半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は上記の課題を、化学増幅型レジストパターンを形成する工程と、前記化学増幅型レジストパターンの表面に処理剤を付着させる工程と、前記化学増幅型レジストパターンを覆うように、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜を形成する工程と、前記化学増幅型レジストパターンを、前記化学増幅型レジストパターンが前記膜により覆われた状態で、前記レジストパターンの軟化温度よりも高く、前記耐熱温度よりも低い温度に加熱し、リフローさせる工程と、前記膜を除去する工程と、前記リフローしたレジストパターンをマスクに、前記化学増幅型レジストパターンの下地層をパターニングする工程とを含むことを特徴とする半導体装置の製造方法により、解決する。
【００１４】
本発明によれば、微細なレジストパターンが、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜により覆われているため、前記レジストパターンを前記軟化温度よりも高いが前記耐熱温度よりも低い温度に加熱することにより前記レジストパターンが、前記膜により変形が規制された状態で変形し、エッジラフネスの解消した平坦な表面を有するレジストパターンが得られる。前記膜としては有機膜、無機膜あるいは金属膜を使うことができ、また前記レジストパターンはゲート電極パターンのような凸パターンでも、コンタクト開口部のような凹パターンでもよい。さらに前記レジストパターンをマスクにパターニングされる下地層をそのまま半導体装置の一部として使うことも可能であるが、このような下地層をハードマスクとして使い、さらに下の層をパターニングすることも可能である。ここで耐熱温度とは、その膜の形状が熱により急変する温度を意味しており、樹脂膜やガラスの場合は軟化温度に、無機膜や金属の場合は融点に対応する。
【００１５】
【発明の実施の形態】
［第１実施例］
図１（Ａ）〜図３（Ｆ）は、本発明の第１実施例による半導体装置の製造方法を示す。
【００１６】
図１（Ａ）を参照するに、シリコン基板２１上には素子分離領域２２およびゲート絶縁膜として使われる絶縁膜２３が形成されており、さらに前記絶縁膜２３上にはゲート電極として使われるポリシリコン膜２４が形成されている。
【００１７】
図１（Ａ）の工程では、さらに前記ポリシリコン膜２４上に図示を省略した有機あるいは無機の反射防止膜を介して化学増幅レジスト膜が形成され、さらにこれを露光・現像することにより、形成したいゲート電極パターンに対応したレジストパターン２５が形成されている。
【００１８】
前記化学増幅レジストとしては例えば住友化学工業株式会社より市販されているＡｒＦ用化学増幅型レジストＰＡＲ−１０１を３００ｎｍの厚さに塗付して使っている。前記化学増幅型レジストは、１５０℃の軟化温度を有する。
【００１９】
形成された化学増幅型レジストはさらに１００℃で６０秒間プリベークされた後、ＡｒＦエキシマレーザにより露光される。さらに１１５℃で６０秒間露光後ベーク処理を行った後、有機アルカリ現像液中において３０秒間現像を行うことにより、前記レジストパターン２５が、例えばゲート長が０．１０μｍのゲート電極に対応した形状に形成される。このようにして形成されたレジストパターン２５は垂直方向のみならずパターンの延在方向、すなわちライン方向にも波打った側壁面を有し、エッジラフネスが生じている。ラインアンドスペースパターンでは、このようなエッジラフネスに伴って線幅変動が生じる。またコンタクトホールでは、円形であるはずの側壁面が波打ってしまう。
【００２０】
そこで本実施例では図１（Ｂ）の工程において図１（Ａ）の構造上にアダマンチルアクリレート１０％、キシレン９０％からなる樹脂組成物をスピンコートし、さらにオーブン中、１１０℃で２０分間加熱することにより、前記レジストパターン２５を覆う厚さが約４００ｎｍの樹脂膜２６を形成する。このようにして形成された樹脂膜２６は、レジストパターン２５の軟化温度よりも高い２３０−２５０℃の熱分解温度を有する。
【００２１】
さらに図２（Ｃ）の工程において図１（Ｂ）の構造をホットプレート上において、レジストパターン２５の軟化温度よりも高い、ただし前記樹脂膜２６の軟化温度よりも低い１８０℃の温度で６０秒間加熱することにより、前記レジストパターン２５はリフローを生じ、表面張力により、エッジラフネスの解消した平滑な側壁面を有する形状に変化する。
【００２２】
図２（Ｃ）の工程では前記樹脂膜２６は軟化することがなく、従って前記レジストパターン２５のリフローは樹脂膜２６により規制された条件下で生じるため、このような熱処理を行ってもレジストパターン２５が全体として変形することはなく、所望のゲート電極パターンに対応した形状は維持される。
【００２３】
このようにして形成された樹脂膜２６はキシレンに可溶であり、そこで図２（Ｃ）の工程の後、図２（Ｄ）の工程において図２（Ｃ）の構造をキシレン中に浸漬することにより、前記樹脂膜２６が除去される。
【００２４】
さらに図３（Ｅ）の工程においてレジストパターン２５をマスクに前記ポリシリコン膜２４をパターニングし、所望のゲート電極２４Ａを形成する。前記レジストパターン２５は先にも説明したように樹脂膜２６の規制下においてリフローを生じているため、パターン全体としての変形は生じておらず、エッジラフネスのみが解消している。このため、かかるレジストパターン２５をマスクに前記ポリシリコン膜２４をパターニングすることにより、図３（Ｅ）の工程ではゲート電極２４Ａを、所望のゲート長に、再現性よく、また高い精度で形成することが可能になる。
【００２５】
図３（Ｅ）の工程では、さらに前記シリコン基板２１中に、前記ポリシリコンゲート電極パターン２４Ａをマスクにｐ型不純物元素あるいはｎ型不純物元素をイオン注入し、前記ゲート電極パターン２４Ａの両側にソースエクステンション領域２１ａおよび２１ｂが形成されている。
【００２６】
さらに図３（Ｆ）の工程では、前記ゲート電極２４Ａの両側壁面上に側壁絶縁膜２４Ｓが形成され、ゲート電極２４Ａおよび側壁絶縁膜２４Ｓをマスクにｎ型不純物元素あるいはｐ型不純物元素をイオン注入することにより、前記シリコン基板２１中、側壁絶縁膜２４Ｓの外側にソース拡散領域２１ｃおよびドレイン拡散領域２１ｄが形成される。
【００２７】
なお、本実施例では図２（Ｃ）のレジストパターン２５のリフロー工程において、レジストパターン２５の変形を規制するのにキシレンに可溶なアダマンチルメタクリレート系の樹脂膜２６を使ったが、その代わりに水溶性の樹脂膜を使うことも可能である。
【００２８】
例えば図１（Ｂ）の工程においてダイセル化学工業より商品名ＶＥＭＡとして市販されているメチルビニルエーテル・マレイン酸共重合体１０重量％水溶液を塗付し、さらに１１０℃で２０分間加熱することにより、前記樹脂膜２６として水溶性膜を形成することも可能である。このようにして形成された水溶性樹脂膜２６は軟化温度が２２０−２２５℃であるため、図２（Ｃ）のリフロー工程においても変形することがなく、レジストパターン２５全体の変形を効果的に規制することが可能である。
【００２９】
さらに前記樹脂膜２６として、ユニチカ株式会社のポリアクリレート樹脂ＰＡＲ５の１０重量％キシレン溶液を塗付し、さらに１１０℃で２０分間加熱することにより、前記樹脂膜２６として水溶性樹脂膜を形成することも可能である。このようにして形成された水溶性樹脂膜は軟化温度が２３５℃であるため、図２（Ｃ）のリフロー工程においても変形することがなく、レジストパターン２５全体の変形を効果的に規制することが可能である。
【００３０】
また前記膜２６としては、上記の樹脂膜に限定されるものではなく、ポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、ポリビニルアルコール、ポリエチレンイミン、ポリエチレンオキシド、スチレン−（無水）マレイン酸共重合体、メチルビニルエーテル−（無水）マレイン酸共重合体、ポリビニルアミン樹脂、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、およびスルホンアミド樹脂など、レジストパターン２５とミキシングを生じず、より高い軟化温度を有し、水あるいは溶媒に可溶な膜を使うことが可能である。その際、前記樹脂２６は必要に応じて水や有機溶剤、ガスなどを含んでいてもよい。
【００３１】
また水や有機溶剤に不溶な膜であっても、レジストパターン２５に対して選択的にエッチング可能なものであれば、膜２６として使用可能である。この場合、加熱により熱架橋を生じ、水や有機溶媒に不溶になるような膜であっても、前記膜２６として使用可能である場合がある。前記膜２６が水溶液や溶剤に不溶である場合には、図２（Ｄ）の工程において前記膜２６は選択エッチングにより除去される。
【００３２】
このような非水溶性樹脂としては、ポリイミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、シンジオタクチックポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリエーテルニトリル、ポリカーボネート、変性ポリフェニレンエーテル、ポリサルフォン、ポリエーテルサルフォン、ポリアクリレート、ポリアミドイミド、ポリエーテルイミド、熱可塑性ポリイミド、フェノール樹脂、ユリア樹脂、メラミン樹脂、アルキッド樹脂、不飽和ポリエステル、エポキシ樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ポリウレタンなどを使うことができる。
【００３３】
さらに図１（Ａ）の工程において、図４に示すように前記レジストパターン２５の表面に処理剤２６ａを付着させることにより、レジストパターン２５と膜２６のミキシングを抑制することも可能である。このような処理剤２６ａとしては、水溶性樹脂の極薄膜を使うことができる。
［第２実施例］
図５（Ａ）〜図８（Ｅ）は、本発明の第２実施例による半導体装置の製造方法を示す図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３４】
図５（Ａ）を参照するに、本実施例では前記ポリシリコン膜２４上に後でハードマスクとして使われるシリコン酸化膜３５が形成され、前記シリコン酸化膜３５上には典型的にはＳｉＮなどの絶縁膜よりなる反射防止膜３６が形成されている。さらに前記反射防止膜３６上には、アダマンチルアクリレート系の化学増幅レジスト膜が形成され、これを先の実施例と同様に高解像度露光装置により露光し、現像することにより、レジストパターン３７が形成される。
【００３５】
このようにして形成されたレジストパターン３７は図５（Ａ）に示すようにエッジラフネスを有しているが、本実施例では図５（Ｂ）の工程において、図５（Ａ）の構造上にＳＯＧなどの無機絶縁膜３８を塗付工程により形成する。あるいは、前記絶縁膜３８はＰＶＤ法やプラズマＣＶＤ法などの低温プロセスにより、レジストパターン３７の軟化温度よりも低い温度で堆積可能なＳｉＯ2膜などの絶縁膜であってもよい。この場合、前記絶縁膜３８は後で除去されるため、力学的な強度のみが要求され、特に優れた電気特性あるいは化学的安定性を付与するために高温でのベーク処理などを行う必要はない。
【００３６】
あるいは、図５（Ｂ）の工程において前記絶縁膜３８の代わりにスパッタリング法などにより金属膜を形成することも可能である。レジスト膜上への金属膜の堆積は、従来よりリフトオフ法において広く使われており、同様な技術を使うことが可能である。以下の説明では、前記膜３８は絶縁膜以外に金属膜をも含むものとする。
【００３７】
次に図６（Ｃ）の工程において図５（Ｂ）の構造は前記レジストパターン３７の軟化温度よりも高い１８０℃程度の温度に短時間加熱され、前記レジストパターン３７が前記膜３８の規制下においてリフローし、エッジラフネスの消滅したレジストパターン３７が得られる。
【００３８】
さらに図７（Ｄ）の工程で前記膜３８がエッチングにより除去され、反射防止膜３６が露出した構造が得られる．図３７（Ｄ）においては前記膜３８のエッチングは、前記膜３８が酸化膜である場合にはＨＦを使って行うことが可能であり、また金属膜である場合には適当な酸を使って行うことが可能である。
【００３９】
さらに図８（Ｅ）の工程において前記レジストパターン３７をマスクに前記反射防止膜３６およびハードマスク層３５がパターニングされ、図８（Ｆ）の工程において前記ハードマスク層３５をマスクに前記ポリシリコン膜２４がパターニングされ、ゲート電極２４Ａが形成される。
【００４０】
図８（Ｆ）以降の工程は、先に図３（Ｅ），（Ｆ）で説明したものと同様であり、説明を省略する。
【００４１】
本実施例ではハードマスク層３５を使ってポリシリコン膜２４をパターニングするため、焦点深度の浅い露光光学系を使うことが可能になり、高い解像度でゲート電極パターン２４Ａを形成することが可能になる。
［第３実施例］
次に本発明の第３実施例による半導体装置の製造方法を、図９（Ａ）〜図１１（Ｆ）を参照しながら説明する。
【００４２】
図９（Ａ）を参照するに、シリコン基板４１上には素子分離領域４２により素子領域が画成されており、前記素子領域には前記基板４１上に、ゲート絶縁膜４３を介してゲート電極４４が形成されている。前記基板４１中には前記ゲート電極４４の一方の側にｎ型あるいはｐ型のソースエクステンション領域４１ａが形成されており、他方の側にもｎ型あるいはｐ型のドレインエクステンション領域４１ｂが形成されている。
【００４３】
前記ゲート電極４４はさらに上部にシリサイド低抵抗層４４Ａを担持しており、また両側壁面上に側壁絶縁膜４４Ｓを担持している。さらに前記シリコン基板４１中には、前記側壁絶縁膜４４Ｓの外側にｎ型あるいはｐ型のソース拡散領域４１ｃおよびドレイン領域４１ｄが形成されている。
【００４４】
前記シリコン基板４１上には前記ゲート電極４４を覆うように層間絶縁膜４５が形成されており、前記層間絶縁膜４５上には前記層間絶縁膜４５中に形成されるコンタクトホールに対応したレジスト開口部４６Ａを有するレジスト膜４６が形成されている。
【００４５】
前記層間絶縁膜４５中に形成されるコンタクトホールは、半導体装置の微細化に伴って可能な限り微細化されている必要があり、このため先の実施例と同様に前記レジスト膜４６にはＡｒＦエキシマレーザなど、遠紫外光を使って高い解像度で露光できる化学増幅型レジストが使われる。
【００４６】
次に図９（Ｂ）の工程において、図９（Ａ）の構造上に先の実施例で説明した樹脂膜、あるいは無機絶縁膜、あるいは金属膜よりなる膜４７が、前記レジスト開口部４６Ａを充填するように形成されており、図９（Ｂ）の構造は図１０（Ｃ）の工程で、前記レジスト膜４６の軟化温度以上で、かつ前記膜４７の耐熱温度以下の温度において熱処理される。その結果、前記レジスト膜４６は前記膜４７により変形が規制された状態でリフローし、前記レジスト開口部４６Ａの側壁面のエッジラフネスが解消する。
【００４７】
そこで図１０（Ｄ）の工程において前記膜４７が溶媒への溶解、あるいは選択エッチングにより除去され、図１１（Ｅ）の工程において前記層間絶縁膜４５が前記レジスト膜４６をマスクにエッチングされ、前記層間絶縁膜４５中に前記レジスト開口部４６Ａに対応したコンタクトホール４５Ａが形成される。
【００４８】
さらに図１１（Ｆ）の工程において、前記コンタクトホール４５Ａにおいて前記ドレイン領域４１ｄに導体プラグ４８がコンタクトする。
【００４９】
このように、レジストパターンを、レジストパターンの全体的な変形をレジストパターン上に形成した耐熱温度の高いパターンで規制しながらリフローさせ、エッジラフネスを解消する本発明の技術は、先に説明したゲート電極などの凸パターンの形成のみならず、コンタクトホールのような凹パターンの形成においても有効である。
［第４実施例］
このように、本発明は特にレジストパターンのエッジラフネスが問題となる微細なパターニング工程において非常に有効であるが、より大きなパターンを形成する工程においても適用可能である。
【００５０】
次に、図１２（Ａ）〜図１７（Ｆ）は、本発明の第４実施例による、多層配線構造を有する半導体装置の製造方法を示す図である。ただし図中，先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００５１】
図１２（Ａ）は先の図１１（Ｆ）引き続く工程であり、前記層間絶縁膜４５上に層間絶縁膜５１が形成され、さらに前記層間絶縁膜５１上に反射防止膜５２を介して化学増幅型のレジスト膜５３が形成されている。また前記レジスト膜５３中には前記層間絶縁膜５１中に形成されるビアプラグに対応してレジスト開口部５３Ａが形成されている。前記レジスト開口部５３Ａの側壁面は、エッジラフネスにより波打った形状を有している。
【００５２】
次に図１３（Ｂ）の工程において図１２（Ａ）のレジスト膜５３上に前記レジスト開口部５３Ａを充填するように先に説明した樹脂膜、あるいは無機膜、あるいは金属膜よりなる膜５４が形成され、図１４（Ｃ）の工程で前記図１３（Ｂ）の構造を前記レジスト膜５３の軟化温度以上で前記膜５４の耐熱温度以下の温度に加熱し、前記レジスト膜５３を前記膜５４で規制しながらリフローさせる。その結果、図１４（Ｃ）の工程では、前記レジスト開口部５３Ａにおけるエッジラフネスが解消する。
【００５３】
さらに図１５（Ｄ）の工程において前記膜５４が溶解あるいは選択エッチングにより除去され、図１６（Ｅ）の工程において、このようにしてエッジラフネスが解消されたレジスト膜５３をマスクに前記反射防止膜５２およびその下の層間絶縁膜５１をドライエッチングし、前記層間絶縁膜５１中に前記導体プラグ４８を露出するビアホール５１Ａを形成する。
【００５４】
さらに図１７（Ｆ）の工程において前記ビアホール５１ＡをＷなどの導体により充填し、さらにＣＭＰ処理を行うことにより、前記ビアホール５１Ａ中にビアプラグ５１Ｂが形成される。
【００５５】
以上、本発明を好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００５６】
（付記１） レジストパターンを形成する工程と、
前記レジストパターンを覆うように、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜を形成する工程と、
前記レジストパターンを、前記レジストパターンが前記膜により覆われた状態で、前記レジストパターンの軟化温度よりも高く、前記耐熱温度よりも低い温度に加熱し、リフローさせる工程と、
前記膜を除去する工程と、
前記リフローしたレジストパターンをマスクに、前記レジストパターンの下地層をパターニングする工程とを含むことを特徴とする半導体装置の製造方法。
【００５７】
（付記２） 前記膜は、前記耐熱温度として、前記レジストパターンの軟化温度よりも高い軟化温度を有する有機膜であることを特徴とする付記１記載の半導体装置の製造方法。
【００５８】
（付記３） 前記有機膜は、有機溶媒または水に可溶であることを特徴とする付記２記載の半導体装置の製造方法。
【００５９】
（付記４） 前記有機膜は、ポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、ポリビニルアルコール、ポリエチレンイミン、ポリエチレンオキシド、スチレン−（無水）マレイン酸共重合体、メチルビニルエーテル−（無水）マレイン酸共重合体、ポリビニルアミン樹脂、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、およびスルホンアミド樹脂よりなる群より選択されることを特徴とする付記３記載の半導体装置の製造方法。
【００６０】
（付記５） 前記有機膜は、ポリイミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、シンジオタクチックポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリエーテルニトリル、ポリカーボネート、変性ポリフェニレンエーテル、ポリサルフォン、ポリエーテルサルフォン、ポリアクリレート、ポリアミドイミド、ポリエーテルイミド、熱可塑性ポリイミド、フェノール樹脂、ユリア樹脂、メラミン樹脂、アルキッド樹脂、不飽和ポリエステル、エポキシ樹脂、ジアリルフタレート樹脂、シリコーン樹脂、およびポリウレタンよりなる群より選択されることを特徴とする付記３記載の半導体装置の製造方法。
【００６１】
（付記６） 前記膜を形成する工程は、塗布工程を含むことを特徴とする付記２〜５のうち、いずれか一項記載の半導体装置の製造方法。
【００６２】
（付記７） 前記レジストパターンを形成する工程の後、前記膜を形成する工程の前に、前記レジストパターン表面に剥離剤を付着させる工程を含むことを特徴とする付記１〜６のうち、いずれか一項記載の半導体装置の製造方法。
【００６３】
（付記８） 前記膜は、前記耐熱温度として前記レジストパターンの軟化温度よりも高い融点を有する無機膜であることを特徴とする付記１記載の半導体装置の製造方法。
【００６４】
（付記９） 前記無機膜は、塗付法、スパッタリング法およびプラズマＣＶＤ法のいずれかにより形成されることを特徴とする付記８記載の半導体装置の製造方法。
【００６５】
（付記１０） 前記膜は、前記耐熱温度として前記レジストパターンの軟化温度よりも高い融点を有する金属膜であることを特徴とする付記１記載の半導体装置の製造方法。
【００６６】
（付記１１） 前記金属膜は、スパッタリング法により形成されることを特徴とする付記１０記載の半導体装置の製造方法。
【００６７】
（付記１２） 前記レジストパターンは、前記下地層上に凸パターンを形成することを特徴とする付記１〜１１のうち、いずれか一項記載の半導体装置の製造方法。
【００６８】
（付記１３） 前記レジストパターンは、前記下地層を露出する開口部を形成することを特徴とする付記１〜１１のうち、いずれか一項記載の半導体装置の製造方法。
【００６９】
（付記１４） 前記下地膜は半導体膜であることを特徴とする付記１〜１３のうち、いずれか一項記載の半導体装置の製造方法。
【００７０】
（付記１５） 前記下地膜は無機絶縁膜であることを特徴とする付記１〜１３のうち、いずれか一項記載の半導体装置の製造方法。
【００７１】
（付記１６） 前記下地膜は有機絶縁膜であることを特徴とする付記１〜１３のうち、いずれか一項記載の半導体装置の製造方法。
【００７２】
（付記１７） 前記下地膜は、反射防止膜を担持していることを特徴とする付記１〜１６のうち、いずれか一項記載の半導体装置の製造方法。
【００７３】
（付記１８） さらに前記下地膜をマスクに、前記下地膜の下の膜をパターニングする工程を含むことを特徴とする請求項１〜１７のうち、いずれか一項記載の半導体装置の製造方法。
【発明の効果】
本発明によれば、微細なレジストパターンが、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜により覆われているため、前記レジストパターンを前記軟化温度よりも高いが前記耐熱温度よりも低い温度に加熱することにより前記レジストパターンが、前記膜により変形が規制された状態で変形し、エッジラフネスの解消した平坦な表面を有するレジストパターンが得られる。前記膜としては有機膜、無機膜あるいは金属膜を使うことができ、また前記レジストパターンはゲート電極パターンのような凸パターンでも、コンタクト開口部のような凹パターンでもよい。さらに前記レジストパターンをマスクにパターニングされる下地層をそのまま半導体装置の一部として使うことも可能であるが、このような下地層をハードマスクとして使い、さらに下の層をパターニングすることも可能である。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その１）である。
【図２】（Ｃ），（Ｄ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その２）である。
【図３】（Ｅ），（Ｆ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その３）である。
【図４】第１実施例の一変形例を示す図である。
【図５】（Ａ），（Ｂ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その１）である。
【図６】（Ｃ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その２）である。
【図７】（Ｄ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その３）である。
【図８】（Ｄ），（Ｅ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その４）である。
【図９】（Ａ），（Ｂ）は、本発明の第３実施例による半導体装置の製造工程を示す図（その１）である。
【図１０】（Ｃ），（Ｄ）は、本発明の第３実施例による半導体装置の製造工程を示す図（その２）である。
【図１１】（Ｅ），（Ｆ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その３）である。
【図１２】（Ａ）は、本発明の第４実施例による半導体装置の製造工程を示す図（その１）である。
【図１３】（Ｂ）は、本発明の第４実施例による半導体装置の製造工程を示す図（その２）である。
【図１４】（Ｃ）は、本発明の第４実施例による半導体装置の製造工程を示す図（その３）である。
【図１５】（Ｄ）は、本発明の第４実施例による半導体装置の製造工程を示す図（その４）である。
【図１６】（Ｅ）は、本発明の第４実施例による半導体装置の製造工程を示す図（その５）である。
【図１７】（Ｆ）は、本発明の第５実施例による半導体装置の製造工程を示す図（その６）である。
【符号の説明】
２１，３１ 基板
２１ａ，２１ｂ，３１ａ，３１ｂ ソース・ドレインエクステンション領域
２１ｃ，２１ｄ，３１ｄ，３１ｅ ソース・ドレイン拡散領域
２２，３２ 素子分離膜
２３，３３ ゲート絶縁膜
２４ ポリシリコン膜
２４Ａ，３４ ポリシリコンゲート電極
２４Ｓ，３４Ｓ 側壁絶縁膜
２５，３７，４６，５３ レジストパターン
２６，３８，４７，５４ 変形規制膜
２６ａ 剥離剤
３４Ａ シリサイド層
３５ ハードマスク層
３６，５２ 反射防止膜
４５，５１ 層間絶縁膜
４５Ａ コンタクトホール
４６Ａ，５３Ａ レジスト開口部
４８ コンタクトプラグ
５１Ａ ビアホール
５１Ｂ ビアプラグ
Claims (5)
- 化学増幅型レジストパターンを形成する工程と、
前記化学増幅型レジストパターンの表面に処理剤を付着させる工程と、
前記化学増幅型レジストパターンを覆うように、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜を形成する工程と、
前記化学増幅型レジストパターンを、前記化学増幅型レジストパターンが前記膜により覆われた状態で、前記レジストパターンの軟化温度よりも高く、前記耐熱温度よりも低い温度に加熱し、リフローさせる工程と、
前記膜を除去する工程と、
前記リフローしたレジストパターンをマスクに、前記化学増幅型レジストパターンの下地層をパターニングする工程とを含むことを特徴とする半導体装置の製造方法。 - 前記膜は、前記耐熱温度として、前記レジストパターンの軟化温度よりも高い軟化温度を有する樹脂膜であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記化学増幅型レジストパターンは、前記下地層上に凸パターンを形成することを特徴とする請求項１〜２のうち、いずれか一項記載の半導体装置の製造方法。
- 前記化学増幅型レジストパターンは、前記下地層を露出する開口部を形成することを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法。
- 前記処理剤が、水溶性樹脂であることを特徴とする請求項１または２記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002245377A JP3745717B2 (ja) | 2002-08-26 | 2002-08-26 | 半導体装置の製造方法 |
| US10/634,824 US6905949B2 (en) | 2002-08-26 | 2003-08-06 | Semiconductor apparatus fabrication method forming a resist pattern, a film over the resist, and reflowing the resist |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002245377A JP3745717B2 (ja) | 2002-08-26 | 2002-08-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004087689A JP2004087689A (ja) | 2004-03-18 |
| JP3745717B2 true JP3745717B2 (ja) | 2006-02-15 |
Family
ID=31884672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002245377A Expired - Fee Related JP3745717B2 (ja) | 2002-08-26 | 2002-08-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6905949B2 (ja) |
| JP (1) | JP3745717B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4074160B2 (ja) * | 2002-08-28 | 2008-04-09 | 富士通株式会社 | 半導体装置の製造方法及びレジストパターンの形成方法 |
| US7405032B1 (en) * | 2003-08-21 | 2008-07-29 | Advanced Micro Devices, Inc. | Combination of non-lithographic shrink techniques and trim process for gate formation and line-edge roughness reduction |
| US7064846B1 (en) * | 2003-08-22 | 2006-06-20 | Advanced Micro Devices, Inc. | Non-lithographic shrink techniques for improving line edge roughness and using imperfect (but simpler) BARCs |
| US20050084807A1 (en) * | 2003-10-17 | 2005-04-21 | Meagley Robert P. | Reducing photoresist line edge roughness using chemically-assisted reflow |
| US7723235B2 (en) * | 2004-09-17 | 2010-05-25 | Renesas Technology Corp. | Method for smoothing a resist pattern prior to etching a layer using the resist pattern |
| US7166533B2 (en) * | 2005-04-08 | 2007-01-23 | Infineon Technologies, Ag | Phase change memory cell defined by a pattern shrink material process |
| JP2008545541A (ja) * | 2005-05-27 | 2008-12-18 | プリンストン ユニヴァーシティ | 誘導条件下での液化によるナノ構造の自己修復及び向上 |
| JP2008117964A (ja) * | 2006-11-06 | 2008-05-22 | Tokyo Electron Ltd | リフロー方法、パターン形成方法およびｔｆｔの製造方法 |
| US8915908B2 (en) * | 2009-03-20 | 2014-12-23 | Atricure, Inc. | Cryogenic probe |
| KR20150123269A (ko) * | 2013-02-25 | 2015-11-03 | 더 유니버서티 어브 퀸슬랜드 | 리소그래피로 생성된 구조물 |
| US20150037915A1 (en) * | 2013-07-31 | 2015-02-05 | Wei-Sheng Lei | Method and system for laser focus plane determination in a laser scribing process |
| JP6239466B2 (ja) | 2014-08-15 | 2017-11-29 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62215265A (ja) | 1986-03-17 | 1987-09-21 | Ushio Inc | レジスト処理方法 |
| JP3218814B2 (ja) | 1993-08-03 | 2001-10-15 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP3077648B2 (ja) | 1997-11-06 | 2000-08-14 | 日本電気株式会社 | 化学増幅系レジストのパターン形成方法 |
| JP2001015479A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001332484A (ja) | 2000-05-24 | 2001-11-30 | Toshiba Corp | パターン処理方法 |
| US6602794B1 (en) * | 2001-03-09 | 2003-08-05 | Advanced Micro Devices, Inc. | Silylation process for forming contacts |
-
2002
- 2002-08-26 JP JP2002245377A patent/JP3745717B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-06 US US10/634,824 patent/US6905949B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004087689A (ja) | 2004-03-18 |
| US6905949B2 (en) | 2005-06-14 |
| US20040038549A1 (en) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI387998B (zh) | 微影方法 | |
| US7354847B2 (en) | Method of trimming technology | |
| US8153350B2 (en) | Method and material for forming high etch resistant double exposure patterns | |
| TWI483079B (zh) | Pattern formation method | |
| JP3745717B2 (ja) | 半導体装置の製造方法 | |
| JP3393958B2 (ja) | 乾式マイクロリソグラフィ処理方法 | |
| US20080020198A1 (en) | Method for performing chemical shrink process over barc (bottom anti-reflective coating) | |
| US6420271B2 (en) | Method of forming a pattern | |
| US20060189147A1 (en) | Pattern forming method and semiconductor device manufacturing method | |
| JP3660258B2 (ja) | 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 | |
| KR100456312B1 (ko) | 반도체 소자의 초미세 콘택홀 형성방법 | |
| KR20040081865A (ko) | 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법 | |
| JP2009139695A (ja) | 半導体装置の製造方法 | |
| KR20040005472A (ko) | 듀얼 다마신 패턴 형성방법 | |
| TW449799B (en) | Method of manufacturing a semiconductor device having a fine pattern, and semiconductor device manufactured thereby | |
| TW201128683A (en) | Lithography patterning method and double patterning method | |
| JP2009105218A (ja) | パターン形成方法 | |
| KR100645835B1 (ko) | 반도체 소자의 감광막패턴 형성 방법 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| JP2007079559A (ja) | レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法 | |
| JP2002270492A (ja) | レジストパターン形成方法 | |
| TW201248685A (en) | Method for via formation in a semiconductor device | |
| JP2005150222A (ja) | パターン形成方法 | |
| JP2005115118A (ja) | パターン形成方法 | |
| KR20030070653A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |