KR20030070653A - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR20030070653A
KR20030070653A KR1020020010128A KR20020010128A KR20030070653A KR 20030070653 A KR20030070653 A KR 20030070653A KR 1020020010128 A KR1020020010128 A KR 1020020010128A KR 20020010128 A KR20020010128 A KR 20020010128A KR 20030070653 A KR20030070653 A KR 20030070653A
Authority
KR
South Korea
Prior art keywords
contact hole
resist
semiconductor device
forming
exposure
Prior art date
Application number
KR1020020010128A
Other languages
English (en)
Other versions
KR100451508B1 (ko
Inventor
고차원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0010128A priority Critical patent/KR100451508B1/ko
Publication of KR20030070653A publication Critical patent/KR20030070653A/ko
Application granted granted Critical
Publication of KR100451508B1 publication Critical patent/KR100451508B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 레지스트 플로우(resist flow) 공정을 이용하여 미세한 반도체 소자의 콘택홀 형성방법에 관한 것으로, 피식각층을 구비한 반도체 기판에 있어서, 핫 플레이트상에 HMDS를 베이퍼 처리하는 단계와, 상기 HMDS가 처리된 핫 플레이트상에 화학증폭형 레지스트를 도포하고, 열처리 공정을 실시하는 단계와, 상기 레지스트에 노광 공정을 실시하는 단계와, 상기 결과물에 아민 처리 공정을 실시한 후, PEB 공정을 실시하는 단계와, 상기 노광된 레지스트를 현상공정을 실시한 후, 레지스트 플로우 공정을 실시하여 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴을 이용하여 상기 피식각층을 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 콘택홀 형성방법{A METHOD FOR FORMING CONTACT HOLE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 레지스트 플로우(resist flow) 공정을 이용하여 미세한 반도체 소자의 콘택홀 형성방법에 관한것이다.
반도체 소자의 집적도가 높아짐에 따라 디바이스에서 구현되어야 하는 콘택홀 패턴의 크기가 작아져야 함에도 불구하고 원하는 크기의 미세한 콘택홀 패턴을 얻기가 매우 어렵다.
현재 0.15㎛ 이하의 기술을 적용한 반도체 소자의 커패시터를 형성할 경우, 커패시터의 임계치수(CD)는 단축이 150nm 이하 이어야한다. 그러나 실제로 KrF 노광장비를 이용할 경우 콘택홀 패턴의 한계 해상력은 180nm이다.
한편, 상기와 같은 콘택홀 패턴의 한계 해상력을 높이기 위해 노광장비의 분해능 이상의 미세 콘택홀을 형성하기 위한 공정기술로 레지스트 플로우 공정이 개발되어 사용되고 있다.
레지스트 플로우 공정은 현재 양산 공정에 도입중인 공정기술로서, 노광공정과 현상공정을 실시하여 노광장비의 분해능 정도의 감광제를 이용하여 감광막 패턴을 형성한 후, 감광제가 유리전이 온도 이상으로 열에너지를 인가하여 감광제가 열 유도(thermal flow)되도록 하는 공정을 의미한다. 이때, 공급된 열에너지에 의해 이미 형성된 패턴은 원래의 크기를 감소하는 방향으로 열 유동하여 최종적으로 집적 공정에서 요구되는 미세 패턴을 얻게 된다.
이와 같은 레지스트 플로우 공정을 도입함으로써 전술한 바와 같이 노광 장비의 해상력 이하의 미세한 콘택홀 패턴을 형성할 수 있게 되었으나 이 공정의 가장 큰 단점은 특정온도, 주로 포토레지스트 수지의 유리전이 온도 이상의 온도에서 감광제의 흐름이 급격하게 일어나 패턴의 프로필(profile)이 휘어지거나 붕괴될 수있고, 과도한 유동이 발생될 때 콘택홀 패턴이 매립되어 버리는 현상(이하, 오버 플로우(over flow))이 나타난다. 이는 대부분의 감광제가 인가될 열에 매우 민감하게 반응하여 온도 조절이 잘못되거나 혹은 유동 시간이 설정값보다 길어져 과도한 열 유동이 발생되기 때문이다. 이와 같은 현상은 도 1a와 같이 단일한 포토레지스트 수지를 포함하는 감광제를 사용한 경우 온도가 150℃에 이르면 감광제의 흐름이 급하게 진행되어 그 결과 형성된 패턴은 도 1b와 같이 휘어져서 수축된 형태를 띄게된다.
이러한 현상은 형성된 콘택홀에서 상층부아 중앙부 그리고 하층부에 존재하는 플로우될 수 있는 폴리머 양이 다르기 때문에 발생하는데 즉, 상층부 및 하층부에서는 플로우될 수 있는 폴리머 양이 중앙보다 상대적으로 적으므로 같은 열 에너지 전달시 플로우가 적게 일어나 플로우 후 형성된 패턴이 휘게 되는 것이다.
한편, 상기와 같은 현상은 감소된 임계치수(Critical Dimension:CD)가 커지면 커질수록 이러한 패턴의 변형(pattern deformation) 현상이 심하게 나타난다. 즉, 100nm 미만의 미세한 콘택홀을 얻기에는 직접 패터닝(direct patterning) 공정은 해상력이 부족해서 형성할 수 없으므로 레지스트 플로우 공정을 적용해야한다.
그러나 임계치수 감소값을 80nm 이상으로 과도하게 플로우를 시켜주어야 하므로 패턴 변형 현상이 발생하여 양산 공정에 적용할 수 없는 문제점이 생긴다.
또한, 도 2에 도시한 바와 같이 100nm 미만의 콘택홀을 얻을려면 180nm 정도의 원래 콘택홀 사이즈(Development Inspection Critical Dimension : DICD)로 먼저 콘택홀을 패터닝하고서 레지스트 플로우를 시켜야 하는데, 이처럼 작은 콘택홀을 구현하기에는 바로 인접한 콘택홀이 있으므로 플로우될 레지스트의 사이즈가 너무 적어서 레지스트 플로우 공정을 적용할 수 없는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 레지스트 플로우 공정을 이용한 콘택홀 형성시 아민 처리 공정을 첨가하여 노광 파장 이하의 미세한 콘택홀을 형성할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
도 1a는 일반적인 콘택홀 사이즈
도 1b는 일반적인 레지스트 플로우 공정후 콘택홀 사이즈
도 2는 일반적인 콘택홀의 집적도를 나타낸 평면도
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성방법을 나타낸 공정 단면도
도 4는 본 발명의 아민 처리양에 따른 콘택홀 사이즈를 나타낸 도면
<도면의 주요 부분에 대한 부호의 설명>
10 : HMDS 20 : 화학증폭형 레지스트
20a,20b : 레지스트 패턴 30 : 마스크
40 : 산이 발생된 지역
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택홀 형성방법은 피식각층을 구비한 반도체 기판에 있어서, 핫 플레이트상에 HMDS를 베이퍼 처리하는 단계와, 상기 HMDS가 처리된 기판상에 화학증폭형 레지스트를 도포하고, 열처리 공정을 실시하는 단계와, 상기 레지스트에 노광 공정을 실시하는 단계와, 상기 결과물에 아민 처리 공정을 실시한 후, PEB 공정을 실시하는 단계와, 상기 노광된 레지스트를 현상공정을 실시한 후, 레지스트 플로우 공정을 실시하여 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴을 이용하여 상기 피식각층을 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 화학 증폭형 레지스트는 딥 UV, ArF, EUV, E-빔, 이온-빔중 어느 하나이며, 그 두께는 0.2∼3.0㎛인 것이 바람직하다.
또한, 상기 화학 증폭형 레지스트의 열처리 공정은 100∼110℃에서 80∼90초 동안 실시하는 것이 바람직하다.
또한, 상기 노광 공정시 노광원은 KrF, ArF, EUV, E-빔, 이온-빔, X-ray중 어느 하나를 사용하는 것이 바람직하다.
또한, 상기 아민 처리 공정은 40∼150℃에서 10∼200초간 HMDS, TMDS, 암모니아중 어느 하나를 사용하는 것이 바람직하다.
또한, 상기 PEB 공정은 80∼150℃에서 60∼200초간 실시하는 것이 바람직하다.
또한, 상기 현상공정시 현상액은 TMAH 0.1∼10%의 농도를 사용하는 것이 바람직하다.
또한, 상기 레지스트 플로우 공정은 90∼200℃에서 10∼200초간 열처리한 후, 플로우 공정을 진행하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 콘택홀 형성방법에 대하여 보다 상세히 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성방법을 나타낸 공정 단면도이다.
도 3a에 도시한 바와 같이 핫 플레이트(Hot Plate)(도면에 도시하지 않았음)상에 HMDS(Hexa Methylene Disilarane)(10)를 베이퍼(vapor)처리한 후, 화학증폭형 레지스트(20)를 도포한다. 이때, 상기 화학증폭형 레지스트(20)는 딥(Deep) UV, ArF, EUV, E-빔, 이온-빔(Ion-beam)중 어느 하나이며, 그 두께는 0.2∼3.0㎛이다.
여기서, 상기 HMDS(10)를 베이퍼 처리하는 것은 후 공정에서 반도체 기판과 레지스트 패턴의 접착력을 증가시키기 위함이다.
그리고 상기 화학증폭형 레지스트(20)에 100∼110℃로 80∼90초 동안 소프트 베이크(soft bake) 공정을 실시하고, 마스크(30)를 씌워 광을 조사하여 노광공정을 실시한다. 이때, 상기 노광원 KrF, ArF, EUV, E-빔, 이온-빔, X-ray중 어느 하나를 사용한다.
여기서, 상기 화학증폭형 레지스트(20)는 노광공정에 의해 산(proton)(40)이 형성된다.
도 3b에 도시한 바와 같이 상기 HMDS(10)에 40∼150℃에서 10∼200초간 아민 처리 공정을 실시한 후, PEB(Post Exposure Bake) 공정을 실시한다. 이때, 상기 아민 처리 공정시 아민 공급원은 HMDS, TMDS, 암모니아중 어느 하나를 사용한다. 그리고 상기 PEB 공정은 80∼150℃에서 60∼200초간 실시한다.
여기서, 상기 산이 발생된 지역(40)은 PEB 공정에서 레지스트의 화학적 변화를 가져와 현상공정시 현상액에 녹아나온다. 즉, 상기 노광공정에 이해 형성되는 산의 분포에 의해 패턴이 형성되는데, 아민 처리를 하여 상기 산을 소실시킨다.
도 3c에 도시한 바와 같이 상기 결과물에 현상액 TMAH 0.1∼10%의 농도를 사용하여 현상공정을 실시하므로 레지스트 패턴(20a)을 형성한다.
도 3d에 도시한 바와 같이 상기 결과물에 90∼200℃에서 10∼200초간 열처리한 후, 레지스트 플로우 공정을 실시하여 보다 미세한 레지스트 패턴(20b)을 형성한다.
도면에는 도시하지 않았지만, 상기 레지스트 패턴(20b)을 이용하여 반도체 기판상에 형성된 피식각층을 선택적으로 식각하여 미세한 콘택홀을 형성한다.
이상에서 설명한 바와 같이 본 발명의 반도체 소자의 콘택홀 형성방법에 의하면, 노광공정과 현상공정 사이에 아민 처리 공정을 실시하여 레지스트 패턴을 형성하므로 노광 파장 이하의 미세한 콘택홀을 형성할 수 있다. 즉, 도 4에서 도시한 바와 같이 아민 처리양에 따라 콘택홀의 사이즈가 작아진다.
따라서, 신규 장비에 대한 투자비용을 절감시킬 수 있고, 248nm 리소그라피 기술이 ArF, E-빔 또는 X-ray 기술보다 공정이 간단하여 생산성을 증가시킬 수 있는 효과가 있다.

Claims (8)

  1. 피식각층을 구비한 반도체 기판에 있어서,
    핫 플레이트상에 HMDS를 베이퍼 처리하는 단계와;
    상기 HMDS가 처리된 핫 플레이트상에 화학증폭형 레지스트를 도포하고, 열처리 공정을 실시하는 단계와;
    상기 레지스트에 노광 공정을 실시하는 단계와;
    상기 결과물에 아민 처리 공정을 실시한 후, PEB 공정을 실시하는 단계와;
    상기 노광된 레지스트를 현상공정을 실시한 후, 레지스트 플로우 공정을 실시하여 레지스트 패턴을 형성하는 단계와;
    상기 레지스트 패턴을 이용하여 상기 피식각층을 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서,
    상기 화학증폭형 레지스트는 딥 UV, ArF, EUV, E-빔, 이온-빔중 어느 하나이며, 그 두께는 0.2∼3.0㎛인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제 1 항에 있어서,
    상기 화학증폭형 레지스트의 열처리 공정은 100∼110℃에서 80∼90초 동안실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  4. 제 1 항에 있어서,
    상기 노광 공정시 노광원은 KrF, ArF, EUV, E-빔, 이온-빔, X-ray중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  5. 제 1 항에 있어서,
    상기 아민 처리 공정은 40∼150℃에서 10∼200초간 HMDS, TMDS, 암모니아중 어느 하나를 사용하는 것을 특징으로 반도체 소자의 콘택홀 형성방법.
  6. 제 1 항에 있어서,
    상기 PEB 공정은 80∼150℃에서 60∼200초간 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  7. 제 1 항에 있어서,
    상기 현상공정시 현상액은 TMAH 0.1∼10%의 농도를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  8. 제 1 항에 있어서,
    상기 레지스트 플로우 공정은 90∼200℃에서 10∼200초간 열처리한 후, 플로우 공정을 진행하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR10-2002-0010128A 2002-02-26 2002-02-26 반도체 소자의 콘택홀 형성방법 KR100451508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0010128A KR100451508B1 (ko) 2002-02-26 2002-02-26 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0010128A KR100451508B1 (ko) 2002-02-26 2002-02-26 반도체 소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20030070653A true KR20030070653A (ko) 2003-09-02
KR100451508B1 KR100451508B1 (ko) 2004-10-06

Family

ID=32222594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0010128A KR100451508B1 (ko) 2002-02-26 2002-02-26 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100451508B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987060B2 (en) 2003-12-27 2006-01-17 Dongbuanam Semiconductor Inc. Semiconductor device having improved contact hole structure and method for fabricating the same
KR100713593B1 (ko) * 2003-09-18 2007-05-02 엔이씨 엘씨디 테크놀로지스, 엘티디. 기판을 처리하는 방법 및 이 방법에 이용되는 화합물

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980003871A (ko) * 1996-06-24 1998-03-30 김주용 반도체소자의 미세패턴 형성방법
KR19990004682A (ko) * 1997-06-28 1999-01-25 김영환 반도체 소자의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713593B1 (ko) * 2003-09-18 2007-05-02 엔이씨 엘씨디 테크놀로지스, 엘티디. 기판을 처리하는 방법 및 이 방법에 이용되는 화합물
US6987060B2 (en) 2003-12-27 2006-01-17 Dongbuanam Semiconductor Inc. Semiconductor device having improved contact hole structure and method for fabricating the same
US7259461B2 (en) 2003-12-27 2007-08-21 Dongbu Electronics Co., Ltd. Semiconductor device having improved contact hole structure and method for fabricating the same

Also Published As

Publication number Publication date
KR100451508B1 (ko) 2004-10-06

Similar Documents

Publication Publication Date Title
US8158335B2 (en) High etch resistant material for double patterning
US8940475B2 (en) Double patterning with inline critical dimension slimming
JP3393958B2 (ja) 乾式マイクロリソグラフィ処理方法
KR100489660B1 (ko) 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
JPH0425126A (ja) 半導体装置の製造方法
JP2003133295A (ja) フォトレジストパターンをマスクに利用するエッチング方法
US6977219B2 (en) Solvent vapor-assisted plasticization of photoresist films to achieve critical dimension reduction during temperature reflow
KR100451508B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2009139695A (ja) 半導体装置の製造方法
JP2001326153A (ja) レジストパターンの形成方法
JP2001194768A (ja) レジストパターンの形成方法
KR100819647B1 (ko) 반도체 소자의 제조 방법
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
US20070059927A1 (en) Method of fabricating semiconductor device including resist flow process and film coating process
JP2009109768A (ja) レジストパターン形成方法
JP2595886B2 (ja) 半導体装置の製造方法
JPH10333340A (ja) レジストパターンの形成方法
KR100861293B1 (ko) 감광막 패턴 제조 방법
JP2003272999A (ja) レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置
JP2000182940A (ja) レジストパターン形成方法
TW201248685A (en) Method for via formation in a semiconductor device
KR20040102984A (ko) 반도체소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee